KR20160148797A - 스캔 드라이버 및 이를 포함하는 표시 장치 - Google Patents

스캔 드라이버 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160148797A
KR20160148797A KR1020150085213A KR20150085213A KR20160148797A KR 20160148797 A KR20160148797 A KR 20160148797A KR 1020150085213 A KR1020150085213 A KR 1020150085213A KR 20150085213 A KR20150085213 A KR 20150085213A KR 20160148797 A KR20160148797 A KR 20160148797A
Authority
KR
South Korea
Prior art keywords
voltage
node
switch
output
scan
Prior art date
Application number
KR1020150085213A
Other languages
English (en)
Other versions
KR102277128B1 (ko
Inventor
임재근
이지혜
허용구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150085213A priority Critical patent/KR102277128B1/ko
Priority to US14/993,051 priority patent/US9875683B2/en
Publication of KR20160148797A publication Critical patent/KR20160148797A/ko
Application granted granted Critical
Publication of KR102277128B1 publication Critical patent/KR102277128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

스캔 드라이버는 복수의 스캔 신호들을 각각 출력하는 디코더 타입의 복수의 스테이지들을 포함한다. 제n(단, n은 1 이상의 정수) 스테이지는 복수의 선택 신호들에 응답하여 제1 직류 전압을 제1 노드에 제공하는 제1 입력부, 제1 노드에 제2 직류 전압을 인가하여 제1 노드의 전압을 풀다운(pull-down)하는 풀다운부, 선택 신호들에 응답하여 제2 직류 전압을 제2 노드에 제공하고, 스캔 신호 출력 시 제2 노드의 전압 강하를 방지하는 제2 입력부, 제1 노드의 전압 및 제2 노드의 전압에 응답하여 제1 노드의 전압을 버퍼 출력 전압으로 출력하는 버퍼부 및 제2 노드의 전압, 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 스캔 신호를 출력하는 출력부를 포함한다.

Description

스캔 드라이버 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 디코더 타입의 스캔 드라이버 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 표시 패널 및 표시 패널 드라이버를 포함한다. 상기 표시 패널은 스캔 라인들, 데이터 라인들 및 화소들을 포함한다. 상기 표시 패널 구동부는 컨트롤러, 스캔 드라이버 및 데이터 드라이버를 포함한다. 최근에는, 구동 트랜지스터(TD)의 열화, 문턱 전압의 시프트, 유기 발광 소자(EL)의 열화 등을 검출하기 위해 상기 화소들 또는 화소 라인들에 선택적으로 스캔 신호(예를 들어, 센싱 스캔 신호)를 인가한다. 따라서, 상기 화소들에는 상기 스캔 라인들과는 별개의 센싱 스캔 라인이 연결되고, 상기 표시 장치는 상기 센싱 스캔 라인에 상기 센싱 스캔 신호를 인가하는 별개의 센싱용 스캔 드라이버를 구비한다.
상기 센싱용 스캔 드라이버는 각각의 센싱 스캔 라인에 연결되는 복수의 스테이지들을 포함한다. 스테이지는 복수의 스위치 소자들을 포함하고, 상기 스위치 소자들의 내부 저항 등에 의해 전류 누설 및 전압 강하가 발생된다. 따라서, 상기 스테이지로부터 출력되는 상기 센싱 스캔 신호의 전압 레벨이 흔들리거나 떨어질 수 있다.
본 발명의 일 목적은 스캔 신호의 출력 전압 레벨의 신뢰성을 향상시키기 위한 버퍼부 및 제2 입력부를 포함하는 디코더 타입의 스캔 드라이버를 제공하는 것이다.
본 발명의 다른 목적은 상기 스캔 드라이버를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 스캔 드라이버는 복수의 스캔 신호들을 각각 출력하는 디코더 타입의 복수의 스테이지들을 포함할 수 있다. 제n(단, n은 1 이상의 정수) 스테이지는 복수의 선택 신호들에 응답하여 제1 직류 전압을 제1 노드에 제공하는 제1 입력부, 상기 제1 노드에 제2 직류 전압을 인가하여 상기 제1 노드의 전압을 풀다운(pull-down)하는 풀다운부, 상기 선택 신호들에 응답하여 제2 직류 전압을 제2 노드에 제공하고, 스캔 신호 출력 시 상기 제2 노드의 전압 강하를 방지하는 제2 입력부, 상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 상기 제1 노드의 전압을 버퍼 출력 전압으로 출력하는 버퍼부 및 상기 제2 노드의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 상기 스캔 신호를 출력하는 출력부를 포함할 수 있다.
일 실시예에 의하면, 상기 버퍼부는 직렬로 연결되는 제1 버퍼 스위치 및 제2 버퍼 스위치를 포함하고, 상기 버퍼 출력 전압을 상기 출력부에 제공할 수 있다.
일 실시예에 의하면, 상기 제1 버퍼 스위치는 상기 제2 노드에 연결되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 제3 노드에 연결되는 드레인 전극을 포함할 수 있다. 상기 제2 버퍼 스위치는 상기 제1 노드에 연결되는 게이트 전극, 상기 제1 버퍼 스위치의 상기 드레인 전극에 연결되는 소스 전극 및 상기 제2 직류 전압이 인가되는 드레인 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 입력부는 서로 직렬로 연결된 제1 내지 제3 스위치들을 포함하고, 상기 제2 입력부는 서로 직렬로 연결되는 제4 내지 제6 스위치들 및 경로 차단 스위치를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 스위치는 제1 선택 신호가 인가되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 제2 스위치의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제2 스위치는 제2 선택 신호가 인가되는 게이트 전극, 상기 제1 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제3 스위치의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제3 스위치는 제3 선택 신호가 인가되는 게이트 전극, 상기 제2 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 상기 제1 노드에 연결되는 드레인 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제4 스위치는 제1 선택 신호가 인가되는 게이트 전극, 상기 제2 노드에 연결되는 소스 전극 및 제5 스위치의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제5 스위치는 제2 선택 신호가 인가되는 게이트 전극, 상기 제4 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제6 스위치의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제6 스위치는 제3 선택 신호가 인가되는 게이트 전극, 상기 제5 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 상기 경로 차단 스위치의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 경로 차단 스위치는 제2 클럭 신호가 인가되는 게이트 전극, 상기 제5 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제2 직류 전압이 인가되는 드레인 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 클럭 신호는 상기 제1 클럭 신호의 반전 신호일 수 있다.
일 실시예에 의하면, 상기 스캔 드라이버는 상기 제1 클럭 신호에 기초하여 상기 제2 클럭 신호를 생성하고, 상기 제2 클럭 신호를 상기 경로 차단 스위치의 상기 게이트 전극에 인가하는 인버팅부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 인버팅부는 직렬로 연결된 제1 인버팅 스위치 및 제2 인버팅 스위치를 포함할 수 있다. 상기 제1 인버팅 스위치는 상기 제1 클럭 신호가 인가되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 상기 제2 인버팅 스위치의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 상기 제2 인버팅 스위치는 상기 제2 직류 전압이 인가되는 게이트 전극, 상기 제1 인버팅 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 상기 제2 인버팅 스위치의 상기 게이트 전극에 연결되는 드레인 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 경로 차단 스위치의 상기 게이트 전극은 상기 제1 인버팅 스위치의 상기 드레인 전극 및 상기 제2 인버팅 스위치의 상기 소스 전극에 연결될 수 있다.
일 실시예에 의하면, 상기 출력부는 상기 버퍼 출력 전압이 인가되는 게이트 전극, 상기 제2 노드에 연결되는 소스 전극 및 출력 단자에 연결되는 드레인 전극을 포함하는 제1 출력 스위치, 상기 버퍼 출력 전압이 인가되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 상기 출력 단자에 연결되는 드레인 전극을 포함하는 제2 출력 스위치 및 상기 제2 노드에 연결되는 게이트 전극, 상기 출력 단자에 연결되는 소스 전극 및 상기 제1 클럭 신호가 인가되는 드레인 전극을 포함하는 제3 출력 스위치 및 상기 제2 노드와 상기 제3 출력 스위치 사이에 연결되는 커패시터를 포함할 수 있다.
일 실시예에 의하면, 제3 출력 스위치가 턴 온될 때 상기 커패시터가 상기 제2 노드의 전압을 부트스트랩함으로써 상기 스캔 신호가 출력될 수 있다.
일 실시예에 의하면, 상기 풀다운부는 부트스트랩 회로를 포함할 수 있다. 상기 제1 입력부가 상기 제1 직류 전압을 상기 제1 노드에 인가하는 동작이 중단되면, 상기 풀다운부는 부트스트랩을 이용하여 상기 제1 노드의 전압을 상기 제2 직류 전압으로 풀다운할 수 있다.
일 실시예에 의하면, 상기 제2 직류 전압은 상기 제1 직류 전압보다 작을 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널;
데이터 신호를 상기 화소들에 제공하는 데이터 드라이버;
스캔 신호를 상기 화소들에 제공하는 제1 스캔 드라이버; 및
기 설정된 센싱 구간에서 상기 화소들의 구동 전류를 센싱하기 위해 센싱 스캔 신호를 상기 화소들에 제공하는 디코더 타입의 제2 스캔 드라이버를 포함할 수 있다. 상기 제2 스캔 드라이버의 제n(단, n은 1 이상의 정수) 스테이지는 복수의 선택 신호들에 응답하여 제1 직류 전압을 제1 노드에 제공하는 제1 입력부, 상기 제1 노드에 제2 직류 전압을 인가하여 상기 제1 노드의 전압을 풀다운(pull-down)하는 풀다운부, 상기 선택 신호들에 응답하여 제2 직류 전압을 제2 노드에 제공하고, 상기 센싱 스캔 신호 출력 시 상기 제2 노드의 전압 강하를 방지하는 제2 입력부, 상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 상기 제1 노드의 전압을 버퍼 출력 전압으로 출력하는 버퍼부 및 상기 제2 노드의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 상기 센싱 스캔 신호를 출력하는 출력부를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 스캔 드라이버는 상기 선택 신호들의 턴-온 전압 레벨들에 기초하여 상기 센싱 스캔 신호를 출력하는 센싱 스캔 라인을 선택할 수 있다.
일 실시예에 의하면, 상기 버퍼부는 직렬로 연결되는 제1 버퍼 스위치 및 제2 버퍼 스위치를 포함하고, 상기 버퍼 출력 전압을 상기 출력부에 제공할 수 있다.
일 실시예에 의하면, 상기 제1 버퍼 스위치는 상기 제2 노드에 연결되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 제3 노드에 연결되는 드레인 전극을 포함할 수 있다. 상기 제2 버퍼 스위치는 상기 제1 노드에 연결되는 게이트 전극, 상기 제1 버퍼 스위치의 상기 드레인 전극에 연결되는 소스 전극 및 상기 제2 직류 전압이 인가되는 드레인 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 입력부는 상기 제1 클럭 신호의 반전 신호에 기초하여 상기 스캔 신호 출력 시 상기 제2 노드의 상기 전압 강하를 방지하는 경로 차단 스위치를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 데이터 드라이버, 상기 제1 스캔 드라이버 및 상기 제2 스캔 드라이버의 구동을 제어하는 컨트롤러를 더 포함할 수 있다.
본 발명의 실시예들에 따른 스캔 드라이버 및 이를 포함하는 표시 장치는 각각의 디코더 스테이지에 버퍼부 및 경로 차단 스위치를 포함함으로써 상기 스테이지 내부에서의 전압 강하 및 전류 누설을 방지하고, 내부 스위치 소자들의 문턱 전압 시프트에 의한 마진을 개선할 수 있다. 따라서, 스캔 라인으로 출력되는 스캔 신호의 전압 레벨 흔들림이 방지되고, 스캔 신호 출력 전압 레벨의 신뢰성이 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 스캔 드라이버를 나타내는 블록도이다.
도 4는 도 3의 스캔 드라이버의 제k 스테이지의 일 예를 나타내는 블록도이다.
도 5는 도 4의 제k 스테이지의 일 예를 나타내는 회로도이다.
도 6은 도 5의 제k 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7은 도 4의 제k 스테이지의 다른 예를 나타내는 회로도이다.
도 8은 도 3의 스캔 드라이버의 제k 스테이지의 다른 예를 나타내는 블록도이다.
도 9는 도 8의 제k 스테이지의 일 예를 나타내는 회로도이다.
도 10은 도 9의 제k 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 제1 스캔 드라이버(200), 데이터 드라이버(300), 제2 스캔 드라이버(400)을 포함할 수 있다. 표시 장치(1000)는 컨트롤러(500)를 더 포함할 수 있다.
예를 들어, 상기 표시 장치(1000)는 유기 발광 표시 장치일 수 있다. 이와는 달리, 상기 표시 장치(1000)는 액정 표시 장치일 수 있다.
제1 스캔 드라이버(100)는 영상 표시를 위해 표시 패널(100)에 스캔 신호를 제공하고, 제1 스캔 드라이버(100)는 화소들의 구동 전류를 센싱하기 위해 표시 패널에 스캔 신호(즉, 센싱 스캔 신호)를 제공한다.
표시 패널(100)은 복수의 화소들(120)을 포함하고, 영상을 표시할 수 있다. 구체적으로, 표시 패널(100)은 복수의 스캔 라인들(SL1, ..., SLn), 복수의 센싱 스캔 라인들(S_SL1, ..., S_SLn) 및 복수의 데이터 라인들(DL1, ..., DLm)의 교차점에 상응하는 위치에 형성되는 화소들(120)을 구비할 수 있다.
제1 스캔 드라이버(200)는 스캔 라인들(SL1, ..., SLn)을 통하여 표시 패널(100)의 화소들(120)에 스캔 신호를 제공할 수 있다. 일 실시예에서, 제1 스캔 드라이버(200)는 컨트롤러(500)로부터 수신되는 제1 제어 신호(CONT1)에 기초하여 표시 패널(100)에 상기 스캔 신호를 제공할 수 있다. 데이터 드라이버(300)는 데이터 라인들(DL1, ..., DLm)을 통하여 표시 패널(110)의 화소들에 데이터 신호를 제공할 수 있다. 일 실시예에서, 데이터 드라이버(300)는 컨트롤러(500)로부터 수신되는 제2 제어 신호(CONT2)에 기초하여 표시 패널(100)에 상기 데이터 신호를 제공할 수 있다.
제2 스캔 드라이버(400)는 센싱 스캔 라인들(S_SL1, ..., S_SLn)을 통하여 표시 패널(100)의 화소들(120)에 센싱 스캔 신호를 제공할 수 있다. 제2 스캔 드라이버(400)는 기 설정된 센싱 구간에서 화소들(120)의 구동 전류를 센싱하기 위해 상기 센싱 스캔 신호를 센싱 스캔 라인들(S_SL1, ..., S_SLn) 중 선택된 라인들에 제공할 수 있다. 제2 스캔 드라이버(400)는 복수의 디코더 스테이지들을 포함하는 디코더 타입의 스캔 드라이버이다. 일 실시예에서, 제2 스캔 드라이버(400)는 복수의 입력 선택 신호들을 수신하고, 상기 입력 선택 신호들의 턴-온 전압 레벨들에 기초하여 복수의 센싱 스캔 라인들(S_SL1, ..., S_SLn) 중 하나를 선택하며, 상기 선택된 센싱 스캔 라인의 상기 스캔 신호를 출력할 수 있다. 따라서, 표시 장치(1000)는 표시 패널(100)의 특정 영역의 화소들의 신뢰성, 구동 트랜지스터 및 유기 발광 소자의 열화 등을 센싱하기 위해 제2 스캔 드라이버(400)를 구비한다. 제2 스캔 드라이버(400)는 제1 스캔 드라이버(200)와 독립적으로 동작할 수 있다. 제2 스캔 드라이버(400)의 스테이지들 각각은 복수의 입력 선택 신호들에 응답하여 제1 직류 전압을 제1 노드에 제공하는 제1 입력부, 상기 제1 노드에 제2 직류 전압을 인가하여 상기 제1 노드의 전압을 풀-다운(pull-down)하는 풀다운부, 상기 입력 선택 신호들에 응답하여 제2 직류 전압을 제2 노드에 제공하고, 상기 센싱 스캔 신호 출력 시 상기 제2 노드의 전압 강하를 방지하는 제2 입력부, 상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 상기 제1 노드의 전압을 버퍼 출력 전압으로 출력하는 버퍼부 및 상기 제2 노드의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 상기 센싱 스캔 신호를 출력하는 출력부를 포함할 수 있다.
컨트롤러(500)는 데이터 드라이버(300), 제1 스캔 드라이버(200) 및 제2 스캔 드라이버(400)의 구동을 제어할 수 있다. 컨트롤러(500)는 제1 내지 제3 제어 신호들(CONT1, CONT2, CONT3)을 생성하고, 제1 내지 제3 제어 신호들(CONT1, CON2, CON3)을 제1 스캔 드라이버(200), 데이터 드라이버(300) 및 제2 스캔 드라이버(400)에 제공함으로써, 제1 스캔 드라이버(200), 데이터 드라이버(300) 및 제2 스캔 드라이버(400)를 제어할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 도면이다.
도 2를 참조하면, 화소(120)는 유기 발광 소자(EL), 화소 회로(124) 및 센싱 회로(126)를 포함할 수 있다.
유기 발광 소자(EL)의 애노드는 화소 회로(124) 및 센싱 회로(126)에 접속되고, 캐소드는 제2 전원(ELVSS)에 연결될 수 있다. 유기 발광 소자(OLED)는 화소 회로(124) 또는 센싱 회로(126)로부터 공급되는 구동 전류에 대응하여 소정 휘도의 광을 생성할 수 있다.
화소 회로(124)는 화소(120)의 발광을 위해 유기 발광 소자(EL)에 구동 전류를 제공할 수 있다. 화소 회로(124)는 2T1C, 3T1C, 6T2C, 7T1C 등의 다양한 회로 구조를 통해 상기 구동 전류를 생성할 수 있다. 일 실시예서, 화소 회로(124)는 스위칭 트랜지스터(TS), 구동 트랜지스터 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 트랜지스터(TS)는 스캔 라인에 연결되는 게이트 전극, 데이터 라인에 연결되는 제1 전극 및 구동 트랜지스터(TD)의 게이트 전극에 연결되는 제2 전극을 포함할 수 있다. 스위칭 트랜지스터(TS)의 상기 게이트 전극에는 스캔 신호(SCAN)가 제공되고, 상기 제1 전극에는 데이터 신호(DATA)가 제공될 수 있다. 구동 트랜지스터(TD)는 스위칭 트랜지스터(TS)의 상기 제2 전극에 연결되는 상기 게이트 전극, 제1 전원(ELVDD)에 연결되는 제1 전극, 및 유기 발광 소자(EL)의 상기 애노드에 연결되는 제2 전극을 포함할 수 있다. 상기 스캔 라인 및 상기 데이터 라인에 각각 스캔 신호(SCAN) 및 데이터 신호(DATA)가 각각 인가되면, 스위칭 트랜지스터(TS) 및 구동 트랜지스터(TD)가 턴 온되어 상기 구동 전류가 생성되고, 유기 발광 소자(EL)가 발광할 수 있다. 화소 회로(124)는 구동 트랜지스터(TD)의 게이트 전극과 상기 제1 전극 사이에 연결되는 스토리지 커패시터(Cst)를 더 포함할 수 있다. 일 실시예에서, 상기 트랜지스터들이 피모스(P-channel metal oxide semiconductor; PMOS) 트랜지스터인 경우, 상기 제1 전극은 소스 전극이고, 상기 제2 전극은 드레인 전극이다. 일 실시예에서, 상기 트랜지스터들이 엔모스(N-channel metal oxide semiconductor; NMOS) 트랜지스터인 경우, 상기 제1 전극은 드레인 전극이고, 상기 제2 전극은 소스 전극이다.
센싱 회로(126)는 센싱 스캔 신호(S_SCAN) 및 데이터 신호(DATA)를 화소(120)에 제공하여 구동 트랜지스터(TD)의 열화, 문턱 전압의 시프트, 유기 발광 소자(EL)의 열화 등을 검출할 수 있다. 여기서, 센싱 스캔 신호(S_SCAN)는 제2 스캔 드라이버(400)로부터 출력된다. 이하, 도 2 내지 도 10을 참조하여 상기 센싱 스캔 신호(S_SCAN)의 출력 전압 레벨의 변동(fluctuation) 및 출력 강하를 개선하기 위한 제2 스캔 드라이버(400)의 구조 및 동작을 설명하기로 한다.
도 3은 본 발명의 실시예들에 따른 스캔 드라이버를 나타내는 블록도이다.
도 3을 참조하면, 스캔 드라이버(400)는 디코더 타입의 복수의 스테이지들(ST1, ..., STn)을 포함할 수 있다. 스테이지들(ST1, ..., STn)은 각각 스캔 라인들(S1, ..., Sn)을 통해 각각 대응하는 스캔 신호를 출력할 수 있다.
이하, 스캔 드라이버(400)에 포함되는 스위칭 소자들(즉, 트랜지스터들)은 피모스 트랜지스터인 것으로 하여 본 발명의 실시예들을 설명하기로 한다. 다만, 이는 예시적인 것으로서, 상기 스위칭 소자들이 엔모스 트랜지스터로 구성될 수도 있다.
스테이지(ST1, ..., STn) 각각은 제1 입력 단자(SEL1), 제2 입력 단자(SEL2), 제3 입력 단자(SEL3) 및 출력 단자(OUT)를 포함할 수 있다. 스테이지(ST1, ..., STn) 각각은 제1 직류 전압(VGH), 제2 직류 전압(VGL), 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 인가받을 수 있다.
일 실시예에서, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)의 반전 신호로 설정되고, 제2 직류 전압(VGL)의 전압 레벨은 제1 직류 전압(VGH)의 전압 레벨보다 작은 것으로 설정될 수 있다.
스캔 드라이버(400)는 복수의 입력 선택 신호들의 전압 레벨들에 기초하여 스캔 신호가 출력되는 스캔 라인(S1, ..., Sn)을 선택할 수 있다. 일 실시예에서, 스캔 드라이버(400)는 복수의 입력 선택 신호들을 선택적으로 출력하는 복수의 서브 디코더들(402, 404, 406)을 포함할 수 있다. 예를 들어, 스캔 드라이버(400)는 N(단, N은 2 이상의 정수)개의 서브 디코더들(402, 404, 406)을 포함하고, 각각의 서브 디코더들(402, 404, 406)은 M개(단, M은 2 이상의 정수)의 선택 신호들 중 하나를 출력할 수 있다. 따라서, 스캔 드라이버(400)는 MN 개의 스캔 라인들(S1, ..., Sn)을 선택적으로 구동할 수 있다. 다만, 이는 예시적인 것으로서, 서브 디코더들 각각이 선택할 수 있는 상기 선택 신호들의 개수는 서로 다를 수도 있다.
도 3의 경우, 43 개의 입력 신호가 각 스테이지들(ST1, ..., STn)의 제1 내지 제3 입력 단자들(SEL1, SEL2, SEL3)에 순차적으로 연결되고, 스캔 드라이버(400)는 64개의 스캔 라인들(S1, ..., Sn)을 선택적으로 구동할 수 있다.
각각의 스테이지(ST1, ..., STn)들(즉, 디코더 스테이지들)은 서브 디코더들(402, 404, 406)로부터 출력된 선택 신호들 중 대응하는 선택 신호들을 각각 입력 신호로서 제공받을 수 있다.
예를 들어, 제1 스캔 라인(S1)에 제공되는 스캔 신호(예를 들면, 센싱 스캔 신호)를 생성하기 위해, 제1 스테이지(ST1)는 제1 서브 디코더(402)의 4개의 선택 신호들(즉, A0, A1, A2, A3로 도시됨) 중 A0, 제2 서브 디코더(404)의 4개의 선택 신호들(즉, B0, B2, B3,B4 로 도시됨) 중 B0 및 제3 서브 디코더(406)의 4개의 선택 신호들(즉, C0, C1, C2, C3로 도시됨) 중 C0를 각각 수신한다. A0, B0 및 C0는 제1 내지 제3 입력 단자들(SEL1, SEL2, SEL3)에 제공될 수 있다.
상기 선택 신호들을 인가받은 스테이지는 디코더 회로로서, 스캔 신호를 출력할 수 있다.
도 4는 도 3의 스캔 드라이버의 제k 스테이지의 일 예를 나타내는 블록도이고, 도 5는 도 4의 제k 스테이지의 일 예를 나타내는 회로도이며, 도 6은 도 5의 제k 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 4 내지 도 6을 참조하면, 복수의 스테이지(400A) 각각은 제1 입력부(410), 풀다운부(420), 제2 입력부(430), 버퍼부(440) 및 출력부(450)를 포함할 수 있다.
제1 입력부(410)는 복수의 선택 신호들(SEL1, SEL2, SEL3)에 응답하여 제1 직류 전압(VGH)을 제1 노드(N1)에 제공할 수 있다. 제1 입력부(410)는 서로 직렬로 연결되는 제1 내지 제3 스위치 소자들(T1, T2, T3)를 포함할 수 있다. 제1 스위치(T1)는 제1 선택 신호(SEL1)가 인가되는 게이트 전극, 제1 직류 전압(VGH)이 인가되는 소스 전극 및 제2 스위치(T2)의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 제2 스위치(T2)는 제2 선택 신호(SEL2)가 인가되는 게이트 전극, 제1 스위치(T1)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제3 스위치(T3)의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 제3 스위치(T3)는 제3 선택 신호(SEL3)가 인가되는 게이트 전극, 제2 스위치(T2)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제1 노드(N1)에 연결되는 드레인 전극을 포함할 수 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 제1 선택 신호(SEL1)는 A0, A1, A2 및 A3 중 선택된 하나이고, 제2 선택 신호(SELC2)는 B0, B1, B2 및 B3 중 선택된 하나이며, 제3 선택 신호SEL3)는 C0, C1, C2 및 C3 중 선택된 하나일 수 있다. 상기 선택된 신호들은 로우 레벨(L)을 가지고, 선택되지 않은 나머지 신호들은 하이 레벨(H)을 가질 수 있다. 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)이 모두 로우 레벨(L)을 가질 때에만 제1 노드(N1)의 전압이 하이 레벨(H)(예를 들어, 제1 직류 전압(VGH))을 가질 수 있다.
풀다운부(420)는 제1 노드(N1)에 제2 직류 전압(VGL)을 인가하여 제1 노드(N1)의 전압을 풀다운할 수 있다. 일 실시예에서, 풀다운부(420)는 부트스트랩 회로를 포함할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 풀다운부(420)는 제1 풀다운 스위치(TD1), 제2 풀다운 스위치(TD2) 및 제1 커패시터(C1)를 포함할 수 있다. 제1 풀다운 스위치(TD1)는 제4 노드(N4)에 연결되는 게이트 전극, 제1 노드(N1)에 연결되는 소스 전극 및 제2 직류 전압(VGL)이 인가되는 드레인 전극을 포함할 수 있다. 제2 풀다운 스위치(TD2)는 다이오드 연결된 트랜지스터일 수 있다. 제2 풀다운 스위치(TD2)는 드레인 전극에 연결되는 게이트 전극, 제4 노드(N4)에 연결되는 소스 전극 및 제2 직류 전압(VGL)이 인가되는 상기 드레인 전극을 포함할 수 있다. 제1 커패시터(C1)는 제4 노드(N4)와 제1 노드(N1) 사이에 배치될 수 있다. 제1 커패시터(C1)는 부트스트랩 커패시터이다. 제1 노드(N1)의 전압이 떨어질 때, 제1 커패시터(C1)는 상기 제1 노드(N1)의 전압의 변화량에 상응하는 전압만큼 제4 노드(N4)의 전압을 떨어뜨리므로, 제1 풀다운 스위치(TD1)가 턴 온될 수 있다. 따라서, 제1 입력부(410)가 제1 직류 전압(VGH)을 제1 노드(N1)에 인가하는 동작이 중단되면, 풀다운부(420)는 제1 노드(N1)의 전압을 제2 직류 전압(VGL)(또는, 로우 레벨(L))으로 풀다운할 수 있다. 여기서, 제1 풀다운 스위치(TD1)는 제1 내지 제3 스위치들(T1, T2, T3)과 직렬로 연결된 형태이다. 즉, 제1 내지 제3 스위치들(T1, T2, T3)이 턴 온되는 구간에서, 제1 내지 제3 스위치들(T1, T2, T3) 및 제1 풀다운 스위치(TD1)의 내부 저항에 의해 제1 노드(N1)의 전압이 강하될 수 있고, 이는 스캔 신호(SCAN[N])의 출력 전압 레벨을 변동시키거나 강하시킬 수 있다. 상기 문제점을 개선하기 위해 버퍼부(440)가 스테이지 회로(ST1)에 추가될 수 있다.
버퍼부(440)는 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압에 응답하여 상기 제1 노드(N1)의 전압을 버퍼 출력 전압(즉, 도 5의 제3 노드(N3)의 전압)으로 출력할 수 있다. 구체적으로, 상기 버퍼 출력 전압은 제1 노드(N1)의 전압과 실질적으로 동일하고, 버퍼부(440)는 상기 버퍼 출력 전압을 출력부(450)에 포함되는 스캔 신호 풀업부에 제공할 수 있다.
버퍼부(440)는 직렬로 연결되는 제1 버퍼 스위치(TB1) 및 제2 버퍼 스위치(TB2)를 포함할 수 있다. 버퍼부(440)는 상기 버퍼 출력 전압을 출력부(450)에 제공할 수 있다. 제1 버퍼 스위치(TB1)는 제2 노드(N2)에 연결되는 게이트 전극, 제1 직류 전압(VGH)이 인가되는 소스 전극 및 제3 노드(N3)에 연결되는 드레인 전극을 포함할 수 있다. 제2 버퍼 스위치(TB2)는 제1 노드(N1)에 연결되는 게이트 전극, 제1 버퍼 스위치(TB1)의 상기 드레인 전극에 연결되는 소스 전극 및 제2 직류 전압(VGL)이 인가되는 드레인 전극을 포함할 수 있다. 버퍼부(440)의 추가로 인하여 제1 내지 제3 스위치들(T1, T2, T3) 및 제1 풀다운 스위치(TD1)의 내부 저항으로 인한 제1 노드(N1)에서의 전압 강하가 완화되거나 또는 실질적으로 방지될 수 있다.
제2 입력부(430)는 선택 신호들(SEL1, SEL2, SEL3)에 응답하여 제2 직류 전압(VGL)을 제2 노드(N2)에 제공할 수 있다. 제2 입력부(430)는 스캔 신호(SCAN[k]) 출력 시 제2 노드(N2)의 전압 강하를 방지할 수 있다. 제2 입력부(430)는 직렬로 연결되는 제4 내지 제6 스위치들(T4, T5, T6) 및 경로 차단 스위치(TPB)를 포함할 수 있다. 제4 스위치(T4)는 제1 선택 신호(SEL1)가 인가되는 게이트 전극, 제2 노드(N2)에 연결되는 소스 전극 및 제5 스위치(T5)의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 제5 스위치(T5)는 제2 선택 신호(SEL2)가 인가되는 게이트 전극, 제4 스위치(T4)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제6 스위치(T6)의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 제6 스위치(T6)는 제3 선택 신호(SEL3)가 인가되는 게이트 전극, 제5 스위치(T5)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 경로 차단 스위치(TPB)의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 경로 차단 스위치(TPB)는 제2 클럭 신호(CLKB)가 인가되는 게이트 전극, 제5 스위치(T5)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제2 직류 전압(VGL)이 인가되는 드레인 전극을 포함할 수 있다. 일 실시예에서, 제2 클럭 신호(CLKB)는 제1 클럭 신호(CLK)의 반전 신호일 수 있다.
출력부(450)는 제2 노드(N2)의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 스캔 신호(SCAN[k])를 출력할 수 있다. 일 실시예에서, 출력부(450)는 스캔 신호(SCAN[k])를 풀업하는 상기 스캔 신호 풀업부 및 스캔 신호(SCAN[k])를 풀다운하는 스캔 신호 풀다운부를 포함할 수 있다. 출력부(450)는 상기 스캔 신호 풀업부를 구성하는 제1 출력 스위치(TO1) 및 제2 출력 스위치(TO2)를 포함하고, 상기 스캔 신호 풀다운부를 구성하는 제3 출력 스위치(TO3) 및 제2 커패시터(C2)를 포함할 수 있다.
제1 출력 스위치(TO1)는 상기 버퍼 출력 전압이 인가되는 게이트 전극, 제2 노드(N2)에 연결되는 소스 전극 및 출력 단자(OUT)에 연결되는 드레인 전극을 포함할 수 있다. 제2 출력 스위치(TO2)는 상기 버퍼 출력 전압이 인가되는 게이트 전극, 제1 직류 전압(VGH)이 인가되는 소스 전극 및 출력 단자(OUT)에 연결되는 드레인 전극을 포함할 수 있다. 제1 및 제2 출력 스위치들(TO1, TO2)은 상기 버퍼 출력 전압, 즉, 제3 노드(N3)의 전압의 전압 레벨에 기초하여 스캔 신호(SCAN[k])를 풀업하고, 스캔 신호(SCAN[k])의 하이 레벨(H)을 유지할 수 있다.
제3 출력 스위치(TO3)는 제2 노드(N2)에 연결되는 게이트 전극, 출력 단자(OUT)에 연결되는 소스 전극 및 제1 클럭 신호(CLK)가 인가되는 드레인 전극을 포함할 수 있다. 제2 커패시터(C2)는 제2 노드(N2)와 제3 출력 스위치(TO3)의 상기 소스 전극 사이에 연결될 수 있다. 제2 커패시터(C2)는 부트스트랩 커패시터로서 동작할 수 있다. 제2 노드(N2)의 전압 레벨이 로우 레벨(L)이 되고, 제1 클럭 신호(CLK)가 로우 레벨(L)이 되면, 제2 노드(N2)는 제2 커패시터(C2)에 의해 부트스트랩되어 제2 로우 레벨(2L)로 내려가고, 스캔 신호(SCAN[k])가 풀다운될 수 있다.
제2 노드(N2)가 부트스트랩될 때, 경로 차단 스위치(TPB)는 제2 클럭 신호(CLKB)에 기초하여 턴 오프됨으로써, 출력부(450)에서의 전류가 제2 입력부(430)로 누설되는 경로가 차단될 수 있다. 따라서, 상기 누설 전류로 인한 제2 노드(N2)에서의 전압 강하가 완화되거나 또는 실질적으로 방지될 수 있다.
도 6을 참조하여, 본 발명의 스캔 드라이버(400A)의 제k 스테이지(400A 또는 STk)의 동작을 후술한다. 제k 스테이지(400A)는 제n 스캔 라인에 제공되는 제k 스캔 신호(SCAN[k])를 출력할 수 있다.
도 6에 도시된 바와 같이, 제k 스테이지(400A)에는 제1 선택 신호(SEL1) 중 A1, 제2 선택 신호(SEL2) 중 B0 및 제3 선택 신호(SEL3) 중 C0가 인가될 수 있다. 마찬가지로, 제n-1 스테이지(STk-1)에는 A0, B0 및 C0가 각각 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)로 인가되고, 제n+1 스테이지(STk+1)에는 A2, B0 및 C0가 각각 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)로 인가될 수 있다.
일 실시예에서, 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)은 디지털 신호일 수 있다.
로우 레벨(L)을 갖는 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)(즉, A1, B0, C0)이 각각 제1 입력부(410) 및 제2 입력부(430)에 인가될 수 있다. 따라서, 제1 내지 제 6 스위치(T1, T2, T3, T4, T5, T6)가 모두 턴 온된다. 또한, 제2 클럭 신호(CLKB)의 로우 레벨(L)이 경로 차단 스위치(TPB)에 인가되어 경로 차단 스위치(TPB)가 턴 온된다.
이 때, 제1 노드(N1)는 제1 입력부(410)에 의해 하이 레벨(H)(예를 들어, 제1 직류 전압(VGH)의 전압 레벨)로 변화하고, 제2 노드(N2)는 제2 입력부(430)에 의해 로우 레벨(L)(예를 들어 제2 직류 전압(VGL)의 전압 레벨)로 변화한다. 하이 레벨(H)의 제1 노드(N1)의 전압 및 로우 레벨(L)의 제2 노드(N2)의 전압이 버퍼부(440)에 인가됨으로써, 버퍼부(440)는 하이 레벨(H)을 갖는 버퍼 출력 전압을 출력할 수 있다. 예를 들어, 제1 버퍼 스위치(TB1)가 턴 온되고, 제2 버퍼 스위치(TB2)가 턴 오프됨으로써 제3 노드(N3)의 전압은 하이 레벨(H)로 변화한다. 여기서, 제3 노드(N3)의 전압은 상기 버퍼 출력 전압에 상응한다. 버퍼부(440)의 동작에 의해 제3 노드(N3)의 전압은 제1 노드(N1)의 전압과 실질적으로 동일한 전압 레벨을 가질 수 있다. 또한, 풀다운부(420)에 포함되는 제1 커패시터(C1)는 제1 노드(N1)와 제4 노드(N4) 사이의 전압차를 유지시킬 수 있다. 따라서, 제1 노드(N1)의 전압이 로우 레벨(L)에서 하이 레벨(H)로 변화함에 따라 제4 노드(N4)의 전압은 로우 레벨(L)보다 낮은 제2 로우 레벨(2L)에서 로우 레벨(L)로 변화(상승)할 수 있다. 제1 클럭 신호가 하이 레벨(H)을 가지므로, 스캔 신호(SCAN[k])는 하이 레벨(H)을 가질 수 있다.
이후 제1 클럭 신호(CLK)가 로우 레벨이 되고, 제2 클럭 신호(CLKB)가 하이 레벨(H)이 되면, 제2 노드(N2)의 전압은 제2 커패시터(C2)에 의해 부트스트랩되어 제2 로우 레벨(2L)로 내려가고, 출력 단자(OUT)에는 로우 레벨(L)의 스캔 신호(SCAN[k])가 출력될 수 있다. 즉, 출력부(45)의 제3 출력 스위치(N3)가 턴 온되어 스캔 신호(SCAN[k])가 로우 레벨(L)로 변화할 수 있다. 이 때, 경로 차단 스위치(TPB)는 전류 경로를 차단하기 위해 턴 오프됨으로써, 제2 노드(N2)에서의 전압 변동 및/또는 전압 강하를 방지할 수 있다.
이후 제1 선택 신호(SEL1)인 A0가 하이 레벨(H)이 되면, 제1 및 제4 스위치들(T1, T4)이 턴 오프된다. 따라서, 제1 노드(N1)의 전압은 풀다운부(420)의 동작에 의해 로우 레벨(L)로 풀다운된다. 그리고, 제3 노드(N3)의 전압은 버퍼부(440)에 의해 로우 레벨(L)로 변환한다. 또한, 제2 노드(N2)의 전압은 제3 노드(N3)에 의해 하이 레벨(H)로 변화한다. 이 때, 제4 노드(N4)의 전압은 제1 커패시터(C1)에 의해 부트스트랩되어 제2 로우 레벨(2L)로 내려간다.
이후 로우 레벨(L)을 갖는 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)이 제n 스테이지(400A)에 동시에 인가되지 않으면, 스캔 신호(SCAN[k])는 하이 레벨(H)을 유지한다.
상술한 바와 같이, 스캔 드라이버의 각각의 디코더 스테이지에 포함되는 버퍼부(440)는 제1 입력부(410)가 턴 온되었을 때, 직렬로 연결된 제1 내지 제3 스위치들(T1, T2, T3) 및 제1 풀다운 스위치(TD1)의 내부 저항에 의한 제1 노드(N1)의 전압 강하를 방지하고, 내부 스위치 소자들의 문턱 전압 시프트에 의한 마진을 개선할 수 있다. 또한, 제2 입력부(430)에 포함되는 경로 차단 스위치(TPB)는 제1 클럭 신호(CLK1)의 반전 신호인 제2 클럭 신호(CLKB)에 기초하여 출력부(450)에서의 전류가 제2 입력부(430)로 누설되는 경로를 차단할 수 있다. 따라서, 스캔 라인으로 출력되는 스캔 신호(SCAN[k])의 전압 레벨 흔들림이 방지되고, 스캔 신호(SCAN[k]) 출력 전압 레벨의 신뢰성이 향상될 수 있다.
도 7은 도 4의 제k 스테이지의 다른 예를 나타내는 회로도이다.
도 7에서는 도 5를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 5의 스테이지 회로의 풀다운부 구성을 제외하면, 도 5의 스테이지 회로(400A)와 실질적으로 동일하거나 유사한 구성을 가지고, 실질적으로 동일하거나 유사한 동작을 수행할 수 있다.
도 7을 참조하면, 스캔 드라이버(400)의 제k 스테이지(400A')는 제1 입력부(410), 풀다운부(420'), 제2 입력부(430), 버퍼부(440) 및 출력부(450)를 포함할 수 있다.
제1 입력부(410)는 복수의 선택 신호들(SEL1, SEL2, SEL3)에 응답하여 제1 직류 전압(VGH)을 제1 노드(N1)에 제공할 수 있다. 제1 입력부(410)는 서로 직렬로 연결되는 제1 내지 제3 스위치 소자들(T1, T2, T3)를 포함할 수 있다.
풀다운부(420')는 제1 노드(N1)에 제2 직류 전압(VGL)을 인가하여 제1 노드(N1)의 전압을 풀다운할 수 있다. 일 실시예에서, 풀다운부(420')는 부트스트랩 회로를 포함할 수 있다. 도 7에 도시된 바와 같이, 풀다운부(420')는 제1 풀다운 스위치들(TD1, TD1'), 제2 풀다운 스위치(TD2) 및 제1 커패시터(C1)를 포함할 수 있다. 제1 풀다운 스위치들(TD1, TD1')은 복수의 스위칭 소자들이 직렬로 연결됨으로써 구성될 수 있다. 따라서, 제1 노드(N1)에 전압이 더욱 안정적으로 제공될 수 있다.
버퍼부(440)는 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압에 응답하여 상기 제1 노드(N1)의 전압을 버퍼 출력 전압(즉, 도 5의 제3 노드(N3)의 전압)으로 출력할 수 있다. 구체적으로, 상기 버퍼 출력 전압은 제1 노드(N1)의 전압과 실질적으로 동일하고, 버퍼부(440)는 상기 버퍼 출력 전압을 출력부(450)에 포함되는 스캔 신호 풀업부에 제공할 수 있다. 버퍼부(440)의 추가로 인하여 제1 내지 제3 스위치들(T1, T2, T3) 및 제1 풀다운 스위치들(TD1, TD1')의 내부 저항으로 인한 제1 노드(N1)에서의 전압 강하가 완화되거나 또는 실질적으로 방지될 수 있다.
제2 입력부(430)는 선택 신호들(SEL1, SEL2, SEL3)에 응답하여 제2 직류 전압(VGL)을 제2 노드(N2)에 제공할 수 있다. 제2 입력부(430)는 스캔 신호(SCAN[k]) 출력 시 제2 노드(N2)의 전압 강하를 방지할 수 있다. 제2 입력부(430)는 직렬로 연결되는 제4 내지 제6 스위치들(T4, T5, T6) 및 경로 차단 스위치(TPB)를 포함할 수 있다.
출력부(450)는 제2 노드(N2)의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 스캔 신호(SCAN[k])를 출력할 수 있다. 일 실시예에서, 출력부(450)는 스캔 신호(SCAN[k])를 풀업하는 상기 스캔 신호 풀업부 및 스캔 신호(SCAN[k])를 풀다운하는 스캔 신호 풀다운부를 포함할 수 있다. 출력부(450)는 상기 스캔 신호 풀업부를 구성하는 제1 출력 스위치(TO1) 및 제2 출력 스위치(TO2)를 포함하고, 상기 스캔 신호 풀다운부를 구성하는 제3 출력 스위치(TO3) 및 제2 커패시터(C2)를 포함할 수 있다.
제2 노드(N2)가 부트스트랩될 때, 경로 차단 스위치(TPB)는 제2 클럭 신호(CLKB)에 기초하여 턴 오프됨으로써, 출력부(450)에서의 전류가 제2 입력부(430)로 누설되는 경로가 차단될 수 있다. 따라서, 상기 누설 전류로 인한 제2 노드(N2)에서의 전압 강하가 완화되거나 또는 실질적으로 방지될 수 있다.
도 8은 도 3의 스캔 드라이버의 제n 스테이지의 다른 예를 나타내는 블록도이고, 도 9는 도 8의 제n 스테이지의 일 예를 나타내는 회로도이며, 도 10은 도 9의 제n 스테이지의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 8 내지 10에서는 도 4 내지 6를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 8 및 도 9의 스테이지 회로의 인버팅부(460) 구성을 제외하면, 도 4 및 도 5의 스테이지 회로(400A)와 실질적으로 동일하거나 유사한 구성을 가지고, 도 6의 스테이지 구동과 실질적으로 동일하거나 유사한 동작을 수행할 수 있다.
도 8 내지 도 10을 참조하면, 복수의 스테이지(400B) 각각은 제1 입력부(410), 풀다운부(420), 제2 입력부(430), 버퍼부(440), 출력부(450) 및 인버팅부(460)를 포함할 수 있다.
제1 입력부(410)는 복수의 선택 신호들(SEL1, SEL2, SEL3)에 응답하여 제1 직류 전압(VGH)을 제1 노드(N1)에 제공할 수 있다. 제1 입력부(410)는 서로 직렬로 연결되는 제1 내지 제3 스위치 소자들(T1, T2, T3)를 포함할 수 있다.
풀다운부(420)는 제1 노드(N1)에 제2 직류 전압(VGL)을 인가하여 제1 노드(N1)의 전압을 풀다운할 수 있다. 일 실시예에서, 도 9에 도시된 바와 같이, 풀다운부(420)는 부트스트랩 회로를 포함할 수 있다.
버퍼부(440)는 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압에 응답하여 상기 제1 노드(N1)의 전압을 버퍼 출력 전압(즉, 제3 노드(N3)의 전압)으로 출력할 수 있다. 구체적으로, 상기 버퍼 출력 전압은 제1 노드(N1)의 전압과 실질적으로 동일하고, 버퍼부(440)는 상기 버퍼 출력 전압을 출력부(450)에 포함되는 스캔 신호 풀업부에 제공할 수 있다. 버퍼부(440)의 추가로 인하여 제1 내지 제3 스위치들(T1, T2, T3) 및 제1 풀다운 스위치(TD1, TD1')의 내부 저항으로 인한 제1 노드(N1)에서의 전압 강하가 완화되거나 또는 실질적으로 방지될 수 있다.
제2 입력부(430)는 선택 신호들(SEL1, SEL2, SEL3)에 응답하여 제2 직류 전압(VGL)을 제2 노드(N2)에 제공할 수 있다. 제2 입력부(430)는 스캔 신호(SCAN[k]) 출력 시 제2 노드(N2)의 전압 강하를 방지할 수 있다. 제2 입력부(430)는 직렬로 연결되는 제4 내지 제6 스위치들(T4, T5, T6) 및 경로 차단 스위치(TPB)를 포함할 수 있다. 경로 차단 스위치(TPB)는 제2 클럭 신호(CLKB)가 인가되는 게이트 전극, 제5 스위치(T5)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제2 직류 전압(VGL)이 인가되는 드레인 전극을 포함할 수 있다.
출력부(450)는 제2 노드(N2)의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 스캔 신호(SCAN[k])를 출력할 수 있다. 일 실시예에서, 출력부(450)는 스캔 신호(SCAN[k])를 풀업하는 상기 스캔 신호 풀업부 및 스캔 신호(SCAN[k])를 풀다운하는 스캔 신호 풀다운부를 포함할 수 있다. 출력부(450)는 상기 스캔 신호 풀업부를 구성하는 제1 출력 스위치(TO1) 및 제2 출력 스위치(TO2)를 포함하고, 상기 스캔 신호 풀다운부를 구성하는 제3 출력 스위치(TO3) 및 제2 커패시터(C2)를 포함할 수 있다.
각각의 스테이지(400B)는 제1 클럭 신호(CLK)에 기초하여 제2 클럭 신호(CLK2)를 생성하는 인버팅부(460)를 더 포함할 수 있다. 인버팅부(460)는 제2 클럭 신호(CLKB)를 경로 차단 스위치(TPB)의 상기 게이트 전극에 인가할 수 있다. 일 실시예에서, 인버팅부(460)는 직렬로 연결된 제1 인버팅 스위치(TI1) 및 제2 인버팅 스위치(TI2)를 포함할 수 있다. 제1 인버팅 스위치(TI1)는 제1 클럭 신호(CLK)가 인가되는 게이트 전극, 제1 직류 전압(VGH)이 인가되는 소스 전극 및 제2 인버팅 스위치(TI2)의 소스 전극에 연결되는 드레인 전극을 포함할 수 있다. 제2 인버팅 스위치(TI2)는 제2 직류 전압(VGL)이 인가되는 게이트 전극, 제1 인버팅 스위치(T1)의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제2 인버팅 스위치(T2)의 상기 게이트 전극에 연결되는 드레인 전극을 포함할 수 있다. 이 때, 경로 차단 스위치(TPB)의 상기 게이트 전극은 제1 인버팅 스위치(TI1)의 상기 드레인 전극 및 제2 인버팅 스위치(TI2)의 상기 소스 전극에 연결될 수 있다. 제1 및 제2 인버팅 스위치들(TI1, TI2)의 동작에 의해 인버팅부(460)는 제1 클럭 신호(CLK2)의 반전 신호인 제2 클럭 신호(CLKB)를 경로 차단 스위치(TPB)의 상기 게이트 전극에 인가할 수 있다. 따라서, 스캔 드라이버(400)는 외부로부터 제2 클럭 신호(CLKB)를 인가받는 입력 단자가 필요없게 되며, 스테이지 회로 내부에서 제1 클럭 신호(CLK2)를 제2 클럭 신호(CLKB)로 변환할 수 있다.
제k 스테이지(400A)에는 제1 선택 신호(SEL1) 중 A1, 제2 선택 신호(SEL2) 중 B0 및 제3 선택 신호(SEL3) 중 C0가 인가될 수 있다. 따라서, 제1 내지 제 6 스위치(T1, T2, T3, T4, T5, T6)가 모두 턴 온된다. 인버팅부(460)는 제1 클럭 신호(CLK)에 기초하여 제2 클럭 신호(CLKB)를 생성할 수 있다. 즉, 경로 차단 스위치의 게이트 전극(TPB GATE)에는 제1 클럭 신호(CLK)의 반전 신호, 즉, 제2 클럭 신호(CLKB)가 인가될 수 있다. 제2 클럭 신호(CLKB)의 로우 레벨(L)이 경로 차단 스위치(TPB)에 인가되어 경로 차단 스위치(TPB)가 턴 온된다. 이 때, 제1 노드(N1)는 제1 입력부(410)에 의해 하이 레벨(H)(예를 들어, 제1 직류 전압(VGH)의 전압 레벨)로 변화하고, 제2 노드(N2)는 제2 입력부(430)에 의해 로우 레벨(L)(예를 들어 제2 직류 전압(VGL)의 전압 레벨)로 변화한다. 버퍼부(440)의 동작에 의해 제3 노드(N3)의 전압은 제1 노드(N1)의 전압과 실질적으로 동일한 전압 레벨을 가질 수 있다. 제1 노드(N1)의 전압이 로우 레벨(L)에서 하이 레벨(H)로 변화함에 따라, 부트스트랩된 제4 노드(N4)의 전압은 로우 레벨(L)보다 낮은 제2 로우 레벨(2L)에서 로우 레벨(L)로 변화(상승)할 수 있다. 제1 클럭 신호가 하이 레벨(H)을 가지므로, 스캔 신호(SCAN[k])는 하이 레벨(H)을 가질 수 있다.
이후 제1 클럭 신호(CLK)가 로우 레벨이 되고, 제2 클럭 신호(CLKB)가 하이 레벨(H)이 되면, 제2 노드(N2)의 전압은 제2 커패시터(C2)에 의해 부트스트랩되어 제2 로우 레벨(2L)로 내려가고, 출력 단자(OUT)에는 로우 레벨(L)의 스캔 신호(SCAN[k])가 출력될 수 있다. 이 때, 경로 차단 스위치(TPB)는 전류 경로를 차단하기 위해 턴 오프됨으로써, 제2 노드(N2)에서의 전압 변동 및/또는 전압 강하를 방지할 수 있다.
이후 제1 선택 신호(SEL1)인 A0가 하이 레벨(H)이 되면, 제1 및 제4 스위치들(T1, T4)이 턴 오프된다. 따라서, 제1 노드(N1)의 전압은 풀다운부(420)의 동작에 의해 로우 레벨(L)로 풀다운된다. 그리고, 제3 노드(N3)의 전압은 버퍼부(440)에 의해 로우 레벨(L)로 변환한다. 또한, 제2 노드(N2)의 전압은 제3 노드(N3)에 의해 하이 레벨(H)로 변화한다. 이 때, 제4 노드(N4)의 전압은 제1 커패시터(C1)에 의해 부트스트랩되어 제2 로우 레벨(2L)로 내려간다.
이후 로우 레벨(L)을 갖는 제1 내지 제3 선택 신호들(SEL1, SEL2, SEL3)이 제n 스테이지(400A)에 동시에 인가되지 않으면, 스캔 신호(SCAN[k])는 하이 레벨(H)을 유지한다.
상술한 바와 같이, 스캔 드라이버의 각각의 디코더 스테이지에 포함되는 버퍼부(440)는 제1 입력부(410)가 턴 온되었을 때, 직렬로 연결된 제1 내지 제3 스위치들(T1, T2, T3) 및 제1 풀다운 스위치(TD1)의 내부 저항에 의한 제1 노드(N1)의 전압 강하를 방지하고, 내부 스위치 소자들의 문턱 전압 시프트에 의한 마진을 개선할 수 있다. 또한, 제2 입력부(430)에 포함되는 경로 차단 스위치(TPB)는 제1 클럭 신호(CLK1)의 반전 신호인 제2 클럭 신호(CLKB)에 기초하여 출력부(450)에서의 전류가 제2 입력부(430)로 누설되는 경로를 차단할 수 있다. 따라서, 스캔 라인으로 출력되는 스캔 신호(SCAN[k])의 전압 레벨 흔들림이 방지되고, 스캔 신호(SCAN[k]) 출력 전압 레벨의 신뢰성이 향상될 수 있다.
이상, 본 발명의 실시예들에 따른 스캔 드라이버, 스캔 드라이버의 구동 방법 및 이를 포함하는 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 표시 장치를 구비하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션 시스템, 캠코더, 휴대용 게임기, 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 120: 화소
200: 제1 스캔 드라이버 300: 데이터 드라이버
400: 제2 스캔 드라이버 400A, 400B: 제k 스테이지
410: 제1 입력부 420: 풀다운부
430: 제2 입력부 440: 버퍼부
450: 출력부 460: 인버팅부

Claims (20)

  1. 복수의 스캔 신호들을 각각 출력하는 디코더 타입의 복수의 스테이지들을 포함하고, 제n(단, n은 1 이상의 정수) 스테이지는
    복수의 선택 신호들에 응답하여 제1 직류 전압을 제1 노드에 제공하는 제1 입력부;
    상기 제1 노드에 제2 직류 전압을 인가하여 상기 제1 노드의 전압을 풀다운(pull-down)하는 풀다운부;
    상기 선택 신호들에 응답하여 제2 직류 전압을 제2 노드에 제공하고, 스캔 신호 출력 시 상기 제2 노드의 전압 강하를 방지하는 제2 입력부;
    상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 상기 제1 노드의 전압을 버퍼 출력 전압으로 출력하는 버퍼부; 및
    상기 제2 노드의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 상기 스캔 신호를 출력하는 출력부를 포함하는 스캔 드라이버.
  2. 제 1 항에 있어서, 상기 버퍼부는
    직렬로 연결되는 제1 버퍼 스위치 및 제2 버퍼 스위치를 포함하고,
    상기 버퍼 출력 전압을 상기 출력부에 제공하는 것을 특징으로 하는 스캔 드라이버.
  3. 제 2 항에 있어서, 상기 제1 버퍼 스위치는 상기 제2 노드에 연결되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 제3 노드에 연결되는 드레인 전극을 포함하고,
    상기 제2 버퍼 스위치는 상기 제1 노드에 연결되는 게이트 전극, 상기 제1 버퍼 스위치의 상기 드레인 전극에 연결되는 소스 전극 및 상기 제2 직류 전압이 인가되는 드레인 전극을 포함하는 것을 특징으로 하는 스캔 드라이버.
  4. 제 1 항에 있어서, 상기 제1 입력부는 서로 직렬로 연결된 제1 내지 제3 스위치들을 포함하고,
    상기 제2 입력부는 서로 직렬로 연결되는 제4 내지 제6 스위치들 및 경로 차단 스위치를 포함하는 것을 특징으로 하는 스캔 드라이버.
  5. 제 4 항에 있어서, 상기 제1 스위치는 제1 선택 신호가 인가되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 제2 스위치의 소스 전극에 연결되는 드레인 전극을 포함하고,
    상기 제2 스위치는 제2 선택 신호가 인가되는 게이트 전극, 상기 제1 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제3 스위치의 소스 전극에 연결되는 드레인 전극을 포함하며,
    상기 제3 스위치는 제3 선택 신호가 인가되는 게이트 전극, 상기 제2 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 상기 제1 노드에 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 스캔 드라이버.
  6. 제 4 항에 있어서, 상기 제4 스위치는 제1 선택 신호가 인가되는 게이트 전극, 상기 제2 노드에 연결되는 소스 전극 및 제5 스위치의 소스 전극에 연결되는 드레인 전극을 포함하고,
    상기 제5 스위치는 제2 선택 신호가 인가되는 게이트 전극, 상기 제4 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제6 스위치의 소스 전극에 연결되는 드레인 전극을 포함하며,
    상기 제6 스위치는 제3 선택 신호가 인가되는 게이트 전극, 상기 제5 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 상기 경로 차단 스위치의 소스 전극에 연결되는 드레인 전극을 포함하고,
    상기 경로 차단 스위치는 제2 클럭 신호가 인가되는 게이트 전극, 상기 제5 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 제2 직류 전압이 인가되는 드레인 전극을 포함하는 것을 특징으로 하는 스캔 드라이버.
  7. 제 6 항에 있어서, 상기 제2 클럭 신호는 상기 제1 클럭 신호의 반전 신호인 것을 특징으로 하는 스캔 드라이버.
  8. 제 6 항에 있어서,
    상기 제1 클럭 신호에 기초하여 상기 제2 클럭 신호를 생성하고, 상기 제2 클럭 신호를 상기 경로 차단 스위치의 상기 게이트 전극에 인가하는 인버팅부를 더 포함하는 것을 특징으로 하는 스캔 드라이버.
  9. 제 8 항에 있어서, 상기 인버팅부는 직렬로 연결된 제1 인버팅 스위치 및 제2 인버팅 스위치를 포함하고,
    상기 제1 인버팅 스위치는 상기 제1 클럭 신호가 인가되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 상기 제2 인버팅 스위치의 소스 전극에 연결되는 드레인 전극을 포함하고,
    상기 제2 인버팅 스위치는 상기 제2 직류 전압이 인가되는 게이트 전극, 상기 제1 인버팅 스위치의 상기 드레인 전극에 연결되는 상기 소스 전극 및 상기 제2 인버팅 스위치의 상기 게이트 전극에 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 스캔 드라이버.
  10. 제 9 항에 있어서, 상기 경로 차단 스위치의 상기 게이트 전극은 상기 제1 인버팅 스위치의 상기 드레인 전극 및 상기 제2 인버팅 스위치의 상기 소스 전극에 연결되는 것을 특징으로 하는 스캔 드라이버.
  11. 제 1 항에 있어서, 상기 출력부는
    상기 버퍼 출력 전압이 인가되는 게이트 전극, 상기 제2 노드에 연결되는 소스 전극 및 출력 단자에 연결되는 드레인 전극을 포함하는 제1 출력 스위치;
    상기 버퍼 출력 전압이 인가되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 상기 출력 단자에 연결되는 드레인 전극을 포함하는 제2 출력 스위치;
    상기 제2 노드에 연결되는 게이트 전극, 상기 출력 단자에 연결되는 소스 전극 및 상기 제1 클럭 신호가 인가되는 드레인 전극을 포함하는 제3 출력 스위치; 및
    상기 제2 노드와 상기 제3 출력 스위치 사이에 연결되는 커패시터를 포함하는 것을 특징으로 하는 스캔 드라이버.
  12. 제 11 항에 있어서, 제3 출력 스위치가 턴 온될 때 상기 커패시터가 상기 제2 노드의 전압을 부트스트랩함으로써 상기 스캔 신호가 출력되는 것을 특징으로 하는 스캔 드라이버.
  13. 제 1 항에 있어서, 상기 풀다운부는 부트스트랩 회로를 포함하고,
    상기 제1 입력부가 상기 제1 직류 전압을 상기 제1 노드에 인가하는 동작이 중단되면, 상기 풀다운부는 부트스트랩을 이용하여 상기 제1 노드의 전압을 상기 제2 직류 전압으로 풀다운하는 것을 특징으로 하는 스캔 드라이버.
  14. 제 1 항에 있어서, 상기 제2 직류 전압은 상기 제1 직류 전압보다 작은 것을 특징으로 하는 스캔 드라이버.
  15. 복수의 화소들을 포함하는 표시 패널;
    데이터 신호를 상기 화소들에 제공하는 데이터 드라이버;
    스캔 신호를 상기 화소들에 제공하는 제1 스캔 드라이버; 및
    기 설정된 센싱 구간에서 상기 화소들의 구동 전류를 센싱하기 위해 센싱 스캔 신호를 상기 화소들에 제공하는 디코더 타입의 제2 스캔 드라이버를 포함하고,
    상기 제2 스캔 드라이버의 제n(단, n은 1 이상의 정수) 스테이지는,
    복수의 선택 신호들에 응답하여 제1 직류 전압을 제1 노드에 제공하는 제1 입력부;
    상기 제1 노드에 제2 직류 전압을 인가하여 상기 제1 노드의 전압을 풀다운(pull-down)하는 풀다운부;
    상기 선택 신호들에 응답하여 제2 직류 전압을 제2 노드에 제공하고, 상기 센싱 스캔 신호 출력 시 상기 제2 노드의 전압 강하를 방지하는 제2 입력부;
    상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 상기 제1 노드의 전압을 버퍼 출력 전압으로 출력하는 버퍼부; 및
    상기 제2 노드의 전압, 상기 버퍼 출력 전압 및 제1 클럭 신호에 응답하여 상기 센싱 스캔 신호를 출력하는 출력부를 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서, 상기 제2 스캔 드라이버는 상기 선택 신호들의 턴-온 전압 레벨들에 기초하여 상기 센싱 스캔 신호를 출력하는 센싱 스캔 라인을 선택하는 것을 특징으로 하는 표시 장치.
  17. 제 15 항에 있어서, 상기 버퍼부는
    직렬로 연결되는 제1 버퍼 스위치 및 제2 버퍼 스위치를 포함하고,
    상기 버퍼 출력 전압을 상기 출력부에 제공하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 버퍼 스위치는 상기 제2 노드에 연결되는 게이트 전극, 상기 제1 직류 전압이 인가되는 소스 전극 및 제3 노드에 연결되는 드레인 전극을 포함하고,
    상기 제2 버퍼 스위치는 상기 제1 노드에 연결되는 게이트 전극, 상기 제1 버퍼 스위치의 상기 드레인 전극에 연결되는 소스 전극 및 상기 제2 직류 전압이 인가되는 드레인 전극을 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 15 항에 있어서, 상기 제2 입력부는
    상기 제1 클럭 신호의 반전 신호에 기초하여 상기 스캔 신호 출력 시 상기 제2 노드의 상기 전압 강하를 방지하는 경로 차단 스위치를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 15 항에 있어서,
    상기 데이터 드라이버, 상기 제1 스캔 드라이버 및 상기 제2 스캔 드라이버의 구동을 제어하는 컨트롤러를 더 포함하는 것을 특징으로 하는 표시 장치.

KR1020150085213A 2015-06-16 2015-06-16 스캔 드라이버 및 이를 포함하는 표시 장치 KR102277128B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150085213A KR102277128B1 (ko) 2015-06-16 2015-06-16 스캔 드라이버 및 이를 포함하는 표시 장치
US14/993,051 US9875683B2 (en) 2015-06-16 2016-01-11 Scan driver for outputting a sensing scan signal to detect a driving current of pixels and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150085213A KR102277128B1 (ko) 2015-06-16 2015-06-16 스캔 드라이버 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160148797A true KR20160148797A (ko) 2016-12-27
KR102277128B1 KR102277128B1 (ko) 2021-07-15

Family

ID=57588354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150085213A KR102277128B1 (ko) 2015-06-16 2015-06-16 스캔 드라이버 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9875683B2 (ko)
KR (1) KR102277128B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072564A (ko) * 2020-11-25 2022-06-02 경희대학교 산학협력단 스캔 드라이버 회로 및 그 구동 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575564B1 (ko) * 2018-03-26 2023-09-08 삼성디스플레이 주식회사 주사 구동부
TWI675361B (zh) * 2018-03-27 2019-10-21 友達光電股份有限公司 顯示裝置
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
KR102522425B1 (ko) * 2018-08-21 2023-04-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN110288944B (zh) 2019-08-09 2020-09-22 合肥京东方卓印科技有限公司 一种栅极驱动电路及显示装置
US11663965B2 (en) 2019-08-09 2023-05-30 Hefei Boe Joint Technology Co., Ltd. Organic light-emitting diode display substrate and organic light-emitting diode display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110124075A (ko) * 2010-05-10 2011-11-16 삼성모바일디스플레이주식회사 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
KR20140001607A (ko) * 2012-06-28 2014-01-07 삼성디스플레이 주식회사 스캔 구동 유닛 및 이를 구비하는 유기 발광 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4878249B2 (ja) 2006-09-08 2012-02-15 ルネサスエレクトロニクス株式会社 デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置
KR20100011285A (ko) 2008-07-24 2010-02-03 삼성전자주식회사 프리 디코더를 구비하는 디스플레이 구동회로 및 그구동방법
CN102708799B (zh) * 2012-05-31 2014-11-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
WO2015009064A1 (en) 2013-07-17 2015-01-22 Samsung Electronics Co., Ltd. Electronic device for storing image and image storage method thereof
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110124075A (ko) * 2010-05-10 2011-11-16 삼성모바일디스플레이주식회사 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
KR20140001607A (ko) * 2012-06-28 2014-01-07 삼성디스플레이 주식회사 스캔 구동 유닛 및 이를 구비하는 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072564A (ko) * 2020-11-25 2022-06-02 경희대학교 산학협력단 스캔 드라이버 회로 및 그 구동 방법
US11694589B2 (en) 2020-11-25 2023-07-04 University-Industry Cooperation Group Of Kyung Hee University Scan driver circuitry and operating method thereof

Also Published As

Publication number Publication date
US9875683B2 (en) 2018-01-23
US20160372024A1 (en) 2016-12-22
KR102277128B1 (ko) 2021-07-15

Similar Documents

Publication Publication Date Title
US9886891B2 (en) Sensing driving circuit and display device including the same
US10685616B2 (en) Shift register circuit, method for driving the same, gate drive circuit, and display panel
KR102277128B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US8493312B2 (en) Shift register
KR100847091B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
JP5188382B2 (ja) シフトレジスタ回路
EP2189988B1 (en) Shift register
CN108122523B (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
CN108091305B (zh) 显示装置
KR20200072635A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US9620063B2 (en) Gate driving circuit and organic light emitting display device having the same
KR20070113983A (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
JP2021039330A (ja) スキャンドライバ及び表示装置
KR20070073634A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
US11127355B2 (en) Shift register, gate driving circuit, display device and driving method
KR20170005299A (ko) 발광제어 구동부 및 이를 포함하는 표시장치
US10276103B2 (en) Stage and display device using the same
US11244629B2 (en) Scan driver and display device
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN111354302A (zh) 扫描驱动器和包括该扫描驱动器的显示装置
JP2007207411A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR102309625B1 (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
KR20200083763A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102135928B1 (ko) 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant