KR102611466B1 - 주사 구동부 - Google Patents

주사 구동부 Download PDF

Info

Publication number
KR102611466B1
KR102611466B1 KR1020190012204A KR20190012204A KR102611466B1 KR 102611466 B1 KR102611466 B1 KR 102611466B1 KR 1020190012204 A KR1020190012204 A KR 1020190012204A KR 20190012204 A KR20190012204 A KR 20190012204A KR 102611466 B1 KR102611466 B1 KR 102611466B1
Authority
KR
South Korea
Prior art keywords
electrode
transistor
node
line
gate electrode
Prior art date
Application number
KR1020190012204A
Other languages
English (en)
Other versions
KR20200094895A (ko
Inventor
김종희
이수연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190012204A priority Critical patent/KR102611466B1/ko
Priority to US16/744,009 priority patent/US11282463B2/en
Priority to CN202010078616.6A priority patent/CN111583840B/zh
Publication of KR20200094895A publication Critical patent/KR20200094895A/ko
Priority to US17/699,943 priority patent/US11823626B2/en
Priority to US18/376,340 priority patent/US20240029659A1/en
Application granted granted Critical
Publication of KR102611466B1 publication Critical patent/KR102611466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 주사 구동부는, 복수의 주사 스테이지들을 포함하고, 상기 복수의 주사 스테이지들 중 제1 주사 스테이지는: 게이트 전극이 제1 Q 노드에 연결되고, 일전극이 제1 주사 클록 라인에 연결되고, 타전극이 제1 주사 라인에 연결되는 제1 트랜지스터; 게이트 전극 및 일전극이 제1 주사 캐리 라인과 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제2 트랜지스터; 게이트 전극이 제1 제어 라인과 연결되고, 일전극이 제1 센싱 캐리 라인과 연결되는 제3 트랜지스터; 게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 제2 제어 라인과 연결되고, 타전극이 제1 노드에 연결되는 제4 트랜지스터; 일전극이 상기 제4 트랜지스터의 일전극과 연결되고, 타전극이 상기 제4 트랜지스터의 게이트 전극과 연결되는 제1 커패시터; 게이트 전극이 제3 제어 라인과 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제5 트랜지스터; 및 게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제1 노드와 연결되는 제6 트랜지스터를 포함한다.

Description

주사 구동부{SCAN DRIVER}
본 발명은 주사 구동부에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치의 각 화소는 데이터 라인을 통해 입력된 데이터 신호에 대응하는 휘도로 발광할 수 있다. 표시 장치는 발광 화소들의 조합으로 영상 프레임을 표시할 수 있다.
각 데이터 라인에는 복수의 화소들이 연결될 수 있다. 따라서, 복수의 화소들 중 데이터 신호가 공급될 화소를 선택하기 위한 주사 신호를 제공하는 주사 구동부가 필요하다. 주사 구동부는 시프트 레지스터 형태로 구성되어, 주사 라인 단위로 턴-온 레벨의 주사 신호를 순차적으로 제공할 수 있다.
하지만 필요에 따라, 예를 들어 화소의 구동 트랜지스터의 이동도 정보 또는 문턱 전압 정보를 알기 위해서, 턴-온 레벨의 주사 신호를 목적하는 주사 라인에만 선택적으로 제공할 수 있는 주사 구동부가 필요하다.
해결하고자 하는 기술적 과제는, 주사 신호를 선택적으로 제공할 수 있고, 트랜지스터들의 열화를 방지할 수 있는 주사 구동부를 제공하는 데 있다.
본 발명의 한 실시예에 따른 주사 구동부는, 복수의 주사 스테이지들을 포함하고, 상기 복수의 주사 스테이지들 중 제1 주사 스테이지는: 게이트 전극이 제1 Q 노드에 연결되고, 일전극이 제1 주사 클록 라인에 연결되고, 타전극이 제1 주사 라인에 연결되는 제1 트랜지스터; 게이트 전극 및 일전극이 제1 주사 캐리 라인과 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제2 트랜지스터; 게이트 전극이 제1 제어 라인과 연결되고, 일전극이 제1 센싱 캐리 라인과 연결되는 제3 트랜지스터; 게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 제2 제어 라인과 연결되고, 타전극이 제1 노드에 연결되는 제4 트랜지스터; 일전극이 상기 제4 트랜지스터의 일전극과 연결되고, 타전극이 상기 제4 트랜지스터의 게이트 전극과 연결되는 제1 커패시터; 게이트 전극이 제3 제어 라인과 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제5 트랜지스터; 및 게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제1 노드와 연결되는 제6 트랜지스터를 포함한다.
상기 제1 주사 스테이지는: 일전극이 상기 제1 트랜지스터의 게이트 전극에 연결되고, 타전극이 상기 제1 트랜지스터의 타전극과 연결되는 제2 커패시터; 게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 제1 센싱 클록 라인에 연결되고, 타전극이 제1 센싱 라인에 연결되는 제7 트랜지스터; 일전극이 상기 제7 트랜지스터의 게이트 전극과 연결되고, 타전극이 상기 제7 트랜지스터의 타전극과 연결되는 제3 커패시터; 및 게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 제1 캐리 클록 라인에 연결되고, 타전극이 제1 캐리 라인에 연결되는 제8 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극이 제1 리셋 캐리 라인과 연결되고, 일전극이 상기 제1 Q 노드와 연결되고, 타전극이 제1 전원 라인과 연결되는 제9 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극이 제1 QB 노드에 연결되고, 일전극이 상기 제1 Q 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제10 트랜지스터; 및 게이트 전극이 제2 QB 노드에 연결되고, 일전극이 상기 제1 Q 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제11 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 캐리 라인과 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제12 트랜지스터; 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 캐리 라인과 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제13 트랜지스터; 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 센싱 라인과 연결되고, 타전극이 제2 전원 라인과 연결되는 제14 트랜지스터; 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 센싱 라인과 연결되고, 타전극이 상기 제2 전원 라인과 연결되는 제15 트랜지스터; 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 주사 라인과 연결되고, 타전극이 상기 제2 전원 라인과 연결되는 제16 트랜지스터; 및 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 주사 라인과 연결되고, 타전극이 상기 제2 전원 라인과 연결되는 제17 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극이 제4 제어 라인과 연결되고, 일전극이 상기 제1 Q 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제18 트랜지스터; 게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제1 QB 노드에 연결되는 제19 트랜지스터; 및 게이트 전극이 상기 제1 주사 캐리 라인과 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제1 QB 노드에 연결되는 제20 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 상기 제1 전원 라인과 연결되는 제21 트랜지스터; 및 게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제21 트랜지스터의 타전극과 연결되고, 타전극이 상기 제1 QB 노드와 연결되는 제22 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극 및 일전극이 제5 제어 라인과 연결되는 제23 트랜지스터; 및 게이트 전극이 상기 제23 트랜지스터의 타전극과 연결되고, 일전극이 상기 제5 제어 라인과 연결되고, 타전극이 상기 제1 QB 노드에 연결되는 제24 트랜지스터를 더 포함할 수 있다.
상기 제1 주사 스테이지는: 게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제24 트랜지스터의 게이트 전극에 연결되고, 타전극이 제3 전원 라인과 연결되는 제25 트랜지스터; 및 게이트 전극이 제2 Q 노드에 연결되고, 일전극이 상기 제24 트랜지스터의 게이트 전극과 연결되고, 타전극이 상기 제3 전원 라인과 연결되는 제26 트랜지스터를 더 포함할 수 있다.
상기 제3 트랜지스터는: 게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제1 센싱 캐리 라인과 연결되는 제1 서브 트랜지스터; 및 게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제1 서브 트랜지스터의 타전극과 연결되고, 타전극이 상기 제1 커패시터의 타전극과 연결되는 제2 서브 트랜지스터를 포함하고, 상기 제1 주사 스테이지는: 게이트 전극이 상기 제2 서브 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 서브 트랜지스터의 일전극과 연결되고, 타전극이 상기 제2 제어 라인과 연결되는 제27 트랜지스터를 더 포함할 수 있다.
상기 복수의 주사 스테이지들 중 제2 주사 스테이지는: 게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 제2 주사 라인과 연결되고, 타전극이 제2 주사 클록 라인과 연결되는 제28 트랜지스터; 상기 제28 트랜지스터의 게이트 전극과 일전극을 연결하는 제4 커패시터; 게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 제2 센싱 라인과 연결되고, 타전극이 제2 센싱 클록 라인과 연결되는 제29 트랜지스터; 상기 제29 트랜지스터의 게이트 전극과 일전극을 연결하는 제5 커패시터; 및 게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 제2 캐리 라인과 연결되고, 타전극이 제2 캐리 클록 라인과 연결되는 제30 트랜지스터를 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제31 트랜지스터; 및 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제32 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극, 일전극, 및 타전극을 포함하고, 게이트 전극과 타전극이 제6 제어 라인과 연결되는 제33 트랜지스터; 게이트 전극이 상기 제33 트랜지스터의 일전극과 연결되고, 일전극이 상기 제2 QB 노드에 연결되고, 타전극이 상기 제6 제어 라인과 연결되는 제34 트랜지스터; 게이트 전극이 상기 제1 Q 노드와 연결되고, 일전극이 상기 제3 전원 라인과 연결되고, 타전극이 상기 제34 트랜지스터의 게이트 전극에 연결되는 제35 트랜지스터; 및 게이트 전극이 상기 제2 Q 노드와 연결되고, 일전극이 상기 제3 전원 라인과 연결되고, 타전극이 제34 트랜지스터의 게이트 전극과 연결되는 제36 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 캐리 라인과 연결되는 제37 트랜지스터; 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 캐리 라인과 연결되는 제38 트랜지스터; 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 센싱 라인과 연결되는 제39 트랜지스터; 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 센싱 라인과 연결되는 제40 트랜지스터; 게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 주사 라인과 연결되는 제41 트랜지스터; 및 게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 주사 라인과 연결되는 제42 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 제2 센싱 캐리 라인과 연결되고, 타전극이 제2 노드에 연결되는 제43 트랜지스터; 게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제2 Q 노드와 연결되고, 타전극이 제2 노드와 연결되는 제44 트랜지스터; 게이트 전극이 상기 제43 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 노드에 연결되고, 타전극이 상기 제2 제어 라인과 연결되는 제45 트랜지스터; 및 일전극이 상기 제45 트랜지스터의 게이트 전극에 연결되고, 타전극이 상기 제45 트랜지스터의 타전극과 연결되는 제6 커패시터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 일전극이 상기 제2 Q 노드와 연결되고, 게이트 전극 및 타전극이 제2 주사 캐리 라인과 연결되는 제46 트랜지스터; 및 게이트 전극이 상기 제2 Q 노드와 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제2 노드와 연결된 제47 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극이 상기 제43 트랜지스터의 타전극과 연결되고, 일전극이 상기 제1 전원 라인과 연결되는 제48 트랜지스터; 및 게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제48 트랜지스터의 타전극과 연결되고, 타전극이 상기 제2 QB 노드와 연결되는 제49 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 상기 제2 QB 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제50 트랜지스터; 및 게이트 전극이 상기 제1 주사 캐리 라인과 연결되고, 일전극이 상기 제2 QB 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제51 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 스테이지는: 게이트 전극이 상기 제4 제어 라인과 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제52 트랜지스터; 및 게이트 전극이 상기 제1 리셋 캐리 라인과 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제53 트랜지스터를 더 포함할 수 있다.
상기 제43 트랜지스터는: 게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제2 센싱 캐리 라인과 연결되는 제3 서브 트랜지스터; 및 게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제3 서브 트랜지스터의 타전극과 연결되고, 타전극이 상기 제45 트랜지스터의 게이트 전극과 연결되는 제4 서브 트랜지스터를 포함하고, 상기 제2 주사 스테이지는: 게이트 전극이 상기 제4 서브 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제4 서브 트랜지스터의 일전극과 연결되는 제54 트랜지스터를 더 포함할 수 있다.
본 발명의 한 실시예에 따른 주사 구동부는, 복수의 주사 스테이지들을 포함하고, 상기 복수의 주사 스테이지들 중 제1 주사 스테이지는: 게이트 전극이 제1 Q 노드에 연결되고, 일전극이 제1 주사 클록 라인에 연결되고, 타전극이 제1 주사 라인에 연결되는 제1 트랜지스터; 게이트 전극 및 일전극이 제1 주사 캐리 라인과 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제2 트랜지스터; 게이트 전극이 제1 제어 라인과 연결되고, 일전극이 제1 센싱 캐리 라인과 연결되는 제3 트랜지스터; 게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 제2 제어 라인과 연결되고, 타전극이 제1 노드에 연결되는 제4 트랜지스터; 일전극이 상기 제4 트랜지스터의 일전극과 연결되고, 타전극이 상기 제4 트랜지스터의 게이트 전극과 연결되는 제1 커패시터; 및 게이트 전극이 제3 제어 라인과 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제5 트랜지스터를 포함하고, 상기 제1 노드는 제1 캐리 라인과 연결된다.
본 발명에 따른 주사 구동부는 주사 신호를 선택적으로 제공할 수 있고, 트랜지스터들의 열화를 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 제1 주사 스테이지 및 제2 주사 스테이지를 설명하기 위한 도면이다.
도 4 및 도 5는 표시 기간에서 주사 구동부의 구동 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 7은 센싱 기간에서 주사 구동부의 구동 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 제1 주사 스테이지 및 제2 주사 스테이지를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 센싱부(14), 및 화소부(15)를 포함할 수 있다.
타이밍 제어부(11)는 계조 값들, 제어 신호 등을 데이터 구동부(12)에 제공할 수 있다. 또한, 타이밍 제어부(11)는 클록 신호, 제어 신호 등을 주사 구동부(13) 및 센싱부(14) 각각에 제공할 수 있다.
데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조 값들, 제어 신호 등을 이용하여 데이터 라인들(D1, D2, D3, ..., Dq)로 제공할 데이터 신호들을 생성할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 신호들을 화소행 단위로 데이터 라인들(D1~Dq)에 인가할 수 있다. q는 0이 아닌 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 제어 신호 등을 수신하여 주사 라인들(SC1, SC2, ..., SCp)에 제공할 주사 신호들을 생성할 수 있다. 예를 들어, 주사 구동부(13)는 주사 라인들(SC1~SCp)에 순차적으로 턴-온 레벨의 펄스를 갖는 주사 신호들을 제공할 수 있다. 예를 들어, 주사 구동부(13)는 클록 신호에 따라 턴-온 레벨의 펄스를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다. p는 0이 아닌 정수 일 수 있다. 예를 들어, 주사 구동부(13)는 시프트 레지스터(shift register) 형태로 구성될 수 있다.
또한, 주사 구동부(13)는 센싱 라인들(SS1, SS2, ..., SSp)에 제공할 센싱 신호들을 생성할 수 있다. 예를 들어, 주사 구동부(13)는 센싱 라인들(SS1~SSp)에 순차적으로 턴-온 레벨의 펄스를 갖는 센싱 신호들을 제공할 수 있다. 예를 들어, 주사 구동부(13)는 클록 신호에 따라 턴-온 레벨의 펄스를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 센싱 신호들을 생성할 수 있다.
다만, 상술한 주사 구동부(13)의 동작은 도 4의 표시 기간에서의 동작과 연관되며, 도 7의 센싱 기간에서의 동작에 대해서는 별도로 설명한다. 한 프레임은 하나의 표시 기간과 하나의 센싱 기간을 포함할 수 있다.
센싱부(14)는 수신 라인들(R1, R2, R3, ..., Rq)을 통해서 수신되는 전류 또는 전압에 따라 화소들의 열화 정보를 측정할 수 있다. 예를 들어, 화소들의 열화 정보는 구동 트랜지스터들의 이동도 정보, 문턱 전압 정보, 발광 소자의 열화 정보 등일 수 있다. 또한, 센싱부(14)는 수신 라인들(R1~Rq)을 통해서 수신되는 전류 또는 전압에 따라 환경에 따른 화소들의 특성 정보를 측정할 수 있다. 예를 들어, 센싱부(14)는 온도나 습도에 따른 화소들의 변화된 특성 정보를 측정할 수도 있다.
화소부(15)는 화소들을 포함한다. 각각의 화소(PXij)는 대응하는 데이터 라인, 주사 라인, 센싱 라인, 및 수신 라인에 연결될 수 있다. i 및 j는 0이 아닌 정수일 수 있다. 화소(PXij)는 스캔 트랜지스터가 i 번째 주사 라인과 연결되고, j 번째 데이터 라인과 연결된 화소 회로를 의미할 수 있다.
도 2는 본 발명의 한 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
도 2를 참조하면, 주사 구동부(13)는 복수의 스테이지 그룹들(..., STG(m-2), STG(m-1), STGm, STG(m+1), STG(m+2), ...)을 포함한다. 도 2에서는 설명을 위해 필요한 주사 구동부(13)의 일부만을 도시한다.
각각의 스테이지 그룹들(STG(m-2)~STG(m+2))은 제1 주사 스테이지 및 제2 주사 스테이지를 포함할 수 있다. 제1 주사 스테이지는 홀수 번째 주사 스테이지이고, 제2 주사 스테이지는 짝수 번째 주사 스테이지일 수 있다. 예를 들어, 스테이지 그룹(STG(m-2))은 제1 주사 스테이지(ST(n-4)) 및 제2 주사 스테이지(ST(n-3))를 포함하고, 스테이지 그룹(STG(m-1))은 제1 주사 스테이지(ST(n-2)) 및 제2 주사 스테이지(ST(n-1))를 포함하고, 스테이지 그룹(STGm)은 제1 주사 스테이지(STn) 및 제2 주사 스테이지(ST(n+1))를 포함하고, 스테이지 그룹(STG(m+1))은 제1 주사 스테이지(ST(n+2)) 및 제2 주사 스테이지(ST(n+3))를 포함하고, 스테이지 그룹(STG(m+2))은 제1 주사 스테이지(ST(n+4)) 및 제2 주사 스테이지(ST(n+5))를 포함할 수 있다. m 및 n은 0이 아닌 정수일 수 있다.
각각의 주사 스테이지들(ST(n-4)~ST(n+5))은 제1 내지 제6 제어 라인들(CS1, CS2, CS3, CS4, CS5, CS6)과 연결될 수 있다. 제1 내지 제6 제어 라인들(CS1~CS6)을 통해서 공통된 제어 신호들이 주사 스테이지들(ST(n-4)~ST(n+5))로 인가될 수 있다.
각각의 주사 스테이지들(ST(n-4)~ST(n+5))은 대응하는 주사 클록 라인들(SCCK1, SCCK2, SCCK3, SCCK4, SCCK5, SCCK6), 센싱 클록 라인들(SSCK1, SSCK2, SSCK3, SSCK4, SSCK5, SSCK6), 및 캐리 클록 라인들(CRCK1, CRCK2, CRCK3, CRCK4, CRCK5, CRCK6) 중 대응하는 클록 라인들과 연결될 수 있다.
예를 들어, 제1 주사 스테이지(ST(n-4))는 주사 클록 라인(SCCK1), 센싱 클록 라인(SSCK1), 및 캐리 클록 라인(CRCK1)과 연결되고, 제2 주사 스테이지(ST(n-3))는 주사 클록 라인(SCCK2), 센싱 클록 라인(SSCK2), 및 캐리 클록 라인(CRCK2)과 연결될 수 있다. 제1 주사 스테이지(ST(n-2))는 주사 클록 라인(SCCK3), 센싱 클록 라인(SSCK3), 및 캐리 클록 라인(CRCK3)과 연결되고, 제2 주사 스테이지(ST(n-1))는 주사 클록 라인(SCCK4), 센싱 클록 라인(SSCK4), 및 캐리 클록 라인(CRCK4)과 연결될 수 있다. 제1 주사 스테이지(STn)는 주사 클록 라인(SCCK5), 센싱 클록 라인(SSCK5), 및 캐리 클록 라인(CRCK5)과 연결되고, 제2 주사 스테이지(ST(n+1))는 주사 클록 라인(SCCK6), 센싱 클록 라인(SSCK6), 및 캐리 클록 라인(CRCK6)과 연결될 수 있다.
또한, 반복적으로, 제1 주사 스테이지(ST(n+2))는 주사 클록 라인(SCCK1), 센싱 클록 라인(SSCK1), 및 캐리 클록 라인(CRCK1)과 연결되고, 제2 주사 스테이지(ST(n+3))는 주사 클록 라인(SCCK2), 센싱 클록 라인(SSCK2), 및 캐리 클록 라인(CRCK2)과 연결될 수 있다. 제1 주사 스테이지(ST(n+4))는 주사 클록 라인(SCCK3), 센싱 클록 라인(SSCK3), 및 캐리 클록 라인(CRCK3)과 연결되고, 제2 주사 스테이지(ST(n+5))는 주사 클록 라인(SCCK4), 센싱 클록 라인(SSCK4), 및 캐리 클록 라인(CRCK4)과 연결될 수 있다.
상술한 제1 내지 제6 제어 라인들(CS1~CS6), 주사 클록 라인들(SCCK1~SCCK6), 센싱 클록 라인들(SSCK1~SSCK6), 및 캐리 클록 라인들(CRCK1~CRCK6)에는 각각의 주사 스테이지들(ST(n-4)~ST(n+5))에 대한 입력 신호들이 인가된다.
각각의 주사 스테이지들(ST(n-4)~ST(n+5))은 대응하는 주사 라인들(SC(n-4), SC(n-3), SC(n-2), SC(n-1), SCn, SC(n+1), SC(n+2), SC(n+3), SC(n+4), SC(n+5)), 센싱 라인들(SS(n-4), SS(n-3), SS(n-2), SS(n-1), SSn, SS(n+1), SS(n+2), SS(n+3), SS(n+4), SS(n+5)), 및 캐리 라인들(CR(n-4), CR(n-3), CR(n-2), CR(n-1), CRn, CR(n+1), CR(n+2), CR(n+3), CR(n+4), CR(n+5)) 중 대응하는 라인들과 연결될 수 있다.
예를 들어, 제1 주사 스테이지(ST(n-4))는 주사 라인(SC(n-4)), 센싱 라인(SS(n-4)), 및 캐리 라인(CR(n-4))과 연결되고, 제2 주사 스테이지(ST(n-3))는 주사 라인(SC(n-3)), 센싱 라인(SS(n-3)), 및 캐리 라인(CR(n-3))과 연결될 수 있다. 제1 주사 스테이지(ST(n-2))는 주사 라인(SC(n-2)), 센싱 라인(SS(n-2)), 및 캐리 라인(CR(n-2))과 연결되고, 제2 주사 스테이지(ST(n-1))는 주사 라인(SC(n-1)), 센싱 라인(SS(n-1)), 및 캐리 라인(CR(n-1))과 연결될 수 있다. 제1 주사 스테이지(STn)는 주사 라인(SCn), 센싱 라인(SSn), 및 캐리 라인(CRn)과 연결되고, 제2 주사 스테이지(ST(n+1))는 주사 라인(SC(n+1)), 센싱 라인(SS(n+1)), 및 캐리 라인(CR(n+1))과 연결될 수 있다. 제1 주사 스테이지(ST(n+2))는 주사 라인(SC(n+2)), 센싱 라인(SS(n+2)), 및 캐리 라인(CR(n+2))과 연결되고, 제2 주사 스테이지(ST(n+3))는 주사 라인(SC(n+3)), 센싱 라인(SS(n+3)), 및 캐리 라인(CR(n+3))과 연결될 수 있다. 제1 주사 스테이지(ST(n+4))는 주사 라인(SC(n+4)), 센싱 라인(SS(n+4)), 및 캐리 라인(CR(n+4))과 연결되고, 제2 주사 스테이지(ST(n+5))는 주사 라인(SC(n+5)), 센싱 라인(SS(n+5)), 및 캐리 라인(CR(n+5))과 연결될 수 있다.
상술한 주사 라인들(SC(n-4)~SC(n+5)), 센싱 라인들(SS(n-4)~SS(n+5)), 및 캐리 라인들(CR(n-4)~CR(n+5))에는 각각의 주사 스테이지들(ST(n-4)~ST(n+5))에 의해 생성된 출력 신호들이 인가된다.
도 3은 본 발명의 한 실시예에 따른 제1 주사 스테이지 및 제2 주사 스테이지를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 주사 스테이지(STn) 및 제2 주사 스테이지(ST(n+1))를 포함하는 스테이지 그룹(STGm)이 도시되어 있다. 도 2의 다른 스테이지 그룹들도 도 3과 실질적으로 동일한 구성을 포함하므로, 중복된 설명은 생략한다.
먼저, 제1 주사 스테이지(STn)는 트랜지스터들(T1~T27) 및 커패시터들(C1~C3)을 포함할 수 있다. 이하에서 트랜지스터들(T1~T54)은 N형 트랜지스터(예를 들어, NMOS)임을 가정하여 설명하지만, 당업자라면 트랜지스터들(T1~T54)의 일부 또는 전부를 P형 트랜지스터(예를 들어, PMOS)로 대체하여 스테이지 그룹(STGm)을 구성할 수 있을 것이다.
제1 트랜지스터(T1)는 게이트 전극이 제1 Q 노드(Qn)에 연결되고, 일전극이 제1 주사 클록 라인(SCCK5)에 연결되고, 타전극이 제1 주사 라인(SCn)에 연결될 수 있다.
제2 트랜지스터는 게이트 전극 및 일전극이 제1 주사 캐리 라인(CR(n-3))과 연결되고, 타전극이 제1 Q 노드(Qn)에 연결될 수 있다. 예를 들어, 제1 주사 캐리 라인(CR(n-3))에는 주사 스테이지(ST(n-3))로부터 출력되는 캐리 신호가 인가될 수 있다. 실시예에 따라, 제2 트랜지스터는 직렬 연결된 서브 트랜지스터들(T2a, T2b)을 포함할 수 있다. 서브 트랜지스터(T2a)의 게이트 전극 및 일전극은 제1 주사 캐리 라인(CR(n-3))과 연결되고, 타전극은 제1 노드(N1)와 연결될 수 있다. 서브 트랜지스터(T2b)의 게이트 전극은 제1 주사 캐리 라인(CR(n-3))과 연결되고, 일전극은 제1 노드(N1)에 연결되고, 타전극은 제1 Q 노드(Qn)에 연결될 수 있다.
제3 트랜지스터는 게이트 전극이 제1 제어 라인(CS1)과 연결되고, 일전극이 제1 센싱 캐리 라인(CR(n-2))과 연결되고, 타전극이 제1 커패시터(C1)의 타전극에 연결될 수 있다. 예를 들어, 제1 센싱 캐리 라인(CR(n-2))에는 주사 스테이지(ST(n-2))로부터 출력되는 캐리 신호가 인가될 수 있다. 실시예에 따라, 제3 트랜지스터는 직렬 연결된 서브 트랜지스터들(T3a, T3b)을 포함할 수 있다. 서브 트랜지스터(T3a)는 게이트 전극이 제1 제어 라인(CS1)과 연결되고, 일전극이 제1 센싱 캐리 라인(CR(n-2))과 연결되고, 타전극이 서브 트랜지스터(T3b)의 일전극과 연결될 수 있다. 서브 트랜지스터(T3b)는 게이트 전극이 제1 제어 라인(CS1)과 연결되고, 일전극이 서브 트랜지스터(T3a)의 타전극과 연결되고, 타전극이 제1 커패시터(C1)의 타전극과 연결될 수 있다.
제4 트랜지스터(T4)는 게이트 전극이 제3 트랜지스터의 타전극과 연결되고, 일전극이 제2 제어 라인(CS2)과 연결되고, 타전극이 제1 노드(N1)에 연결될 수 있다.
제1 커패시터(C1)는 일전극이 제4 트랜지스터(T4)의 일전극과 연결되고, 타전극이 제4 트랜지스터(T4)의 게이트 전극과 연결될 수 있다.
제5 트랜지스터(T5)는 게이트 전극이 제3 제어 라인(CS3)과 연결되고, 일전극이 제1 노드(N1)에 연결되고, 타전극이 제1 Q 노드(Qn)에 연결될 수 있다.
제6 트랜지스터(T6)는 게이트 전극이 제1 Q 노드(Qn)에 연결되고, 일전극이 제2 제어 라인(CS2)과 연결되고, 타전극이 제1 노드(N1)와 연결될 수 있다.
제2 커패시터(C2)는 일전극이 제1 트랜지스터(T1)의 게이트 전극에 연결되고, 타전극이 제1 트랜지스터(T1)의 타전극과 연결될 수 있다.
제7 트랜지스터(T7)는 게이트 전극이 제1 Q 노드(Qn)에 연결되고, 일전극이 제1 센싱 클록 라인(SSCK5)에 연결되고, 타전극이 제1 센싱 라인(SSn)에 연결될 수 있다.
제3 커패시터(C3)는 일전극이 제7 트랜지스터(T7)의 게이트 전극과 연결되고, 타전극이 제7 트랜지스터(T7)의 타전극과 연결될 수 있다.
제8 트랜지스터(T8)는 게이트 전극이 제1 Q 노드(Qn)에 연결되고, 일전극이 제1 캐리 클록 라인(CRCK5)에 연결되고, 타전극이 제1 캐리 라인(CRn)에 연결될 수 있다.
제9 트랜지스터는 게이트 전극이 제1 리셋 캐리 라인(CR(n+4))과 연결되고, 일전극이 제1 Q 노드(Qn)와 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다. 예를 들어, 제1 리셋 캐리 라인(CR(n+4))에는 주사 스테이지(ST(n+4))로부터 출력되는 캐리 신호가 인가될 수 있다. 실시예에 따라, 제9 트랜지스터는 직렬 연결된 서브 트랜지스터들(T9a, T9b)을 포함할 수 있다. 서브 트랜지스터(T9a)의 게이트 전극은 제1 리셋 캐리 라인(CR(n+4))과 연결되고, 일전극은 제1 Q 노드(Qn)에 연결되고, 타전극은 제1 노드(N1)에 연결될 수 있다. 서브 트랜지스터(T9b)의 게이트 전극은 제1 리셋 캐리 라인(CR(n+4))과 연결되고, 일전극은 제1 노드(N1)에 연결되고, 타전극은 제1 전원 라인(VSS1)과 연결될 수 있다.
제10 트랜지스터는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 Q 노드(Qn)에 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다. 실시예에 따라, 제10 트랜지스터는 직렬 연결된 서브 트랜지스터들(T10a, T10b)를 포함할 수 있다. 서브 트랜지스터(T10a)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 Q 노드(Qn)에 연결되고, 타전극이 제1 노드(N1)에 연결될 수 있다. 서브 트랜지스터(T10b)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 노드(N1)에 연결되고, 타전극이 제1 전원 라인(VSS1)에 연결될 수 있다.
제11 트랜지스터는 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 Q 노드(Qn)에 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다. 실시예에 따라, 제11 트랜지스터는 직렬 연결된 서브 트랜지스터들(T11a, T11b)을 포함할 수 있다. 서브 트랜지스터(T11a)는 게이트 전극이 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 Q 노드(Qn)에 연결되고, 타전극이 제1 노드(N1)에 연결될 수 있다. 서브 트랜지스터(T11b)는 게이트 전극이 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 노드(N1)에 연결되고, 타전극이 제1 전원 라인(VSS1)에 연결될 수 있다.
제12 트랜지스터(T12)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 캐리 라인(CRn)과 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다.
제13 트랜지스터(T13)는 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 캐리 라인(CRn)과 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다.
제14 트랜지스터(T14)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 센싱 라인(SSn)과 연결되고, 타전극이 제2 전원 라인(VSS2)과 연결될 수 있다.
제15 트랜지스터(T15)는 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 센싱 라인(SSn)과 연결되고, 타전극이 제2 전원 라인(VSS2)과 연결될 수 있다.
제16 트랜지스터(T16)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 주사 라인(SCn)과 연결되고, 타전극이 제2 전원 라인(VSS2)과 연결될 수 있다.
제17 트랜지스터(T17)는 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 주사 라인(SCn)과 연결되고, 타전극이 제2 전원 라인(VSS2)과 연결될 수 있다.
제18 트랜지스터는 게이트 전극이 제4 제어 라인(CS4)과 연결되고, 일전극이 제1 Q 노드(Qn)에 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다. 실시예에 따라, 제18 트랜지스터는 직렬 연결된 서브 트랜지스터들(T18a, T18b)을 포함할 수 있다. 서브 트랜지스터(T18a)는 게이트 전극이 제4 제어 라인(CS4)과 연결되고, 일전극이 제1 Q 노드(Qn)에 연결되고, 타전극이 제1 노드(N1)에 연결될 수 있다. 서브 트랜지스터(T18b)는 게이트 전극이 제4 제어 라인(CS4)과 연결되고, 일전극이 제1 노드(N1)에 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다.
제19 트랜지스터(T19)는 게이트 전극이 제1 Q 노드(Qn)에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제1 QB 노드(QBn)에 연결될 수 있다.
제20 트랜지스터(T20)는 게이트 전극이 제1 주사 캐리 라인(CR(n-3))과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제1 QB 노드(QBn)에 연결될 수 있다.
제21 트랜지스터(T21)는 게이트 전극이 제3 트랜지스터의 타전극과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제22 트랜지스터(T22)의 일전극에 연결될 수 있다.
제22 트랜지스터(T22)는 게이트 전극이 제3 제어 라인(CS3)과 연결되고, 일전극이 제21 트랜지스터(T21)의 타전극과 연결되고, 타전극이 제1 QB 노드(QBn)와 연결될 수 있다.
제23 트랜지스터(T23)는 게이트 전극 및 일전극이 제5 제어 라인(CS5)과 연결되고, 타전극이 제24 트랜지스터(T24)의 게이트 전극에 연결될 수 있다.
제24 트랜지스터(T24)는 게이트 전극이 제23 트랜지스터(T23)의 타전극과 연결되고, 일전극이 제5 제어 라인(CS5)과 연결되고, 타전극이 제1 QB 노드(QBn)에 연결될 수 있다.
제25 트랜지스터(T25)는 게이트 전극이 제1 Q 노드(Qn)에 연결되고, 일전극이 제24 트랜지스터(T24)의 게이트 전극에 연결되고, 타전극이 제3 전원 라인(VSS3)과 연결될 수 있다.
제26 트랜지스터(T26)는 게이트 전극이 제2 Q 노드(Q(n+1))에 연결되고, 일전극이 제24 트랜지스터(T24)의 게이트 전극과 연결되고, 타전극이 제3 전원 라인(VSS3)과 연결될 수 있다.
제27 트랜지스터(T27)는 게이트 전극이 서브 트랜지스터(T3b)의 타전극과 연결되고, 일전극이 서브 트랜지스터(T3b)의 일전극과 연결되고, 타전극이 제2 제어 라인(CS2)과 연결될 수 있다.
다음으로, 제2 주사 스테이지(ST(n+1))는 트랜지스터들(T28~T54) 및 커패시터들(C4~C6)을 포함할 수 있다.
제28 트랜지스터(T28)는 게이트 전극이 제2 Q 노드(Q(n+1))에 연결되고, 일전극이 제2 주사 라인(SC(n+1))과 연결되고, 타전극이 제2 주사 클록 라인(SCCK6)과 연결될 수 있다.
제4 커패시터(C4)는 제28 트랜지스터(T28)의 게이트 전극과 일전극을 연결할 수 있다.
제29 트랜지스터(T29)는 게이트 전극이 제2 Q 노드(Q(n+1))에 연결되고, 일전극이 제2 센싱 라인(SS(n+1))과 연결되고, 타전극이 제2 센싱 클록 라인(SSCK6)과 연결될 수 있다.
제5 커패시터(C5)는 제29 트랜지스터(T29)의 게이트 전극과 일전극을 연결할 수 있다.
제30 트랜지스터(T30)는 게이트 전극이 제2 Q 노드(Q(n+1))에 연결되고, 일전극이 제2 캐리 라인(CR(n+1))과 연결되고, 타전극이 제2 캐리 클록 라인(CRCK6)과 연결될 수 있다.
제31 트랜지스터는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다. 실시예에 따라, 제31 트랜지스터는 직렬 연결된 서브 트랜지스터들(T31a, T31b)을 포함할 수 있다. 서브 트랜지스터(T31a)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 서브 트랜지스터(T31b)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다.
제32 트랜지스터는 게이트 전극이 제2 QB 노드(QB(n+1)에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다. 실시예에 따라, 제32 트랜지스터는 직렬 연결된 서브 트랜지스터들(T32a, T32b)을 포함할 수 있다. 서브 트랜지스터(T32a)는 게이트 전극이 제2 QB 노드(QB(n+1)에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 서브 트랜지스터(T32b)는 게이트 전극이 제2 QB 노드(QB(n+1)에 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다.
제33 트랜지스터(T33)는 게이트 전극이 제6 제어 라인(CS6)과 연결되고, 일전극이 제34 트랜지스터(T34)의 게이트 전극과 연결되고, 타전극이 제6 제어 라인(CS6)과 연결될 수 있다.
제34 트랜지스터(T34)는 게이트 전극이 제33 트랜지스터(T33)의 일전극과 연결되고, 일전극이 제2 QB 노드(QB(n+1))에 연결되고, 타전극이 제6 제어 라인(CS6)과 연결될 수 있다.
제35 트랜지스터(T35)는 게이트 전극이 제1 Q 노드(Qn)와 연결되고, 일전극이 제3 전원 라인(VSS3)과 연결되고, 타전극이 제34 트랜지스터(T34)의 게이트 전극에 연결될 수 있다.
제36 트랜지스터(T36)는 게이트 전극이 제2 Q 노드(Q(n+1))와 연결되고, 일전극이 제3 전원 라인(VSS3)과 연결되고, 타전극이 제34 트랜지스터(T34)의 게이트 전극과 연결될 수 있다.
제37 트랜지스터(T37)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 캐리 라인(CR(n+1))과 연결될 수 있다.
제38 트랜지스터(T38)는 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 캐리 라인(CR(n+1))과 연결될 수 있다.
제39 트랜지스터(T39)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제2 전원 라인(VSS2)과 연결되고, 타전극이 제2 센싱 라인(SS(n+1))과 연결될 수 있다.
제40 트랜지스터(T40)는 게이트 전극이 제2 QB 노드(QB(n+1)))에 연결되고, 일전극이 제2 전원 라인(VSS2)과 연결되고, 타전극이 제2 센싱 라인(SS(n+1))과 연결될 수 있다.
제41 트랜지스터(T41)는 게이트 전극이 제1 QB 노드(QBn)에 연결되고, 일전극이 제2 전원 라인(VSS2)과 연결되고, 타전극이 제2 주사 라인(SC(n+1))과 연결될 수 있다.
제42 트랜지스터(T42)는 게이트 전극이 제2 QB 노드(QB(n+1))에 연결되고, 일전극이 제2 전원 라인(VSS2)과 연결되고, 타전극이 제2 주사 라인(SC(n+1))과 연결될 수 있다.
제43 트랜지스터는 게이트 전극이 제1 제어 라인(CS1)과 연결되고, 일전극이 제2 센싱 캐리 라인과 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 예를 들어, 제2 센싱 캐리 라인에는 주사 스테이지(ST(n-1))로부터 출력되는 캐리 신호가 인가될 수 있다. 예를 들어, 제2 센싱 캐리 라인은 캐리 라인(CR(n-1))과 동일할 수 있다. 실시예에 따라, 제43 트랜지스터는 직렬 연결된 서브 트랜지스터들(T43a, T43b)을 포함할 수 있다. 서브 트랜지스터(T43a)는 게이트 전극이 제1 제어 라인(CS1)과 연결되고, 일전극이 제2 센싱 캐리 라인과 연결되고, 타전극이 서브 트랜지스터(T43b)의 일전극과 연결될 수 있다. 서브 트랜지스터(T43b)는 게이트 전극이 제1 제어 라인(CS1)과 연결되고, 일전극이 서브 트랜지스터(T43a)의 타전극과 연결되고, 타전극이 제45 트랜지스터(T45)의 게이트 전극과 연결될 수 있다.
제44 트랜지스터(T44)는 게이트 전극이 제3 제어 라인(CS3)과 연결되고, 일전극이 제2 Q 노드(Q(n+1))와 연결되고, 타전극이 제2 노드(N2)와 연결될 수 있다.
제45 트랜지스터(T45)는 게이트 전극이 제43 트랜지스터의 타전극과 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 제2 제어 라인(CS2)과 연결될 수 있다.
제6 커패시터(C6)는 일전극이 제45 트랜지스터(T45)의 게이트 전극에 연결되고, 타전극이 제45 트랜지스터(T45)의 타전극과 연결될 수 있다.
제46 트랜지스터는 일전극이 제2 Q 노드(Q(n+1))와 연결되고, 게이트 전극 및 타전극이 제2 주사 캐리 라인과 연결될 수 있다. 제2 주사 캐리 라인에는 주사 스테이지(ST(n-1))로부터 출력된 캐리 신호가 인가될 수 있다. 예를 들어, 제2 주사 캐리 라인은 캐리 라인(CR(n-1))과 동일할 수 있다. 실시예에 따라, 제46 트랜지스터는 직렬 연결된 서브 트랜지스터들(T46a, T46b)을 포함할 수 있다. 서브 트랜지스터(T46a)는 게이트 전극이 제2 주사 캐리 라인과 연결되고, 일전극이 제2 Q 노드(Q(n+1))에 연결되고, 타전극이 제2 노드(N2)와 연결될 수 있다. 서브 트랜지스터(T46b)는 게이트 전극이 제2 주사 캐리 라인과 연결되고, 일전극이 제2 노드(N2)와 연결되고, 타전극이 제2 주사 캐리 라인과 연결될 수 있다.
제47 트랜지스터(T47)는 게이트 전극이 제2 Q 노드(Q(n+1))와 연결되고, 일전극이 제2 제어 라인(CS2)과 연결되고, 타전극이 제2 노드(N2)와 연결될 수 있다.
제48 트랜지스터(T48)는 게이트 전극이 제43 트랜지스터의 타전극과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제49 트랜지스터(T49)의 일전극과 연결될 수 있다.
제49 트랜지스터(T49)는 게이트 전극이 제3 제어 라인(CS3)과 연결되고, 일전극이 제48 트랜지스터(T48)의 타전극과 연결되고, 타전극이 제2 QB 노드(QB(n+1))와 연결될 수 있다.
제50 트랜지스터(T50)는 게이트 전극이 제2 Q 노드(Q(n+1))에 연결되고, 일전극이 제2 QB 노드(QB(n+1))에 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다.
제51 트랜지스터(T51)는 게이트 전극이 제1 주사 캐리 라인(CR(n-3))과 연결되고, 일전극이 제2 QB 노드(QB(n+1))에 연결되고, 타전극이 제1 전원 라인(VSS1)과 연결될 수 있다.
제52 트랜지스터는 게이트 전극이 제4 제어 라인(CS4)과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다. 실시예에 따라, 제52 트랜지스터는 직렬 연결된 서브 트랜지스터들(T52a, T52b)을 포함할 수 있다. 서브 트랜지스터(T52a)는 게이트 전극이 제4 제어 라인(CS4)과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 서브 트랜지스터(T52b)는 게이트 전극이 제4 제어 라인(CS4)과 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다.
제53 트랜지스터는 게이트 전극이 제1 리셋 캐리 라인(CR(n+4))과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다. 실시예에 따라, 제53 트랜지스터는 직렬 연결된 서브 트랜지스터들(T53a, T53b)을 포함할 수 있다. 서브 트랜지스터(T53a)는 게이트 전극이 제1 리셋 캐리 라인(CR(n+4))과 연결되고, 일전극이 제1 전원 라인(VSS1)과 연결되고, 타전극이 제2 노드(N2)에 연결될 수 있다. 서브 트랜지스터(T53b)는 게이트 전극이 제1 리셋 캐리 라인(CR(n+4))과 연결되고, 일전극이 제2 노드(N2)에 연결되고, 타전극이 제2 Q 노드(Q(n+1))에 연결될 수 있다.
제54 트랜지스터(T54)는 게이트 전극이 서브 트랜지스터(T43b)의 타전극과 연결되고, 일전극이 제2 제어 라인(CS2)과 연결되고, 타전극이 서브 트랜지스터(T43b)의 일전극과 연결될 수 있다.
도 4 및 도 5는 표시 기간에서 주사 구동부의 구동 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 제1 제어 라인(CS1), 제4 제어 라인(CS4), 주사 클록 라인들(SCCK1~SCCK6), 센싱 클록 라인들(SSCK1~SSCK6), 캐리 클록 라인들(CRCK1~CRCK6), 제1 주사 캐리 라인(CR(n-3)), 제1 센싱 캐리 라인(CR(n-2)), 제1 주사 라인(SCn), 제2 주사 라인(SC(n+1)), 제1 센싱 라인(SSn), 제2 센싱 라인(SS(n+1)), 제1 캐리 라인(CRn), 및 제2 캐리 라인(CR(n+1))에 인가되는 신호들이 도시된다.
표시 기간에서, 동일한 주사 스테이지에 연결되는 주사 클록 라인, 센싱 클록 라인, 및 캐리 클록 라인 각각에 인가되는 주사 클록 신호, 센싱 클록 신호, 및 캐리 클록 신호의 위상은 서로 동일할 수 있다. 따라서, 도 4에서 클록 라인들(SCCK1, SSCK1, CRCK1)의 신호가 공통적으로 도시되고, 클록 라인들(SCCK2, SSCK2, CRCK2)의 신호가 공통적으로 도시되고, 클록 라인들(SCCK3, SSCK3, CRCK3)의 신호가 공통적으로 도시되고, 클록 라인들(SCCK4, SSCK4, CRCK4)의 신호가 공통적으로 도시되고, 클록 라인들(SCCK5, SSCK5, CRCK5)의 신호가 공통적으로 도시되고, 클록 라인들(SCCK6, SSCK6, CRCK6)의 신호가 공통적으로 도시되었다.
다만, 도 5를 참조하면, 동일한 주사 스테이지에 연결되는 주사 클록 라인, 센싱 클록 라인, 및 캐리 클록 라인 각각에 인가되는 주사 클록 신호, 센싱 클록 신호, 및 캐리 클록 신호의 크기는 서로 다를 수 있다. 예를 들어, 주사 클록 신호들 및 센싱 클록 신호들의 로우 레벨은 제2 전원 라인(VSS2)에 인가되는 전압의 크기와 대응하고, 하이 레벨은 전압(VON)의 크기와 대응할 수 있다. 또한, 캐리 클록 신호들의 로우 레벨은 제1 전원 라인(VSS1) 또는 제3 전원 라인(VSS3)에 인가되는 전압의 크기와 대응하고, 하이 레벨은 전압(VON)의 크기와 대응할 수 있다. 예를 들어, 제2 전원 라인(VSS2)에 인가되는 전압은 제1 전원 라인(VSS1) 또는 제3 전원 라인(VSS3)에 인가되는 전압보다 클 수 있다.
전압(VON)의 크기는 트랜지스터들을 턴-온시키기에 충분한 크기이고, 전원 라인들(VSS1, VSS2, VSS3)에 인가되는 전압들은 트랜지스터들을 턴-오프시키기에 충분한 크기일 수 있다. 이하에서, 전압(VON)의 크기에 대응하는 전압 레벨을 하이 레벨(high level)로 표현하고, 전원 라인들(VSS1, VSS2, VSS3)에 인가되는 전압들의 크기에 대응하는 전압 레벨을 로우 레벨(low level)로 표현할 수 있다.
다시 도 4를 참조하면, 클록 라인들(SCCK2, SSCK2, CRCK2)의 하이 레벨의 펄스들은 클록 라인들(SCCK1, SSCK1, CRCK1)의 하이 레벨의 펄스들 보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있다. 예를 들어, 하이 레벨의 펄스들은 2 수평 주기(horizontal period)의 길이를 갖고, 중첩되는 길이는 1 수평 주기에 해당할 수 있다.
유사하게, 클록 라인들(SCCK3, SSCK3, CRCK3)의 하이 레벨의 펄스들은 클록 라인들(SCCK2, SSCK2, CRCK2)의 하이 레벨의 펄스들 보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있고, 클록 라인들(SCCK4, SSCK4, CRCK4)의 하이 레벨의 펄스들은 클록 라인들(SCCK3, SSCK3, CRCK3)의 하이 레벨의 펄스들 보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있고, 클록 라인들(SCCK5, SSCK5, CRCK5)의 하이 레벨의 펄스들은 클록 라인들(SCCK4, SSCK4, CRCK4)의 하이 레벨의 펄스들 보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있고, 클록 라인들(SCCK6, SSCK6, CRCK6)의 하이 레벨의 펄스들은 클록 라인들(SCCK5, SSCK5, CRCK5)의 하이 레벨의 펄스들 보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있다. 또한, 반복적으로, 클록 라인들(SCCK1, SSCK1, CRCK1)의 하이 레벨의 펄스들은 클록 라인들(SCCK6, SSCK6, CRCK6)의 하이 레벨의 펄스들 보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있다.
이하에서 표시 기간에서의 제1 주사 스테이지(STn)의 동작을 설명한다. 다른 주사 스테이지들의 동작은 제1 주사 스테이지(STn)의 동작과 유사하므로, 중복된 설명은 생략한다.
먼저, 제4 제어 라인(CS4)에 하이 레벨의 펄스가 인가될 수 있다. 따라서, 제18 트랜지스터가 턴-온되고, 제1 Q 노드(Qn)가 로우 레벨로 방전된다.
일정 시간이 지난 후, 시점(t1)에서 제1 주사 캐리 라인(CR(n-3))에 하이 레벨의 펄스가 발생한다. 이에 따라, 제2 트랜지스터가 턴-온되고 제1 Q 노드(Qn)가 하이 레벨로 충전된다. 이때, 제6 트랜지스터(T6)가 턴-온되고, 제1 노드(N1)가 제2 제어 라인(CS2)에 인가된 하이 레벨로 충전될 수 있다.
다음으로, 시점(t2)에서 제1 제어 라인(CS1)에 하이 레벨의 펄스가 발생하고 따라서 제3 트랜지스터가 턴-온될 수 있다. 이때, 제1 센싱 캐리 라인(CR(n-2))에 하이 레벨의 펄스가 발생하므로, 턴-온된 제3 트랜지스터를 통해서 커패시터(C1)의 타전극에 하이 레벨의 전압이 기록될 수 있다.
다음으로, 시점(t3)에서 클록 라인들(SCCK5, SSCK5, CRCK5)에 하이 레벨의 펄스가 발생하므로, 커패시터들(C2, C3)에 의해 제1 Q 노드(Qn)의 전압이 하이 레벨보다 높게 부스팅되며, 주사 라인(SCn), 센싱 라인(SSn), 및 캐리 라인(CRn)에 하이 레벨의 펄스가 출력된다.
이때, 제1 Q 노드(Qn)의 전압 부스팅에도 불구하고, 제1 노드(N1)에 하이 레벨의 전압이 인가된 상태이므로, 트랜지스터들(T5, T2b, T18a, T9a, T11a, T10a)의 드레인 전극 및 소스 전극 간 전압 차가 비교적 크지 않게 된다. 따라서, 트랜지스터들(T5, T2b, T18a, T9a, T11a, T10a)의 열화가 방지될 수 있는 장점이 있다.
유사한 방식으로, 클록 라인들(SCCK6, SSCK6, CRCK6)에 하이 레벨의 펄스가 발생하면, 주사 라인(SC(n+1)), 센싱 라인(SS(n+1)), 및 캐리 라인(CR(n+1))에 하이 레벨의 펄스가 출력된다.
도시되지 않았지만, 제1 리셋 캐리 라인(CR(n+4))을 통해서 하이 레벨의 펄스가 인가되면, 제1 Q 노드(Qn)는 제9 트랜지스터를 통해서 제1 전원 라인(VSS1)과 연결되어 로우 레벨로 방전될 수 있다.
또한 도시되지 않았지만, 특정 기간 단위로 제5 제어 라인(CS5) 및 제6 제어 라인(CS6)에 교번적으로 하이 레벨의 제어 신호가 인가될 수 있다. 특정 기간 단위는 예를 들어, 복수의 프레임들에 해당할 수 있다.
예를 들어, 제1 기간 동안, 제5 제어 라인(CS5)에 하이 레벨의 제어 신호가 인가되고, 제6 제어 라인(CS6)에 로우 레벨의 제어 신호가 인가될 수 있다. 이때, 트랜지스터들(T23, T24)이 턴-온되어, 제1 QB 노드(QBn)가 하이 레벨로 충전될 수 있다. 따라서, 제10 트랜지스터가 턴-온되어 제1 Q 노드(Qn)를 로우 레벨로 방전시키고, 제12 트랜지스터(T12)가 턴-온되어 제1 캐리 라인(CRn)을 로우 레벨로 방전시키고, 제14 트랜지스터(T14)가 턴-온되어 제1 센싱 라인(SSn)을 로우 레벨로 방전시키고, 및 제16 트랜지스터(T16)가 턴-온되어 제1 주사 라인(SCn)을 로우 레벨로 방전시킬 수 있다.
또한, 제1 기간 다음의 제2 기간 동안, 제5 제어 라인(CS5)에 로우 레벨의 제어 신호가 인가되고, 제6 제어 라인(CS6)에 하이 레벨의 제어 신호가 인가될 수 있다. 이때, 트랜지스터들(T33, T34)이 턴-온되어, 제2 QB 노드(QB(n+1))가 하이 레벨로 충전될 수 있다. 따라서, 제11 트랜지스터가 턴-온되어 제1 Q 노드(Qn)를 로우 레벨로 방전시키고, 제13 트랜지스터(T13)가 턴-온되어 제1 캐리 라인(CRn)을 로우 레벨로 방전시키고, 제15 트랜지스터(T15)가 턴-온되어 제1 센싱 라인(SSn)을 로우 레벨로 방전시키고, 및 제17 트랜지스터(T17)가 턴-온되어 제1 주사 라인(SCn)을 로우 레벨로 방전시킬 수 있다.
따라서, 제1 기간 및 제2 기간 동안 사용되는 트랜지스터들에 온-바이어스가 인가되는 기간이 짧아질 수 있으므로, 트랜지스터들의 열화가 방지될 수 있다.
도 6은 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 한 실시예에 따른 화소(PXij)는 트랜지스터들(M1, M2, M3), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함할 수 있다. 트랜지스터들(M1, M2, M3)은 N형 트랜지스터들일 수 있다.
트랜지스터(M1)는 게이트 전극이 노드(Na)에 연결되고, 일전극이 전원 라인(ELVDD)에 연결되고, 타전극이 노드(Nb)에 연결될 수 있다. 트랜지스터(M1)는 구동 트랜지스터로 명명될 수 있다.
트랜지스터(M2)는 게이트 전극이 주사 라인(SCi)에 연결되고, 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 노드(Na)에 연결될 수 있다. 트랜지스터(M2)는 스위칭 트랜지스터, 스캔 트랜지스터 등으로 명명될 수 있다.
트랜지스터(M3)는 게이트 전극이 센싱 라인(SSi)에 연결되고, 일전극이 수신 라인(Ri)에 연결되고, 타전극이 노드(Nb)에 연결될 수 있다. 트랜지스터(M3)는 초기화 트랜지스터, 센싱 트랜지스터 등으로 명명될 수 있다.
스토리지 커패시터(Cst)는 일전극이 노드(Na)에 연결되고, 타전극이 노드(Nb)에 연결될 수 있다.
발광 소자(LD)는 애노드가 노드(Nb)에 연결되고, 캐소드가 전원 라인(ELVSS)에 연결될 수 있다. 발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode), 무기 발광 다이오드(inorganic light emitting diode) 등으로 구성될 수 있다.
도 4를 참조하면, 한 프레임의 표시 기간 중 적어도 한번은 주사 라인(SCi) 및 센싱 라인(SSi)에 하이 레벨의 펄스가 인가될 수 있다. 이때, 데이터 라인(Dj)에는 대응하는 데이터 신호가 인가된 상태이고, 수신 라인(Ri)에는 제1 기준 전압이 인가된 상태일 수 있다. 따라서, 스토리지 커패시터(Cst)는 트랜지스터들(M2, M3)이 턴-온 상태인 동안 데이터 신호와 제1 기준 전압의 차이에 해당하는 전압을 저장할 수 있다. 이후 트랜지스터들(M2, M3)이 턴-오프되면, 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 트랜지스터(M1)를 통해 흐르는 구동 전류량이 결정되고, 발광 소자(LD)가 발광하게 된다.
도 7은 센싱 기간에서 주사 구동부의 구동 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 제3 제어 라인(CS3), 주사 클록 라인들(SCCK1~SCCK6), 센싱 클록 라인들(SSCK1~SSCK6), 캐리 클록 라인들(CRCK1~CRCK6), 주사 라인들(SCn, SC(n+1)), 센싱 라인들(SSn, SS(n+1)), 및 캐리 라인들(CRn, CR(n+1))에 인가되는 신호들이 도시된다.
시점(t4)에서, 제3 제어 라인(CS3)에 하이 레벨의 펄스가 발생할 수 있다. 이에 따라, 제5 트랜지스터(T5)가 턴-온될 수 있다. 이때, 제1 커패시터(C1)는 전술한 기간(t2~t3) 동안 전압이 충전된 상태이기에, 제4 트랜지스터(T4)는 턴-온 상태일 수 있다. 이에 따라, 제2 제어 라인(CS2)에 인가된 하이 레벨의 전압이 트랜지스터들(T4, T5)를 통해서 제1 Q 노드(Qn)에 인가될 수 있다.
이때, 제1 주사 스테이지(STn)를 제외한 다른 주사 스테이지들(..., ST(n-4), ST(n-3), ST(n-2), ST(n-1), ST(n+1), ST(n+2), ST(n+3), ST(n+4), ST(n+5), ...)은 제4 트랜지스터 및 제45 트랜지스터가 턴-오프 상태이기 때문에, 제1 Q 노드 및 제2 Q 노드는 로우 레벨을 유지할 수 있다. 이때, 제5 트랜지스터 및 제44 트랜지스터는 턴-온 상태일 수 있다. 따라서, 제1 주사 스테이지(STn)를 제외한 다른 주사 스테이지들의 제1 노드 및 제2 노드는 각각 제1 Q 노드 및 제2 Q 노드에 연결되어 로우 레벨로 방전될 수 있다. 따라서, 다음 프레임의 표시 기간에서 제1 Q 노드 및 제2 Q 노드가 하이 레벨보다 높은 레벨로 부스팅되는 경우, 제1 노드와 제1 Q 노드 사이의 트랜지스터들 및 제2 노드와 제2 Q 노드 사이의 트랜지스터들은 높은 드레인-소스 간 전압 차이에 의해서 열화될 수 있는 문제점이 있다. 하지만 본원 발명에서는 제1 Q 노드의 부스팅에 대응하여 제1 노드의 전압을 하이 레벨로 변경할 수 있도록 제6 트랜지스터를 구비하고, 제2 Q 노드의 부스팅에 대응하여 제2 노드의 전압을 하이 레벨로 변경할 수 있도록 제47 트랜지스터를 구비함으로써, 이러한 문제점을 해결하였다.
다음으로 시점(t5)에서 주사 클록 라인(SCCK5) 및 센싱 클록 라인(SSCK5)에 하이 레벨의 신호가 인가될 수 있다. 따라서, 커패시터들(C2, C3)에 의해 제1 Q 노드(Qn)의 전압이 부스팅되며, 제1 주사 라인(SCn) 및 제1 센싱 라인(SSn)으로 하이 레벨의 신호가 출력될 수 있다.
따라서, 제1 주사 라인(SCn) 및 제1 센싱 라인(SSn)에 연결된 화소들의 트랜지스터들(M2, M3)이 턴-온될 수 있다. 이때, 데이터 라인들에는 제2 기준 전압이 인가될 수 있다. 센싱부(14)는 수신 라인들(Rj, ...)을 통해서 수신되는 전류 값 또는 전압 값에 따라 화소들의 열화 정보 또는 특성 정보를 측정할 수 있다.
이때, 제1 주사 스테이지(STn)를 제외한 다른 주사 스테이지들은 제1 Q 노드 또는 제2 Q 노드에 대응하는 노드들이 로우 레벨이기에, 주사 클록 라인들(SCCK1~SCCK6) 및 센싱 클록 라인들(SSCK1~SSCK6)에 인가되는 하이 레벨의 펄스들에도 불구하고 대응하는 주사 라인들 및 센싱 라인들로 로우 레벨의 신호가 출력될 수 있다. 예를 들어, 제2 주사 라인(SC(n+1)) 및 제2 센싱 라인(SS(n+1))에서 로우 레벨의 신호가 출력될 수 있다.
시점(t6)에서, 주사 클록 라인들(SCCK1~SCCK6) 및 센싱 클록 라인들(SSCK1~SSCK6)에 하이 레벨의 신호가 인가될 수 있다. 이때, 데이터 라인들에 직전 데이터 신호들이 다시 인가될 수 있다. 따라서, 제1 주사 라인(SCn) 및 제1 센싱 라인(SSn)에 연결된 화소들은 다시 직전 데이터 신호들에 기초한 계조들로 발광할 수 있다.
본 실시예에 의하면, 기간(t5~t6) 동안 제1 주사 라인(SCn) 및 제1 센싱 라인(SSn)에 연결된 화소들이 데이터 신호들에 기초한 계조들로 발광하지 못하지만, 시점(t6) 이후에 제1 주사 라인(SCn) 및 제1 센싱 라인(SSn)에 연결된 화소들이 데이터 신호들에 기초한 계조들로 다시 발광하며, 센싱 기간 동안 다른 주사 라인들 및 센싱 라인들에 연결된 화소들은 데이터 신호들에 기초한 계조들로 계속 발광하므로 시청자가 프레임을 인식하는 데는 문제 없을 수 있다.
도 8은 본 발명의 다른 실시예에 따른 제1 주사 스테이지 및 제2 주사 스테이지를 설명하기 위한 도면이다.
도 8을 참조하면, 스테이지 그룹(STGm')은 제1 주사 스테이지(STn') 및 제2 주사 스테이지(ST(n+1)')를 포함한다.
도 8의 제1 주사 스테이지(STn')는 도 3의 제1 주사 스테이지(STn)에 비해 제6 트랜지스터(T6)가 존재하지 않는다. 대신, 제1 노드(N1)는 제1 캐리 라인(CRn)과 연결된다.
따라서, 제1 Q 노드(Qn)가 하이 레벨보다 높은 전압으로 부스팅될 때, 하이 레벨의 캐리 신호가 제1 노드(N1)에 인가되므로, 트랜지스터들(T5, T2b, T18a, T9a, T11a, T10a)의 드레인 전극 및 소스 전극 간 과도한 전압 차이에 의한 열화가 방지될 수 있다.
또한, 도 8의 제2 주사 스테이지(ST(n+1)')는 도 3의 제1 주사 스테이지(ST(n+1))에 비해 제47 트랜지스터(T47)가 존재하지 않는다. 대신, 제2 노드(N2)는 제2 캐리 라인(CR(n+1))과 연결된다.
따라서, 제2 Q 노드(Q(n+1))가 하이 레벨보다 높은 전압으로 부스팅될 때, 하이 레벨의 캐리 신호가 제2 노드(N2)에 인가되므로, 트랜지스터들(T44, T46a, T52b, T53b, T32b, T31b)의 드레인 전극 및 소스 전극 간 과도한 전압 차이에 의한 열화가 방지될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
STGm: 스테이지 그룹
STn: 제1 주사 스테이지
ST(n+1): 제2 주사 스테이지

Claims (21)

  1. 각각이 제1 주사 스테이지 및 제2 주사 스테이지를 포함하는 복수의 주사 스테이지 그룹들을 포함하고,
    상기 제1 주사 스테이지는:
    게이트 전극이 제1 Q 노드에 연결되고, 일전극이 제1 주사 클록 라인에 연결되고, 타전극이 제1 주사 라인에 연결되는 제1 트랜지스터;
    게이트 전극 및 일전극이 제1 주사 캐리 라인과 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제2 트랜지스터;
    게이트 전극이 제1 제어 라인과 연결되고, 일전극이 제1 센싱 캐리 라인과 연결되는 제3 트랜지스터;
    게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 제2 제어 라인과 연결되고, 타전극이 제1 노드에 연결되는 제4 트랜지스터;
    일전극이 상기 제4 트랜지스터의 일전극과 연결되고, 타전극이 상기 제4 트랜지스터의 게이트 전극과 연결되는 제1 커패시터;
    게이트 전극이 제3 제어 라인과 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제5 트랜지스터; 및
    게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제1 노드와 연결되는 제6 트랜지스터를 포함하고,
    상기 제2 주사 스테이지는:
    게이트 전극이 제2 Q 노드에 연결되고, 일전극이 제2 주사 라인과 연결되고, 타전극이 제2 주사 클록 라인과 연결되는 제28 트랜지스터;
    게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 제2 센싱 캐리 라인과 연결되는 제43 트랜지스터;
    게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제2 Q 노드와 연결되고, 타전극이 제2 노드와 연결되는 제44 트랜지스터;
    게이트 전극이 상기 제43 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 노드에 연결되고, 타전극이 상기 제2 제어 라인과 연결되는 제45 트랜지스터;
    일전극이 상기 제45 트랜지스터의 게이트 전극에 연결되고, 타전극이 상기 제45 트랜지스터의 타전극과 연결되는 제6 커패시터;
    일전극이 상기 제2 Q 노드와 연결되고, 게이트 전극 및 타전극이 제2 주사 캐리 라인과 연결되는 제46 트랜지스터; 및
    게이트 전극이 상기 제2 Q 노드와 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제2 노드와 연결된 제47 트랜지스터를 포함하는,
    주사 구동부.
  2. 제1 항에 있어서,
    상기 제1 주사 스테이지는:
    일전극이 상기 제1 트랜지스터의 게이트 전극에 연결되고, 타전극이 상기 제1 트랜지스터의 타전극과 연결되는 제2 커패시터;
    게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 제1 센싱 클록 라인에 연결되고, 타전극이 제1 센싱 라인에 연결되는 제7 트랜지스터;
    일전극이 상기 제7 트랜지스터의 게이트 전극과 연결되고, 타전극이 상기 제7 트랜지스터의 타전극과 연결되는 제3 커패시터; 및
    게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 제1 캐리 클록 라인에 연결되고, 타전극이 제1 캐리 라인에 연결되는 제8 트랜지스터를 더 포함하는,
    주사 구동부.
  3. 제2 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극이 제1 리셋 캐리 라인과 연결되고, 일전극이 상기 제1 Q 노드와 연결되고, 타전극이 제1 전원 라인과 연결되는 제9 트랜지스터를 더 포함하는,
    주사 구동부.
  4. 제3 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극이 제1 QB 노드에 연결되고, 일전극이 상기 제1 Q 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제10 트랜지스터; 및
    게이트 전극이 제2 QB 노드에 연결되고, 일전극이 상기 제1 Q 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제11 트랜지스터를 더 포함하는,
    주사 구동부.
  5. 제4 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 캐리 라인과 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제12 트랜지스터;
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 캐리 라인과 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제13 트랜지스터;
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 센싱 라인과 연결되고, 타전극이 제2 전원 라인과 연결되는 제14 트랜지스터;
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 센싱 라인과 연결되고, 타전극이 상기 제2 전원 라인과 연결되는 제15 트랜지스터;
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 주사 라인과 연결되고, 타전극이 상기 제2 전원 라인과 연결되는 제16 트랜지스터; 및
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 주사 라인과 연결되고, 타전극이 상기 제2 전원 라인과 연결되는 제17 트랜지스터를 더 포함하는,
    주사 구동부.
  6. 제5 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극이 제4 제어 라인과 연결되고, 일전극이 상기 제1 Q 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제18 트랜지스터;
    게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제1 QB 노드에 연결되는 제19 트랜지스터; 및
    게이트 전극이 상기 제1 주사 캐리 라인과 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제1 QB 노드에 연결되는 제20 트랜지스터를 더 포함하는,
    주사 구동부.
  7. 제6 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 상기 제1 전원 라인과 연결되는 제21 트랜지스터; 및
    게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제21 트랜지스터의 타전극과 연결되고, 타전극이 상기 제1 QB 노드와 연결되는 제22 트랜지스터를 더 포함하는,
    주사 구동부.
  8. 제7 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극 및 일전극이 제5 제어 라인과 연결되는 제23 트랜지스터; 및
    게이트 전극이 상기 제23 트랜지스터의 타전극과 연결되고, 일전극이 상기 제5 제어 라인과 연결되고, 타전극이 상기 제1 QB 노드에 연결되는 제24 트랜지스터를 더 포함하는,
    주사 구동부.
  9. 제8 항에 있어서,
    상기 제1 주사 스테이지는:
    게이트 전극이 상기 제1 Q 노드에 연결되고, 일전극이 상기 제24 트랜지스터의 게이트 전극에 연결되고, 타전극이 제3 전원 라인과 연결되는 제25 트랜지스터; 및
    게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 상기 제24 트랜지스터의 게이트 전극과 연결되고, 타전극이 상기 제3 전원 라인과 연결되는 제26 트랜지스터를 더 포함하는,
    주사 구동부.
  10. 제9 항에 있어서,
    상기 제3 트랜지스터는:
    게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제1 센싱 캐리 라인과 연결되는 제1 서브 트랜지스터; 및
    게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제1 서브 트랜지스터의 타전극과 연결되고, 타전극이 상기 제1 커패시터의 타전극과 연결되는 제2 서브 트랜지스터를 포함하고,
    상기 제1 주사 스테이지는:
    게이트 전극이 상기 제2 서브 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 서브 트랜지스터의 일전극과 연결되고, 타전극이 상기 제2 제어 라인과 연결되는 제27 트랜지스터를 더 포함하는,
    주사 구동부.
  11. 제10 항에 있어서,
    상기 제2 주사 스테이지는:
    상기 제28 트랜지스터의 게이트 전극과 일전극을 연결하는 제4 커패시터;
    게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 제2 센싱 라인과 연결되고, 타전극이 제2 센싱 클록 라인과 연결되는 제29 트랜지스터;
    상기 제29 트랜지스터의 게이트 전극과 일전극을 연결하는 제5 커패시터; 및
    게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 제2 캐리 라인과 연결되고, 타전극이 제2 캐리 클록 라인과 연결되는 제30 트랜지스터를 더 포함하는,
    주사 구동부.
  12. 제11 항에 있어서,
    상기 제2 주사 스테이지는:
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제31 트랜지스터; 및
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제32 트랜지스터를 더 포함하는,
    주사 구동부.
  13. 제12 항에 있어서,
    상기 제2 주사 스테이지는:
    게이트 전극, 일전극, 및 타전극을 포함하고, 게이트 전극과 타전극이 제6 제어 라인과 연결되는 제33 트랜지스터;
    게이트 전극이 상기 제33 트랜지스터의 일전극과 연결되고, 일전극이 상기 제2 QB 노드에 연결되고, 타전극이 상기 제6 제어 라인과 연결되는 제34 트랜지스터;
    게이트 전극이 상기 제1 Q 노드와 연결되고, 일전극이 상기 제3 전원 라인과 연결되고, 타전극이 상기 제34 트랜지스터의 게이트 전극에 연결되는 제35 트랜지스터; 및
    게이트 전극이 상기 제2 Q 노드와 연결되고, 일전극이 상기 제3 전원 라인과 연결되고, 타전극이 제34 트랜지스터의 게이트 전극과 연결되는 제36 트랜지스터를 더 포함하는,
    주사 구동부.
  14. 제13 항에 있어서,
    상기 제2 주사 스테이지는:
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 캐리 라인과 연결되는 제37 트랜지스터;
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 캐리 라인과 연결되는 제38 트랜지스터;
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 센싱 라인과 연결되는 제39 트랜지스터;
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 센싱 라인과 연결되는 제40 트랜지스터;
    게이트 전극이 상기 제1 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 주사 라인과 연결되는 제41 트랜지스터; 및
    게이트 전극이 상기 제2 QB 노드에 연결되고, 일전극이 상기 제2 전원 라인과 연결되고, 타전극이 상기 제2 주사 라인과 연결되는 제42 트랜지스터를 더 포함하는,
    주사 구동부.
  15. 삭제
  16. 삭제
  17. 제14 항에 있어서,
    상기 제2 주사 스테이지는:
    게이트 전극이 상기 제43 트랜지스터의 타전극과 연결되고, 일전극이 상기 제1 전원 라인과 연결되는 제48 트랜지스터; 및
    게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제48 트랜지스터의 타전극과 연결되고, 타전극이 상기 제2 QB 노드와 연결되는 제49 트랜지스터를 더 포함하는,
    주사 구동부.
  18. 제17 항에 있어서,
    상기 제2 주사 스테이지는:
    게이트 전극이 상기 제2 Q 노드에 연결되고, 일전극이 상기 제2 QB 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제50 트랜지스터; 및
    게이트 전극이 상기 제1 주사 캐리 라인과 연결되고, 일전극이 상기 제2 QB 노드에 연결되고, 타전극이 상기 제1 전원 라인과 연결되는 제51 트랜지스터를 더 포함하는,
    주사 구동부.
  19. 제18 항에 있어서,
    상기 제2 주사 스테이지는:
    게이트 전극이 상기 제4 제어 라인과 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제52 트랜지스터; 및
    게이트 전극이 상기 제1 리셋 캐리 라인과 연결되고, 일전극이 상기 제1 전원 라인과 연결되고, 타전극이 상기 제2 Q 노드에 연결되는 제53 트랜지스터를 더 포함하는,
    주사 구동부.
  20. 제19 항에 있어서,
    상기 제43 트랜지스터는:
    게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제2 센싱 캐리 라인과 연결되는 제3 서브 트랜지스터; 및
    게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 상기 제3 서브 트랜지스터의 타전극과 연결되고, 타전극이 상기 제45 트랜지스터의 게이트 전극과 연결되는 제4 서브 트랜지스터를 포함하고,
    상기 제2 주사 스테이지는:
    게이트 전극이 상기 제4 서브 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 제어 라인과 연결되고, 타전극이 상기 제4 서브 트랜지스터의 일전극과 연결되는 제54 트랜지스터를 더 포함하는,
    주사 구동부.
  21. 각각이 제1 주사 스테이지 및 제2 주사 스테이지를 포함하는 복수의 주사 스테이지 그룹들을 포함하고,
    상기 제1 주사 스테이지는:
    게이트 전극이 제1 Q 노드에 연결되고, 일전극이 제1 주사 클록 라인에 연결되고, 타전극이 제1 주사 라인에 연결되는 제1 트랜지스터;
    게이트 전극 및 일전극이 제1 주사 캐리 라인과 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제2 트랜지스터;
    게이트 전극이 제1 제어 라인과 연결되고, 일전극이 제1 센싱 캐리 라인과 연결되는 제3 트랜지스터;
    게이트 전극이 상기 제3 트랜지스터의 타전극과 연결되고, 일전극이 제2 제어 라인과 연결되고, 타전극이 제1 노드에 연결되는 제4 트랜지스터;
    일전극이 상기 제4 트랜지스터의 일전극과 연결되고, 타전극이 상기 제4 트랜지스터의 게이트 전극과 연결되는 제1 커패시터; 및
    게이트 전극이 제3 제어 라인과 연결되고, 일전극이 상기 제1 노드에 연결되고, 타전극이 상기 제1 Q 노드에 연결되는 제5 트랜지스터를 포함하고,
    상기 제1 노드는 제1 캐리 라인과 연결되고,
    상기 제2 주사 스테이지는:
    게이트 전극이 제2 Q 노드에 연결되고, 일전극이 제2 주사 라인과 연결되고, 타전극이 제2 주사 클록 라인과 연결되는 제28 트랜지스터;
    게이트 전극이 상기 제1 제어 라인과 연결되고, 일전극이 제2 센싱 캐리 라인과 연결되는 제43 트랜지스터;
    게이트 전극이 상기 제3 제어 라인과 연결되고, 일전극이 상기 제2 Q 노드와 연결되고, 타전극이 제2 노드와 연결되는 제44 트랜지스터;
    게이트 전극이 상기 제43 트랜지스터의 타전극과 연결되고, 일전극이 상기 제2 노드에 연결되고, 타전극이 상기 제2 제어 라인과 연결되는 제45 트랜지스터;
    일전극이 상기 제45 트랜지스터의 게이트 전극에 연결되고, 타전극이 상기 제45 트랜지스터의 타전극과 연결되는 제6 커패시터; 및
    일전극이 상기 제2 Q 노드와 연결되고, 게이트 전극 및 타전극이 제2 주사 캐리 라인과 연결되는 제46 트랜지스터를 포함하고,
    상기 제2 노드는 제2 캐리 라인과 연결되는,
    주사 구동부.
KR1020190012204A 2019-01-30 2019-01-30 주사 구동부 KR102611466B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190012204A KR102611466B1 (ko) 2019-01-30 2019-01-30 주사 구동부
US16/744,009 US11282463B2 (en) 2019-01-30 2020-01-15 Scan driver for a display device
CN202010078616.6A CN111583840B (zh) 2019-01-30 2020-02-03 用于显示装置的扫描驱动器
US17/699,943 US11823626B2 (en) 2019-01-30 2022-03-21 Scan driver for a display device with reduced degradation of transistors
US18/376,340 US20240029659A1 (en) 2019-01-30 2023-10-03 Scan driver for a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190012204A KR102611466B1 (ko) 2019-01-30 2019-01-30 주사 구동부

Publications (2)

Publication Number Publication Date
KR20200094895A KR20200094895A (ko) 2020-08-10
KR102611466B1 true KR102611466B1 (ko) 2023-12-08

Family

ID=71732580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190012204A KR102611466B1 (ko) 2019-01-30 2019-01-30 주사 구동부

Country Status (3)

Country Link
US (3) US11282463B2 (ko)
KR (1) KR102611466B1 (ko)
CN (1) CN111583840B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611466B1 (ko) 2019-01-30 2023-12-08 삼성디스플레이 주식회사 주사 구동부
KR20200128278A (ko) 2019-05-02 2020-11-12 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
KR20200143618A (ko) 2019-06-14 2020-12-24 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20210002282A (ko) 2019-06-28 2021-01-07 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
KR20210025154A (ko) 2019-08-26 2021-03-09 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시장치
KR20210027576A (ko) 2019-08-28 2021-03-11 삼성디스플레이 주식회사 주사 구동부
CN112447133B (zh) * 2019-08-30 2022-05-20 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
KR102676663B1 (ko) 2019-09-10 2024-06-21 삼성디스플레이 주식회사 주사 구동부
KR102676665B1 (ko) 2019-09-11 2024-06-24 삼성디스플레이 주식회사 주사 구동부
KR102676649B1 (ko) * 2019-09-20 2024-06-21 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR102676667B1 (ko) 2019-10-08 2024-06-24 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR20210114603A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
KR20220055510A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 표시 장치
US12080364B2 (en) * 2020-12-26 2024-09-03 Hefei Boe Joint Technology Co., Ltd. Shift register and method for driving the same, gate driving circuit, and display device
KR20220138525A (ko) * 2021-04-05 2022-10-13 삼성디스플레이 주식회사 표시 장치
KR20230101617A (ko) 2021-12-29 2023-07-06 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR20230145637A (ko) 2022-04-08 2023-10-18 삼성디스플레이 주식회사 주사 구동부
KR20240031555A (ko) * 2022-08-31 2024-03-08 삼성디스플레이 주식회사 주사 구동부

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100075141A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101962432B1 (ko) * 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR20150115105A (ko) 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
KR20160053191A (ko) * 2014-10-31 2016-05-13 엘지디스플레이 주식회사 디스플레이 장치의 게이트 구동부
KR102282028B1 (ko) 2015-01-14 2021-07-29 삼성디스플레이 주식회사 게이트 구동 회로
KR102386847B1 (ko) 2015-01-15 2022-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
KR102218479B1 (ko) * 2015-01-26 2021-02-23 삼성디스플레이 주식회사 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102287194B1 (ko) 2015-03-30 2021-08-09 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102452523B1 (ko) * 2015-08-27 2022-10-11 삼성디스플레이 주식회사 주사 구동부
KR20170077941A (ko) 2015-12-28 2017-07-07 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102635475B1 (ko) 2015-12-29 2024-02-08 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
US11482176B2 (en) * 2016-02-29 2022-10-25 Samsung Display Co., Ltd. Display device
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
KR102569931B1 (ko) 2016-07-13 2023-08-25 삼성디스플레이 주식회사 스테이지 및 이를 이용한 표시장치
KR102656430B1 (ko) 2016-12-08 2024-04-11 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
KR102338948B1 (ko) 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102395869B1 (ko) 2017-07-17 2022-05-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102458249B1 (ko) 2017-11-14 2022-10-26 삼성디스플레이 주식회사 표시 장치
KR102522425B1 (ko) 2018-08-21 2023-04-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
US11348530B2 (en) 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
US10991314B2 (en) 2018-12-12 2021-04-27 Samsung Display Co., Ltd. Scan driver and display device having the same
KR20200075141A (ko) 2018-12-12 2020-06-26 주식회사 맥사이언스 태양전지 모듈 검사 장치 및 검사 방법
KR20200085976A (ko) 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부
KR102611466B1 (ko) 2019-01-30 2023-12-08 삼성디스플레이 주식회사 주사 구동부
KR102643142B1 (ko) 2019-05-23 2024-03-06 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210027576A (ko) 2019-08-28 2021-03-11 삼성디스플레이 주식회사 주사 구동부
KR102676665B1 (ko) * 2019-09-11 2024-06-24 삼성디스플레이 주식회사 주사 구동부
KR102684188B1 (ko) 2019-11-21 2024-07-15 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR20210143979A (ko) 2020-05-20 2021-11-30 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN111583840A (zh) 2020-08-25
US11282463B2 (en) 2022-03-22
US20240029659A1 (en) 2024-01-25
CN111583840B (zh) 2024-05-14
US20220319436A1 (en) 2022-10-06
US11823626B2 (en) 2023-11-21
US20200243018A1 (en) 2020-07-30
KR20200094895A (ko) 2020-08-10

Similar Documents

Publication Publication Date Title
KR102611466B1 (ko) 주사 구동부
KR102519822B1 (ko) 유기발광다이오드 표시장치
KR102676647B1 (ko) 스테이지 및 이를 포함하는 주사 구동부
CN111986600A (zh) 扫描驱动器和具有其的显示装置
US9087480B2 (en) Scan lines driver and organic light emmiting display device using the same
KR102676665B1 (ko) 주사 구동부
CN112530359B (zh) 扫描驱动器
KR102676649B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR102281755B1 (ko) 유기전계발광 표시장치
US11605346B2 (en) Circuit to generate data signal current and display panel
WO2019053769A1 (ja) 表示装置およびその駆動方法
US7956830B2 (en) Organic light-emitting diode (OLED) panel and driving method with compensation voltage thereof
KR20210143979A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR102573248B1 (ko) 표시 장치 및 그 구동 방법
KR20220146730A (ko) 표시 장치 및 그것의 구동 방법
KR102676667B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
CN111402788A (zh) 一种像素电路和显示面板
CN111292678B (zh) 显示装置及像素电路
KR102676663B1 (ko) 주사 구동부
CN115346459A (zh) 扫描驱动器
KR102587744B1 (ko) 표시 장치 및 그 구동 방법
CN111028786A (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
JPWO2016027425A1 (ja) 表示装置及びその駆動方法
CN114038417A (zh) 发光控制信号生成电路及oled显示面板
US11783780B2 (en) Gate driver for separately charging a node voltage of buffers and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant