CN111028798B - Goa电路 - Google Patents
Goa电路 Download PDFInfo
- Publication number
- CN111028798B CN111028798B CN201911238064.4A CN201911238064A CN111028798B CN 111028798 B CN111028798 B CN 111028798B CN 201911238064 A CN201911238064 A CN 201911238064A CN 111028798 B CN111028798 B CN 111028798B
- Authority
- CN
- China
- Prior art keywords
- goa circuit
- thin film
- film transistor
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 239000010409 thin film Substances 0.000 claims description 73
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2210/00—Indexing scheme relating to optical transmission systems
- H04B2210/006—Devices for generating or processing an RF signal by optical means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03426—Arrangements for removing intersymbol interference characterised by the type of transmission transmission using multiple-input and multiple-output channels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明提供一种GOA电路,包括级联的多个GOA电路,本发明GOA电路通过将输出单元T7和T9的漏级改为直流VDD,在Q1点与T7和T9之间增加可消除对Q1点影响的T11和T12,当CLK1和CLK2为高时T11和T12开启,Vg(n)和Vg(n+1)输出高电平,同时增加自举电容C3和C4,当CLK为高点平时,进一步上拉T7和T9栅极点位,保证VDD无损输出。并且消除其中一行下拉时对Q点的影响,同时增加自举电容,进一步保证T7和T9的无损输出。
Description
技术领域
本发明涉及显示技术领域,特别是一种GOA电路。
背景技术
阵列基板行驱动(Gate Driver On Array,简称GOA)技术是利用现有薄膜晶体管液晶显示器阵列(Array)制程将栅极(Gate)行扫描驱动信号电路制作在阵列基板上,实现对栅极逐行扫描的驱动方式的一项技术。
如图1以及图2所示,实现窄边框的Q1点共用GOA电路,其中第n行和n+1行栅极共用一个GOA单元的Q1点,当CLK1为高时第n行Vg(n)输出高电平,当CLK2为高时,第n+1行Vg(n+1)输出高电平,但当共用Q1点时,由于CLK1和CLK2高电平时间需要错开(如图2所示),因此Q1点电压的保持时间需要成倍的增加,而Q1点一方面易受到T2/T6等阈值电压漂移造成漏电,另一方面当Vg(n)输出结束T8下拉时,Q1点会受到C1的耦合的影响(C1耦合形成一下拉电阻),Q点电压进一步降低,当CLK2为高时,T9无法完全打开(因Q1点的电压也为高),最终导致Vg(n+1)不能正常输出。
因此,急需提供一种新的GOA电路,可以达到Vg(n+1)正常输出。
发明内容
本发明的目的是,提供一种GOA电路,可以消除其中一行下拉时对Q1点的影响,同时增加自举电容,进一步保证T7和T9的无损输出。
本发明提供一种GOA电路,包括级联的多个GOA电路,其中第n级GOA电路单元包括:第一薄膜晶体管(T1),其栅极连接第n-1级GOA电路单元的信号输出点Vg(n-1),漏极连接第五薄膜晶体管(T5)的栅极,源极连接第二薄膜晶体管(T2)的漏极;第二薄膜晶体管(T2),其栅极连接第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5),源极连接恒压低电位(VGL);第三薄膜晶体管(T3),其栅极连接恒压高电位(VGH),漏极连接恒压高电位(VGH),源极连接第二节点(Qb);第四薄膜晶体管(T4),其栅极连接第一节点(Q1),漏级连接第二节点(Qb),源极连接恒压低电位(VGL);第五薄膜晶体管(T5),其漏极连接第二节点(Qb),源极连接恒压低电位(VGL);第六薄膜晶体管(T6),其栅极连接第二节点(Qb),漏级连接第一节点(Q1),源极连接第八薄膜晶体管(T8)的源极;第七薄膜晶体管(T7),其栅极连接第十一薄膜晶体管(T11)的漏级,漏级连接定电压源(VDD),源极连接第八薄膜晶体管(T8)的漏级;第八薄膜晶体管(T8),其栅极连接第二节点(Qb);第十一薄膜晶体管(T11),其栅极输入第一时钟信号(CLK1),源极连接第一节点(Q1);第一电容(C1),一端连接第三电容(C3),另一端连接第n级GOA电路单元的信号输出点Vg(n);第三电容(C3),一端连接第十一薄膜晶体管(T11)的栅极,另一端连接第一电容(C1);第九薄膜晶体管(T9),其栅极连接第十二薄膜晶体管(T12)的漏级,漏级连接定电压源(VDD),源极连接第十薄膜晶体管(T10)的漏级;第十薄膜晶体管(T10),其栅极连接第二节点(Qb),源极连接恒压低电位(VGL);第十二薄膜晶体管(T12),其栅极输入第二时钟信号(CLK2),源极连接第一节点(Q1);第二电容(C2),一端连接第四电容(C4),另一端连接第n+1级GOA电路单元的信号输出点Vg(n+1);第四电容(C4),一端连接第二电容(C2),另一端连接第十二薄膜晶体管(T12)的栅极。
进一步地,所述第一时钟信号(CLK1)和所述第二时钟信号(CLK2)为占空比为1的矩形波,所述第二时钟信号(CLK2)与所述第一时钟信号(CLK 1)之间具有0.5个相位差。
进一步地,对于第1级GOA电路单元,正向扫描开始时,该第n-1级GOA电路单元的信号输出点Vg(n-1)或Vg(n-2)输入高电平信号作为启动信号。
进一步地,对于第2级GOA电路单元,正向扫描开始时,该第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5)输入高电平信号作为启动信号。
进一步地,对于倒数第1级GOA电路单元,反向扫描开始时,该第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5)输入高电平信号作为启动信号。
进一步地,对于倒数第2级GOA电路单元,反向扫描开始时,该第n-1级GOA电路单元的信号输出点Vg(n-1)或Vg(n-2)输入高电平信号作为启动信号。
进一步地,其为LTPS面板的GOA电路。
进一步地,其为OLED面板的GOA电路。
进一步地,所述薄膜晶体管皆为P型薄膜晶体管或N型薄膜晶体管。
进一步地,所述第n级GOA电路单元的信号输出点Vg(n)连接第n级GOA电路单元相对应的扫描线;所述第n+1级GOA电路单元的信号输出点Vg(n+2)或Vg(n+3)连接第n+1级GOA电路单元相对应的扫描线。
本发明的有益效果是:本发明提供一种GOA电路,通过将输出单元T7和T9的漏级改为直流VDD,在Q1点与T7和T9之间增加可消除对Q1点影响的T11和T12,当CLK1和CLK2为高时T11和T12开启,Vg(n)和Vg(n+1)输出高电平,同时增加自举电容C3和C4,当CLK为高点平时,进一步上拉T7和T9栅极点位,保证VDD无损输出。并且消除其中一行下拉时对Q点的影响,同时增加自举电容,进一步保证T7和T9的无损输出。
附图说明
下面结合附图和实施例对本发明作进一步的描述。
图1为现有技术的GOA电路的电路图。
图2为现有技术的GOA电路的时序图。
图3为本发明提供的GOA电路的电路图。
图4为本发明提供的GOA电路的时序图。
具体实施方式
为了更好地理解本发明的内容,下面通过具体的实施例对本发明作进一步说明,但本发明的实施和保护范围不限于此。
以下实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
本发明提供一种GOA电路,包括级联的多个GOA电路,所述GOA电路为LTPS面板的GOA电路。在其它实施例中,其为OLED面板的GOA电路。
如图3所示,第n级GOA电路单元包括:第一薄膜晶体管(T1),其栅极连接第n-1级GOA电路单元的信号输出点Vg(n-1),漏极连接第五薄膜晶体管(T5)的栅极,源极连接第二薄膜晶体管(T2)的漏极。
第二薄膜晶体管(T2),其栅极连接第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5),源极连接恒压低电位(VGL)。
第三薄膜晶体管(T3),其栅极连接恒压高电位(VGH),漏极连接恒压高电位(VGH),源极连接第二节点(Qb)。
第四薄膜晶体管(T4),其栅极连接第一节点(Q1),漏级连接第二节点(Qb),源极连接恒压低电位(VGL)。
第五薄膜晶体管(T5),其漏极连接第二节点(Qb),源极连接恒压低电位(VGL)。
第六薄膜晶体管(T6),其栅极连接第二节点(Qb),漏级连接第一节点(Q1),源极连接第八薄膜晶体管(T8)的源极。
第七薄膜晶体管(T7),其栅极连接第十一薄膜晶体管(T11)的漏级,漏级连接定电压源(VDD),源极连接第八薄膜晶体管(T8)的漏级。
第八薄膜晶体管(T8),其栅极连接第二节点(Qb)。
第十一薄膜晶体管(T11),其栅极输入第一时钟信号(CLK1),源极连接第一节点(Q1)。
第一电容(C1),一端连接第三电容(C3),另一端连接第n级GOA电路单元的信号输出点Vg(n)。
第三电容(C3),一端连接第十一薄膜晶体管(T11)的栅极,另一端连接第一电容(C1)。
第九薄膜晶体管(T9),其栅极连接第十二薄膜晶体管(T12)的漏级,漏级连接定电压源(VDD),源极连接第十薄膜晶体管(T10)的漏级。
第十薄膜晶体管(T10),其栅极连接第二节点(Qb),源极连接恒压低电位(VGL)。
第十二薄膜晶体管(T12),其栅极输入第二时钟信号(CLK2),源极连接第一节点(Q1)。
第二电容(C2),一端连接第四电容(C4),另一端连接第n+1级GOA电路单元的信号输出点Vg(n+1);第四电容(C4),一端连接第二电容(C2),另一端连接第十二薄膜晶体管(T12)的栅极。
对于第1级GOA电路单元,正向扫描开始时,该第n-1级GOA电路单元的信号输出点Vg(n-1)或Vg(n-2)输入高电平信号作为启动信号。对于第2级GOA电路单元,正向扫描开始时,该第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5)输入高电平信号作为启动信号。
对于倒数第1级GOA电路单元,反向扫描开始时,该第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5)输入高电平信号作为启动信号。对于倒数第2级GOA电路单元,反向扫描开始时,该第n-1级GOA电路单元的信号输出点Vg(n-1)或Vg(n-2)输入高电平信号作为启动信号。
如图4所述,所述第一时钟信号(CLK1)和所述第二时钟信号(CLK2)为占空比为1的矩形波,所述第二时钟信号(CLK2)与所述第一时钟信号(CLK 1)之间具有0.5个相位差。
从图中可以看到Vg(n+1)可以正常紧跟着Vg(n)输出,避免了无法输出的情况。
所述第n级GOA电路单元的信号输出点Vg(n)连接第n级GOA电路单元相对应的扫描线;所述第n+1级GOA电路单元的信号输出点Vg(n+2)或Vg(n+3)连接第n+1级GOA电路单元相对应的扫描线。
Q2节点为G(n+2)的GOA单元的Q点,其维持Vg(n+2)和Vg(n+3)的输出。
现结合图4,对电路的具体工作过程(正向扫描)介绍如下:
阶段1)Q1点充电:当Vg(n-1)输出为高时,第二薄膜晶体管(T1)因二极管连接而开启,Q1点被充电置高压,Q1点高电位被寄存。
阶段2)当CLK1为高压时,T11导通,Q点电压被写入T7栅极,同时T7栅极受到C3自举的作用被抬升置高电位,此时T7导通,Vg(n)输出高电平,当本行输出结束,T8开启,Vg(n)被下拉时,由于T11的栅极CLK1此时已经为低压,T11关闭,所以下拉动作不会影响Q点电位。
阶段3)当CLK2为高压时,T12导通,Q点电压被写入T9栅极,同时T9栅极受到C4自举的作用被抬升置高电位,此时T9导通,Vg(n+1)输出高电平,当本行输出结束,T10开启,Vg(n+1)被下拉时,由于T12的栅极CLK2此时已经为低压,T12关闭,所以下拉动作不会影响Q点电位。
本发明提及的薄膜晶体管皆为P型薄膜晶体管或N型薄膜晶体管。
本发明提供一GOA电路,通过将输出单元T7和T9的漏级改为直流VDD,在Q1点与T7和T9之间增加可消除对Q1点影响的T11和T12,当CLK1和CLK2为高时T11和T12开启,Vg(n)和Vg(n+1)输出高电平,同时增加自举电容C3和C4(C3连接T11,C4连接T12),当CLK为高点平时,进一步上拉T7和T9栅极点位,保证VDD无损输出。并且消除其中一行下拉时对Q点的影响,同时增加自举电容,进一步保证T7和T9的无损输出。
应当指出,对于经充分说明的本发明来说,还可具有多种变换及改型的实施方案,并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明,而不是对本发明的限制。总之,本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。
Claims (10)
1.一种GOA电路,其特征在于,包括级联的多个GOA电路,其中第n级GOA电路单元包括:第一至第十二薄膜晶体管、以及第一至第四电容;
所述第一薄膜晶体管(T1),其栅极连接第n-1级GOA电路单元的信号输出点Vg(n-1),漏极连接所述第五薄膜晶体管(T5)的栅极,源极连接所述第二薄膜晶体管(T2)的漏极;
所述第二薄膜晶体管(T2),其栅极连接第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5),源极连接恒压低电位(VGL);
所述第三薄膜晶体管(T3),其栅极连接恒压高电位(VGH),漏极连接恒压高电位(VGH),源极连接第二节点(Qb);
所述第四薄膜晶体管(T4),其栅极连接第一节点(Q1),漏级连接所述第二节点(Qb),源极连接所述恒压低电位(VGL);
所述第五薄膜晶体管(T5),其漏极连接所述第二节点(Qb),源极连接所述恒压低电位(VGL);
所述第六薄膜晶体管(T6),其栅极连接所述第二节点(Qb),漏级连接所述第一节点(Q1),源极连接所述第八薄膜晶体管(T8)的源极;
所述第七薄膜晶体管(T7),其栅极连接所述第十一薄膜晶体管(T11)的漏级,漏级连接定电压源(VDD),源极连接所述第八薄膜晶体管(T8)的漏级;
所述第八薄膜晶体管(T8),其栅极连接所述第二节点(Qb);
所述第十一薄膜晶体管(T11),其栅极输入第一时钟信号(CLK1),源极连接所述第一节点(Q1);
所述第一电容(C1),一端连接所述第三电容(C3),另一端连接第n级GOA电路单元的信号输出点Vg(n);
所述第三电容(C3),一端连接第十一薄膜晶体管(T11)的栅极,另一端连接第一电容(C1);
所述第九薄膜晶体管(T9),其栅极连接所述第十二薄膜晶体管(T12)的漏级,漏级连接所述定电压源(VDD),源极连接所述第十薄膜晶体管(T10)的漏级;
所述第十薄膜晶体管(T10),其栅极连接所述第二节点(Qb),源极连接所述恒压低电位(VGL);
所述第十二薄膜晶体管(T12),其栅极输入第二时钟信号(CLK2),源极连接所述第一节点(Q1);
所述第二电容(C2),一端连接所述第四电容(C4),另一端连接第n+1级GOA电路单元的信号输出点Vg(n+1);
所述第四电容(C4),一端连接所述第二电容(C2),另一端连接所述第十二薄膜晶体管(T12)的栅极。
2.如权利要求1所述的GOA电路,其特征在于,所述第一时钟信号(CLK1)和所述第二时钟信号(CLK2)占空比为0.5的矩形波,所述第二时钟信号(CLK2)与所述第一时钟信号(CLK1)之间具有0.5个相位差。
3.如权利要求1所述的GOA电路,其特征在于,对于第1级GOA电路单元,正向扫描开始时,所述第n-1级GOA电路单元的信号输出点Vg(n-1)或Vg(n-2)输入高电平信号作为启动信号。
4.如权利要求1所述的GOA电路,其特征在于,对于第2级GOA电路单元,正向扫描开始时,所述第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5)输入高电平信号作为启动信号。
5.如权利要求1所述的GOA电路,其特征在于,对于倒数第1级GOA电路单元,反向扫描开始时,所述第n+2级GOA电路单元的信号输出点Vg(n+4)或Vg(n+5)输入高电平信号作为启动信号。
6.如权利要求1所述的GOA电路,其特征在于,对于倒数第2级GOA电路单元,反向扫描开始时,所述第n-1级GOA电路单元的信号输出点Vg(n-1)或Vg(n-2)输入高电平信号作为启动信号。
7.如权利要求1所述的GOA电路,其特征在于,所述GOA电路为LTPS面板的GOA电路。
8.如权利要求1所述的GOA电路,其特征在于,所述GOA电路为OLED面板的GOA电路。
9.如权利要求1所述的GOA电路,其特征在于,所述第一至第十二薄膜晶体管皆为P型薄膜晶体管或N型薄膜晶体管。
10.如权利要求1所述的GOA电路,其特征在于,所述第n级GOA电路单元的信号输出点Vg(n)连接所述第n级GOA电路单元相对应的扫描线;所述第n+1级GOA电路单元的信号输出点Vg(n+2)或Vg(n+3)连接所述第n+1级GOA电路单元相对应的扫描线。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911238064.4A CN111028798B (zh) | 2019-12-05 | 2019-12-05 | Goa电路 |
US16/627,802 US11159196B1 (en) | 2019-12-05 | 2019-12-16 | Gate driver on array circuit |
PCT/CN2019/125551 WO2021109219A1 (zh) | 2019-12-05 | 2019-12-16 | Goa 电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911238064.4A CN111028798B (zh) | 2019-12-05 | 2019-12-05 | Goa电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111028798A CN111028798A (zh) | 2020-04-17 |
CN111028798B true CN111028798B (zh) | 2021-03-23 |
Family
ID=70207350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911238064.4A Active CN111028798B (zh) | 2019-12-05 | 2019-12-05 | Goa电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11159196B1 (zh) |
CN (1) | CN111028798B (zh) |
WO (1) | WO2021109219A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111754923B (zh) * | 2020-07-10 | 2021-09-24 | 武汉华星光电技术有限公司 | Goa电路以及显示面板 |
CN113870787A (zh) * | 2021-09-29 | 2021-12-31 | 华映科技(集团)股份有限公司 | 一种解决Vth为负值时无法动作的GIP电路及其驱动方法 |
CN114530113A (zh) * | 2022-02-23 | 2022-05-24 | 武汉华星光电技术有限公司 | Goa电路及显示面板 |
CN114898692A (zh) * | 2022-04-28 | 2022-08-12 | 广州华星光电半导体显示技术有限公司 | 显示面板 |
CN115602094A (zh) * | 2022-10-24 | 2023-01-13 | 重庆邮电大学(Cn) | 一种goa电路、goa单元及驱动方法、阵列基板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
KR101415562B1 (ko) * | 2007-08-06 | 2014-07-07 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 가지는 표시장치 |
KR102046483B1 (ko) * | 2013-08-07 | 2019-11-21 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
CN103985363B (zh) * | 2013-12-05 | 2017-03-15 | 上海中航光电子有限公司 | 栅极驱动电路、tft阵列基板、显示面板及显示装置 |
CN104299583B (zh) * | 2014-09-26 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、驱动电路和显示装置 |
US9905312B2 (en) | 2014-12-03 | 2018-02-27 | Nlt Technologies, Ltd. | Shift register circuit, gate driver and display apparatus |
JP6601667B2 (ja) * | 2014-12-03 | 2019-11-06 | Tianma Japan株式会社 | シフトレジスタ回路及びゲートドライバ並びに表示装置 |
CN104505049B (zh) * | 2014-12-31 | 2017-04-19 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
KR102218479B1 (ko) * | 2015-01-26 | 2021-02-23 | 삼성디스플레이 주식회사 | 센싱 구동 회로 및 이를 포함하는 표시 장치 |
CN105575349B (zh) * | 2015-12-23 | 2018-03-06 | 武汉华星光电技术有限公司 | Goa电路及液晶显示装置 |
CN105489180B (zh) * | 2016-01-04 | 2018-06-01 | 武汉华星光电技术有限公司 | Goa电路 |
US10204581B2 (en) | 2016-07-01 | 2019-02-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Scan driving circuit and flat panel display |
KR102586365B1 (ko) * | 2016-11-30 | 2023-10-06 | 엘지디스플레이 주식회사 | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 |
CN106486049B (zh) * | 2017-01-04 | 2017-10-31 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、goa电路和显示装置 |
WO2018205090A1 (en) * | 2017-05-08 | 2018-11-15 | Boe Technology Group Co., Ltd. | Gate driving circuit, display apparatus, and method of driving gate driving circuit |
US10027325B1 (en) * | 2017-06-28 | 2018-07-17 | Texas Instruments Incorporated | Circuit having a parallel voltage threshold architecture to support a wide voltage supply range |
CN108538256B (zh) * | 2018-04-23 | 2021-06-01 | 上海天马有机发光显示技术有限公司 | 移位寄存单元及其驱动方法、扫描驱动电路和显示装置 |
-
2019
- 2019-12-05 CN CN201911238064.4A patent/CN111028798B/zh active Active
- 2019-12-16 US US16/627,802 patent/US11159196B1/en active Active
- 2019-12-16 WO PCT/CN2019/125551 patent/WO2021109219A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN111028798A (zh) | 2020-04-17 |
US20210336649A1 (en) | 2021-10-28 |
US11159196B1 (en) | 2021-10-26 |
WO2021109219A1 (zh) | 2021-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11749158B2 (en) | Shift register unit, gate driving circuit, display device, and driving method | |
CN111028798B (zh) | Goa电路 | |
US11081058B2 (en) | Shift register unit, gate drive circuit, display device and driving method | |
US10803823B2 (en) | Shift register unit, gate driving circuit, and driving method | |
CN109147635B (zh) | 一种移位寄存器、其驱动方法及显示装置 | |
CN109935209B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
CN107424554B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
US11455956B2 (en) | Shift register, gate driving circuit, display apparatus and driving method | |
US20160125955A1 (en) | Shift Register, Driving Method Thereof and Gate Driving Circuit | |
CN107123391B (zh) | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 | |
CN106910453A (zh) | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 | |
CN105206243A (zh) | 一种移位寄存器、栅极集成驱动电路及显示装置 | |
CN105469738A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
US12087198B2 (en) | Shift register, gate driving circuit, display apparatus and driving method | |
CN105096889A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN116312411A (zh) | 栅极驱动电路及其驱动方法和显示装置 | |
CN107134249B (zh) | 移位寄存单元及其驱动方法、栅极驱动电路、显示装置 | |
CN110782940B (zh) | 移位寄存单元、栅极驱动电路、阵列基板及显示装置 | |
CN110148382B (zh) | 一种goa电路、显示面板及显示装置 | |
CN112639947B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路和显示装置 | |
TW201312572A (zh) | 移位暫存器電路 | |
CN110111720A (zh) | 移位寄存器、栅极驱动电路、显示面板及显示装置 | |
CN108877659B (zh) | 栅极驱动电路、显示装置及其驱动方法 | |
CN108154860B (zh) | 一种栅极驱动电路及显示装置 | |
CN113421518B (zh) | 移位寄存器单元、驱动方法、驱动电路和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |