CN105632410A - 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路、显示面板以及驱动方法，该移位寄存器包括：输入控制单元，所述输入控制单元用于控制输入第一输入信号以及第二输入信号；寄存单元，所述寄存单元用于根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号；第一移位输出单元，所述第一移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出发光控制信号；第二移位输出单元，所述第二移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出扫描信号。所述移位寄存器结构简单，采用数量较少的薄膜晶体管即可同时输出发光控制信号以及扫描信号，节点电压稳定，信号线数量少，制作成本低，便于窄边框设计。

Description

一种移位寄存器、栅极驱动电路、显示面板以及驱动方法

技术领域

本发明涉及显示装置技术领域，更更具体的说，涉及一种移位寄存器、栅极驱动电路、显示面板以及驱动方法。

背景技术

随着科学技术的不断发展，越来越多的显示装置被广泛的应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当前人们不可或缺的重要工具。

OLED显示面板是显示装置广泛使用的一种显示面板。OLED显示面板进行显示驱动时，需要通过发光控制信号以及扫描信号进行扫描驱动。OLED显示面板是通过栅极驱动电路进行扫描驱动的，栅极驱动电路包括多个级联的移位寄存器，对OLED显示面板的像素单元进行依次扫描。

现有的移位寄存器只能单独输出发光控制信号或是扫描信号，这样导致对于同一像素行，需要采用两个移位寄存器进行驱动扫描，一个移位寄存器用于对该像素行输出发光控制信号，另一个移位寄存器用于对该像素行输出扫描信号。这样，导致栅极驱动电路的电路结构复杂，不便于OLED显示面板的窄边框设计。

发明内容

为了解决上述问题，本发明了一种移位寄存器、栅极驱动电路、显示面板以及驱动方法，所述移位寄存器能够同时输出发光控制信号以及扫描信号，简化了栅极驱动电路，便于显示面板的窄边框设计。

为了实现上述目的，本发明提供如下技术方案：

一种移位寄存器，该移位寄存器包括：

输入控制单元，所述输入控制单元用于控制输入第一输入信号以及第二输入信号；

寄存单元，所述寄存单元用于根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号；

第一移位输出单元，所述第一移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出发光控制信号；

第二移位输出单元，所述第二移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出扫描信号。

本发明还提供了一种栅极驱动电路，该栅极驱动电路包括：多级联的移位寄存器；所述移位寄存器为上述移位寄存器。

本发明还提供了一种显示面板，该显示面板包括上述栅极驱动电路。

本发明还提供了一种驱动方法，用于上述移位寄存器，其特征在于，该驱动方法包括：

输入控制单元输入第一输入信号以及第二输入信号；

寄存单元根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号；

第一移位输出单元根据所述第一输出信号以及所述第二输出信号输出发光控制信号，第二移位输出单元根据所述第一输出信号以及所述第二输出信号输出扫描信号。

通过上述描述可知，本发明技术方案提供的移位寄存器可以同时输出发光控制信号以及扫描信号。电路结构简单，节点少。采用所述移位寄存器的栅极电路，减少了移位寄存器的个数，可以简化栅极驱动电路的结构，便于显示面板的窄边框设计。具有所述栅极驱动电路的显示面板，栅极驱动电路中移位寄存器的个数较少，栅极驱动电路结构简单，便于窄边框设计。本发明提供的驱动方法用于上述移位寄存器，驱动方法简单。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的另一种移位寄存器的结构示意图；

图3为本发明实施例提供的又一种移位寄存器的结构示意图；

图4-图9为本发明实施例提供的一种移位寄存器的工作时序图；

图10为本发明实施例提供的一种栅极驱动电路的结构示意图；

图11为本发明实施例提供的一种驱动方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术中所述，现有的移位寄存器只能单独输出发光控制信号或是扫描信号，这样导致对于同一像素行，需要采用两个移位寄存器进行驱动扫描，一个移位寄存器用于对该像素行输出发光控制信号，另一个移位寄存器用于对该像素行输出扫描信号。这样，导致栅极驱动电路的电路结构复杂，不便于OLED显示面板的窄边框设计。

为了解决上述问题，本发明实施例提供了一种移位寄存器，该移位寄存器包括：

输入控制单元，所述输入控制单元用于控制输入第一输入信号以及第二输入信号；

寄存单元，所述寄存单元用于根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号；

第一移位输出单元，所述第一移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出发光控制信号；

第二移位输出单元，所述第二移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出扫描信号。

本发明技术方案提供的移位寄存器可以同时输出发光控制信号以及扫描信号。电路结构简单，节点少。采用所述移位寄存器的栅极电路，减少了移位寄存器的个数，可以简化栅极驱动电路的结构，便于显示面板的窄边框设计。

为了使本发明实施例提供的技术方案更加清楚，下面结合附图对上述方案进行详细描述。

参考图1，图1为本发明实施例提供的一种移位寄存器的结构示意图，该移位寄存器包括：

输入控制单元11，所述输入控制单元11用于控制输入第一输入信号EIN以及第二输入信号SIN；

寄存单元12，所述寄存单元12用于根据所述第一输入信号EIN以及所述第二输入信号SIN输出第一输出信号X1以及第二输出信号X2；

第一移位输出单元13，所述第一移位输出单元13用于根据所述第一输出信号X1以及所述第二输出信号X2输出发光控制信号EMIT；

第二移位输出单元14，所述第二移位输出单元14用于根据所述第一输出信号X1以及所述第二输出信号X2输出扫描信号SCAN。

由图1所示移位寄存器可知，该移位寄存器通过输入控制单元11控制输入第一输入信号EIN以及第二输入信号SIN，通过寄存单元12对第一输入信号EIN以及第二输入信号SIN寄存到对应的节点进行输出，使得第一移位输出单元13可以根据所述第一输出信号X1以及所述第二输出信号X2输出发光控制信号EMIT，第二移位输出单元14可以根据所述第一输出信号X1以及所述第二输出信号X2输出扫描信号SCAN。

可见，所述移位寄存器能够同时输出发光控制信号EMIT以及扫描信号SCAN。而现有结构的移位寄存器只能单独输出发光控制信号或是扫描信号，相对于现有结构的移位寄存器，本发明实施例提供的移位寄存器能够降低栅极驱动电路中移位寄存器的数目，简化栅极驱动电路的结构，便于显示面板的窄边框设计。

图1所示移位寄存器中，输入控制单元11、寄存单元12、第一移位输出单元13以及第二移位输出单元14的电路实现结构可以如图2所示，图2为本发明实施例提供的另一种移位寄存器的结构示意图。

图2所示实施方式中，所述输入控制单元11包括：第一薄膜晶体管T1以及第二薄膜晶体管T2。所述第一薄膜晶体管T1的栅极输入第一时钟信号CK，其第一极输入第一输入信号EIN，其第二极与第一节点N1电连接；所述第一节点N1用于输出所述第一输出信号。所述第二薄膜晶体管T2的栅极输入所述第一时钟信号CK，其第一极输入第二输入信号SIN，其第二极与第二节点N2电连接；所述第二节点N2用于输出所述第二输出信号。

图2所示实施方式中，所述寄存单元12包括：第三薄膜晶体管T3，第四薄膜晶体管T4以及第五薄膜晶体管T5。所述第三薄膜晶体管T3的栅极与第三节点N3电连接，其第一极通过第一存储电容C1与所述第一节点N1电连接，其第二电极输入第二时钟信号XCK；所述第三节点N3用于输出所述发光控制信号EMIT。所述第四薄膜晶体管T4的栅极与所述第一节点N1电连接，其第一电极输入第一控制电压VGH，其第二极与所述第二节点N2电连接。所述第五薄膜晶体管T5的栅极与第四节点N4电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第一节点N1电连接；所述第四节点N4用于输出所述扫描信号SCAN。

图2所示实施方式中，所述第一移位输出单元13包括：第六薄膜晶体管T6以及第七薄膜晶体管T7。所述第六薄膜晶体管T6的栅极与所述第二节点N2电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第三节点N3电连接。所述第七薄膜晶体管T7的栅极与所述第一节点N1电连接，其第一极与所述第三节点N3电连接，其第二级输入第二控制电压VGL。

图2所示实施方式中，所述第二移位输出单元包括：第二存储电容C2、第八薄膜晶体管T8以及第九薄膜晶体管T9。所述第八薄膜晶体管T8的栅极与所述第一节点N1电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第四节点N4电连接。所述第九薄膜晶体管Y9的栅极与所述第二节点N2电连接，其第一极与所述第四节点N4电连接，其第二极输入所述第二时钟信号XCK，其第一极以及栅极通过所述第二存储电容C2电连接。

可选的，图2所示实施方式中，所述寄存单元12还包括：第十一薄膜晶体管T11；其中，所述第五薄膜晶体管T5的第二极通过所述第十一薄膜晶体管T11与所述第一节点N1电连接；所述第五薄膜晶体管T5的第二极与所述第十一薄膜晶体管T11的第一电连接；所述第十一薄膜晶体管T11的栅极输入所述第二时钟信号XCK，其第二极与所述第一节点N1电连接。

可以复用第二时钟信号XCK控制所述第十二薄膜晶体管T12的导通状态，无需单独增加控制信号线。通过设置所述第十一薄膜晶体管T11，可以防止N2节点的电压发生漂移问题，保证电压的恒定，进而保证第一移位输出单元13以及第二移位输出单元14输出信号的稳定。

可选的，图2所示实施方式中，所述寄存单元12还包括：第十二薄膜晶体管T12；其中，所述第二薄膜晶体管T2的第二极通过所述第十二薄膜晶体管T12与所述第二节点N2电连接；所述第二薄膜晶体管T2的第二极与所述第十二薄膜晶体管T12的第一极电连接；所述第十二薄膜晶体管T12的栅极输入所述第二控制电压VGL，其第二极与所述第二节点N2电连接。

可以复用第二控制电压VGL控制所述第十二薄膜晶体管T12的导通状态，无需单独增加控制信号线。通过设置所述第十二薄膜晶体管T12，可以防止N1节点的电压发生漂移问题，保证电压的恒定，进而保证第一移位输出单元13以及第二移位输出单元14输出信号的稳定。

图2所示移位寄存器中，通过九个薄膜晶体管或是十一个薄膜晶体管即可实现输出发光控制信号EMIT以及扫描信号SCAN，电路结构简单，制作成本低。

图1所示移位寄存器中，输入控制单元11、寄存单元12、第一移位输出单元13以及第二移位输出单元14的电路实现结构可以如图3所示，图3为本发明实施例提供的又一种移位寄存器的结构示意图。

图3所示实施方式中，所述输入控制单元11包括：第一薄膜晶体管T1以及第二薄膜晶体管T2。所述第一薄膜晶体管T1的栅极输入第一时钟信号CK，其第一极输入第一输入信号EIN，其第二极与第一节点N1电连接；所述第一节点N1用于输出所述第一输出信号。所述第二薄膜晶体管T2的栅极输入所述第一时钟信号CK，其第一极输入第二输入信号SIN，其第二极与第二节点N2电连接；所述第二节点N2用于输出所述第二输出信号。

图3所示实施方式中，所述寄存单元12包括：第三薄膜晶体管T3，第四薄膜晶体管T4以及第五薄膜晶体管T5。所述第三薄膜晶体管T3的栅极与第三节点N3电连接，其第一极通过第一存储电容C1与所述第一节点N1电连接，其第二电极输入第二时钟信号XCK；所述第三节点N3用于输出所述发光控制信号EMIT。所述第四薄膜晶体管T4的栅极与所述第一节点N1电连接，其第一电极输入第一控制电压VGH，其第二极与所述第二节点N2电连接。所述第五薄膜晶体管T5的栅极与第四节点N4电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第一节点N1电连接；所述第四节点N4用于输出所述扫描信号SCAN。

图3所示实施方式中，所述第一移位输出单元13包括：第六薄膜晶体管T6以及第七薄膜晶体管T7。所述第六薄膜晶体管T6的栅极与所述第二节点N2电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第三节点N3电连接。所述第七薄膜晶体管T7的栅极与所述第一节点N1电连接，其第一极与所述第三节点N3电连接，其第二级输入第二控制电压VGL。

图3所示实施方式中，所述第二移位输出单元包括：第二存储电容C2、第八薄膜晶体管T8以及第九薄膜晶体管T9。所述第八薄膜晶体管T8的栅极与所述第一节点N1电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第四节点N4电连接。所述第九薄膜晶体管Y9的栅极与所述第二节点N2电连接，其第一极与所述第四节点N4电连接，其第二极输入所述第二时钟信号XCK，其第一极以及栅极通过所述第二存储电容C2电连接。

图3所示实施方式中，所述移位寄存器还包括：保护电阻R。其中，所述第六薄膜晶体管T6的第二极通过所述保护电阻R与所述第三节点N3电连接；所述第七薄膜晶体管T7的第一极通过所述保护电阻R与所述第三节点N3电连接；所述第三薄膜晶体管T3的栅极通过所述保护电阻R与所述第三节点电N3连接。所述保护电阻R用于保护所述第三节点N3的输出电压在设定阈值，避免输出电压过大导致薄膜晶体管烧毁。

图3所示实施方式中，所述移位寄存器还包括：滤波电容C3；其中，所述第三节点N3通过所述滤波电容C3接地。通过所述滤波电容，能够对所述第三节点N3的输出电压进行滤波处理，滤除干扰信号，保证发光控制信号EMIT的准确性。

图3所示实施方式中，所述第四薄膜晶体管T4的第一极通过第十薄膜晶体管T10输入所述第一控制电压VGH。其中，所述第十薄膜晶体管T10的栅极与所述第一节点N1电连接，其第一极输入所述第一控制电压VGH，其第二极与所述第四薄膜晶体管T4的第一极电连接。

图3所示移位寄存器中，通过九个薄膜晶体管或是十个薄膜晶体管即可实现输出发光控制信号EMIT以及扫描信号SCAN，电路结构简单，制作成本低。

综上所述，本发明实施例提供的移位寄存器中，只需两个输入信号(第一输入信号EIN以及第二输入信号SIN)、两个时钟信号(第一时钟信号CK以及第二时钟信号XCK)、两个控制电压(第一控制电压VGH以及第二控制电压VGL)即可实现输出发光控制信号EMIT以及扫描信号SCAN。可见，本发明实施例所述移位寄存器中只需要六条数据线，即可实现输出发光控制信号EMIT以及扫描信号SCAN，数据线条数少，电路结构简单，便于窄边框设计。本发明实施例中，所有薄膜晶体管均为PMOS。PMOS在预设的低电平导通，在预设的高电平截止。本发明实施例中，所述截止指薄膜晶体管处于关断状态。可选的，可以设置所述第一控制电压VGH为所述高电平，设置所述第二控制电压为所述低电平。本发明实施例中，不限定所述高电平以及所述低电平的电压值。所述高电平以及所述低电平为显示驱动领域常设的高电平以及低电平。

下面结合图3所示移位寄存器的电路图以及其工作时序图，对本申请实施例所述移位寄存器的工作原理进行说明。

参考图4-图9，图4-图9为本发明实施例提供的一种移位寄存器的工作时序图。

在t1时间段：第一时钟信号CK为低，第二薄膜晶体管T2以及第一薄膜晶体管T1导通，第二输入信号SIN的高电平传输到第二节点N2，第二节点N2持续置高电平，第四薄膜晶体管T4以及第十薄膜晶体管T10导通，第一控制电压VGH输入到第二节点N2，又有一路将第二节点N2置高电平，第六薄膜晶体管T6以及第九薄膜晶体管T9的栅极一直维持高电平，处于截止状态。第一节点N1维持上一时刻的低电平，且由于第一薄膜晶体管T1导通，又将第一输入信号EIN的低电平传到第一节点N1，第七薄膜晶体管T7继续导通，第二控制电压VGL通过第七薄膜晶体管输入到N3节点，发光控制信号EMIT持续输出低电平。同时第八薄膜晶体管T8继续导通，扫描信号SCAN继续输出高电平。由于第二节点N2同时由两路控制，第二节点N2的电压稳定，可以保证发光控制信号EMIT以及扫描信号SCAN的稳定。

在t2时间段：此时第一输入信号EIN、第一时钟信号CK变成高电平，第二薄膜晶体管T2以及第一薄膜晶体管T1截止，由于扫描信号SCAN为高电平，扫描信号SCAN反作用于第五薄膜晶体管T5，第五薄膜晶体管T5持续截止，这时第一节点N1为浮动(floating)状态，而第二时钟信号XCK由高变低，将通过导通的第三薄膜晶体管T3以及第一存储电容C1将第一节点N1的低电平拉的更低，所以发光控制信号EMIT会持续输出低电平，扫描信号SCAN会持续输出高电平，此时第二节点N2继续维持上一时刻的高电平。

在t3时间段：第一时钟信号CK变为低电平、第二输入信号SIN变为低电平、第二薄膜晶体管T2以及第一薄膜晶体管T1导通，第二节点N2由高电平变为低电平，第六薄膜晶体管T6导通，第一控制电压VGH通过第六薄膜晶体管T6输入到第三节点N3，发光控制信号EMIT输出为高电平，同时第九薄膜晶体管T9导通，由于第一薄膜晶体管T1导通，第一节点N1由低电平变为高电平，第八薄膜晶体管T8截止，此时第二时钟信号XCK通过第九薄膜晶体管T9输入到第四节点N4，扫描信号SCAN输出第二时钟信号XCK的高电平，第五薄膜晶体管T5继续截止。

在t4时间段：CK变高，第一输入信号EIN变为低电平、第二输入信号SIN变为高电平，第二薄膜晶体管T2以及第一薄膜晶体管T1截止。由于第二存储电容C2的作用，第二节点N2维持上一时刻的低电平，第九薄膜晶体管T9继续导通，此时第二时钟信号XCK为低电平，扫描信号SCAN输出变为低电平，同时反作用第五薄膜晶体管T5，使第五薄膜晶体管T5导通，第一控制电压VGH通过第五薄膜晶体管T5输入到第一节点N1，将第一节点N1的电平继续置为高电平，第八薄膜晶体管T8继续截止。同时第六薄膜晶体管T6仍然导通，发光控制信号EMIT继续输出高电平。

在t5时间段：第一时钟信号CK变为低电平，第二薄膜晶体管T2以及第一薄膜晶体管T1导通，第二输入信号SIN的高电平传输到第二节点N2，此时第二节点N2由低电平变为高电平，第一输入信号EIN的高电平传输到第一节点N1，第一节点N1由高电平变为低电平。第四薄膜晶体管T4以及第十薄膜晶体管T10导通，第一控制电压VGH的高电平继续写入第二节点N2，将第六薄膜晶体管T6以及第九薄膜晶体管T9截止。第七薄膜晶体管T7导通，将第二控制电压VGL传到第三节点N3，发光控制信号EMIT输出VGL的低电平，同时低电平的发光控制信号EMIT反作用于第三薄膜晶体管T3，使得第三薄膜晶体管T3导通。第一节点N1的低电平使得第八薄膜晶体管T8导通，第一控制电压VGH通过第八薄膜晶体管T8输入到第四节点N4，扫描信号SCAN输出高电平，第五薄膜晶体管T5截止。

在t6时间段：第一时钟信号CK变为高电平，第二薄膜晶体管T2以及第一薄膜晶体管T1截止。第三薄膜晶体管T3维持前一时刻的导通状态，由于第一存储电容C1的作用，第一节点N1继续维持前一时刻的低电平，当第二时钟信号XCK由高电平变为低电平时，第一节点N1的电位变的更低，第七薄膜晶体管T7持续导通，第二控制电压VGL通过第七薄膜晶体管输入到第四节点N4，发光控制信号EMIT持续输出低电平。第八薄膜晶体管T8持续导通，第一控制电压VGH通过第八薄膜晶体管T8输入到第三节点N3，扫描控制信号SCAN持续输出高电平，扫描控制信号SCAN反作用于第五薄膜晶体管T5，第五薄膜晶体管T5继续截止，所以第一节点N1稳定在低电平。第四薄膜晶体管T4以及第十薄膜晶体管T10继续维持在导通状态，由于第二存储电容C2、第四薄膜晶体管T4以及第十薄膜晶体管T10共同作用，使得第二节点N2继续保持高电平，第六薄膜晶体管T6以及第九薄膜晶体管T9维持截止状态。

通过上述描述可知，在本发明实施例所述移位寄存器的扫描时序中，每个阶段中，第一节点N1以及第二节点N2的电位都不受其他节点电位的影响，且第一节点N1以及第二节点N2都是多路写入电平，工艺窗口大，输出波形稳定。

需要说明的是，图2所示移位寄存器的工作时序图与图3所示相同，上面仅以图3为例进行说明，图2所示移位寄存器的工作时序与图3的工作时序相同，本发明实施例中不再赘述。

通过上述描述可知，本发明实施例提供的移位寄存器结构简单，采用数量较少的薄膜晶体管即可同时输出发光控制信号以及扫描信号，而且节点电压稳定，工艺窗口大，信号线数量少，制作成本低，便于窄边框设计。

基于上述移位寄存器实施例，本发明另一实施例还提供了一种栅极驱动电路，所述栅极驱动电路如图10所示，图10为本发明实施例提供的一种栅极驱动电路的结构示意图，该栅极驱动电路包括：多级联的移位寄存器101；所述移位寄存器10为上述实施例所述的移位寄存器。

图10中所示栅极驱动电路具有N个移位寄存器101，N个移位寄存器101由上至下依次为第一级移位寄存器、第二级移位寄存器、第三级移位寄存器、…、第N-1级移位寄存器以及第N级移位寄存器。上一级移位寄存器的发光控制信号作为下一级移位寄存器的第一输入信号，上一级的移位寄存器的扫描信号作为下一级移位寄存器的第二输入信号。

第一级移位寄存器具有用于输出发光控制信号的输出端EOUT1以及用输出扫描信号的输出端SOUT1。第一级移位寄存器输入第一输入信号EIN以及第二输入信号SIN。

第二级移位寄存器具有用于输出发光控制信号的输出端EOUT2以及用输出扫描信号的输出端SOUT2。第一级移位寄存器的输出端EOUT1与第二级移位寄存器连接，用于为第二级移位寄存器提供第一输入信号。第一级移位寄存器的输出端SOUT1与第二级移位寄存器连接，用于为第二级移位寄存器提供第二输入信号第三级移位寄存器具有用于输出发光控制信号的输出端EOUT3以及用输出扫描信号的输出端SOUT3。第二级移位寄存器的输出端EOUT2与第三级移位寄存器连接，用于为第三级移位寄存器提供第一输入信号。第二级移位寄存器的输出端SOUT2与第三级移位寄存器连接，用于为第三级移位寄存器提供第二输入信号。

以此类推，第N-1级移位寄存器具有用于输出发光控制信号的输出端EOUTN-1以及用输出扫描信号的输出端SOUTN-1。第N-2级移位寄存器的输出端EOUTN-2与第N-1级移位寄存器连接，用于为第N-1级移位寄存器提供第一输入信号。第N-2级移位寄存器的输出端SOUTN-2与第N-1级移位寄存器连接，用于为第N-1级移位寄存器提供第二输入信号。

第N级移位寄存器具有用于输出发光控制信号的输出端EOUTN以及用输出扫描信号的输出端SOUTN。第N-1级移位寄存器的输出端EOUTN-1与第N级移位寄存器连接，用于为第N级移位寄存器提供第一输入信号。第N-1级移位寄存器的输出端SOUTN-1与第N级移位寄存器连接，用于为第N级移位寄存器提供第二输入信号。

需要说明的是，图10所示栅极驱动电路中未示出第一控制电压以及第二控制电压的信号线，由于第一控制电压以及第二控制电压的信号线为用于提供设定直流电压的信号线，各级移位寄存器均与第一控制电压以及第二控制电压的信号线连接即可。

在本发明实施例所述栅极驱动电路中，采用上述实施例所述的移位寄存器，各级移位寄存器结构简单，采用数量较少的薄膜晶体管即可同时输出发光控制信号以及扫描信号，而且节点电压稳定，工艺窗口大，信号线数量少，因此所述栅极驱动电路的结构简单，薄膜晶体管数目少，信号线数量少，输出信号稳定，便于窄边框设计。

本发明另一实施例还提供了一种显示面板，所述显示面板包括上述实施例所述的栅极驱动电路。可选的，所述显示面板可以为OLED显示面板。所述显示面板采用上述栅极驱动电路，因此，所述显示面板便于窄边框设计，制作成本低，输出信号稳定。

基于上述实施例，本发明另一实施例还提供了一种驱动方法，用于上述实施例所述的移位寄存器，该驱动方法如图11所示，图11为本发明实施例提供的一种驱动方法的流程示意图，该驱动方法包括：

步骤S11：输入控制单元输入第一输入信号以及第二输入信号。

所述输入控制单元在第一时钟信号控制下，输入所述第一输入信号以及所述第二输入信号。

步骤S12：寄存单元根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号。

所述寄存单元根据所述第一输入信号以及所述第二输入信号，响应第一控制电压以及第二时钟信号，在第一节点输出所述第一输出信号，在第二节点输出所述第二输出信。

步骤S13：第一移位输出单元根据所述第一输出信号以及所述第二输出信号输出发光控制信号，第二移位输出单元根据所述第一输出信号以及所述第二输出信号输出扫描信号。

所述第一移位输出单元根据所述第一输出信号以及所述第二输出信号，响应所述第一控制电压信号以及第二控制电压信号，输出所述发光控制信号。所述第二移位输出单元根据所述第一输出信号以及所述第二输出信号，响应所述第一控制电压信号以及所述第二控制电压信号，输出所述扫描信号。

需要说明的是，所述驱动方法的基于上述移位寄存器实施例，该驱动方法的具体驱动时序如上述实施例所述，在此不再赘述。

该驱动方法通过两个控制电压信号，两个时钟信号以及两个输入信号即可驱动上述移位寄存器同时输出发光控制信号以及扫描信号，驱动方法简单，工作效率高。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种移位寄存器，其特征在于，包括：

输入控制单元，所述输入控制单元用于控制输入第一输入信号以及第二输入信号；

寄存单元，所述寄存单元用于根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号；

第一移位输出单元，所述第一移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出发光控制信号；

第二移位输出单元，所述第二移位输出单元用于根据所述第一输出信号以及所述第二输出信号输出扫描信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述输入控制单元包括：第一薄膜晶体管以及第二薄膜晶体管；

所述第一薄膜晶体管的栅极输入第一时钟信号，其第一极输入第一输入信号，其第二极与第一节点电连接；所述第一节点用于输出所述第一输出信号；

所述第二薄膜晶体管的栅极输入所述第一时钟信号，其第一极输入第二输入信号，其第二极与第二节点电连接；所述第二节点用于输出所述第二输出信号。

3.根据权利要求2所述的移位寄存器，其特征在于，所述寄存单元包括：

第三薄膜晶体管，所述第三薄膜晶体管的栅极与第三节点电连接，其第一极通过第一存储电容与所述第一节点电连接，其第二电极输入第二时钟信号；所述第三节点用于输出所述发光控制信号；

第四薄膜晶体管，所述第四薄膜晶体管的栅极与所述第一节点电连接，其第一电极输入第一控制电压，其第二极与所述第二节点电连接；

第五薄膜晶体管，所述第五薄膜晶体管的栅极与第四节点电连接，其第一极输入所述第一控制电压，其第二极与所述第一节点电连接；所述第四节点用于输出所述扫描信号。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一移位输出单元包括：第六薄膜晶体管以及第七薄膜晶体管；

所述第六薄膜晶体管的栅极与所述第二节点电连接，其第一极输入所述第一控制电压，其第二极与所述第三节点电连接；

所述第七薄膜晶体管的栅极与所述第一节点电连接，其第一极与所述第三节点电连接，其第二级输入第二控制电压。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第二移位输出单元包括：第二存储电容、第八薄膜晶体管以及第九薄膜晶体管；

所述第八薄膜晶体管的栅极与所述第一节点电连接，其第一极输入所述第一控制电压，其第二极与所述第四节点电连接；

所述第九薄膜晶体管的栅极与所述第二节点电连接，其第一极与所述第四节点电连接，其第二极输入所述第二时钟信号，其第一极以及栅极通过所述第二存储电容电连接。

6.根据权利要求4所述的移位寄存器，其特征在于，还包括：保护电阻；

其中，所述第六薄膜晶体管的第二极通过所述保护电阻与所述第三节点电连接；所述第七薄膜晶体管的第一极通过所述保护电阻与所述第三节点电连接；所述第三薄膜晶体管的栅极通过所述保护电阻与所述第三节点电连接。

7.根据权利要求4所述的移位寄存器，其特征在于，还包括：滤波电容；

其中，所述第三节点通过所述滤波电容接地。

8.根据权利要求4所述的移位寄存器，其特征在于，所述第四薄膜晶体管的第一极通过第十薄膜晶体管输入所述第一控制电压；

其中，所述第十薄膜晶体管的栅极与所述第一节点电连接，其第一极输入所述第一控制电压，其第二极与所述第四薄膜晶体管的第一极电连接。

9.根据权利要求4所述的移位寄存器，其特征在于，所述寄存单元还包括：第十一薄膜晶体管；

其中，所述第五薄膜晶体管的第二极通过所述第十一薄膜晶体管与所述第一节点电连接；所述第五薄膜晶体管的第二极与所述第十一薄膜晶体管的第一电连接；所述第十一薄膜晶体管的栅极输入所述第二时钟信号，其第二极与所述第一节点电连接。

10.根据权利要求4所述的移位寄存器，其特征在于，所述寄存单元还包括：第十二薄膜晶体管；

其中，所述第二薄膜晶体管的第二极通过所述第十二薄膜晶体管与所述第二节点电连接；所述第二薄膜晶体管的第二极与所述第十二薄膜晶体管的第一极电连接；所述第十二薄膜晶体管的栅极输入所述第二控制电压，其第二极与所述第二节点电连接。

11.一种栅极驱动电路，其特征在于，包括：多级联的移位寄存器；所述移位寄存器为权利要求1-10任一项所述的移位寄存器。

12.一种显示面板，其特征在于，包括如权利要求11所述的栅极驱动电路。

13.一种驱动方法，用于如权利要求1-10任一项所述的移位寄存器，其特征在于，该驱动方法包括：

输入控制单元输入第一输入信号以及第二输入信号；

寄存单元根据所述第一输入信号以及所述第二输入信号输出第一输出信号以及第二输出信号；

第一移位输出单元根据所述第一输出信号以及所述第二输出信号输出发光控制信号，第二移位输出单元根据所述第一输出信号以及所述第二输出信号输出扫描信号。

14.根据权利要求13所述的驱动方法，其特征在于，

所述输入控制单元在第一时钟信号控制下，输入所述第一输入信号以及所述第二输入信号；

所述寄存单元根据所述第一输入信号以及所述第二输入信号，响应第一控制电压以及第二时钟信号，在第一节点输出所述第一输出信号，在第二节点输出所述第二输出信；

所述第一移位输出单元根据所述第一输出信号以及所述第二输出信号，响应所述第一控制电压信号以及第二控制电压信号，输出所述发光控制信号；

所述第二移位输出单元根据所述第一输出信号以及所述第二输出信号，响应所述第一控制电压信号以及所述第二控制电压信号，输出所述扫描信号。