CN112992070A - 像素电路及其驱动方法、显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种像素电路及其驱动方法、显示面板及显示装置。像素电路包括：驱动模块、数据写入模块、阈值补偿模块、第一复位模块、发光控制模块、发光模块、第二复位模块及存储模块；其中，数据写入模块用于向驱动模块写入数据电压；驱动模块用于产生驱动电流；发光控制模块用于将驱动模块产生的驱动电流传输至发光模块；第一复位模块用于对驱动模块的控制端进行复位；阈值补偿模块用于对写入驱动模块的数据电压进行阈值补偿；第二复位模块用于对发光模块的阳极进行复位；存储模块用于存储写入驱动模块的数据电压。根据本申请实施例，能够有效的复位驱动模块的控制端，提高显示均匀性。

Description

像素电路及其驱动方法、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种像素电路及其驱动方法、显示面板及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示屏具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED显示面板已经开始取代传统的LCD显示面板。

在OLED显示面板中，OLED需要利用像素电路进行驱动，然而目前的像素电路中驱动模块的控制端在高刷新率下无法得到有效的复位，导致写入不同像素电路的数据电压有差异，影响显示面板的亮度均匀性。

发明内容

本申请提供一种像素电路及其驱动方法、显示面板及显示装置，能够有效的复位驱动模块的控制端，提高显示均匀性。

第一方面，本申请实施例提供一种像素电路，其包括：驱动模块、数据写入模块、阈值补偿模块、第一复位模块、发光控制模块、发光模块、第二复位模块及存储模块；其中，数据写入模块与扫描信号线、数据信号线及驱动模块的第二端电连接，用于向驱动模块写入数据电压；驱动模块用于产生驱动电流；发光控制模块与第一发光控制信号线、驱动模块的第二端及发光模块的阳极电连接，用于将驱动模块产生的驱动电流传输至发光模块；第一复位模块与第一电源线、第二发光控制信号线及驱动模块的第一端电连接，第一复位模块用于对驱动模块的控制端进行复位；阈值补偿模块与第三发光控制信号线、驱动模块的第一端及驱动模块的控制端电连接，阈值补偿模块用于对写入驱动模块的数据电压进行阈值补偿；第二复位模块与参考信号线、第三发光控制信号线及发光模块的阳极电连接，用于对发光模块的阳极进行复位；存储模块与驱动模块的控制端及发光模块的阳极电连接，用于存储写入驱动模块的数据电压。

在第一方面一种可能的实施方式中，驱动模块包括第一晶体管，数据写入模块包括第二晶体管，阈值补偿模块包括第三晶体管，第二复位模块包括第四晶体管，第一复位模块包括第五晶体管，发光控制模块包括第六晶体管，存储模块包括电容，发光模块包括发光元件；其中，

第二晶体管的栅极与扫描信号线电连接，第二晶体管的第一极与数据信号线电连接，第二晶体管的第二极与第一晶体管的第二极电连接；

第三晶体管的栅极与第三发光控制信号线电连接，第三晶体管的第一极与第一晶体管的第一极电连接，第三晶体管的第二极与第一晶体管的栅极电连接；

第四晶体管的栅极与第三发光控制信号线电连接，第四晶体管的第一极与参考信号线电连接，第四晶体管的第二极与发光元件的阳极电连接；

第五晶体管的栅极与第二发光信号控制线电连接，第五晶体管的第一极与第一电源线电连接，第五晶体管的第二极与第一晶体管的第一极电连接；

第六晶体管的栅极与第一发光控制信号线电连接，第六晶体管的第一极与第一晶体管的第二极电连接，第六晶体管的第二极与发光元件的阳极电连接；

电容的第一极与第一晶体管的栅极电连接，电容的第二极与发光元件的阳极电连接。

在第一方面一种可能的实施方式中，第三晶体管、第四晶体管及第六晶体管的类型相同，在同一时刻，第一发光控制信号线上的发光控制信号的电位与第三发光控制信号线上的发光控制信号的电位相反。

在第一方面一种可能的实施方式中，第一晶体管至第六晶体管均为N型晶体管。

在第一方面一种可能的实施方式中，第三晶体管和第六晶体管中的一者为P型晶体管，另一者为N型晶体管，且第三晶体管和第四晶体管的类型相同，第一发光控制信号线复用为与第三发光控制信号线。

在第一方面一种可能的实施方式中，第一发光控制信号线和第三发光控制信号线与发光控制电路中的同一个移位寄存器电连接；

第五晶体管和第六晶体管的类型相同，第一发光控制信号线与发光控制电路中的前一级移位寄存器电连接，第二发光控制信号线与发光控制电路中的后一级移位寄存器电连接。

第二方面，本申请实施例还提供一种像素电路的驱动方法，用于驱动如第一方面任一项实施例的像素电路，驱动方法包括：

复位阶段，第一复位模块及阈值补偿模块导通，第一电源线的电压写入驱动模块的控制端，对驱动模块的控制端进行复位，且第二复位模块导通，对发光模块的阳极进行复位；

数据写入阶段，数据写入模块及阈值补偿模块导通，数据信号线的数据信号写入驱动模块的控制端，且阈值补偿模块对写入驱动模块的数据电压进行阈值补偿，且第二复位模块导通，对发光模块的阳极进行复位；

补偿阶段，阈值补偿模块导通，对写入驱动模块的数据电压进行亚阈值摆幅进行补偿，且第二复位模块导通，对发光模块的阳极进行复位；

发光阶段，第一复位模块及发光控制模块导通，驱动模块产生驱动电流并传输至发光模块，所发光模块发光。

第三方面，基于同一发明构思，本申请实施例提供一种显示面板，其包括如第一方面实施例的像素驱动电路。

在第三方面一种可能的实施方式中，显示面板还包括发光控制电路，发光控制电路包括多个级联的移位寄存器，在第一发光控制信号线上的发光控制信号的电位与第三发光控制信号线上的发光控制信号的电位在同一时刻相反时，各移位寄存器包括第一输出控制模块和第二输出控制模块；其中，

第一输出控制模块包括第一输出信号端，第二输出控制模块包括第二输出信号端，第一输出信号端与第一发光控制信号线电连接，且第一输出信号端与第二输出控制模块的控制端电连接，第二输出信号端与第三发光控制信号线电连接。

第四方面，基于同一发明构思，本申请实施例提供一种显示装置，其包括如第三方面实施例的显示面板。

根据本申请实施例提供的像素电路及其驱动方法、显示面板及显示装置，一方面，第一复位模块与第二发光控制信号线电连接，也就是说，第一复位模块受第二发光控制信号线上的发光控制信号的控制，相对于受扫描信号的控制，第一复位模块对驱动模块的控制端的复位时长将不再受刷新频率的限制，在高刷新率下，也能充分对驱动模块的控制端进行复位，提高显示均匀性；另一方面，数据写入模块将数据信号线上的数据电压写到驱动模块的控制端后，能够对驱动模块的亚阈值摆幅进行补偿，避免不同像素电路因驱动模块的亚阈值摆幅不同造成驱动模块的电位不同的情况出现，进一步提高显示均一性；又一方面，第二复位模块受第三发光控制信号线上的发光控制信号的控制，相对于受扫描信号的控制，第二复位模块的导通时长会变长，因此会充分对发光模块的阳极进行复位，能够有效的改善残影现象。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请一种实施例提供的像素电路的结构示意图；

图2示出本申请另一种实施例提供的像素电路的结构示意图；

图3示出本申请又一种实施例提供的像素电路的结构示意图；

图4示出图2的一种时序示意图；

图5示出图3的一种时序示意图；

图6示出本申请一种实施例提供的像素电路的驱动方法的流程示意图；

图7示出本申请一种实施例提供的驱动晶体管在不同亚阈值摆幅下的电流示意图；

图8示出本申请一种实施例提供的显示面板的结构示意图；

图9示出本申请另一种实施例提供的显示面板的结构示意图；

图10示出本申请一种实施例提供的发光控制电路中移位寄存器的结构示意图；

图11示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

本申请提供一种像素电路及其驱动方法、显示面板及显示装置。以下将通过附图对本申请实施例提供的像素电路、显示面板及显示装置进行说明。

如图1所示，本申请实施例提供的像素电路10包括驱动模块11、数据写入模块12、阈值补偿模块13、第一复位模块14、发光控制模块15、发光模块16、第二复位模块17及存储模块18。

其中，数据写入模块12与扫描信号线SCAN、数据信号线VDATA及驱动模块11的第二端电连接，用于向驱动模块写入数据电压。驱动模块11用于产生驱动电流。发光控制模块15与第一发光控制信号线EM(n-1)、驱动模块11的第二端及发光模块16的阳极电连接，用于将驱动模块11产生的驱动电流传输至发光模块16。第一复位模块14与第一电源线VDD、第二发光控制信号线EM(n)及驱动模块11的第一端电连接，第一复位模块14用于对驱动模块11的控制端进行复位。阈值补偿模块13与第三发光控制信号线EMB(n-1)、驱动模块11的第一端及驱动模块11的控制端电连接，阈值补偿模块13用于对写入驱动模块11的数据电压进行阈值补偿。第二复位模块17与参考信号线VREF、第三发光控制信号线EMB(n-1)及发光模块16的阳极电连接，用于对发光模块16的阳极进行复位。存储模块18与驱动模块11的控制端及发光模块16的阳极电连接，用于存储写入驱动模块11的数据电压。发光模块16的阴极与第二电源线VSS电连接。

根据本申请实施例提供的像素电路，一方面，第一复位模块14与第二发光控制信号线EM(n)电连接，也就是说，第一复位模块14受第二发光控制信号线EM(n)上的发光控制信号的控制，相对于受扫描信号的控制，第一复位模块14对驱动模块11的控制端的复位时长将不再受刷新频率的限制，在高刷新率下，也能充分对驱动模块11的控制端进行复位，提高显示均匀性；另一方面，数据写入模块12将数据信号线VDATA上的数据电压写到驱动模块11的控制端后，能够对驱动模块11的亚阈值摆幅进行补偿，避免不同像素电路因驱动模块11的亚阈值摆幅不同造成驱动模块11的电位不同的情况出现，进一步提高显示均一性；又一方面，第二复位模块17受第三发光控制信号线EMB(n-1)上的发光控制信号的控制，相对于受扫描信号的控制，第二复位模块17的导通时长会变长，因此会充分对发光模块16的阳极进行复位，能够有效的改善残影现象。

示例性的，第一电源线VDD上的电压为正电压，第二电源线VSS的电压为负电压。扫描信号线SCAN1可以与栅极驱动电路的输出端电连接，用于传输扫描信号。第一发光控制信号线EM(n-1)、第二发光控制信号线EM(n)及第三发光控制信号线EMB(n-1)可以与发光控制电路的输出端电连接，用于传输发光控制信号。参考信号线VREF可以与参考信号端电连接，用于传输参考信号。参考信号线VREF上传输的电压可以是负电压。

在一些可选的实施例中，如图2或图3所示，驱动模块11包括第一晶体管T1，数据写入模块12包括第二晶体管T2，阈值补偿模块13包括第三晶体管T3，第二复位模块17包括第四晶体管T4，第一复位模块14包括第五晶体管T5，发光控制模块15包括第六晶体管T6，存储模块18包括电容Cst，发光模块16包括发光元件D。

其中，第二晶体管T2的栅极与扫描信号线SCAN电连接，第二晶体管T2的第一极与数据信号线VDATA电连接，第二晶体管T2的第二极与第一晶体管T1的第二极电连接。第三晶体管T3的栅极与第三发光控制信号线EMB(n-1)电连接，第三晶体管T3的第一极与第一晶体管T1的第一极电连接，第三晶体管T3的第二极与第一晶体管T1的栅极电连接。第四晶体管T4的栅极与第三发光控制信号线EMB(n-1)电连接，第四晶体管T4的第一极与参考信号线VREF电连接，第四晶体管T4的第二极与发光元件D的阳极电连接。第五晶体管T5的栅极与第二发光信号控制线EM(n)电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第一晶体管T1的第一极电连接。第六晶体管T6的栅极与第一发光控制信号线EM(n-1)电连接，第六晶体管T6的第一极与第一晶体管T1的第二极电连接，第六晶体管T6的第二极与发光元件D的阳极电连接。电容Cst的第一极与第一晶体管T1的栅极电连接，电容Cst的第二极与发光元件D的阳极电连接。发光元件D的阴极与第二电源线VSS电连接。

相对于现有技术中包括7个晶体管和1个电容的像素电路结构，本申请实施例提供的像素电路仅需6个晶体管，简化了像素电路结构。

在一些可选的实施例中，如图2和图4所示，第三晶体管T3、第四晶体管T4及第六晶体管T6的类型相同，在同一时刻，第一发光控制信号线EM(n-1)上的发光控制信号的电位与第三发光控制信号线上的发光控制信号EMB(n-1)的电位相反。

图2中以第三晶体管T3、第四晶体管T4及第六晶体管T6为N型晶体管为例，当然第三晶体管T3、第四晶体管T4及第六晶体管T6也可以为P型晶体管。

示例性的，如图2所示，像素电路的驱动过程可以包括复位阶段t1、数据写入阶段t2、补偿阶段t3及发光阶段t4，在第三晶体管T3、第四晶体管T4及第六晶体管T6的类型相同的情况下，在同一时刻，将第一发光控制信号线EM(n-1)上的发光控制信号的电位设置为与第三发光控制信号线EMB(n-1)上的发光控制信号的电位相反，能够避免第六晶体管T6在数据写入阶段t2时导通，且避免第四晶体管T4及第六晶体管T6同时导通。

在一些可选的实施例中，请继续参考图2，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5及第六晶体管T6可以均为N型晶体管。优选的，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5及第六晶体管T6可以均为氧化物晶体管。相对于薄膜晶体管，氧化物晶体管具有更低的漏电流，能够改善像素电路的各晶体管的漏电现象。

在另一些可选的实施例中，如图3和图5所示，第三晶体管T3和第六晶体管T6中的一者为P型晶体管，另一者为N型晶体管，且第三晶体管T3和第四晶体管T4的类型相同，第一发光控制信号线EM(n-1)复用为第三发光控制信号线EMB(n-1)。

图3中以第三晶体管T3、第四晶体管T4为P型晶体管，第六晶体管T6为N型晶体管为例，当然也可以是第三晶体管T3、第四晶体管T4为N型晶体管，第六晶体管T6为N型晶体管。

示例性的，如图3所示，像素电路的驱动过程可以包括复位阶段t1、数据写入阶段t2、补偿阶段t3及发光阶段t4，在第三晶体管T3及第四晶体管T4与第六晶体管T6的类型不同的情况下，在同一时刻，将第一发光控制信号线EM(n-1)上的发光控制信号的电位设置为与第三发光控制信号线EMB(n-1)上的发光控制信号的电位相同，即能够避免第六晶体管T6在数据写入阶段t2时导通，且避免第四晶体管T4及第六晶体管T6同时导通；也就是说，第一发光控制信号线EM(n-1)与第三发光控制信号线EMB(n-1)上的发光控制信号是相同的，从而可以使第一发光控制信号线EM(n-1)复用为第三发光控制信号线EMB(n-1)，可以减少发光控制信号线的数量，简化走线结构。

显示面板通常包括栅极驱动电路以及发光控制电路，栅极驱动电路以及发光控制电路均包括级联的多个移位寄存器，栅极驱动电路的各移位寄存器用于逐级输出扫描信号，发光控制电路的各移位寄存器用于逐级输出发光控制信号。

在一些可选的实施例中，第一发光控制信号线EM(n-1)和第三发光控制信号线EMB(n-1)与发光控制电路中的同一个移位寄存器电连接。也就是说，同一个移位寄存器可以产生第一发光控制信号线EM(n-1)上的第一发光控制信号和第三发光控制信号线EMB(n-1)上的第三发光控制信号。

在一些可选的实施例中，第五晶体管T5和第六晶体管T6的类型相同，第一发光控制信号线EM(n-1)与发光控制电路中的前一级移位寄存器电连接，第二发光控制信号线EM(n)与发光控制电路中的后一级移位寄存器电连接。从而可以避免对第一晶体管T1的栅极进行复位时，第六晶体管T6导通，无法对第一晶体管T1的栅极进行复位。

本申请实施例还提供一种像素电路的驱动方法，用于驱动如上述任一项实施例所述的像素电路10。如图6所示，本申请实施例提供的像素电路的驱动方法包括复位阶段t1、数据写入阶段t2、补偿阶段t3及发光阶段t4。

复位阶段t1，第一复位模块及阈值补偿模块导通，第一电源线的电压写入驱动模块的控制端，对驱动模块的控制端进行复位，且第二复位模块导通，对发光模块的阳极进行复位。

数据写入阶段t2，数据写入模块及阈值补偿模块导通，数据信号线的数据信号写入驱动模块的控制端，且阈值补偿模块对写入驱动模块的数据电压进行阈值补偿，且第二复位模块导通，对发光模块的阳极进行复位。

补偿阶段t3，阈值补偿模块导通，对写入驱动模块的数据电压进行亚阈值摆幅进行补偿，且第二复位模块导通，对发光模块的阳极进行复位。

发光阶段t4，第一复位模块及发光控制模块导通，驱动模块产生驱动电流并传输至发光模块，所发光模块发光。

根据本申请实施例提供的像素电路的驱动方法，一方面，第一复位模块与第二发光控制信号线电连接，也就是说，第一复位模块受第二发光控制信号线上的发光控制信号的控制，相对于受扫描信号的控制，第一复位模块对驱动模块的控制端的复位时长将不再受刷新频率的限制，在高刷新率下，也能充分对驱动模块的控制端进行复位，提高显示均匀性；另一方面，在补偿阶段，能够对驱动模块的亚阈值摆幅进行补偿，避免不同像素电路因驱动模块的亚阈值摆幅不同造成驱动模块的电位不同的情况出现，进一步提高显示均一性；又一方面，第二复位模块受第三发光控制信号线上的发光控制信号的控制，相对于受扫描信号的控制，第二复位模块在复位阶段、数据写入阶段及补偿阶段均处于导通状态，第二复位模块的导通时长会变长，因此会充分对发光模块的阳极进行复位，能够有效的改善残影现象。

为了更好的理解本申请实施例提供的像素电路的工作过程，以图2和图4为例，第一晶体管T1至第六晶体管T6均为N型晶体管。在复位阶段t1，扫描信号线SCAN及第一发光控制信号线EM(n-1)上的信号为低电平，第二发光控制信号线EM(n)及第三发光控制信号线EMB(n-1)上的信号为高电平，第五晶体管T5和第三晶体管T3导通，第六晶体管T6截止，第一电源线VDD上的电压Vdd通过第五晶体管T5和第三晶体管T3写到第一晶体管T1的栅极，对第一晶体管T1的栅极进行复位。可以理解的是，第一晶体管T1的栅极的复位时长等于相邻两行像素电路之间第三发光控制信号线EMB(n-1)上的信号为导通电平的时间间隔，该时间间隔不受刷新率的限制，因此，即使在高刷新率下，也能充分对第一晶体管T1的栅极进行复位，提高显示均匀性。另外，在复位阶段t1，第四晶体管T4导通，参考信号线VREF上的电压Vref写到发光元件D的阳极，对发光元件D的阳极进行复位。在复位阶段t1，电容Cst的第一极的电位为Vdd，电容Cst的第二极的电位为Vref。

在数据写入阶段t2，扫描信号线SCAN及第三发光控制信号线EMB(n-1)上的信号为高电平，第一发光控制信号线EM(n-1)及第二发光控制信号线EM(n)上的信号为低电平，第五晶体管T5及第六晶体管T6截止，第二晶体管T2、第一晶体管T1及第三晶体管T3导通，数据信号线VDATA上的数据信号Vdata通过第二晶体管T2、第一晶体管T1及第三晶体管T3写到第一晶体管T1的栅极，此过程可以理解为对电容Cst的放电，当第一晶体管T1的栅极的电位(即电容Cst的第一极的电位)为Vdata+Vth时，第一晶体管T1截止，完成数据信号的写入以及对第一晶体管T1阈值电压的补偿。另外，在数据写入阶段t2，第四晶体管T4仍为导通状态，参考信号线VREF上的电压Vref写到发光元件D的阳极，对发光元件D的阳极继续进行复位。在数据写入阶段t2，电容Cst的第一极的电位为Vdata+Vth，电容Cst的第二极的电位为Vref。

经本申请的发明人研究发现，不同驱动晶体管的亚阈值摆幅(Subthresholdswing，SS)不同，因此不同驱动晶体管的漏电流不同，并且在不同光照、温度的影响下，也会使不同像素电路中驱动晶体管的SS存在差异，而驱动晶体管的SS发生变化，对驱动电流也会产生影响，从而影响显示均一性。现有的像素电路中，仅对驱动晶体管的阈值电压进行补偿，并未考虑驱动晶体管的SS的影响。

针对上述技术问题，本申请实施例提供的像素电路的驱动方法还包括补偿阶段t3。在补偿阶段t3，扫描信号线SCAN、第一发光控制信号线EM(n-1)及第二发光控制信号线EM(n)上的信号为低电平，第三发光控制信号线EMB(n-1)上的信号为高电平，第二晶体管T2、第五晶体管T5及第六晶体管T6截止，第三晶体管T3导通，第一晶体管T1漏电流继续对电容Cst进行放电，第一晶体管T1的栅极的电位为Vdata+Vth-△V。

如图7所示，图7中曲线1对应的SS大于曲线2对应的SS，纵轴表示驱动晶体管的电流Ids，横轴表示驱动晶体管的栅极电压Vg。本申请的发明人还发现，第一晶体管T1的SS越大，在同一栅极电压Vg1下，第一晶体管T1的电流Ids越大，第一晶体管T1的SS越小，在同一栅极电压下，第一晶体管T1的电流Ids越小。另外，若要使第一晶体管T1在不同SS下的电流Ids相同，SS越大，则所需的栅极电压Vg越小，SS越小，则所需的栅极电压Vg越大。因此，在补偿阶段t3，SS越大，则△V越大，SS越小，则△V越小，从而使得具有不同SS的第一晶体管T1在同一数据电压下，达到SS越大，其栅极电压Vg越小，SS越小，其栅极电压Vg越大，进而使具有不同SS的第一晶体管T1在同一数据电压下的电流也是相同的，以补偿第一晶体管T1因SS不同引起的差异，提高显示均一性。

另外，在补偿阶段t3，第四晶体管T4仍为导通状态，参考信号线VREF上的电压Vref写到发光元件D的阳极，对发光元件D的阳极继续进行复位。在补偿阶段t3，电容Cst的第一极的电位为Vdata+Vth-△V，电容Cst的第二极的电位为Vref。

在发光阶段t4，扫描信号线SCAN及第三发光控制信号线EMB(n-1)上的信号为低电平，第一发光控制信号线EM(n-1)及第二发光控制信号线EM(n)上的信号为高电平，第三晶体管T3及第四晶体管T4截止，第五晶体管T5及第六晶体管T6导通，发光元件D的阳极电位变为Voled+Vss，其中Voled表示发光元件的跨压，Vss为第二电源线VSS上的电压信号，第一晶体管T1的第二极电位及电容Cst的第二极电位与发光元件D的阳极电位相同，电容Cst的第二极的电位由Vref变为Voled+Vss，电容Cst的第二极的电位变化量为Voled+Vss-Vref，由于电容Cst的耦合作用，电容Cst的第一极的电位变化量与其第二极的电位变化量相同，因此电容Cst的第一极的电位由Vdata+Vth-△V变为Vdata+Vth-△V+Voled+Vss-Vref，第一晶体管T1的栅极电位即为Vdata+Vth-△V+Voled+Vss-Vref，则第一晶体管T1的驱动电流公式(1)如下：

I＝K×(Vgs-Vth)²

＝K×(Vg-Vs-Vth)²

＝K×(Vdata-ΔV-Vref)² (1)

其中，I表示第一晶体管T1的驱动电流，K为常数，K与第一晶体管T1沟道长度、沟道宽度等相关，Vg表示第一晶体管T1的栅极电位，Vs表示第一晶体管T1的第二极电位。

根据上述驱动电流公式可知，驱动电流公式中将发光元件的跨压Voled减去了，即驱动电流公式中无发光元件的跨压Voled，因此驱动电流不受发光元件的跨压Voled的影响，即不受发光元件的老化程度的影响，相当于补偿了发光元件的跨压Voled，补偿了发光元件的老化。另外，驱动电流公式中无第二电源线VSS上的电压，因此驱动电流不受第二电源线VSS上的压降(IR drop)的影响，相当于补偿了第二电源线VSS上的压降。

基于相同的发明构思，本申请实施例还提供一种显示面板100。如图8所示，显示面板100包括上述任一项实施例的像素电路10。显示面板100可以是OLED显示面板，多个像素电路10可以呈阵列排布。由于显示面板100包括上述任一项实施例的像素电路10，因此显示面板100具有上述任一项实施例所述的像素电路10的有益效果，在此不再赘述。

在一些可选的实施例中，如图9所示，显示面板好包括发光控制电路20。显示面板100具有显示区AA和非显示区NA，发光控制电路20设置在非显示区NA。显示面板100的非显示区NA还可以设置有栅极驱动电路(图中未示出)。

发光控制电路20包括多个级联的移位寄存器21，在第一发光控制信号线EM(n-1)上的发光控制信号的电位与第三发光控制信号线EMB(n-1)上的发光控制信号的电位在同一时刻相反的情况下，也就是说，像素电路10中第三晶体管T3、第四晶体管T4及第六晶体管T6的类型相同时，第一发光控制信号线EM(n-1)及第三发光控制信号线EMB(n-1)可以连接至同一个移位寄存器21，同一个移位寄存器21可以产生相位相反的两种发光控制信号，可以避免设置两个发光控制电路，进而实现窄边框。

各移位寄存器21可以包括第一输出控制模块211和第二输出控制模块212。其中，第一输出控制模块211包括第一输出信号端EM1，第二输出控制模块212包括第二输出信号端EM2，第一输出信号端EM1与第一发光控制信号线EM(n-1)电连接，且第一输出信号端EM1与第二输出控制模块212的控制端电连接，第二输出信号端EM2与第三发光控制信号线EMB(n-1)电连接。

如图10所示，第一输出控制模块211和第二输出控制模块212可以均与第一电压线VGH及第二电压线VGL电连接，第一电压线VGH上的信号可以为高电平，第二电压线VGL上的信号可以为低电平。第二输出控制模块212可以包括第七晶体管T7和第八晶体管T8。第七晶体管T7的栅极和第八晶体管T8均与第一输出控制模块211的第一输出信号端EM1电连接，第七晶体管T7的第一极与第一电压线VGH电连接，第七晶体管T7的第二极与第二输出信号端EM2电连接，第八晶体管T8的第一极与第二电压线VGL电连接，第八晶体管T8的第二极与第二输出信号端EM2电连接。第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管。当第一输出信号端EM1输出低电平时，第七晶体管T7导通，第八晶体管T8截止，第二输出信号端EM2输出第一电压线VGH上的高电平；当第一输出信号端EM1输出高电平时，第七晶体管T7截止，第八晶体管T8导通，第二输出信号端EM2输出第二电压线VGL上的低电平，从而实现第一输出信号端EM1和第二输出信号端EM2输出电位相反的信号，使得第一发光控制信号线EM(n-1)上的发光控制信号的电位与第三发光控制信号线EMB(n-1)上的发光控制信号的电位相反。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图11，图11是本申请实施例提供的一种显示装置的结构示意图。图11提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图11实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种像素电路，其特征在于，包括驱动模块、数据写入模块、阈值补偿模块、第一复位模块、发光控制模块、发光模块、第二复位模块及存储模块；其中，

所述数据写入模块与扫描信号线、数据信号线及驱动模块的第二端电连接，用于向所述驱动模块写入数据电压；

所述驱动模块用于产生驱动电流；

所述发光控制模块与第一发光控制信号线、所述驱动模块的第二端及所述发光模块的阳极电连接，用于将所述驱动模块产生的驱动电流传输至所述发光模块；

所述第一复位模块与第一电源线、第二发光控制信号线及所述驱动模块的第一端电连接，所述第一复位模块用于对所述驱动模块的控制端进行复位；

所述阈值补偿模块与第三发光控制信号线、所述驱动模块的第一端及所述驱动模块的控制端电连接，所述阈值补偿模块用于对写入所述驱动模块的数据电压进行阈值补偿；

所述第二复位模块与参考信号线、所述第三发光控制信号线及所述发光模块的阳极电连接，用于对所述发光模块的阳极进行复位；

所述存储模块与所述驱动模块的控制端及所述发光模块的阳极电连接，用于存储写入所述驱动模块的数据电压。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述阈值补偿模块包括第三晶体管，所述第二复位模块包括第四晶体管，所述第一复位模块包括第五晶体管，所述发光控制模块包括第六晶体管，所述存储模块包括电容，所述发光模块包括发光元件；其中，

所述第二晶体管的栅极与所述扫描信号线电连接，所述第二晶体管的第一极与所述数据信号线电连接，所述第二晶体管的第二极与所述第一晶体管的第二极电连接；

所述第三晶体管的栅极与所述第三发光控制信号线电连接，所述第三晶体管的第一极与所述第一晶体管的第一极电连接，所述第三晶体管的第二极与所述第一晶体管的栅极电连接；

所述第四晶体管的栅极与所述第三发光控制信号线电连接，所述第四晶体管的第一极与所述参考信号线电连接，所述第四晶体管的第二极与所述发光元件的阳极电连接；

所述第五晶体管的栅极与所述第二发光信号控制线电连接，所述第五晶体管的第一极与所述第一电源线电连接，所述第五晶体管的第二极与所述第一晶体管的第一极电连接；

所述第六晶体管的栅极与所述第一发光控制信号线电连接，所述第六晶体管的第一极与所述第一晶体管的第二极电连接，所述第六晶体管的第二极与所述发光元件的阳极电连接；

所述电容的第一极与所述第一晶体管的栅极电连接，所述电容的第二极与所述发光元件的阳极电连接。

3.根据权利要求2所述的像素电路，其特征在于，所述第三晶体管、所述第四晶体管及所述第六晶体管的类型相同，在同一时刻，所述第一发光控制信号线上的发光控制信号的电位与所述第三发光控制信号线上的发光控制信号的电位相反。

4.根据权利要求2所述的像素电路，其特征在于，所述第一晶体管至所述第六晶体管均为N型晶体管。

5.根据权利要求2所述的像素电路，其特征在于，所述第三晶体管和所述第六晶体管中的一者为P型晶体管，另一者为N型晶体管，且所述第三晶体管和所述第四晶体管的类型相同，所述第一发光控制信号线复用为与所述第三发光控制信号线。

6.根据权利要求2所述的像素电路，其特征在于，所述第一发光控制信号线和所述第三发光控制信号线与发光控制电路中的同一个移位寄存器电连接；

所述第五晶体管和所述第六晶体管的类型相同，所述第一发光控制信号线与发光控制电路中的前一级移位寄存器电连接，所述第二发光控制信号线与发光控制电路中的后一级移位寄存器电连接。

7.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1至6任一项所述的像素电路，所述驱动方法包括：

复位阶段，所述第一复位模块及所述阈值补偿模块导通，所述第一电源线的电压写入所述驱动模块的控制端，对所述驱动模块的控制端进行复位，且所述第二复位模块导通，对所述发光模块的阳极进行复位；

数据写入阶段，所述数据写入模块及所述阈值补偿模块导通，所述数据信号线的数据信号写入所述驱动模块的控制端，且所述阈值补偿模块对写入所述驱动模块的数据电压进行阈值补偿，且所述第二复位模块导通，对所述发光模块的阳极进行复位；

补偿阶段，所述阈值补偿模块导通，对写入所述驱动模块的数据电压进行亚阈值摆幅进行补偿，且所述第二复位模块导通，对所述发光模块的阳极进行复位；

发光阶段，所述第一复位模块及所述发光控制模块导通，所述驱动模块产生驱动电流并传输至所述发光模块，所发光模块发光。

8.一种显示面板，其特征在于，包括如权利要求1至6任一项所述的像素电路。

9.根据权利要求8所述的显示面板，其特征在于，显示面板还包括发光控制电路，所述发光控制电路包括多个级联的移位寄存器，在所述第一发光控制信号线上的发光控制信号的电位与所述第三发光控制信号线上的发光控制信号的电位在同一时刻相反时，各所述移位寄存器包括第一输出控制模块和第二输出控制模块；其中，

所述第一输出控制模块包括第一输出信号端，所述第二输出控制模块包括第二输出信号端，所述第一输出信号端与所述第一发光控制信号线电连接，且所述第一输出信号端与所述第二输出控制模块的控制端电连接，所述第二输出信号端与所述第三发光控制信号线电连接。

10.一种显示装置，其特征在于，包括如权利要求8至9任一项所述的显示面板。

Images