CN116013201B - 像素驱动电路及显示面板 - Google Patents

Abstract

本申请公开了一种像素驱动电路及显示面板。像素驱动电路的工作阶段包括第一阶段；像素驱动电路包括第一电压线、第二电压线、存储电容及发光单元。第一电压线用于提供第一电压。第二电压线用于提供第二电压，第二电压小于第一电压。存储电容的第一端在第一阶段电连接第一电压线，存储电容的第二端在第二阶段电连接第二电压线，存储电容在第一阶段处于充电阶段。发光单元的第一端在第一阶段电连接于存储电容的第二端，并加载第二电压。本申请提供的像素驱动电路能够消除OLED的内建电场，提高OLED的发光准确性和OLED的寿命。

Description

像素驱动电路及显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。

背景技术

随着光电显示技术和半导体制造技术的发展，薄膜晶体管的显示面板(Thin FilmTransistor，TFT)已经越发成熟。在厚度、色彩饱和度、对比度、柔性显示等方面，OLED(Organic Light Emitting Diode，OLED)显示面板均具有明显的优势，OLED显示面板的发展具有广阔的前景。有源矩阵有机发光二极管(Active-matrix organic light emittingdiode，AMOLED)具有高密度、宽视角、响应速度快、低功耗的特点，目前已被广泛地用于高性能显示领域中。

相关技术中，当OLED长时间工作的时候，阳极长时间处于大电压状态，易产生寄生电容，导致阳极存在电荷残留，再反复重充放电，进而形成内建电场，影响OLED的发光准确性和OLED的寿命。基于上述的问题，如何提供一种消除OLED的内建电场的像素驱动电路及显示面板，成为需要解决的技术问题。

发明内容

本申请提供了能够消除OLED的内建电场，提高OLED的发光准确性和OLED的寿命的像素驱动电路及显示面板。

第一方面，本申请提供了一种像素驱动电路，所述像素驱动电路的工作阶段包括第一阶段；所述像素驱动电路包括：

第一电压线，所述第一电压线用于提供第一电压；

第二电压线，所述第二电压线用于提供第二电压，所述第二电压小于所述第一电压；

存储电容，所述存储电容的第一端在所述第一阶段电连接所述第一电压线，所述存储电容的第二端在所述第二阶段电连接所述第二电压线，所述存储电容在所述第一阶段处于充电阶段；及

发光单元，所述发光单元的第一端在所述第一阶段电连接于所述存储电容的第二端，并加载所述第二电压。

本申请提供的像素驱动电路，通过在像素驱动电路工作的第一阶段中，使存储电容的第一端加载第一电压，存储电容的第二端加载第二电压，其中，第一电压大于第二电压，如此，存储电容在第一阶段处于充电状态，该充电过程由于发光单元的第一端电连接存储电容的第二端并加载第二电压，故在每次发光前对发光单元的第一端进行初始化，以消除发光单元阳极存在的电荷残留，消除内建电场，从而提高OLED的发光准确性和OLED的寿命。

可选的，所述第一电压为电源电压，所述像素驱动电路的工作阶段包括第二阶段；所述像素驱动电路还包括：

驱动晶体管，所述驱动晶体管包括栅极、第一极及第二极，在所述第二阶段，所述存储电容的第一端与所述第一电压线断开，所述栅极、所述第一极电连接所述存储电容的第一端，所述第二极电连接所述存储电容的第二端，所述存储电容的第二端与所述发光单元的第一端之间断开；

所述存储电容的第二端在所述第二阶段电连接所述第二电压线；所述存储电容在所述第二阶段放电，直至所述栅极与所述第二极之间的电压差为Vth，所述Vth为所述驱动晶体管的阈值电压。

可选的，所述像素驱动电路的工作阶段包括第三阶段；所述像素驱动电路还包括：

数据线，所述数据线在所述第三阶段电连接于所述存储电容的第二端，所述数据线用于提供Vdata，所述Vdata为数据电压；

所述存储电容的第二端加载所述数据电压，所述栅极与所述第二极之间的电压差为Vth+Vdata。

可选的，所述像素驱动电路的工作阶段还包括第四阶段；

所述驱动晶体管的第一极在所述第四阶段电连接所述第一电压线，所述驱动晶体管的第二极在所述第四阶段电连接所述发光单元的第一端，所述发光单元处于发光状态。

可选的，所述像素驱动电路还包括：

第一开关单元，所述第一开关单元的第一端电连接所述第一电压线，所述第一开关单元的第二端电连接于所述驱动晶体管的第一极；

第二开关单元，所述第二开关单元的第一端电连接所述驱动晶体管的第一极，所述第二开关单元的第二端电连接于所述驱动晶体管的栅极和所述存储电容的第一端；

第三开关单元，所述第三开关单元的第一端电连接所述存储电容的第二端，所述第三开关单元的第二端电连接于所述发光单元的第一端；

第四开关单元，所述第四开关单元的第一端电连接所述存储电容的第二端，所述第四开关单元的第二端电连接于所述第二电压线；

所述第一开关单元、所述第二开关单元及所述第三开关单元在所述第一阶段皆为导通状态。

可选的，所述第一开关单元、所述第三开关单元在所述第二阶段处于断开状态，所述第二开关单元、所述第四开关单元在所述第二阶段处于导通状态。

可选的，所述像素驱动电路还包括：

第五开关单元，所述第五开关单元的第一端电连接于所述存储电容的第二端，所述第五开关单元的第二端电连接所述数据线，所述第五开关单元在所述第一阶段、所述第二阶段皆为断开状态；所述第五开关单元在所述第三阶段为导通状态；

所述第一开关单元、所述第二开关单元、所述第三开关单元及所述第四开关单元在所述第三阶段为断开状态。

可选的，所述第一开关单元、所述第三开关单元在所述第四阶段处于导通状态，所述第二开关单元、所述第四开关单元及第五开关单元在所述第四阶段处于断开状态。

可选的，所述驱动晶体管为N型晶体管，所述驱动晶体管在所述第一阶段工作在截止区，所述驱动晶体管在所述第二阶段、所述第三阶段及所述第四阶段工作在放大区；

所述像素驱动电路包括第一扫描线、第二扫描线、第三扫描线及控制线，所述第一开关单元的控制端电连接所述第一扫描线，所述第一开关单元为N型晶体管或P型晶体管；所述第二开关单元的控制端、所述第四开关单元的控制端电连接所述第二扫描线，所述第二开关单元、所述第四开关单元皆为N型晶体管或皆为P型晶体管；

所述第三开关单元的控制端电连接所述控制线，所述第三开关单元为N型晶体管或P型晶体管；所述第五开关单元的控制端电连接所述第三扫描线；所述第五开关单元为N型晶体管或P型晶体管。

第二方面，本申请提供了一种显示面板，包括上述的像素驱动电路。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的像素驱动电路在第一阶段的电路示意图；

图2是黑白棋盘画面转变为灰色画面时产生残影影响的结构示意图；

图3是本申请实施例供的一种像素驱动电路的结构示意图；

图4是本申请实施例提供的像素驱动电路在第一阶段驱动晶体管和第五开关单元处于断开状态的电路示意图；

图5是本申请实施例提供的像素驱动电路在第二阶段的电路示意图；

图6是本申请实施例提供的像素驱动电路在第二阶段第一开关单元、第三开关单元及第五开关单元处于断开状态的电路示意图；

图7是本申请实施例提供的像素驱动电路在第三阶段的电路示意图；

图8是本申请实施例提供的像素驱动电路在第三阶段第一开关单元、第二开关单元及第三开关单元处于断开状态的电路示意图；

图9是本申请实施例提供的像素驱动电路在第四阶段的电路示意图；

图10是本申请实施例提供的像素驱动电路在第四阶段第二开关单元、第四开关单元及第五开关单元处于断开状态的电路示意图；

图11是本申请实施例提供的一种像素驱动电路的时序图。

标号说明：

显示面板1000；像素驱动电路100；第一电压线10；第二电压线20；存储电容30；发光单元40；驱动晶体管T1；数据线50；第一开关单元TA；第二开关单元TB1；第三开关单元T2；第四开关单元TB2；第五开关单元TC。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在本文中提及“实施例”或“实施方式”意味着，结合实施例或实施方式描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。

有源矩阵有机发光二极管(Active-matrix organic light emitting diode，AMOLED)由于其自发光、低功耗、宽视角、高色域、高对比度、快速响应等优点，被业界评为最有潜力的显示技术之一。相关技术中，当OLED长时间工作的时候，阳极长时间处于大电压状态，易产生寄生电容，导致阳极存在电荷残留，再反复重充放电，进而形成内建电场，影响OLED的发光准确性和OLED的寿命。

本申请提供了一种能够消除OLED的内建电场，提高OLED的发光准确性和OLED的寿命的像素驱动电路100及显示面板1000。

请参阅图1，图1是像素驱动电路的局部结构示意图。所述像素驱动电路100至少包括第一电压线10、第二电压线20、存储电容30、发光单元40及驱动晶体管T1。

其中，第一电压线10用于提供第一电压。第二电压线20用于提供第二电压。其中，第二电压小于第一电压。本申请对于第一电压的大小不做限定。可选的，第一电压大于驱动晶体管T1的阈值电压Vth。举例而言，第一电压可以为电源电压Vdd。再可选的，第一电压可以为外接电压，记为V1。第二电压可以为外接电压，记为V2。其中，第二电压为低电压。

所述像素驱动电路100的工作阶段包括第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4。其中，第一阶段t1至第三阶段t3为发光单元40发光前的阶段，第四阶段t4为发光单元40的发光阶段。

所述存储电容30的第一端在所述第一阶段t1电连接所述第一电压线10，所述存储电容30的第二端在所述第二阶段t2电连接所述第二电压线20。其中，所述存储电容30在所述第一阶段t1处于充电阶段。本申请对于存储电容30的电容值不做具体的限定。

所述发光单元40的第一端在所述第一阶段t1电连接于所述存储电容30的第二端，并加载所述第二电压。发光单元40的第二端接显示面板1000的公共电压或显示面板1000的参考地板。通过每次在发光单元40发光前，将发光单元40的第一端皆第二电压线20，以消除发光单元40阳极的残余电荷，消除内建电场，进而使每次发光前发光单元40的第二端的电压皆为相同的电压值，从而提高OLED的发光准确性和OLED的寿命。

通过设置第二电压线20，并加载第二电压在存储电容30的第二端，以实现存储电容30的充电。

本申请对于第二电压的大小不做限定。第二电压加载在发光单元40的第一端，可对发光单元40进行初始化，消除内建电场，还不会使发光单元40被烧坏。当发光单元40的第二端的电位为Vss时，第二电压的电位在Vss附近，稍小于Vss或稍大于Vss。举例而言，Vss为-5v，第二电压V2可以为-3v、或-2v等。

本实施方式中，发光单元40为电流型发光二极管，包括但不限于为有机电致发光二极管(Organic Light Emitting Diode，OLED)。示例性地，发光单元40的第一端和第二端分别为发光二极管的阳极和阴极。

驱动晶体管T1包括栅极(图1中G点所在端)、第一极(图1中D点所在端)及第二极(图1中S点所在端)，其中，第一极电连接第一电压线10，栅极电连接存储电容30的第一端。第二极电连接于发光单元40的第一端。在第一阶段t1中，存储电容30处于充电状态，驱动晶体管T1工作在截止区，即第一极与第二极之间为断路。其中，第一极可以为源极，第二极可以为漏极；或者，第一极可以为漏极，第二极可以为源极。本实施例中，第一极可以为漏极，第二极可以为源极。

本申请提供的像素驱动电路100，通过在像素驱动电路100工作的第一阶段t1中，使存储电容30的第一端加载第一电压，存储电容30的第二端加载第二电压，其中，第一电压大于第二电压，如此，存储电容30在第一阶段t1处于充电状态，该充电过程由于发光单元40的第一端电连接存储电容30的第二端并加载第二电压，故在每次发光前对发光单元40的第一端进行初始化，以消除发光单元40阳极存在的电荷残留，消除内建电场，从而提高OLED的发光准确性和OLED的寿命。

本实施例中，第一电压线10提供电源电压Vdd。在第一阶段t1，通过上述的电路设计，不仅实现了存储电容30充电，存储电容30所存储的电压为驱动晶体管T1的栅极与源极之间的电压差；还对驱动晶体管T1的栅极加载第一电压Vdd；还消除了对发光单元40的阳极的残余电荷，消除了发光单元40的内建电场。

一般地，传统的AMOLED显示面板1000，由于TFT存在迟滞特性，导致残像。

请参阅图2，当显示面板1000显示棋盘格画面时，A的亮度为200nit，B的点亮度为0nit。亮度越亮，经发光单元40的电流越大，亮度越暗经发光单元40的电流越小。说明A区的驱动晶体管T1和发光单元40长时间处于大功耗状态，B区的驱动晶体管T1和发光单元40长时间处于小功耗状态，此时，导致A和B的驱动晶体管T1(TFT)特性不同。当A的亮度为200nit，B的点亮度为0nit，经过一段时间后都需要显示100nit的画面时，A从亮态到灰态的速度和B从黑到灰的速度不同，此时虽然加到A像素驱动电路100和B像素驱动电路100的栅源电压相同，但是原来的A区域变化到A’区域时驱动晶体管T1的漏源电流Ids1，对于B区域变化到B’区域时的驱动晶体管T1的漏源电流Ids2，Ids1小于Ids2。对于OLED来说漏源电流Ids跟OLED亮度呈正相关，如果B区域为100nit，那么A区域可能只有90nit。这种残像导致发光单元40的亮度精准度差。

其中，本申请提供的像素驱动电路100在每次发光单元40发光之前，对驱动晶体管T1的栅极加载第一电压Vdd，以使每个像素单元的驱动晶体管T1皆具有相同的初始电压，减少上一帧的显示亮度的影响，进而减少残影的问题，提高发光单元40的亮度精准度。

本申请对于像素驱动电路100的具体结构不做限定。以下结合附图对于其中一种像素驱动电路100进行举例说明，当然，本申请提供的像素驱动电路100包括但不限于以下的实施方式。

请参阅图3及图4，所述像素驱动电路100还包括第一开关单元TA、第二开关单元TB1、第三开关单元T2、第四开关单元TB2。图3中的“×”的部分表示器件工作于截止状态或断开状态。

其中，第一开关单元TA包括控制端、第一端和第二端。控制端控制第一端和第二端的导通或断开。所述第一开关单元TA的第一端电连接所述第一电压线10，所述第一开关单元TA的第二端电连接于所述驱动晶体管T1的第一极(漏极)。第一开关单元TA在第一阶段t1时处于导通状态，实现第一电压线10与驱动晶体管T1的第一极(漏极)在第一阶段t1导通。

其中，第二开关单元TB1包括控制端、第一端和第二端。控制端控制第一端和第二端的导通或断开。所述第二开关单元TB1的第一端电连接所述驱动晶体管T1的第一极(漏极)，所述第二开关单元TB1的第二端电连接于所述驱动晶体管T1的栅极和所述存储电容30的第一端。第二开关单元TB1在第一阶段t1时处于导通状态，实现驱动晶体管T1的第一极(漏极)电连接所述驱动晶体管T1的栅极和所述存储电容30的第一端。

其中，第三开关单元T2包括控制端、第一端和第二端。控制端控制第一端和第二端的导通或断开。所述第三开关单元T2的第一端电连接所述存储电容30的第二端，所述第三开关单元T2的第二端电连接于所述发光单元40的第一端。第三开关单元T2在第一阶段t1时处于导通状态，实现存储电容30的第二端电连接所述发光单元40的第一端。

其中，第四开关单元TB2包括控制端、第一端和第二端。控制端控制第一端和第二端的导通或断开。所述第四开关单元TB2的第一端电连接所述存储电容30的第二端，所述第四开关单元TB2的第二端电连接于所述第二电压线20。第四开关单元TB2在第一阶段t1时处于导通状态，实现存储电容30的第二端电连接所述第二电压线20，并加载第二电压，进而消除发光单元40的阳极残余电荷。

在存储电容30充电完成之后，像素驱动电路100进入第二阶段t2。其中，在第二阶段t2中，驱动晶体管T1的栅极与源极之间的电压差大于其阈值电压Vth，驱动晶体管T1工作在放大区，驱动晶体管T1的源极与漏极之间导通。

请参阅图5，在所述第二阶段t2，存储电容30的第一端与第一电压线10断开。驱动晶体管T1的漏极与第一电压线10断开。所述栅极、所述第一极(漏极)电连接所述存储电容30的第一端，所述第二极(源极)电连接所述存储电容30的第二端。存储电容30的第二端与发光单元40的第一端断开，所述发光单元40的第一端与第二电压线20断开。所述存储电容30的第二端在所述第二阶段t2电连接所述第二电压线20。所述存储电容30在所述第二阶段t2放电，直至所述栅极与所述第二极之间的电压差为Vth，所述Vth为所述驱动晶体管T1的阈值电压。

具体的，存储电容30经驱动晶体管T1的漏极、源极向第二电压线20放电，直至驱动晶体管T1的栅极与源极之间的压差为驱动晶体管T1的阈值电压Vth时，存储电容30停止放电，此时存储电容30内的存储电压为Vth。

请参阅图6，图6中的“×”的部分表示器件工作于截止状态或断开状态。当像素驱动电路100包括上述的第一开关单元TA、第二开关单元TB1、第三开关单元T2及第四开关单元TB2时，所述第一开关单元TA在所述第二阶段t2处于断开状态，使驱动晶体管T1的漏极与第一电压线10断开，使存储电容30的第一端与第一电压线10断开。

所述第三开关单元T2在所述第二阶段t2处于断开状态，使存储电容30的第二端与发光单元40的第一端断开，所述发光单元40的第一端与第二电压线20断开。

所述第二开关单元TB1在所述第二阶段t2处于导通状态，使所述栅极、所述第一极(漏极)电连接所述存储电容30的第一端。

所述第四开关单元TB2在所述第二阶段t2处于导通状态，使所述存储电容30的第二端在所述第二阶段t2电连接所述第二电压线20。

请参阅图7，所述像素驱动电路100还包括数据线50。所述数据线50在所述第三阶段t3电连接于所述存储电容30的第二端。所述数据线50用于提供数据电压Vdata。

所述存储电容30的第二端加载数据电压Vdata。由于电容的稳压作用，所述栅极与所述第二极(源极)之间的电压差为Vth+Vdata。

将驱动晶体管T1的栅极电压记为Vg，驱动晶体管T1的源极电压记为Vs，驱动晶体管T1的所述栅极与所述第二极(源极)之间的电压差记为Vgs，Vgs＝Vg-Vs＝Vth+Vdata。

请参阅图8，图8中的“×”的部分表示器件工作于截止状态或断开状态。像素驱动电路100包括上述的第一开关单元TA、第二开关单元TB1、第三开关单元T2及第四开关单元TB2。所述像素驱动电路100还包括第五开关单元TC，所述第五开关单元TC的第一端电连接于所述存储电容30的第二端，所述第五开关单元TC的第二端电连接所述数据线50。所述第五开关单元TC在所述第一阶段t1、所述第二阶段t2皆为断开状态。所述第五开关单元TC在所述第三阶段t3为导通状态，使所述数据线50在所述第三阶段t3电连接于所述存储电容30的第二端，所述存储电容30的第二端加载数据电压Vdata。本申请对于数据电压的电压值不做限定。可选的，数据电压可以为负值。

其中，所述第一开关单元TA在所述第三阶段t3为断开状态，使驱动晶体管T1的漏极与第一电压线10断开。

所述第二开关单元TB1在所述第三阶段t3为断开状态，使驱动晶体管T1的栅极与漏极之间断开，及存储电容30的第一端与驱动晶体管T1的漏极之间断开。

所述第三开关单元T2在所述第三阶段t3为断开状态，使存储电容30的第二端、数据线50、驱动晶体管T1的源极皆与发光单元40的第一端断开。

所述第四开关单元TB2在第三阶段t3为断开状态，使存储电容30的第二端、数据线50、驱动晶体管T1的源极皆与第二电压线20断开。

所述第五开关单元TC在所述第三阶段t3为导通状态，使存储电容30的第二端、驱动晶体管T1的源极皆电连接于数据线50，加载数据电压，进而实现驱动晶体管T1的所述栅极与所述第二极(源极)之间的电压差为Vth+Vdata。

请参阅图9，所述驱动晶体管T1的第一极在所述第四阶段t4电连接所述第一电压线10，所述驱动晶体管T1的第二极在所述第四阶段t4电连接所述发光单元40的第一端。第一电压线10经驱动晶体管T1电连接于发光单元40。所述发光单元40在驱动电压下处于发光状态。故第四阶段t4为发光阶段。

驱动晶体管T1产生的驱动电流表达式为：

其中μ为载流子迁移率，W为沟道宽度，L为沟道长度，C_GI为栅极电容，V_th为阈值电压，W、L在设计时已经固定，C_GI取决于栅极绝缘层厚度和材料。由此可知，影响OLED器件驱动电流和发光亮度的因素有载流子迁移率μ，阈值电压V_th，以及V_gs。其中V_gs＝V_g－V_s，即V_gs与数据电压以及电源电压有关。故经过发光单元40的电流与电源电压Vdd、驱动晶体管T1的阈值电压V_th相关。

然而，OLED显示面板1000内每个像素单元的驱动晶体管T1的阈值电压会有差别，这样会造成每个像素单元中发光二极管的电流不一致，使得OLED显示面板1000的亮度不均匀。并且，随着驱动晶体管T1驱动时间的推移，会造成驱动晶体管T1材料老化、变异，从而导致驱动晶体管T1的阈值电压发生漂移等问题，也会造成OLED显示面板1000显示的不均匀现象，并且这种显示不均匀现象会随着驱动时间的推移和驱动晶体管T1材料的老化变得更严重。

此外，由于第一电压线10相对于电源芯片，从近到远分布，那么远端的第一电压线10由于本身的电源线存在阻抗，每经过一个OLED单元，就会存在一定压降，那么近端和远端的Vdd电压提供的电流存在差异，且尺寸越大的屏这种效应越明显，即第一电压线10(电源线)的阻抗压降导致显示面板1000图像亮度不均。

本申请提供的像素驱动电路100，通过对第一阶段t1、第二阶段t2、第三阶段t3及第四阶段t4的电路设计，使在发光阶段，驱动晶体管T1的栅极与源极之间的电压差为Vgs＝V_th+V_data。

驱动晶体管T1产生的驱动电流表达式可进行简化为：

经公式推导可得，本申请的驱动晶体管T1产生的驱动电流最终只由μ、W、L、C_GI、以及数据电压V_data所决定。即经过发光单元40的电流与V_th、Vdd皆不相关，则可有效地避免驱动晶体管T1材料老化、变异，从而导致驱动晶体管T1的阈值电压发生漂移影响驱动电流的问题，还避免了第一电压线10(电源线)的阻抗压降导致显示面板1000图像亮度不均的问题，可有效地提高显示面板1000的显示亮度精准度。

请参阅图10，图10中的“×”的部分表示器件工作于截止状态或断开状态。

所述第一开关单元TA在所述第四阶段t4处于导通状态，使驱动晶体管T1的漏极与第一电压线10电连接，驱动晶体管T1的漏极加载第一电压Vdd。

所述第二开关单元TB1在所述第四阶段t4处于断开状态，使驱动晶体管T1的栅极、存储电容30的第一端与第一电压线10断开。

所述第三开关单元T2在所述第四阶段t4处于导通状态，使驱动晶体管T1的源极、存储电容30的第二端与发光单元40的第一端之间导通。

所述第四开关单元TB2在所述第四阶段t4处于断开状态，使驱动晶体管T1的源极、存储电容30的第二端、发光单元40的第一端与第二电压线20断开。

第五开关单元TC在所述第四阶段t4处于断开状态，使驱动晶体管T1的源极、存储电容30的第二端、发光单元40的第一端与数据线50断开。

本申请提供的像素驱动电路100，可适用于低温多晶硅技术LTPS(LowTemperature Poly-silicon，LTPS)、薄膜晶体管的沟道层材料为铟镓锌氧化物(indiumgallium zinc oxide，IGZO)为组成的像素架构。

可选的，所述驱动晶体管T1为N型MOS管。所述驱动晶体管T1在所述第一阶段t1工作在截止区，所述驱动晶体管T1在所述第二阶段t2、所述第三阶段t3及所述第四阶段t4工作在放大区。当驱动晶体管T1工作在放大区时，通过改变Vgs的电压，可以改变Ids的电流大小。

第一开关单元TA、第二开关单元TB1、第三开关单元T2、第四开关单元TB2及第五开关单元TC皆为MOS管。第一开关单元TA、第二开关单元TB1、第三开关单元T2、第四开关单元TB2及第五开关单元TC工作在截止区和饱和区，相当于开关作用。第一开关单元TA、第二开关单元TB1、第三开关单元T2、第四开关单元TB2及第五开关单元TC可以为P型或N型。

所述像素驱动电路100包括第一扫描线、第二扫描线、第三扫描线及控制线。

所述第一开关单元TA的控制端电连接所述第一扫描线。第一扫描线用于提供第一扫描电压SCANA，第一扫描电压SCANA加载于第一开关单元TA的控制端，以控制第一开关单元TA的第一端与第二端之间导通或断开。其中，所述第一开关单元TA为N型或P型晶体管。当第一开关单元TA为N型晶体管，第一扫描电压SCANA为高电平时，第一开关单元TA的第一端与第二端导通，第一开关单元TA处于导通状态；第一扫描电压SCANA为低电平时，第一开关单元TA的第一端与第二端断开，第一开关单元TA处于断开状态。

请参阅图11，图11为图3所示的像素驱动电路的信号时序图。以上述像素驱动电路100中的各个晶体管为N型晶体管为例，对一个像素驱动电路100在一图像帧内的不同阶段的工作情况作举例说明。一个像素驱动电路100在一图像帧内的不同阶段包括第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4。

所述第一扫描电压SCANA在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的电平依次为高电平、低电平、低电平、高电平。第一开关单元TA在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的状态依次为导通、断开、断开、导通。

当第一开关单元TA为P型晶体管时，第一扫描电压SCANA为高电平时，第一开关单元TA的第一端与第二端断开，第一开关单元TA处于断开状态；第一扫描电压SCANA为低电平时，第一开关单元TA的第一端与第二端导通，第一开关单元TA处于导通状态。所述第一扫描电压SCANA在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的电平依次为低电平、高电平、高电平、低电平。

所述第二开关单元TB1的控制端、所述第四开关单元TB2的控制端电连接所述第二扫描线。第二扫描线用于提供第二扫描电压SCANB，第二扫描电压SCANB加载于第二开关单元TB1的控制端和第四开关单元TB2，以控制第二开关单元TB1的第一端与第二端之间导通或断开，及控制第四开关单元TB2的第一端与第二端之间导通与断开。其中，所述第二开关单元TB1、所述第四开关单元TB2皆为N型晶体管或皆为P型晶体管。以第二开关单元TB1为N型晶体管为例。第二扫描电压SCANB为高电平时，第二开关单元TB1的第一端与第二端导通，第二开关单元TB1处于导通状态；第二扫描电压SCANB为低电平时，第二开关单元TB1的第一端与第二端断开，第二开关单元TB1处于断开状态。所述第二扫描电压SCANB在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的电平依次为高电平、高电平、低电平、低电平。第二开关单元TB1在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的状态依次为导通、导通、断开、断开。第四开关单元TB2的状态与第二开关单元TB1的状态相同，在此不再赘述。所述第二开关单元TB1为P型晶体管的实施方式可以参考第二开关单元TB1为N型晶体管的实施方式，在此不再赘述。

所述第三开关单元T2的控制端电连接所述控制线。控制线用于提供控制电压EMIT，控制电压EMIT加载于第三开关单元T2的控制端，以控制第三开关单元T2的第一端与第二端之间导通或断开。其中，所述第三开关单元T2为N型晶体管或为P型晶体管。以第三开关单元T2为N型晶体管为例。控制电压EMIT为高电平时，第三开关单元T2的第一端与第二端导通，第三开关单元T2处于导通状态；控制电压EMIT为低电平时，第三开关单元T2的第一端与第二端断开，第三开关单元T2处于断开状态。所述控制电压EMIT在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的电平依次为高电平、低电平、低电平、高电平。第三开关单元T2在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的状态依次为导通、断开、断开、导通。所述第三开关单元T2为P型晶体管的实施方式可以参考第三开关单元T2为N型晶体管的实施方式，在此不再赘述。

所述第五开关单元TC的控制端电连接所述第三扫描线。第三扫描线用于提供第三扫描电压SCANC，第三扫描电压SCANC加载于第五开关单元TC的控制端，以控制第五开关单元TC的第一端与第二端之间导通或断开。其中，所述第五开关单元TC为N型晶体管或为P型晶体管。以第五开关单元TC为N型晶体管为例。第三扫描电压SCANC为高电平时，第五开关单元TC的第一端与第二端导通，第五开关单元TC处于导通状态；第三扫描电压SCANC为低电平时，第五开关单元TC的第一端与第二端断开，第五开关单元TC处于断开状态。所述第三扫描电压SCANC在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的电平依次为低电平、低电平、高电平、低电平。第五开关单元TC在所述第一阶段t1、所述第二阶段t2、所述第三阶段t3及所述第四阶段t4的状态依次为断开、断开、导通、断开。所述第五开关单元TC为P型晶体管的实施方式可以参考第五开关单元TC为N型晶体管的实施方式，在此不再赘述。

在第一阶段t1：第一扫描电压SCANA和第二扫描电压SCANB为高电平、控制电压EMIT为高电平，第三扫描电压SCANC为低电平；第一开关单元TA、第二开关单元TB1、第四开关单元TB2、第三开关单元T2导通，驱动晶体管T1、第五开关单元TC截止。

存储电容30充电第一电压Vdd，由于驱动晶体管T1的栅极每次发光前会充电至Vdd，可以解决驱动晶体管T1的迟滞特性，减少残像，提高发光单元40的亮度精准度。

存储电容30充电并不限定为Vdd，可以为外加电压V1，每次栅极初始化电压都是V1即可。V1大于Vth,这样放电速度更快。

驱动晶体管T1的源极也即OLED的阳极接地，可以消除OLED的内建电场。充分利用电容充电的过程，同时实现OLED的阳极电位初始化，消除OLED的内建电场。初始化电压不能使OLED发光(即小于OLED的发光阈值电压)，又能够消除OLED的内建电场。

第一阶段t1实现了存储电容30充电，驱动晶体管T1的栅极电压初始化，以及消除了OLED的内建电场。

在第二阶段t2：第二扫描电压SCANB为高电平，第一扫描电压SCANA、控制电压EMIT、第三扫描电压SCANC为低电平；驱动晶体管T1、第二开关单元TB1、第四开关单元TB2导通，第一开关单元TA 第三开关单元T2、第五开关单元TC截止。

在第一阶段t1中存储电容30充满电之后，驱动晶体管T1的栅极电压为Vdd，此时，Vg-Vs大于Vth，驱动晶体管T1工作在放大区(导通)。

在此阶段，存储电容30开始放电，存储电容30存储的电压为Vgs，当存储电容30的电压Vgs＝Vth的时候驱动晶体管T1截止。存储电容30沿第二开关单元TB1、驱动晶体管T1、第四开关单元TB2对地放电，直到放电至Vth的时候驱动晶体管T1截止，存储电容30开始稳压。

在第三阶段t3：第三扫描电压SCANC为高电平，第一扫描电压SCANA、控制电压EMIT、第二扫描电压SCANB为低电平；第五开关单元TC导通，驱动晶体管T1、第二开关单元TB1、第四开关单元TB2、第一开关单元TA第三开关单元T2截止(驱动晶体管T1导通)。存储电容30稳压，那么Vgs的电压充电至Vth+Vdata，即Vgs＝Vth+Vdata。最后计算得到Ids与Vdata相关，与Vth和Vdd无关，有效地避免驱动晶体管T1材料老化、变异，从而导致驱动晶体管T1的阈值电压发生漂移影响驱动电流的问题，还避免了第一电压线10(电源线)的阻抗压降导致显示面板1000图像亮度不均的问题，可有效地提高显示面板1000的显示亮度精准度。而且，上述的电流补偿的为驱动OLED发光的驱动晶体管T1，补偿最为准确。

在第四阶段t4：第一扫描电压SCANA、控制电压EMIT为高电平，第二扫描电压SCANB、第三扫描电压SCANC为低电平；第一开关单元TA、第三开关单元T2导通，驱动晶体管T1、第二开关单元TB1、第四开关单元TB2截止(驱动晶体管T1工作在放大区)。此阶段，OLED在驱动电流作用下发光。

本申请提供的显示面板1000包括上述任意一项实施方式所述的像素驱动电路100。显示面板1000可以应用于但不限于移动电话、电视、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪等。

在上述实施例提供的像素驱动电路100中，各个晶体管可以为薄膜晶体管(ThinFilm Transistor，TFT)、场效应晶体管(Field Effect Transistor，FET)或其他特性相同的开关器件，本公开的实施例对此不作限定。

示例性地，在晶体管为P型晶体管，例如P型金属氧化物半导体场效应晶体管(Positive channel Metal Oxide Semiconductor，PMOS)的情况下，该晶体管的第一极为源极，第二极为漏极。示例性地，在晶体管为N型晶体管，例如N型金属氧化物半导体场效应晶体管(Negative channel Metal Oxide Semiconductor，NMOS)的情况下，该晶体管的第一极为漏极，第二极为源极。

以上是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (9)

1.一种像素驱动电路，其特征在于，所述像素驱动电路的工作阶段包括第一阶段及第二阶段；所述像素驱动电路包括：

第一电压线，所述第一电压线用于提供第一电压，所述第一电压为电源电压；

第二电压线，所述第二电压线用于提供第二电压，所述第二电压小于所述第一电压；

驱动晶体管，所述驱动晶体管包括栅极、第一极及第二极；

存储电容，所述存储电容的第一端在所述第一阶段电连接所述第一电压线，所述存储电容的第二端在所述第一阶段电连接所述第二电压线，所述存储电容在所述第一阶段处于充电阶段，在所述第二阶段，所述存储电容的第一端与所述第一电压线断开，所述栅极、所述第一极电连接所述存储电容的第一端，所述第二极电连接所述存储电容的第二端，所述存储电容的第二端与发光单元的第一端之间断开；

所述存储电容的第二端在所述第二阶段电连接所述第二电压线；所述存储电容在所述第二阶段放电，直至所述栅极与所述第二极之间的电压差为Vth，所述Vth为所述驱动晶体管的阈值电压；及

发光单元，所述发光单元的第一端在所述第一阶段电连接于所述存储电容的第二端，并加载所述第二电压。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路的工作阶段包括第三阶段；所述像素驱动电路还包括：

数据线，所述数据线在所述第三阶段电连接于所述存储电容的第二端，所述数据线用于提供Vdata，所述Vdata为数据电压；

所述存储电容的第二端加载所述数据电压，所述栅极与所述第二极之间的电压差为Vth+Vdata。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路的工作阶段还包括第四阶段；

所述驱动晶体管的第一极在所述第四阶段电连接所述第一电压线，所述驱动晶体管的第二极在所述第四阶段电连接所述发光单元的第一端，所述发光单元处于发光状态。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

第一开关单元，所述第一开关单元的第一端电连接所述第一电压线，所述第一开关单元的第二端电连接于所述驱动晶体管的第一极；

第二开关单元，所述第二开关单元的第一端电连接所述驱动晶体管的第一极，所述第二开关单元的第二端电连接于所述驱动晶体管的栅极和所述存储电容的第一端；

第三开关单元，所述第三开关单元的第一端电连接所述存储电容的第二端，所述第三开关单元的第二端电连接于所述发光单元的第一端；

第四开关单元，所述第四开关单元的第一端电连接所述存储电容的第二端，所述第四开关单元的第二端电连接于所述第二电压线；

所述第一开关单元、所述第二开关单元及所述第三开关单元在所述第一阶段皆为导通状态。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一开关单元、所述第三开关单元在所述第二阶段处于断开状态，所述第二开关单元、所述第四开关单元在所述第二阶段处于导通状态。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

第五开关单元，所述第五开关单元的第一端电连接于所述存储电容的第二端，所述第五开关单元的第二端电连接所述数据线，所述第五开关单元在所述第一阶段、所述第二阶段皆为断开状态；所述第五开关单元在所述第三阶段为导通状态；

所述第一开关单元、所述第二开关单元、所述第三开关单元及所述第四开关单元在所述第三阶段为断开状态。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述第一开关单元、所述第三开关单元在所述第四阶段处于导通状态，所述第二开关单元、所述第四开关单元及第五开关单元在所述第四阶段处于断开状态。

8.根据权利要求7所述的像素驱动电路，其特征在于，所述驱动晶体管为N型晶体管，所述驱动晶体管在所述第一阶段工作在截止区，所述驱动晶体管在所述第二阶段、所述第三阶段及所述第四阶段工作在放大区；

所述像素驱动电路包括第一扫描线、第二扫描线、第三扫描线及控制线，所述第一开关单元的控制端电连接所述第一扫描线，所述第一开关单元为N型晶体管或P型晶体管；所述第二开关单元的控制端、所述第四开关单元的控制端电连接所述第二扫描线，所述第二开关单元、所述第四开关单元皆为N型晶体管或皆为P型晶体管；

所述第三开关单元的控制端电连接所述控制线，所述第三开关单元为N型晶体管或P型晶体管；所述第五开关单元的控制端电连接所述第三扫描线；所述第五开关单元为N型晶体管或P型晶体管。

9.一种显示面板，其特征在于，包括如权利要求1～8任一项所述的像素驱动电路。