CN111883043A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板，其中像素电路包括数据写入模块、驱动模块、发光控制模块、补偿模块、初始化模块、存储模块和发光模块，其中在初始化阶段，初始化模块将初始化电压通过补偿模块写入到驱动模块的控制端，并将初始化电压写入到所述发光模块的第一端；补偿模块在数据写入阶段将包含驱动模块阈值电压信息的补偿信号写入驱动模块的控制端；其中补偿模块包括氧化物晶体管。本发明实施例的像素电路所包括的元件数量较少，使得像素电路本身的尺寸较小，进而无需缩小像素电路的整体尺寸的基础上，有利于包括该像素电路的显示面板的分辨率的提高。并且可以保证氧化物晶体管自身的良好特性。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的发展，对显示面板的分辨率要求也越来越高。

现有显示面板通常包括多个像素电路，像素电路通常包括多个晶体管，还包括电容和发光器件。由于现有像素电路中所包括的元件个数较多，因此为实现显示面板的高分辨率，需要把像素电路的尺寸做小，然而现有像素电路存在包含氧化物晶体管的像素电路尺寸做小后，氧化物晶体管的特性不稳定，使得显示面板的高分辨率难以实现的问题。

发明内容

本发明提供一种像素电路及其驱动方法、显示面板，以实现减少像素电路中元器件的个数，使得氧化物晶体管可具有稳定的特性的基础上，实现显示面板的较高分辨率。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动模块、发光控制模块、补偿模块、初始化模块、存储模块和发光模块；初始化模块用于在初始化阶段，将初始化电压通过补偿模块写入到驱动模块的控制端，并将初始化电压写入到发光模块的第一端；数据写入模块用于将数据电压输入端的信号写入到驱动模块的第一端；补偿模块用于在数据写入阶段将包含驱动模块阈值电压信息的补偿信号写入驱动模块的控制端；补偿模块包括氧化物晶体管；存储模块用于存储驱动模块的控制端的电压；发光控制模块用于控制第一电源电压输入端与驱动模块之间的导通状态；驱动模块用于在发光控制模块导通时，驱动发光模块发光。

可选的，数据写入模块的控制端与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动模块的第一端电连接；数据写入模块用于在第一扫描信号输入端输入的信号控制下，在数据写入阶段导通；

初始化模块的控制端与第二扫描信号输入端电连接，初始化模块的第一端与初始化电压输入端电连接，初始化模块的第二端与驱动模块的第二端电连接；初始化模块用于在第二扫描信号输入端输入的信号控制下，在初始化阶段导通；

补偿模块的控制端与第三扫描信号输入端电连接，补偿模块的第一端与驱动模块的第二端电连接，补偿模块的第二端与驱动模块的控制端电连接；补偿模块用于在第三扫描信号输入端输入的信号控制下，在初始化阶段和数据写入阶段导通。

可选的，初始化模块与驱动模块并联连接；

数据电压输入端用于在初始化阶段输入初始化电压，以及用于在数据写入阶段输入数据电压，数据写入模块用于在初始化阶段将数据电压输入端输入的初始化电压写入到驱动模块的第一端，初始化模块用于在初始化阶段，将数据写入模块写入到驱动模块第一端的初始化电压通过补偿模块写入到驱动模块的控制端。

可选的，数据写入模块的控制端与第四扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动模块的第一端电连接；数据写入模块用于在第四扫描信号输入端输入的信号控制下，在初始化阶段和数据写入阶段导通；

初始化模块的控制端与第五扫描信号输入端电连接，初始化模块的第一端与驱动模块的第一端电连接，初始化模块的第二端与驱动模块的第二端电连接；数据写入模块用于在第五扫描信号输入端输入的信号控制下，在初始化阶段导通；

补偿模块的控制端与第四扫描信号输入端电连接，补偿模块的第一端与驱动模块的第二端电连接，补偿模块的第二端与驱动模块的控制端电连接；补偿模块用于在第四扫描信号输入端输入的信号控制下，在初始化阶段和数据写入阶段导通。

可选的，驱动模块包括第一晶体管，第一晶体管的栅极作为驱动模块的控制端，第一晶体管的第一极作为驱动模块的第一端，第一晶体管的第二极作为驱动模块的第二端；

数据写入模块包括第二晶体管，第二晶体管的栅极作为数据写入模块的控制端，第二晶体管的第一极作为数据写入模块的第一端，第二晶体管的第二极作为数据写入模块的第二端；

初始化模块包括第三晶体管，第三晶体管的栅极作为初始化模块的控制端，第三晶体管的第一极作为初始化模块的第一端，第三晶体管的第二极作为初始化模块的第二端；

补偿模块包括第四晶体管，第四晶体管的栅极作为补偿模块的控制端，第四晶体管的第一极作为补偿模块的第一端，第四晶体管的第二极作为补偿模块的第二端。

可选的，第二晶体管和第三晶体管为N沟道低温多晶体硅晶体管。

可选的，发光控制模块的控制端与发光控制信号输入端电连接，发光控制模块的第一端与第一电源电压输入端电连接，发光控制模块的第二端与驱动模块的第一端电连接；

发光模块包括发光器件，发光器件的第一极与驱动模块的第二端电连接，发光器件的第二极与第二电源电压输入端电连接；

第二电源电压输入端用于在初始化阶段和数据写入阶段，向发光器件的第二极输入第一电压，以使在初始化阶段和数据写入阶段，发光器件第一极与第二极之间的压差小于发光器件的导通跨压；

以及在发光阶段向发光器件的第二极输入第二电压，以使在发光阶段，发光器件第一极与第二极之间的压差大于发光器件的导通跨压；

可选的，发光控制模块包括第五晶体管，第五晶体管的栅极作为发光控制模块的控制端，第五晶体管的第一极作为发光控制模块的第一端，第五晶体管的第二极作为发光控制模块的第二端，第五晶体管为N沟道低温多晶体硅晶体管。

可选的，驱动模块包括P沟道晶体管，第一电压大于第二电压。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，用于驱动第一方面的像素电路，像素电路的驱动方法包括：

在初始化阶段，控制初始化模块和补偿模块导通，以使初始化电压通过初始化模块和补偿模块传输至驱动模块的控制端，以及使初始化电压通过初始化模块传输至发光模块的第一端；

在数据写入阶段，控制数据写入模块、补偿模块导通，以使数据电压输入端输入的数据电压通过数据写入模块、驱动模块和补偿模块传输至驱动模块的控制端；

在发光阶段，控制发光控制模块导通，以使驱动模块驱动发光模块发光。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面的像素电路。

本发明实施例提供了像素电路及其驱动方法、显示面板，其中像素电路包括数据写入模块、驱动模块、发光控制模块、补偿模块、初始化模块、存储模块和发光模块，其中在初始化阶段，初始化模块将初始化电压通过补偿模块写入到驱动模块的控制端；数据写入模块可将数据电压输入端的信号写入到驱动模块的第一端；补偿模块在数据写入阶段将包含驱动模块阈值电压信息的补偿信号写入驱动模块的控制端，并将初始化电压写入到发光模块的第一端；发光控制模块用于控制第一电源电压输入端与驱动模块之间的导通状态；驱动模块用于在发光控制模块导通时，驱动发光模块发光；其中补偿模块包括氧化物晶体管。相比于现有技术的像素电路，本实施例的像素电路无需分别针对驱动模块和发光模块设置一一对应的初始化模块，相比于现有包括两个初始化模块的像素电路，可以减少一个初始化模块，即通过一个初始化模块即可实现对驱动模块控制端和发光模块的初始化，进而可以减少像素电路中模块的数量，进而可以减少像素电路中元件的数量，进而使得像素电路本身的尺寸较小，进而无需缩小像素电路的整体尺寸的基础上，有利于包括该像素电路的显示面板的像素密度的提高，进而有利于提高分辨率。并且，因像素电路整体尺寸无需进行缩小，则像素电路中包括的氧化物晶体管的尺寸保持原有尺寸即可，进而可以保证氧化物晶体管自身的良好特性，进而可以保证显示面板具有较佳的显示效果。

附图说明

图1是现有技术中常用的7T1C像素电路的结构示意图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的驱动时序图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的另一种像素电路的驱动时序图；

图7是本发明实施例提供的一种像素电路的驱动方法的流程图；

图8是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中存在由于现有像素电路中所包括的元件个数较多，因此为实现显示面板的高分辨率，需要把像素电路的尺寸做小，然而现有像素电路存在包含氧化物晶体管的像素电路尺寸做小后，氧化物晶体管的特性不稳定，使得显示面板的高分辨率难以实现的问题。经发明人研究发现，出现上述问题的原因在于，现有最常用的像素电路通常是7T1C(7个薄膜晶体管和1个电容)像素电路，图1是现有技术中常用的7T1C像素电路的结构示意图，参考图1，为使得显示面板可以在低频状态下具有较好的显示画质，通常将与驱动晶体管DT栅极连接的两个晶体管，即补偿晶体管M1和初始化晶体管M2设置为氧化物晶体管，使得驱动晶体管DT的栅极电位可以得到更加良好的保持。然而，现有7T1C像素电路中元件数量过多，要实现显示面板的高分辨率，只能将像素电路的整体尺寸做小，即将像素电路中元件的尺寸都相应减小，而氧化物晶体管的尺寸做小后特性会不稳定，因此成为显示面板实现高分辨的障碍。

基于上述问题，本发明实施例提供一种像素电路，图2是本发明实施例提供的一种像素电路的结构示意图，参考图2，该像素电路包括数据写入模块110、驱动模块120、发光控制模块130、补偿模块140、初始化模块150、存储模块160和发光模块170；初始化模块150用于在初始化阶段，将初始化电压通过补偿模块140写入到驱动模块120的控制端G1，并将初始化电压写入到发光模块170的第一端；数据写入模块110用于将数据电压输入端的信号写入到驱动模块120的第一端；补偿模块140用于在数据写入阶段将包含驱动模块120阈值电压信息的补偿信号写入驱动模块120的控制端G1；补偿模块140包括氧化物晶体管；存储模块160用于存储驱动模块120的控制端G1的电压；发光控制模块130用于控制第一电源电压输入端VDD与驱动模块120之间的导通状态；驱动模块120用于在发光控制模块130导通时，驱动发光模块170发光。

图2所述像素电路的工作过程可以包括初始化阶段、数据写入阶段和发光阶段。其中，在初始化阶段，初始化模块150和补偿模块140导通，初始化电压通过导通的初始化模块150和补偿模块140传输至驱动模块120的控制端G1，以对驱动模块120控制端的电位进行初始化，避免驱动模块120控制端上一帧电位对本帧显示的影响。并且，通过在初始化阶段，将初始化电压写入到驱动模块120的控制端G1，可以使得驱动模块120可以在进入数据写入阶段之前进入导通状态，进而保证数据写入阶段数据电压的顺利写入。并且，在初始化阶段，初始化模块150导通，可以将初始化电压写入到发光模块170的第一端，进而也可以实现对发光模块170的初始化。即本实施例的像素电路，通过初始化模块150和补偿模块140可以实现对驱动模块120控制端的初始化，通过初始化模块150可实现对发光模块170的初始化，因此相对于现有7T1C像素电路，无需分别针对驱动模块120和发光模块170设置对应的初始化模块，即相比于现有包括两个初始化模块的像素电路，可以减少一个初始化模块，即通过一个初始化模块即可实现对驱动模块控制端和发光模块的初始化，进而可以减少像素电路中模块的数量，相应的，有利于减少像素电路中元件的数量。

在数据写入阶段，数据写入模块110和补偿模块140导通；由于在初始化阶段初始化电压写入到驱动模块120的控制端G1，使得驱动模块120在进入数据写入阶段之前已经处于导通状态，因此在数据写入阶段，数据电压通过导通的数据写入模块110、驱动模块120和补偿模块140写入到驱动模块120的控制端G1。

在发光阶段，发光控制模块130导通，驱动模块120根据自身控制端的电压驱动发光模块170发光。

本实施例中，补偿模块140包括氧化物晶体管，氧化物晶体管在截止状态时的漏电流明显小于低温多晶硅晶体管在截止状态时的漏电流，使得驱动模块120控制端的电位可以保持稳定，有利于提高显示效果。因此，设置补偿模块140为氧化物晶体管，可以保证对像素电路的驱动频率可以较低时，包括本实施例的像素电路的显示面板的显示效果更佳。可选的，氧化物晶体管具体可以是铟镓锌氧化物(indium gallium zinc oxide，IGZO)晶体管；当然，氧化物晶体管也可以是其他氧化物晶体管，保证氧化物晶体管的漏电流小于低温多晶硅晶体管漏电流即可。

本实施例的像素电路，包括数据写入模块、驱动模块、发光控制模块、补偿模块、初始化模块、存储模块和发光模块，其中在初始化阶段，初始化模块将初始化电压通过补偿模块写入到驱动模块的控制端；数据写入模块可将数据电压输入端的信号写入到驱动模块的第一端；补偿模块在数据写入阶段将包含驱动模块阈值电压信息的补偿信号写入驱动模块的控制端；发光控制模块用于控制第一电源电压输入端与驱动模块之间的导通状态；驱动模块用于在发光控制模块导通时，驱动发光模块发光；其中补偿模块包括氧化物晶体管。相比于现有技术的像素电路，本实施例的像素电路无需分别针对驱动模块和发光模块设置一一对应的初始化模块，相比于现有包括两个初始化模块的像素电路，可以减少一个初始化模块，即通过一个初始化模块即可实现对驱动模块控制端和发光模块的初始化，进而可以减少像素电路中模块的数量，进而可以减少像素电路中元件的数量，进而使得像素电路本身的尺寸较小，进而无需缩小像素电路的整体尺寸的基础上，有利于包括该像素电路的显示面板的像素密度的提高，进而有利于提高分辨率。并且，因像素电路整体尺寸无需进行缩小，则像素电路中包括的氧化物晶体管的尺寸保持原有尺寸即可，进而可以保证氧化物晶体管自身的良好特性，进而可以保证显示面板具有较佳的显示效果。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

继续参考图2，可选的，数据写入模块110的控制端与第一扫描信号输入端Scan1电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的第一端电连接；数据写入模块110用于在第一扫描信号输入端Scan1输入的信号控制下，在数据写入阶段导通；

初始化模块150的控制端与第二扫描信号输入端Scan2电连接，初始化模块150的第一端与初始化电压输入端Vref电连接，初始化模块150的第二端与驱动模块120的第二端电连接；初始化模块150用于在第二扫描信号输入端Scan2输入的信号控制下，在初始化阶段导通；

补偿模块140的控制端与第三扫描信号输入端Scan3电连接，补偿模块140的第一端与驱动模块120的第二端电连接，补偿模块140的第二端与驱动模块120的控制端G1电连接；补偿模块140用于在第三扫描信号输入端Scan3输入的信号控制下，在初始化阶段和数据写入阶段导通。

图3是本发明实施例提供的另一种像素电路的结构示意图，图3所示像素电路可以对应图2所示模块化像素电路的具体化电路，参考图3，可选的，驱动模块120包括第一晶体管T1，第一晶体管T1的栅极作为驱动模块120的控制端G1，第一晶体管T1的第一极作为驱动模块120的第一端，第一晶体管T1的第二极作为驱动模块120的第二端；

数据写入模块110包括第二晶体管T2，第二晶体管T2的栅极作为数据写入模块110的控制端，第二晶体管T2的第一极作为数据写入模块110的第一端，第二晶体管T2的第二极作为数据写入模块110的第二端；

初始化模块150包括第三晶体管T3，第三晶体管T3的栅极作为初始化模块150的控制端，第三晶体管T3的第一极作为初始化模块150的第一端，第三晶体管T3的第二极作为初始化模块150的第二端；

补偿模块140包括第四晶体管T4，第四晶体管T4的栅极作为补偿模块140的控制端，第四晶体管T4的第一极作为补偿模块140的第一端，第四晶体管T4的第二极作为补偿模块140的第二端。其中第四晶体管T4为氧化物晶体管。存储模块160可以包括电容Cst。

继续参考图2和图3，可选的，发光控制模块130的控制端与发光控制信号输入端EM电连接，发光控制模块130的第一端与第一电源电压输入端VDD电连接，发光控制模块130的第二端与驱动模块120的第一端电连接；

发光模块170包括发光器件D1，发光器件D1的第一极与驱动模块120的第二端电连接，发光器件D1的第二极与第二电源电压输入端VSS电连接。

继续参考图3，可选的，发光控制模块130包括第五晶体管T5，第五晶体管T5的栅极作为发光控制模块130的控制端，第五晶体管T5的第一极作为发光控制模块130的第一端，第五晶体管T5的第二极作为发光控制模块130的第二端。

图4是本发明实施例提供的一种像素电路的驱动时序图，图4所示驱动时序可适用于图2和图3所示像素电路。以图3所示像素电路的工作过程进行说明。以第一晶体管T1为P沟道晶体管，其他晶体管为N沟道晶体管为例进行说明。

参考图3和图4，图3所示像素电路的工作过程包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在初始化阶段t1，第二扫描信号输入端Scan2输入高电平信号，第三晶体管T3导通；第三扫描信号输入端Scan3输入高电平信号，第四晶体管T4导通；初始化电压输入端Vref输入的初始化电压Vref0通过第三晶体管T3和第四晶体管T4传输至第一晶体管T1的栅极，进而对第一晶体管T1栅极电位进行初始化；初始化电压输入端Vref输入的初始化电压Vref0通过第三晶体管T3传输至发光模块170的第一端。其中，初始化电压可以是较低的电压，可选的，初始化电压可以低于任一灰阶对应的数据电压。在初始化阶段t1，第三晶体管T3和第四晶体管T4开启，且处于线性区。

在数据写入阶段t2，第一扫描信号输入端Scan1输入高电平信号，第二晶体管T2导通；第三扫描信号输入端Scan3输入高电平信号，第四晶体管T4导通；另外，因在初始化阶段t1，第一晶体管T1的栅极被写入较低的初始化电压，因此第一晶体管T1导通，数据电压通过导通的第二晶体管T2、第一晶体管T1和第四晶体管T4写入到第一晶体管T1的栅极，直到第一晶体管T1的栅极电压为V_G1＝Vdata0+Vth时，第一晶体管T1截止；其中V_G1表示驱动晶体管栅极的电压，Vdata0表示数据电压，Vth表示第一晶体管T1的阈值电压。

在发光阶段t3，发光控制信号输入端EM输入高电平，第五晶体管T5导通，第一晶体管T1根据自身栅极电压和第一极电压产生驱动电流，驱动发光器件D1发光。其中驱动电流Ids的大小为：

其中，Cox为栅氧化层电容(栅极氧化物单位面积上电容，μ为载流子迁移率，

为第一晶体管T1的宽长比，Vgs为第一晶体管T1栅极与第一极之间电压差值，VDD0表示第一电源电压输入端VDD输入的电压。

图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，初始化模块150与驱动模块120并联连接；数据电压输入端Vdata用于在初始化阶段输入初始化电压，以及用于在数据写入阶段输入数据电压，数据写入模块110用于在初始化阶段将数据电压输入端Vdata输入的初始化电压写入到驱动模块120的第一端，初始化模块150用于在初始化阶段，将数据写入模块110写入到驱动模块120第一端的初始化电压通过补偿模块140写入到驱动模块120的控制端G1。

具体的，本实施例的像素电路，在像素电路的不同工作阶段数据电压输入端Vdata可以输入不同的电压，即在初始化阶段t1数据电压输入端Vdata输入初始化电压，在数据写入阶段t2输入数据电压。初始化阶段t1该初始化电压通过数据写入模块110、初始化模块150和补偿模块140写入到驱动模块120的控制端G1，进而无需额外设置初始化电压输入端，进而可以使得像素电路的端口减小，相应的，包括该像素电路的显示面板中信号线的数量可以减少，进而有利于简化布线，进而有利于进一步提高显示面板的分辨率。

继续参考图5，可选的，数据写入模块110的控制端与第四扫描信号输入端Scan4电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的第一端电连接；数据写入模块110用于在第四扫描信号输入端Scan4输入的信号控制下，在初始化阶段和数据写入阶段导通；

初始化模块150的控制端与第五扫描信号输入端Scan5电连接，初始化模块150的第一端与驱动模块120的第一端电连接，初始化模块150的第二端与驱动模块120的第二端电连接；数据写入模块110用于在第五扫描信号输入端Scan5输入的信号控制下，在初始化阶段导通；

补偿模块140的控制端与第四扫描信号输入端Scan4电连接，补偿模块140的第一端与驱动模块120的第二端电连接，补偿模块140的第二端与驱动模块120的控制端G1电连接；补偿模块140用于在第四扫描信号输入端Scan4输入的信号控制下，在初始化阶段和数据写入阶段导通。

继续参考图5，可选的，驱动模块120包括第一晶体管T1，第一晶体管T1的栅极作为驱动模块120的控制端G1，第一晶体管T1的第一极作为驱动模块120的第一端，第一晶体管T1的第二极作为驱动模块120的第二端；

数据写入模块110包括第二晶体管T2，第二晶体管T2的栅极作为数据写入模块110的控制端，第二晶体管T2的第一极作为数据写入模块110的第一端，第二晶体管T2的第二极作为数据写入模块110的第二端；

初始化模块150包括第三晶体管T3，第三晶体管T3的栅极作为初始化模块150的控制端，第三晶体管T3的第一极作为初始化模块150的第一端，第三晶体管T3的第二极作为初始化模块150的第二端；

补偿模块140包括第四晶体管T4，第四晶体管T4的栅极作为补偿模块140的控制端，第四晶体管T4的第一极作为补偿模块140的第一端，第四晶体管T4的第二极作为补偿模块140的第二端。

继续参考图5，可选的，发光控制模块130的控制端与发光控制信号输入端EM电连接，发光控制模块130的第一端与第一电源电压输入端VDD电连接，发光控制模块130的第二端与驱动模块120的第一端电连接；

发光模块170包括发光器件D1，发光器件D1的第一极与驱动模块120的第二端电连接，发光器件D1的第二极与第二电源电压输入端VSS电连接。

继续参考图5，可选的，发光控制模块130包括第五晶体管T5，第五晶体管T5的栅极作为发光控制模块130的控制端，第五晶体管T5的第一极作为发光控制模块130的第一端，第五晶体管T5的第二极作为发光控制模块130的第二端。

图6是本发明实施例提供的另一种像素电路的驱动时序图，图6所示驱动时序可用于驱动图5所示像素电路，以第一晶体管T1为P沟道晶体管，其他晶体管为N沟道晶体管为例进行说明。参考图5和图6，图5所示像素电路的工作过程包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在初始化阶段t1，第四扫描信号输入端Scan4输入高电平，第二晶体管T2和第四晶体管T4导通；第五扫描信号输入端Scan5输入高电平，第三晶体管T3导通；数据电压输入端Vdata输入初始化电压，该初始化电压通过第二晶体管T2、第三晶体管T3和第四晶体管T4写入到第一晶体管T1的栅极，初始化电压输入端Vref输入的初始化电压Vref0通过第三晶体管T3传输至发光器件D1的第一极。

在数据写入阶段t2，第四扫描信号输入端Scan4输入高电平，第二晶体管T2和第四晶体管T4导通；第五扫描信号输入端Scan5输入低电平，第三晶体管T3关断；数据电压输入端Vdata输入数据电压，该数据电压通过第二晶体管T2、第一晶体管T1和第四晶体管T4传输至第一晶体管T1的栅极，直到第一晶体管T1的栅极电压为V_G1＝Vdata0+Vth时，第一晶体管T1截止；其中V_G1表示驱动晶体管栅极的电压，Vdata0表示数据电压，Vth表示第一晶体管T1的阈值电压。

在发光阶段t3，发光控制信号输入端EM输入高电平信号，第五晶体管T5导通，第一晶体管T1驱动发光器件D1发光，驱动电流大小与图3所示像素电路在发光阶段对应的驱动电流的大小相同。

结合图3、图4对应的实施例和图5、图6对应的实施例，结合图4和图6所示驱动时序，可选的，在初始化阶段t1和数据写入阶段t2，第二电源电压输入端VSS向发光器件D1的第二极输入第一电压V1，使在初始化阶段t1和数据写入阶段t2，发光器件D1第一极与第二极之间的压差小于发光器件D1的导通跨压；以及第二电源电压输入端VSS在发光阶段向发光器件D1的第二极输入第二电压V2，以使在发光阶段条，发光器件D1第一极与第二极之间的压差大于发光器件D1的导通跨压。

具体的，相比于背景技术中现有7T1C像素电路，本实施例的像素电路中在第一晶体管T1和发光器件D1之间未设置开关元件，因此使得像素电路所包括的元件数量减少，进而使得像素电路的尺寸较小，进而可以使得在无需缩小像素电路整体尺寸的基础上，提高显示面板的像素密度，进而有利于分辨率的提高。因本实施例的像素电路在第一晶体管T1和发光器件D1之间未设置开关元件，而根据上述实施例对像素电路的工作过程描述可知，在初始化阶段t1后以及数据写入阶段t2，驱动模块120(第一晶体管T1)导通，因此发光器件D1有误发光的风险，为避免发光器件D1误发光，本实施例中，设置第二电源电压输入端VSS在不同的工作阶段输入的电压大小不同，具体的，在初始化阶段t1和数据写入阶段t2，第二电源电压输入端VSS输入第一电压V1；在发光阶段t3，第二电源电压输入端VSS输入第二电压V2，使得在初始化阶段t1和数据写入阶段t2，发光器件D1第一极与第二极之间的压差小于发光器件D1的导通跨压，进而使得发光器件D1不会发光；在发光阶段t3，发光器件D1第一极与第二极之间的压差大于发光器件D1的导通跨压，进而使得在发光阶段t3，发光器件D1可以点亮发光。

本实施例的技术方案，通过设置在初始化阶段和数据写入阶段，第二电源电压输入端VSS输入第一电压，以及在发光阶段，第二电源电压输入端VSS输入第二电压，使得在初始化阶段和数据写入阶段，发光器件D1第一极与第二极之间的压差小于发光器件D1的导通跨压；在发光阶段，发光器件D1第一极与第二极之间的压差大于发光器件D1的导通跨压，可以使得在驱动模块120(第一晶体管T1)和发光器件D1之间无需设置开关元件，发光器件D1在初始化阶段和数据写入阶段也不会误发光，进而在减少像素电路中元件数量，保证无需缩小像素电路的尺寸，保证氧化物晶体管的特性稳定，提高像素密度的基础上，保证显示面板具有较佳的显示效果。

继续参考图3和图5，可选的，第一晶体管T1为P沟道低温多晶硅晶体管。具体的，P沟道低温多晶硅晶体管的亚阈值摆幅通常较大，具体的，P沟道低温多晶硅晶体管的亚阈值摆幅大于N沟道低温多晶硅晶体管的亚阈值摆幅，其中亚阈值摆幅是衡量薄膜晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，因此亚阈值摆幅越小，越有利于提高开关晶体管的开关速度；亚阈值摆幅越大，越有利于驱动晶体管对灰阶的控制。图3和图5所示像素电路中，第一晶体管T1为驱动晶体管，因此设置第一晶体管T1为P沟道低温多晶硅晶体管，可以有利于第一晶体管T1对灰阶的控制，使得灰阶展开更加容易。

继续参考图3和图5，在上述技术方案的基础上，可选的，在第一晶体管T1为P沟道低温多晶硅晶体管时，第一电压大于第二电压。

具体的，第一晶体管T1为P沟道低温多晶硅晶体管时，发光器件D1的第一极为发光器件D1的阳极，发光器件D1的第二极为发光器件D1的阴极。第一电压大于第二电压，可以使得在初始化阶段和数据写入阶段，发光器件D1的第一极与第二极的电压压差相对较小，进而使得在初始化阶段和数据写入阶段，发光器件D1不会误发光；以及发光器件D1的第一极与第二极的电压压差相对较大，进而使得在发光阶段，发光器件D1可以正常发光，进而保证良好的显示效果。

继续参考图3和图5，可选的，第二晶体管T2和第三晶体管T3为N沟道低温多晶体硅晶体管。具体的，N沟道低温多晶硅晶体管的亚阈值摆幅通常较小，并且迁移率通常较相同尺寸的P沟道低温多晶硅晶体管的迁移率更高，而亚阈值摆幅越小，迁移率越高，晶体管的开关速度越快，因第二晶体管T2和第三晶体管T3都为开关晶体管，因此设置第二晶体管T2和第三晶体管T3为N沟道低温多晶体硅晶体管，可以使得第二晶体管T2和第三晶体管T3具有较快的开关速度，进而有利于提高第二晶体管T2和第三晶体管T3的开关控制能力。

继续参考图3和图5，可选的，第五晶体管T5为N沟道低温多晶体硅晶体管；基于上述同样的原因，第五晶体管T5可以具有较快的开关速度，进而有利于提高第五晶体管T5的开关控制能力。

本发明实施例还提供的一种像素电路的驱动方法，该驱动方法可用于驱动本发明上述任意实施例提供的像素电路，图7是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图7，该像素电路的驱动方法包括：

步骤210、在初始化阶段，控制初始化模块和补偿模块导通，以使初始化电压通过初始化模块和补偿模块传输至驱动模块的控制端，以及使初始化电压通过初始化模块传输至发光模块的第一端；

步骤220、在数据写入阶段，控制数据写入模块、补偿模块导通，以使数据电压输入端输入的数据电压通过数据写入模块、驱动模块和补偿模块传输至驱动模块的控制端；

步骤230、在发光阶段，控制发光控制模块导通，以使驱动模块驱动发光模块发光。

本实施例提供的像素电路的驱动方法，通过在初始化阶段，控制初始化模块和补偿模块导通，以使初始化电压通过初始化模块和补偿模块传输至驱动模块的控制端；在数据写入阶段，控制数据写入模块、补偿模块导通，以使数据电压输入端输入的数据电压通过数据写入模块、驱动模块和补偿模块传输至驱动模块的控制端；在发光阶段，控制发光控制模块导通，以使驱动模块驱动发光模块发光，可以无需分别针对驱动模块和发光模块设置一一对应的初始化模块，相比于现有包括两个初始化模块的像素电路，可以减少一个初始化模块，即通过一个初始化模块即可实现对驱动模块控制端和发光模块的初始化，进而可以减少像素电路中模块的数量，进而可以减少像素电路中元件的数量，进而使得像素电路本身的尺寸较小，进而无需缩小像素电路的整体尺寸的基础上，有利于包括该像素电路的显示面板的像素密度的提高。并且，因像素电路整体尺寸无需进行缩小，则像素电路中包括的氧化物晶体管的尺寸保持原有尺寸即可，进而可以保证氧化物晶体管自身的良好特性，进而可以保证显示面板具有较佳的显示效果。

本发明实施例还提供了一种显示面板，图8是本发明实施例提供的一种显示面板的结构示意图，参考图8，该显示面板30包括本发明上述任意实施例提供的像素电路301。该显示面板30还包括数据信号控制驱动单元310、扫描控制驱动单元320。其中，数据信号驱动单元310通过多条数据线D1，D2，D3，D4……与像素电路的数据信号输入端电连接，用于向数据信号输入端输入数据信号；扫描信号驱动单元320连接多条扫描线SL1，SL2，SL3，SL4……每条扫描线连接一行像素电路。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：数据写入模块、驱动模块、发光控制模块、补偿模块、初始化模块、存储模块和发光模块；

所述初始化模块用于在初始化阶段，将初始化电压通过所述补偿模块写入到所述驱动模块的控制端，并将所述初始化电压写入到所述发光模块的第一端；

所述数据写入模块用于将数据电压输入端的信号写入到所述驱动模块的第一端；

所述补偿模块用于在所述数据写入阶段将包含所述驱动模块阈值电压信息的补偿信号写入驱动模块的控制端；所述补偿模块包括氧化物晶体管；

所述存储模块用于存储所述驱动模块的控制端的电压；

所述发光控制模块用于控制第一电源电压输入端与所述驱动模块之间的导通状态；

所述驱动模块用于在所述发光控制模块导通时，驱动所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的控制端与第一扫描信号输入端电连接，所述数据写入模块的第一端与所述数据电压输入端电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；所述数据写入模块用于在所述第一扫描信号输入端输入的信号控制下，在所述数据写入阶段导通；

所述初始化模块的控制端与第二扫描信号输入端电连接，所述初始化模块的第一端与初始化电压输入端电连接，所述初始化模块的第二端与所述驱动模块的第二端电连接；所述初始化模块用于在所述第二扫描信号输入端输入的信号控制下，在所述初始化阶段导通；

所述补偿模块的控制端与第三扫描信号输入端电连接，所述补偿模块的第一端与所述驱动模块的第二端电连接，所述补偿模块的第二端与所述驱动模块的控制端电连接；所述补偿模块用于在所述第三扫描信号输入端输入的信号控制下，在所述初始化阶段和数据写入阶段导通。

3.根据权利要求1所述的像素电路，其特征在于，所述初始化模块与所述驱动模块并联连接；

所述数据电压输入端用于在初始化阶段输入初始化电压，以及用于在数据写入阶段输入数据电压，所述数据写入模块用于在初始化阶段将所述数据电压输入端输入的初始化电压写入到驱动模块的第一端，所述初始化模块用于在初始化阶段，将所述数据写入模块写入到所述驱动模块第一端的初始化电压通过所述补偿模块写入到所述驱动模块的控制端。

4.根据权利要求3所述的像素电路，其特征在于，所述数据写入模块的控制端与第四扫描信号输入端电连接，所述数据写入模块的第一端与所述数据电压输入端电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接；所述数据写入模块用于在所述第四扫描信号输入端输入的信号控制下，在所述初始化阶段和所述数据写入阶段导通；

所述初始化模块的控制端与第五扫描信号输入端电连接，所述初始化模块的第一端与所述驱动模块的第一端电连接，所述初始化模块的第二端与所述驱动模块的第二端电连接；所述数据写入模块用于在所述第五扫描信号输入端输入的信号控制下，在所述初始化阶段导通；

所述补偿模块的控制端与所述第四扫描信号输入端电连接，所述补偿模块的第一端与所述驱动模块的第二端电连接，所述补偿模块的第二端与所述驱动模块的控制端电连接；所述补偿模块用于在所述第四扫描信号输入端输入的信号控制下，在所述初始化阶段和所述数据写入阶段导通。

5.根据权利要求2或4所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述第一晶体管的栅极作为所述驱动模块的控制端，所述第一晶体管的第一极作为所述驱动模块的第一端，所述第一晶体管的第二极作为所述驱动模块的第二端；

所述数据写入模块包括第二晶体管，所述第二晶体管的栅极作为所述数据写入模块的控制端，所述第二晶体管的第一极作为所述数据写入模块的第一端，所述第二晶体管的第二极作为所述数据写入模块的第二端；

所述初始化模块包括第三晶体管，所述第三晶体管的栅极作为所述初始化模块的控制端，所述第三晶体管的第一极作为所述初始化模块的第一端，所述第三晶体管的第二极作为所述初始化模块的第二端；

所述补偿模块包括第四晶体管，所述第四晶体管的栅极作为所述补偿模块的控制端，所述第四晶体管的第一极作为所述补偿模块的第一端，所述第四晶体管的第二极作为所述补偿模块的第二端。

6.根据权利要求5所述的像素电路，其特征在于，所述第二晶体管和所述第三晶体管为N沟道低温多晶体硅晶体管。

7.根据权利要求1所述的像素电路，其特征在于，

所述发光控制模块的控制端与发光控制信号输入端电连接，所述发光控制模块的第一端与所述第一电源电压输入端电连接，所述发光控制模块的第二端与所述驱动模块的第一端电连接；

所述发光模块包括发光器件，所述发光器件的第一极与所述驱动模块的第二端电连接，所述发光器件的第二极与第二电源电压输入端电连接；

所述第二电源电压输入端用于在所述初始化阶段和所述数据写入阶段，向所述发光器件的第二极输入第一电压，以使在所述初始化阶段和所述数据写入阶段，所述发光器件第一极与所述第二极之间的压差小于所述发光器件的导通跨压；

以及在发光阶段向所述发光器件的第二极输入第二电压，以使在所述发光阶段，所述发光器件第一极与所述第二极之间的压差大于所述发光器件的导通跨压；

优选的，所述发光控制模块包括第五晶体管，所述第五晶体管的栅极作为所述发光控制模块的控制端，所述第五晶体管的第一极作为所述发光控制模块的第一端，所述第五晶体管的第二极作为所述发光控制模块的第二端，所述第五晶体管为N沟道低温多晶体硅晶体管。

8.根据权利要求7所述的像素电路，其特征在于，所述驱动模块包括P沟道晶体管，所述第一电压大于所述第二电压。

9.一种像素电路的驱动方法，其特征在于，用于驱动权利要求1-8任一项所述的像素电路，所述像素电路的驱动方法包括：

在初始化阶段，控制所述初始化模块和所述补偿模块导通，以使初始化电压通过所述初始化模块和所述补偿模块传输至所述驱动模块的控制端，以及使所述初始化电压通过所述初始化模块传输至所述发光模块的第一端；

在数据写入阶段，控制所述数据写入模块、所述补偿模块导通，以使所述数据电压输入端输入的数据电压通过所述数据写入模块、所述驱动模块和所述补偿模块传输至所述驱动模块的控制端；

在发光阶段，控制所述发光控制模块导通，以使所述驱动模块驱动所述发光模块发光。

10.一种显示面板，其特征在于，包括权利要求1-8任一项所述的像素电路。

Images