CN113990261B - 像素电路及其驱动方法和显示面板 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法和显示面板，该像素电路包括驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块；数据写入模块连接于数据线和驱动模块之间，存储模块与驱动模块的控制端连接，第一发光控制模块和驱动模块连接于第一电源和第二发光控制模块之间，第二发光控制模块的第二端连接发光模块的第一端，发光模块的第二端连接第二电源；第一初始化模块分别与驱动模块的控制端、第二发光控制模块的第一端以及初始化信号线连接。本发明实施例提供的技术方案能够保证进行下一帧显示时，各像素中的驱动模块的特性相同，不会受到上一帧显示状态的影响，有利于提高显示效果。

Description

像素电路及其驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板。

背景技术

随着显示技术的不断发展，有机发光二极管(Organic Light Emitting Diode，OLED)显示面板凭借自发光、高亮度、宽视角等优良特性，在光电显示领域有着广泛的应用。

显示面板中通常包括多个像素电路，其中像素电路包括驱动晶体管，驱动晶体管生成驱动信号以驱动发光元件发光显示。而现有技术中，显示画面存在不均一的现象，降低了显示效果，进而造成用户体验效果较差。

发明内容

本发明实施例提供一种像素电路及其驱动方法和显示面板，以改善显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块；

所述数据写入模块连接于数据线和所述驱动模块之间，用于向所述驱动模块的控制端写入所述数据线输出的数据电压；

所述存储模块与所述驱动模块的控制端连接，用于存储所述驱动模块控制端的电压；

所述第一发光控制模块和所述驱动模块连接于第一电源和所述第二发光控制模块的第一端之间，所述第二发光控制模块的第二端连接所述发光模块的第一端，所述发光模块的第二端连接第二电源；

所述第一初始化模块分别与所述驱动模块的控制端、所述第二发光控制模块的第一端以及初始化信号线连接，用于将所述初始化信号线提供的电压传输至所述驱动模块的控制端，并控制所述驱动模块产生初始化电流。

可选地，所述初始化信号线包括第一初始化信号线和第二初始化信号线，所述第一初始化模块用于将所述第一初始化信号线提供的第一初始化电压传输至所述驱动模块的控制端，并通过所述第二初始化信号线提供的第二初始化电压配置所述初始化电流，所述第一初始化电压传输至所述驱动模块的控制端期间，所述驱动模块产生所述初始化电流。

可选地，还包括第二初始化模块，所述第一初始化模块包括第一初始化单元和第二初始化单元；

所述第一初始化单元连接于第一初始化信号线和所述驱动模块的控制端之间，所述第一初始化单元的控制端连接第一扫描线；所述第二初始化单元连接于所述第二发光控制模块的第一端和第二初始化信号线之间，所述第二初始化单元的控制端连接所述第一扫描线；所述第二初始化模块连接于所述第一初始化信号线和所述第二发光控制模块的第一端之间，所述第二初始化模块的控制端连接第二扫描线。

可选地，所述像素电路还包括补偿模块，所述第一发光控制模块包括第一发光控制单元和第二发光控制单元；

所述第一发光控制单元的第一端连接所述第一电源，所述第一发光控制单元的第二端与所述驱动模块的第一端连接，所述驱动模块的第二端与所述第二发光控制单元的第一端连接，所述第二发光控制单元的第二端与所述第二发光控制模块的第一端连接，所述第一发光控制单元的控制端和所述第二发光控制单元的控制端均与第一发光控制信号线连接，所述第二发光控制模块的控制端第二发光控制信号线连接；

所述补偿模块的控制端和所述数据写入模块的控制端均连接第三扫描线，所述补偿模块连接于所述驱动模块的控制端和第二端之间，所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间。

可选地，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述补偿模块包括第三晶体管，所述第一初始化单元包括第四晶体管，所述第一发光控制单元包括第五晶体管，所述第二发光控制单元包括第六晶体管，所述第二初始化模块包括第七晶体管，所述第二发光控制单元包括第八晶体管，所述第二初始化单元包括第九晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管；

所述第二晶体管的第一极连接所述数据线，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接所述第三扫描线；所述第三晶体管的栅极连接所述第三扫描线，所述第三晶体管的第一极连接所述第一晶体管的第二极，所述第三晶体管的第二极连接所述第一晶体管的栅极；

所述第四晶体管的第一极和所述第七晶体管的第一极连接所述第一初始化信号线，所述第四晶体管的第二极连接所述第一晶体管的栅极，所述第七晶体管的第二极连接所述第六晶体管的第二极，所述第九晶体管的第一极连接所述第二初始化信号线，所述第九晶体管的第二极连接所述第六晶体管的第二极，所述第四晶体管的栅极和所述第九晶体管的栅极连接所述第一扫描线，所述第七晶体管的栅极连接所述第二扫描线；

所述第五晶体管的第一极连接所述第一电源，所述第五晶体管的第二极连接所述第一晶体管的第一极，所述第一晶体管的第二极连接所述第六晶体管的第一极，所述第六晶体管的第二极连接所述第八晶体管的第一极，所述第八晶体管的第二极连接所述发光二极管的第一极，所述发光二极管的第二极连接所述第二电源，所述第五晶体管的栅极和所述第六晶体管的栅极连接所述第一发光控制信号线，所述第八晶体管的栅极连接所述第二发光控制信号线；

所述存储电容的第一极连接所述第一电源，所述存储电容的第二极连接所述第一晶体管的栅极。

可选地，所述第二扫描线复用为所述第三扫描线。

可选地，所述第一扫描线、所述第二扫描线、所述第三扫描线、所述第一发光控制信号线和所述第二发光控制信号线被配置为传输扫描信号以满足：

在初始化阶段，所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第九晶体管导通；

在数据写入阶段，所述第二晶体管、所述第三晶体管、所述第七晶体管和所述第八晶体管导通；

在发光阶段，所述第五晶体管、所述第六晶体管和所述第八晶体管导通。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，该像素电路包括：驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块；所述数据写入模块连接于数据线和所述驱动模块之间，所述存储模块与所述驱动模块的控制端连接，所述第一发光控制模块和所述驱动模块连接于第一电源和所述第二发光控制模块之间，所述第二发光控制模块的第二端连接所述发光模块的第一端，所述发光模块的第二端连接第二电源；所述第一初始化模块分别与所述驱动模块的控制端、所述第二发光控制模块的第一端以及初始化信号线连接；

所述像素电路的驱动方法包括：

在初始化阶段，控制所述初始化模块将对应的初始化电压传输至所述驱动模块的控制端，并控制所述驱动模块产生初始化电流；

在数据写入阶段，控制所述数据写入模块将所述数据线提供的数据电压传输至所述驱动模块的控制端，并控制所述初始化模块将对应的初始化电压传输至所述发光模块的第一端。

可选地，所述第一初始化模块包括第一初始化单元、第二初始化单元，所述像素电路还包括第二初始化模块；所述第一初始化单元连接于第一初始化信号线和所述驱动模块的控制端之间，所述第一初始化单元的控制端连接第一扫描线；所述第二初始化单元连接于所述第二发光控制模块的第一端和第二初始化信号线之间，所述第二初始化单元的控制端连接所述第一扫描线；所述第二初始化模块连接于所述第一初始化信号线和所述第二发光控制模块的第一端之间，所述第二初始化模块的控制端连接第二扫描线；

所述像素电路还包括补偿模块，所述第一发光控制模块包括第一发光控制单元和第二发光控制单元；所述第一发光控制单元的第一端连接所述第一电源，所述第一发光控制单元的第二端与所述驱动模块的第一端连接，所述驱动模块的第二端与所述第二发光控制单元的第一端连接，所述第二发光控制单元的第二端与所述第二发光控制模块的第一端连接，所述第一发光控制单元的控制端和所述第二发光控制单元的控制端均与第一发光控制信号线连接，所述第二发光控制模块的控制端第二发光控制信号线连接；所述补偿模块的控制端连接第三扫描线，所述补偿模块连接于所述驱动模块的控制端和第二端之间，所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间；

在所述初始化阶段，所述第一扫描线输出的第一扫描信号控制所述第一初始化单元和所述第二初始化单元导通，所述第一发光控制信号线输出的第一发光控制信号控制所述第一发光控制模块导通；

在所述数据写入阶段，所述第三扫描线输出的第三扫描信号控制所述数据写入模块和所述补偿模块导通，所述第二扫描线输出的第二扫描信号控制所述第二初始化模块导通，所述第二发光控制信号线输出的第二发光控制信号控制所述第二发光控制模块导通；

在发光阶段，所述第一发光控制信号线输出的第一发光控制信号控制所述第一发光控制模块导通，所述第二发光控制信号线输出的第二发光控制信号控制所述第二发光控制模块导通。

第三方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例所提供的像素电路。

本发明实施例提供的技术方案通过改变像素电路的结构，以改善显示效果。该像素电路包括驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块，数据写入模块连接于数据线和驱动模块之间，存储模块与驱动模块的控制端连接，第一发光控制模块和驱动模块连接于第一电源和第二发光控制模块的第一端之间，第二发光控制模块的第二端连接发光模块的第一端，发光模块的第二端连接第二电源，第一初始化模块分别与驱动模块的控制端、第二发光控制模块的第一端以及初始化信号线连接，用于将初始化信号线提供的电压传输至驱动模块的控制端，并控制驱动模块产生初始化电流。相对于现有技术，本发明实施例提供的技术方案通过在对驱动模块控制端的电位进行初始化的同时，控制驱动模块产生初始化电流，以对驱动模块俘获的电荷量进行初始化，从而使得驱动模块的特性得到恢复，在进行下一帧显示时，各像素中的驱动模块的特性相同，不会受到上一帧显示状态的影响，有利于减小迟滞效应，进而改善显示画面的均一性，有利于提高显示效果。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的另一种像素电路的结构示意图；

图6为本发明实施例提供的一种像素电路的控制时序波形图；

图7为本发明实施例提供的另一种像素电路的结构示意图；

图8为本发明实施例提供的另一种像素电路的结构示意图；

图9为本发明实施例提供的另一种像素电路的结构示意图；

图10为本发明实施例提供的一种像素电路的驱动方法的流程图；

图11为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有的显示面板存在显示画面不均一的现象。例如，在切换显示画面时，前一显示帧的画面不会立刻消失，其视觉效果会与下一显示帧的画面同时出现，存在残影的现象，出现残影现象的原因与像素电路中驱动晶体管的迟滞效应有关。由于晶体管的栅截止、有源层以及二者之间存在缺陷态，当对晶体管施加不同的栅极电压，且源漏极有电流时，缺陷态所俘获的电荷量不同。当晶体管经过不同的状态后，其特性会因缺陷态俘获的电荷量不同而不同，从而导致特性曲线出现偏移，进而当显示画面从上一帧切换至当前帧时，由于迟滞效应的影响，导致当前帧的显示画面出现残影的现象，造成显示画面不均一。

针对上述问题，本发明实施例提供一种像素电路，以改善显示画面不均一的现象。图1为本发明实施例提供的一种像素电路的结构示意图，参考图1，本发明实施例提供的像素电路包括驱动模块110、存储模块120、数据写入模块130、第一初始化模块140、第一发光控制模块150、第二发光控制模块160和发光模块170；数据写入模块130连接于数据线Data和驱动模块110之间，用于向驱动模块110的控制端写入数据线Data输出的数据电压；存储模块120与驱动模块110的控制端连接，用于存储驱动模块110控制端的电压；第一发光控制模块150和驱动模块110连接于第一电源ELVDD和第二发光控制模块160的第一端之间，第二发光控制模块160的第二端连接发光模块170的第一端，发光模块170的第二端连接第二电源ELVSS；第一初始化模块140分别与驱动模块110的控制端、第二发光控制模块160的第一端以及初始化信号线Vref连接，用于将初始化信号线Vref提供的电压传输至驱动模块110的控制端，并控制驱动模块110产生初始化电流。

具体地，驱动模块110可以为驱动晶体管，用于驱动发光模块170发光。第一发光控制模块150用于控制驱动模块110产生的驱动电流与第二发光控制模块160第一端之间的回路通断，第二发光控制模块用于控制第一发光控制模块150的第二端与发光模块170之间的回路通断。

本发明实施例提供的像素电路的工作过程至少包括第一初始化阶段、数据写入阶段和发光阶段，如图1所示，在第一初始化阶段，第一初始化模块140导通，将初始化信号线Vref上的电压传输至驱动模块110的控制端，实现对驱动模块110控制端的电位初始化。同时控制驱动模块110导通，通过第一电源ELVDD、驱动模块110、第一发光控制模块150、第一初始化模块140和初始化信号线Vref形成通路，驱动模块110在第一电源ELVDD和初始化信号线Vref提供的电压作用下产生初始化电流，在初始化电流的作用下，驱动模块110在上一帧所俘获的电荷量发生变化。其中，为了保证发光模块170在第一初始化阶段不发光，控制第二发光控制模块160关断，使得初始化电流不会点亮发光模块170。示例性地，在第n-1帧下，驱动模块110控制端的电压为Vn-1，驱动模块110俘获的电荷量为Qn-1。当进入第n帧时，第一初始化模块140导通，将初始化信号线Vref提供的电压写入至驱动模块110控制端，将驱动模块110控制端的电压由Vn-1初始化为Vref(在本实施例中，为方便描述，可以将初始化信号线和其提供的电压均标记为Vref，后续描述同理)，使得驱动模块110不受上一帧电压的影响。同时，第一初始化模块140控制驱动模块110产生初始化电流，在初始化电流的作用下，将驱动模块110俘获的电荷量Qn-1变为Qvref，相当于对驱动模块110俘获的电荷量进行初始化。因此，通过分别对驱动模块110控制端电压和俘获电荷量进行初始化，使得不同像素中的驱动模块110处于同一状态，具有相同的迟滞效应。在数据写入阶段对像素充电时，各个像素中的驱动模块110不会因上一帧的状态不同，而产生不同的驱动电流。也就是说，通过第一初始化模块140对驱动模块110的控制端电压和俘获的电荷量进行初始化，将各像素中的驱动模块110的特性变为一致，使得驱动模块110在上一帧的状态不会影响下一帧的显示，从而保证发光阶段显示画面的均一性。

本发明实施例提供的像素电路通过改变像素电路的结构，以改善显示效果。该像素电路包括驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块，数据写入模块连接于数据线和驱动模块之间，存储模块与驱动模块的控制端连接，第一发光控制模块和驱动模块连接于第一电源和第二发光控制模块的第一端之间，第二发光控制模块的第二端连接发光模块的第一端，发光模块的第二端连接第二电源，第一初始化模块分别与驱动模块的控制端、第二发光控制模块的第一端以及初始化信号线连接，用于将初始化信号线提供的电压传输至驱动模块的控制端，并控制驱动模块产生初始化电流。相对于现有技术，本发明实施例提供的技术方案通过在对驱动模块控制端的电位进行初始化的同时，控制驱动模块产生初始化电流，以对驱动模块俘获的电荷量进行初始化，从而使得驱动模块的特性得到恢复，在进行下一帧显示时，各像素中的驱动模块的特性相同，不会受到上一帧显示状态的影响，有利于减小迟滞效应，进而改善显示画面的均一性，有利于提高显示效果。

可选地，图2为本发明实施例提供的另一种像素电路的结构示意图，参考图2，在上述技术方案的基础上，初始化信号线Vref包括第一初始化信号线Vref1和第二初始化信号线Vref2，第一初始化模块140用于将第一初始化信号线Vref1提供的第一初始化电压传输至驱动模块110的控制端，并通过第二初始化信号线Vref2提供的第二初始化电压配置初始化电流，第一初始化电压传输至驱动模块110的控制端期间，驱动模块110产生初始化电流。

具体地，可以通过不同的初始化信号线分别传输不同的初始化电压，以对驱动模块110的控制端和驱动模块俘获的电荷量进行初始化，其中，第一初始化电压Vref1用于实现对驱动模块110控制端电位的初始化，第二初始化电压Vref2用于配置初始化电流。通过对第一初始化电压Vref1和第二初始化电压Vref2进行配置，有利于实现在控制驱动模块110导通的同时，产生较大的初始化电流，以刷新驱动模块110在上一帧俘获的电荷。当第一初始化电压Vref1传输至驱动模块110的控制端时，驱动模块110导通，并控制第一发光控制模块150导通，第二发光控制模块160关断，防止发光模块170在第一初始化阶段导通。驱动模块110在第一电源ELVDD提供的电压和第二初始化电压Vref2的作用下，产生初始化电流，对驱动模块110俘获的电荷进行初始化，以减小驱动模块110的迟滞效应。

进一步地，还可以对发光模块170的第一端电位进行初始化，以降低上一帧电压对发光模块170的影响。可选地，图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，在上述各技术方案的基础上，本发明实施例提供的像素电路还包括第二初始化模块180，第一初始化模块140包括第一初始化单元141和第二初始化单元142；第一初始化单元141连接于第一初始化信号线Vref1和驱动模块110的控制端之间，第一初始化单元141的控制端连接第一扫描线S1；第二初始化单元142连接于第二发光控制模块160的第一端和第二初始化信号线Vref2之间，第二初始化单元142的控制端连接第一扫描线S1；第二初始化模块180连接于第一初始化信号线Vref1和第二发光控制模块160的第一端之间，第二初始化模块180的控制端连接第二扫描线S2。

具体地，第二初始化模块180可用于对发光模块170第一端的电位进行初始化。在本实施例中，由于第二初始化模块180连接在第一初始化信号线Vref1和第二发光控制模块160的第一端之间，将第一初始化电压Vref1传输至发光模块170第一端时，需保证第二发光控制模块160处于导通状态。而为了避免发光模块170在第一初始化阶段发光，第二发光控制模块160关断，因此，对发光模块170第一端的电位进行初始化不能与对驱动模块110俘获电荷初始化同时进行，第二初始化模块180可以由第二扫描线S2进行控制。当第一初始化单元141和第二初始化单元142分别响应于第一扫描线S1输出的扫描信号，完成对驱动模块110控制端电位初始化，以及对其俘获的电荷初始化后，第二初始化模块180响应于第二扫描线S2输出的扫描信号，将第一初始化电压Vref1传输至发光模块170的第一端，完成对发光模块170的第一端电位的初始化。

可选地，图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，在上述各技术方案的基础上，该像素电路还包括补偿模块190，第一发光控制模块150包括第一发光控制单元151和第二发光控制单元152。

第一发光控制单元151的第一端连接第一电源ELVDD，第一发光控制单元151的第二端与驱动模块110的第一端连接，驱动模块110的第二端与第二发光控制单元152的第一端连接，第二发光控制单元152的第二端与第二发光控制模块160的第一端连接，第一发光控制单元151的控制端和第二发光控制单元152的控制端均与第一发光控制信号线EM1连接，第二发光控制模块160的控制端第二发光控制信号线EM2连接。

其中，第一发光控制单元151用于响应第一发光控制信号线EM1输出的信号导通，以将第一电源ELVDD输出的电压传输至驱动模块110的第一端，第二发光控制单元152和第二发光控制模块160用于导通驱动模块110与发光模块170之间的回路，以将驱动模块110产生的驱动电流传输到发光模块170的第一端。

补偿模块190的控制端和数据写入模块130的控制端均连接第三扫描线S3，补偿模块190连接于驱动模块110的控制端和第二端之间，数据写入模块130连接于数据线Data和驱动模块110的第一端之间。补偿模块190用于在数据写入的同时对驱动模块110的阈值电压进行补偿。

可选地，图5为本发明实施例提供的另一种像素电路的结构示意图，并具体示出了像素电路的具体结构，参考图5，在上述各技术方案的基础上，驱动模块110包括第一晶体管Q1，数据写入模块130包括第二晶体管Q2，补偿模块190包括第三晶体管Q3，第一初始化单元141包括第四晶体管Q4，第一发光控制单元151包括第五晶体管Q5，第二发光控制单元152包括第六晶体管Q6，第二初始化模块180包括第七晶体管Q7，第二发光控制单元160包括第八晶体管Q8，第二初始化单元142包括第九晶体管Q9，存储模块120包括存储电容Cst，发光模块170包括发光二极管OLED。

第二晶体管Q2的第一极连接数据线Data，第二晶体管Q2的第二极连接第一晶体管Q1的第一极，第二晶体管Q2的栅极连接第三扫描线S2；第三晶体管Q3的栅极连接第三扫描线S3，第三晶体管Q3的第一极连接第一晶体管Q1的第二极，第三晶体管Q3的第二极连接第一晶体管Q1的栅极。

第四晶体管Q4的第一极和第七晶体管Q7的第一极连接第一初始化信号线Vref1，第四晶体管Q4的第二极连接第一晶体管Q1的栅极，第七晶体管Q7的第二极连接第六晶体管Q6的第二极，第九晶体管Q9的第一极连接第二初始化信号线Vref2，第九晶体管Q9的第二极连接第六晶体管Q6的第二极，第四晶体管Q4的栅极和第九晶体管Q9的栅极连接第一扫描线S1，第七晶体管Q7的栅极连接第二扫描线S2。

第五晶体管Q5的第一极连接第一电源ELVDD，第五晶体管Q5的第二极连接第一晶体管Q1的第一极，第一晶体管Q1的第二极连接第六晶体管Q6的第一极，第六晶体管Q6的第二极连接第八晶体管Q8的第一极，第八晶体管Q8的第二极连接发光二极管OLED的第一极，发光二极管OLED的第二极连接第二电源ELVSS，第五晶体管Q5的栅极和第六晶体管Q6的栅极连接第一发光控制信号线EM1，第八晶体管Q8的栅极连接第二发光控制信号线EM2；

存储电容Cst的第一极连接第一电源ELVDD，存储电容Cst的第二极连接第一晶体管Q1的栅极。

在本实施例中，第一晶体管Q1至第九晶体管Q9均为P型晶体管，当然，在其他实施例中，第一晶体管Q1至第九晶体管Q9还可以为N型晶体管，本实施例仅以P型晶体管为例对像素电路的工作原理进行说明。图6为本发明实施例提供的一种像素电路的控制时序波形图，适用于图5所示像素电路。结合图5和图6，本发明实施例提供的像素电路的工作过程至少包括：第一初始化阶段t1、数据写入阶段t2、发光阶段t3。

图7为本发明实施例提供的另一种像素电路的结构示意图，可对应第一初始化阶段t1。参考图7，在第一初始化阶段t1，第四晶体管Q4和第九晶体管Q9响应于第一扫描线S1上的低电平信号导通，第一初始化信号线Vref1上的第一初始化电压Vref1传输至第一晶体管Q1的栅极，对第一晶体管Q1的栅极电位进行初始化。同时，第五晶体管Q5和第六晶体管Q6响应于第一发光控制信号线EM1上的低电平信号导通。通过配置第一初始化电压Vref1使得第一晶体管Q1导通，因此，第一电源ELVVDD、第五晶体管Q5、第六晶体管Q6、第九晶体管Q9和第二初始化信号线Vref2之间形成通路，通过配置第二初始化电压Vref2能够使得第一晶体管Q1产生电流，将第一晶体管Q1在上一帧俘获的电荷量初始化为第二初始化电压Vref2对应的电荷量，以减小第一晶体管Q1因迟滞效应带来的特性偏置。

图8为本发明实施例提供的另一种像素电路的结构示意图，可对应数据写入阶段t2。参考图8，在数据写入阶段t2，第二晶体管Q2和第三晶体管Q3响应于第三扫描线S3上的低电平信号导通，此时，第五晶体管Q5和第六晶体管Q6关断。数据线Data上的数据电压经第二晶体管Q2、第一晶体管Q1和第三晶体管Q3传输至第一晶体管Q1的栅极，同时第三晶体管Q3能够补偿第一晶体管Q1的阈值电压。

在此阶段，还可以包括对发光二极管OLED第一极初始化的第二初始化阶段。第七晶体管Q7响应于第二扫描线S2上的低电平信号导通，且第八晶体管Q8响应于第二发光控制信号线EM2上的低电平信号导通，第一初始化电压Vref1写入至发光二极管OLED的第一极，完成对发光二极管OLED的电位初始化。

可选地，数据写入阶段t2与第二初始化阶段可以同时进行，因此第二扫描线S2可以复用为第三扫描线S3，换句话说，第七晶体管Q7、第二晶体管Q2和第三晶体管Q3均连接第二扫描线S2。可以节省扫描线的数量，有利于提高PPI，降低成本。

图9为本发明实施例提供的另一种像素电路的结构示意图，可对发光阶段t3。参考图9，在发光阶段t3，第五晶体管Q5和第六晶体管Q6响应于第一发光控制信号线EM1上的低电平信号导通。第八晶体管Q8响应于第二发光控制信号线EM2上的低电平信号导通。存储电容Cst上存储了第一晶体管Q1的栅极电压，第一电源ELVDD和第二电源ELVSS之间形成通路，发光二极管OLED在第一晶体管Q1的驱动下发光。由于第一晶体管Q1的特性曲线不会发生偏移，因此第一晶体管Q1的特性不会改变，上一帧的显示状态不会影响当前帧的显示状态，当由第n-1帧切换至第n帧时，第一晶体管Q1受到的迟滞效应较小，能够产生稳定的驱动电流，有利于提高显示画面的均一性，改善显示残影现象。

可选地，本发明实施例还提供了一种像素电路的驱动方法，适用于本发明任意实施例所提供的像素电路。参考图1，该像素电路包括驱动模块110、存储模块120、数据写入模块130、第一初始化模块140、第一发光控制模块150、第二发光控制模块160和发光模块170；数据写入模块130连接于数据线Data和驱动模块110之间，用于向驱动模块110的控制端写入数据线Data输出的数据电压；存储模块120与驱动模块110的控制端连接，用于存储驱动模块110控制端的电压；第一发光控制模块150和驱动模块110连接于第一电源ELVDD和第二发光控制模块160的第一端之间，第二发光控制模块160的第二端连接发光模块170的第一端，发光模块170的第二端连接第二电源ELVSS；第一初始化模块140分别与驱动模块110的控制端、第二发光控制模块160的第一端以及初始化信号线Vref连接，用于将初始化信号线Vref提供的电压传输至驱动模块110的控制端，并控制驱动模块110产生初始化电流。

图10为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图10，该驱动方法包括：

S110、在初始化阶段，控制初始化模块将对应的初始化电压传输至驱动模块的控制端，并控制驱动模块产生初始化电流。

S120、在数据写入阶段，控制数据写入模块将数据线提供的数据电压传输至驱动模块的控制端，并控制初始化模块将对应的初始化电压传输至发光模块的第一端。

本发明实施例提供的像素电路的驱动方法，通过在初始化阶段，控制初始化模块将对应的初始化电压传输至驱动模块的控制端，并控制驱动模块产生初始化电流，以实现对驱动模块控制端的电位进行初始化，以及对驱动模块在上一帧俘获的电荷进行初始化。然后在数据写入阶段，控制数据写入模块将数据线提供的数据电压传输至驱动模块的控制端，并控制初始化模块将对应的初始化电压传输至发光模块的第一端，在完成数据电压写入的同时，对发光模块的电位进行初始化。相对于现有技术，本发明实施例提供的技术方案通过在对驱动模块控制端的电位进行初始化的同时，控制驱动模块产生初始化电流，以对驱动模块俘获的电荷量进行初始化，从而使得驱动模块的特性得到恢复，在进行下一帧显示时，各像素中的驱动模块的特性相同，不会受到上一帧显示状态的影响，有利于减小迟滞效应，进而改善显示画面的均一性，有利于提高显示效果。

进一步，参考图5，该像素电路还包括第二初始化模块180，第一初始化模块140包括第一初始化单元141和第二初始化单元142；第一初始化单元141连接于第一初始化信号线Vref1和驱动模块110的控制端之间，第一初始化单元141的控制端连接第一扫描线S1；第二初始化单元142连接于第二发光控制模块160的第一端和第二初始化信号线Vref2之间，第二初始化单元142的控制端连接第一扫描线S1；第二初始化模块180连接于第一初始化信号线Vref1和第二发光控制模块160的第一端之间，第二初始化模块180的控制端连接第二扫描线S2。

该像素电路还包括补偿模块190，第一发光控制模块150包括第一发光控制单元151和第二发光控制单元152。

第一发光控制单元151的第一端连接第一电源ELVDD，第一发光控制单元151的第二端与驱动模块110的第一端连接，驱动模块110的第二端与第二发光控制单元152的第一端连接，第二发光控制单元152的第二端与第二发光控制模块160的第一端连接，第一发光控制单元151的控制端和第二发光控制单元152的控制端均与第一发光控制信号线EM1连接，第二发光控制模块160的控制端第二发光控制信号线EM2连接。

补偿模块190的控制端和数据写入模块130的控制端均连接第三扫描线S3，补偿模块190连接于驱动模块110的控制端和第二端之间，数据写入模块130连接于数据线Data和驱动模块110的第一端之间。

其中，驱动模块110包括第一晶体管Q1，数据写入模块130包括第二晶体管Q2，补偿模块190包括第三晶体管Q3，第一初始化单元141包括第四晶体管Q4，第一发光控制单元151包括第五晶体管Q5，第二发光控制单元152包括第六晶体管Q6，第二初始化模块180包括第七晶体管Q7，第二发光控制单元160包括第八晶体管Q8，第二初始化单元142包括第九晶体管Q9，存储模块120包括存储电容Cst，发光模块170包括发光二极管OLED。结合图6所示的控制时序，该驱动方法还包括：

在第一初始化阶段t1，第四晶体管Q4和第九晶体管Q9响应于第一扫描线S1上的低电平信号导通，第一初始化信号线Vref1上的第一初始化电压Vref1传输至第一晶体管Q1的栅极，对第一晶体管Q1的栅极电位进行初始化。同时，第五晶体管Q5和第六晶体管Q6响应于第一发光控制信号线EM1上的低电平信号导通。通过配置第一初始化电压Vref1使得第一晶体管Q1导通，因此，第一电源ELVDD、第五晶体管Q5、第六晶体管Q6、第九晶体管Q9和第二初始化信号线Vref2之间形成通路，通过配置第二初始化电压Vref2能够使得第一晶体管Q1产生电流，将第一晶体管Q1在上一帧俘获的电荷量初始化为第二初始化电压Vref2对应的电荷量，以减小第一晶体管Q1因迟滞效应带来的特性偏置。

在数据写入阶段t2，第二晶体管Q2和第三晶体管Q3响应于第三扫描线S3上的低电平信号导通，此时，第五晶体管Q5和第六晶体管Q6关断。数据线Data上的数据电压经第二晶体管Q2、第一晶体管Q1和第三晶体管Q3传输至第一晶体管Q1的栅极，同时第三晶体管Q3能够补偿第一晶体管Q1的阈值电压。

在此阶段，还可以包括对发光二极管OLED第一极初始化的第二初始化阶段。第七晶体管Q7响应于第二扫描线S2上的低电平信号导通，且第八晶体管Q8响应于第二发光控制信号线EM2上的低电平信号导通，第一初始化电压Vref1写入至发光二极管OLED的第一极，完成对发光二极管OLED的电位初始化。

在发光阶段t3，第五晶体管Q5和第六晶体管Q6响应于第一发光控制信号线EM1上的低电平信号导通。第八晶体管Q8响应于第二发光控制信号线EM2上的低电平信号导通。存储电容Cst上存储了第一晶体管Q1的栅极电压，第一电源ELVDD和第二电源ELVSS之间形成通路，发光二极管OLED在第一晶体管Q1的驱动下发光。由于第一晶体管Q1的特性曲线不会发生偏移，因此第一晶体管Q1的特性不会改变，上一帧的显示状态不会影响当前帧的显示状态，当由第n-1帧切换至第n帧时，第一晶体管Q1受到的迟滞效应较小，能够产生稳定的驱动电流，有利于提高显示画面的均一性，改善显示残影现象。

可选地，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路，因此本发明实施例提供的显示面板同样具备上述任意实施例所描述的有益效果。图11为本发明实施例提供的一种显示面板的结构示意图，参考图11，该显示面板可以是图11所示的手机面板，也可以为任何具有显示功能的电子产品的面板，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块；

所述数据写入模块连接于数据线和所述驱动模块之间，用于向所述驱动模块的控制端写入所述数据线输出的数据电压；

所述存储模块与所述驱动模块的控制端连接，用于存储所述驱动模块控制端的电压；

所述第一发光控制模块和所述驱动模块连接于第一电源和所述第二发光控制模块的第一端之间，所述第二发光控制模块的第二端连接所述发光模块的第一端，所述发光模块的第二端连接第二电源；

所述第一初始化模块分别与所述驱动模块的控制端、所述第二发光控制模块的第一端以及初始化信号线连接，用于将所述初始化信号线提供的电压传输至所述驱动模块的控制端，并控制所述驱动模块产生初始化电流；

所述第一初始化模块包括第一初始化单元和第二初始化单元，所述第一初始化单元连接于第一初始化信号线和所述驱动模块的控制端之间，所述第一初始化单元的控制端连接第一扫描线；所述第二初始化单元连接于所述第二发光控制模块的第一端和第二初始化信号线之间，所述第二初始化单元的控制端连接所述第一扫描线。

2.根据权利要求1所述的像素电路，其特征在于，所述初始化信号线包括第一初始化信号线和第二初始化信号线，所述第一初始化模块用于将所述第一初始化信号线提供的第一初始化电压传输至所述驱动模块的控制端，并通过所述第二初始化信号线提供的第二初始化电压配置所述初始化电流，所述第一初始化电压传输至所述驱动模块的控制端期间，所述驱动模块产生所述初始化电流。

3.根据权利要求1所述的像素电路，其特征在于，还包括第二初始化模块；

所述第二初始化模块连接于所述第一初始化信号线和所述第二发光控制模块的第一端之间，所述第二初始化模块的控制端连接第二扫描线。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括补偿模块，所述第一发光控制模块包括第一发光控制单元和第二发光控制单元；

所述第一发光控制单元的第一端连接所述第一电源，所述第一发光控制单元的第二端与所述驱动模块的第一端连接，所述驱动模块的第二端与所述第二发光控制单元的第一端连接，所述第二发光控制单元的第二端与所述第二发光控制模块的第一端连接，所述第一发光控制单元的控制端和所述第二发光控制单元的控制端均与第一发光控制信号线连接，所述第二发光控制模块的控制端第二发光控制信号线连接；

所述补偿模块的控制端和所述数据写入模块的控制端均连接第三扫描线，所述补偿模块连接于所述驱动模块的控制端和第二端之间，所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间。

5.根据权利要求4所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述补偿模块包括第三晶体管，所述第一初始化单元包括第四晶体管，所述第一发光控制单元包括第五晶体管，所述第二发光控制单元包括第六晶体管，所述第二初始化模块包括第七晶体管，所述第二发光控制单元包括第八晶体管，所述第二初始化单元包括第九晶体管，所述存储模块包括存储电容，所述发光模块包括发光二极管；

所述第二晶体管的第一极连接所述数据线，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接所述第三扫描线；所述第三晶体管的栅极连接所述第三扫描线，所述第三晶体管的第一极连接所述第一晶体管的第二极，所述第三晶体管的第二极连接所述第一晶体管的栅极；

所述第四晶体管的第一极和所述第七晶体管的第一极连接所述第一初始化信号线，所述第四晶体管的第二极连接所述第一晶体管的栅极，所述第七晶体管的第二极连接所述第六晶体管的第二极，所述第九晶体管的第一极连接所述第二初始化信号线，所述第九晶体管的第二极连接所述第六晶体管的第二极，所述第四晶体管的栅极和所述第九晶体管的栅极连接所述第一扫描线，所述第七晶体管的栅极连接所述第二扫描线；

所述第五晶体管的第一极连接所述第一电源，所述第五晶体管的第二极连接所述第一晶体管的第一极，所述第一晶体管的第二极连接所述第六晶体管的第一极，所述第六晶体管的第二极连接所述第八晶体管的第一极，所述第八晶体管的第二极连接所述发光二极管的第一极，所述发光二极管的第二极连接所述第二电源，所述第五晶体管的栅极和所述第六晶体管的栅极连接所述第一发光控制信号线，所述第八晶体管的栅极连接所述第二发光控制信号线；

所述存储电容的第一极连接所述第一电源，所述存储电容的第二极连接所述第一晶体管的栅极。

6.根据权利要求5所述的像素电路，其特征在于，所述第二扫描线复用为所述第三扫描线。

7.根据权利要求5所述的像素电路，其特征在于，所述第一扫描线、所述第二扫描线、所述第三扫描线、所述第一发光控制信号线和所述第二发光控制信号线被配置为传输扫描信号以满足：

在初始化阶段，所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第九晶体管导通；

在数据写入阶段，所述第二晶体管、所述第三晶体管、所述第七晶体管和所述第八晶体管导通；

在发光阶段，所述第五晶体管、所述第六晶体管和所述第八晶体管导通。

8.一种像素电路的驱动方法，其特征在于，所述像素电路包括：驱动模块、存储模块、数据写入模块、第一初始化模块、第一发光控制模块、第二发光控制模块和发光模块；所述数据写入模块连接于数据线和所述驱动模块之间，所述存储模块与所述驱动模块的控制端连接，所述第一发光控制模块和所述驱动模块连接于第一电源和所述第二发光控制模块之间，所述第二发光控制模块的第二端连接所述发光模块的第一端，所述发光模块的第二端连接第二电源；所述第一初始化模块分别与所述驱动模块的控制端、所述第二发光控制模块的第一端以及初始化信号线连接；所述第一初始化模块包括第一初始化单元和第二初始化单元，所述第一初始化单元连接于第一初始化信号线和所述驱动模块的控制端之间，所述第一初始化单元的控制端连接第一扫描线；所述第二初始化单元连接于所述第二发光控制模块的第一端和第二初始化信号线之间，所述第二初始化单元的控制端连接所述第一扫描线；

所述像素电路的驱动方法包括：

在初始化阶段，控制所述初始化模块将对应的初始化电压传输至所述驱动模块的控制端，并控制所述驱动模块产生初始化电流；

在数据写入阶段，控制所述数据写入模块将所述数据线提供的数据电压传输至所述驱动模块的控制端，并控制所述初始化模块将对应的初始化电压传输至所述发光模块的第一端。

9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述像素电路还包括第二初始化模块；所述第二初始化模块连接于所述第一初始化信号线和所述第二发光控制模块的第一端之间，所述第二初始化模块的控制端连接第二扫描线；

所述像素电路还包括补偿模块，所述第一发光控制模块包括第一发光控制单元和第二发光控制单元；所述第一发光控制单元的第一端连接所述第一电源，所述第一发光控制单元的第二端与所述驱动模块的第一端连接，所述驱动模块的第二端与所述第二发光控制单元的第一端连接，所述第二发光控制单元的第二端与所述第二发光控制模块的第一端连接，所述第一发光控制单元的控制端和所述第二发光控制单元的控制端均与第一发光控制信号线连接，所述第二发光控制模块的控制端第二发光控制信号线连接；所述补偿模块的控制端连接第三扫描线，所述补偿模块连接于所述驱动模块的控制端和第二端之间，所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间；

在所述初始化阶段，所述第一扫描线输出的第一扫描信号控制所述第一初始化单元和所述第二初始化单元导通，所述第一发光控制信号线输出的第一发光控制信号控制所述第一发光控制模块导通；

在所述数据写入阶段，所述第三扫描线输出的第三扫描信号控制所述数据写入模块和所述补偿模块导通，所述第二扫描线输出的第二扫描信号控制所述第二初始化模块导通，所述第二发光控制信号线输出的第二发光控制信号控制所述第二发光控制模块导通；

在发光阶段，所述第一发光控制信号线输出的第一发光控制信号控制所述第一发光控制模块导通，所述第二发光控制信号线输出的第二发光控制信号控制所述第二发光控制模块导通。

10.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的像素电路。

Images