WO2021064902A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2021064902A1
WO2021064902A1 PCT/JP2019/038937 JP2019038937W WO2021064902A1 WO 2021064902 A1 WO2021064902 A1 WO 2021064902A1 JP 2019038937 W JP2019038937 W JP 2019038937W WO 2021064902 A1 WO2021064902 A1 WO 2021064902A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
display device
initialization
line
diode connection
Prior art date
Application number
PCT/JP2019/038937
Other languages
English (en)
French (fr)
Inventor
隆之 西山
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201980100780.8A priority Critical patent/CN114467134B/zh
Priority to PCT/JP2019/038937 priority patent/WO2021064902A1/ja
Priority to US17/765,602 priority patent/US20220367597A1/en
Publication of WO2021064902A1 publication Critical patent/WO2021064902A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Definitions

  • the present invention relates to a display device including a current-driven electro-optical element, and particularly to an active matrix type display device.
  • a current-driven organic EL element is well known as an electro-optical element that constitutes pixels arranged in a matrix.
  • a display with a built-in display device can be made larger and thinner, and attention has been paid to the vividness of the displayed image, and the development of a display device containing organic EL (Electro Luminescence) in pixels has been actively developed. It is done.
  • a current-driven electro-optical element is provided in each pixel together with a switch element such as a thin film transistor (TFT) that controls individually, and it is an active matrix type display device that controls the electro-optical element for each pixel.
  • a switch element such as a thin film transistor (TFT) that controls individually
  • TFT thin film transistor
  • the active matrix type display device can display a higher-definition image than the passive type display device.
  • connection line formed along the horizontal direction for each row, and a data line and a power supply line formed along the vertical direction for each column are provided.
  • Each pixel comprises an electro-optic element, a connecting transistor, a driving transistor and a capacitance.
  • Data can be written by turning on the connection transistor by applying a voltage to the connection line and charging the data voltage (data signal) on the data line to the capacitance. Then, the drive transistor is turned on by the data voltage charged in the capacitance, and the current from the power supply line is passed through the electro-optical element to cause the pixels to emit light.
  • the current value flowing through the organic EL element of each pixel is controlled by the voltage applied to the drive transistor, and light is emitted at a desired brightness of each pixel. Gradation expression is realized. Further, in order to display the organic EL display device with low brightness, it is necessary to reduce the current flowing through each organic EL element, so that the subthreshold region where the gate-source voltage of the drive transistor is equal to or less than the threshold value is used. It was.
  • the subthreshold characteristic of the drive transistor is a region where the current value changes sharply with a change in the gate voltage
  • the gate voltage difference for expressing the difference of one gradation is the step value of the data driver that supplies the data voltage. It was difficult to express good gradation. Further, there is a problem that the gradation expression for each pixel is affected by the variation in the characteristics of the drive transistor, and the gradation unevenness occurs.
  • the display device has a scanning signal line, a data signal line intersecting with the scanning signal line, an initialization power supply line, and the above.
  • a sub-pixel circuit provided so as to correspond to an intersection of a scanning signal line and the data signal line and a light emitting element provided corresponding to the sub-pixel circuit are provided in a matrix, and the sub-transistor is provided.
  • the circuit is between a drive transistor, a write transistor connecting the data signal line and the drive transistor, a capacitor connected to the drive transistor and holding a data signal, and the drive transistor and the initialization power supply line. It is characterized by including a diode connection transistor and an initialization transistor connected to.
  • the S value of the circuit is increased by the presence of the diode-connected transistor on the initialization current path from the drive transistor to the initialization power line. be able to.
  • the relationship between the gate voltage and the current value in the subthreshold characteristics of the drive transistor is adjusted, and the change in the current value due to the change in the gate voltage becomes gentle. This makes it possible to reduce the influence of variations in the characteristics of the drive transistor and to realize good gradation expression even at low brightness.
  • the diode connection transistor can be configured to be connected between the initialization transistor and the initialization power supply line.
  • the diode connection transistor can be configured to be connected between the drive transistor and the initialization transistor.
  • the display device can be configured such that the initialization power line is connected to the back gate of the drive transistor.
  • the display device can be configured such that the source of the diode connection transistor is connected to the back gate of the drive transistor.
  • a plurality of the diode connection transistors may be provided between the initialization transistor and the initialization power supply line.
  • a plurality of the diode connection transistors may be provided between the drive transistor and the initialization transistor.
  • the display device includes a scanning signal line, a data signal line intersecting the scanning signal line, and an initialization power supply line in a display area.
  • a sub-pixel circuit provided so as to correspond to an intersection of the scanning signal line and the data signal line and a light emitting element provided corresponding to the sub-pixel circuit are provided in a matrix.
  • the sub-pixel circuit includes a drive transistor, a write transistor that connects the data signal line and the drive transistor, a capacitor that is connected to the drive transistor and holds a data signal, the drive transistor, and the initialization power supply line. It includes an initialization transistor connected between the two, and is characterized in that a diode connection transistor is connected between the initialization power supply line and the initialization power supply terminal.
  • the S value of the circuit is increased by the presence of the diode connection transistor on the initialization current path from the drive transistor to the initialization power supply terminal. be able to.
  • the relationship between the gate voltage and the current value in the subthreshold characteristics of the drive transistor is adjusted, and the change in the current value due to the change in the gate voltage becomes gentle. This makes it possible to reduce the influence of variations in the characteristics of the drive transistor and to realize good gradation expression even at low brightness.
  • the initialization power supply line is provided so as to have a one-to-one correspondence with the data signal line, and the initialization power supply line has a one-to-one correspondence with the initialization power supply line. It is possible to have a configuration in which each is connected to the initialization power supply trunk wiring via a diode connection transistor provided so as to perform the above.
  • a plurality of the diode connection transistors may be provided between the initialization power supply line and the initialization power supply terminal.
  • the display device can be configured such that a common scanning signal line is connected to the data gate of the write transistor and the data gate of the initialization transistor.
  • the display device is further provided with a scanning drive circuit that outputs a drive signal to the scanning signal line, and the scanning drive circuit uses the writing transistor and the initialization transistor when writing the data signal.
  • the scanning drive circuit uses the writing transistor and the initialization transistor when writing the data signal.
  • the display device of the present invention has the effect of reducing the influence of variations in the characteristics of the drive transistor and making it possible to realize good gradation expression even at low brightness.
  • a modification of the organic EL display device according to the third embodiment is shown, and is a pixel circuit diagram showing one pixel.
  • a modification of the organic EL display device according to the third embodiment is shown, and is a pixel circuit diagram showing one pixel. It is a pixel circuit diagram which shows one pixel of the organic EL display device in 4th Embodiment.
  • FIG. 1 is a pixel circuit diagram showing one pixel of the organic EL display device according to the first embodiment.
  • a scanning line (scanning signal line) SCAN, a high-level power supply line EL VDD, and a low-level power supply line ELVSS formed along the horizontal direction for each row are arranged in a row.
  • a data line (data signal line) DATA and an initialization line (initialization power supply line) INI formed along the vertical direction are provided for each.
  • the initialization line INI in FIG. 1 is arranged in the vertical direction, the initialization line INI may be arranged in the horizontal direction.
  • a sub-pixel circuit provided so as to correspond to the intersection of the scanning line SCAN and the data line DATA and an organic EL element (light emitting element) OLED provided corresponding to the sub-pixel circuit. And are provided in a matrix. That is, the organic EL element OLED is driven through the sub-pixel circuit.
  • the sub-pixel circuit includes a write transistor M1, a drive transistor M2, an initialization transistor M3, a diode connection transistor M4, and a capacitor C1.
  • the write transistor M1 is provided so as to connect the data line DATA and the drive transistor M2.
  • the gate is connected to the scanning line SCAN
  • the drain is connected to the data line DATA
  • the source is the drive transistor. It is connected to a gate (data gate) that is a control terminal of M2.
  • the drive transistor M2 the drain is connected to the high-level power supply line EL VDD
  • the source is connected to the anode of the organic EL element OLED.
  • the cathode of the organic EL element OLED is connected to the low level power supply line ELVSS.
  • the capacitor C1 is connected between the node X and the node Y.
  • the node X exists between the source of the write transistor M1 and the gate of the drive transistor M2, and the node Y exists between the source of the drive transistor M2 and the assault of the organic EL element OLED.
  • An initialization transistor M3 and a diode connection transistor M4 are connected in series between the source of the drive transistor M2 and the initialization line INI.
  • the initialization transistor M3 is arranged on the side close to the drive transistor M2, and the diode connection transistor M4 is arranged on the side close to the initialization line INI.
  • the initialization transistor M3 has a gate connected to a scanning line SCAN containing the same scanning signal as the writing transistor M1, a drain connected to the source of the driving transistor M2 and an assault of the organic EL element OLED, and the source is It is connected to the drain of the diode connection transistor M4.
  • the source of the diode connection transistor M4 is connected to the initialization line INI. Further, the gate and drain of the diode connection transistor M4 are short-circuited, and the configuration is generally known as the diode connection of the transistor.
  • the scanning line SCAN connected to the scanning drive circuit is set to the high (H) state by the scanning signal (driving signal) at the time of data writing, and the initialization transistor M3 and the writing transistor M1 are turned on.
  • the write transistor M1 is turned on to the capacitor C1
  • data is written from the data line DATA as the voltage across the node X and the node Y.
  • the source potential of the drive transistor M2 is initialized by turning on the initialization transistor M3.
  • a current flows through the path (initialization current path) of the high-level power supply line EL VDD ⁇ drive transistor M2 ⁇ initialization transistor M3 ⁇ diode connection transistor M4 ⁇ initialization line INI.
  • Vy is the potential at the node Y
  • Vini is the potential of the initialization line INI.
  • the presence of the diode connection transistor M4 reduces the Vgs (gate-source voltage) of the drive transistor M2, so that the current drive capability of the drive transistor M2 decreases.
  • the writing transistor M1 and the initialization transistor M3 are turned off when the scanning line SCAN is in the low (L) state. At this time, the node X is in a floating state, but since the node X is coupled to the node Y via the capacitor C1, the Vgs of the drive transistor M2 during the light emitting period is kept substantially constant.
  • the initialization transistor M3 is a switching transistor, and it is considered that the transmission conductance of the initialization transistor M3 is sufficiently larger than the transmission conductance of the write transistor M1 and the diode connection transistor M4.
  • gm2 is the transmission conductance of the drive transistor M2
  • gm4 is the transmission conductance of the diode connection transistor M4. That is, if the characteristics of the drive transistor M2 and the diode connection transistor M4 are the same, the S value is doubled.
  • the S value of the circuit can be increased as compared with the case where the diode connection transistor M4 is not provided.
  • the relationship between the gate voltage and the current value in the subthreshold characteristic of the drive transistor M2 is adjusted, and the change in the current value due to the change in the gate voltage becomes gentle.
  • FIG. 2 is a pixel circuit diagram showing one pixel of the organic EL display device according to the second embodiment.
  • the circuit shown in FIG. 2 is different from the circuit shown in FIG. 1 in that the potential on the source side of the diode connection transistor M4 is input to the back gate of the drive transistor M2. Further, in the circuit shown in FIG. 2, since the source of the diode connection transistor M4 is connected to the initialization line INI, it can be said that the potential of the initialization line INI is input to the back gate of the drive transistor M2. As a result, the circuit shown in FIG. 2 can have a larger S value.
  • the data gate means a gate electrode for inputting a data voltage
  • the back gate means a gate electrode formed on the opposite side of the data gate.
  • the data gate is also simply referred to as a gate.
  • S (1+ (1 + a) ⁇ gm2 / gm4) / gm2 It is expressed by the formula of.
  • ⁇ Vth a (Vb-Vs)
  • Vs is the source potential of the drive transistor M2.
  • the circuit shown in FIG. 2 can further increase the S value of the circuit as compared with the circuit shown in FIG. As a result, the change in the current value due to the change in the gate voltage becomes more gradual, and it is possible to realize good gradation expression even at low brightness.
  • FIG. 3 is a pixel circuit diagram showing one pixel of the organic EL display device according to the third embodiment.
  • the connection order of the initialization transistor M3 and the diode connection transistor M4 is reversed as compared with the circuit shown in FIG. That is, the diode connection transistor M4 is arranged on the side close to the drive transistor M2, and the initialization transistor M3 is arranged on the side close to the initialization line INI. Further, in the circuit shown in FIG. 3, the potential on the source side of the diode connection transistor M4 is input to the back gate of the drive transistor M2.
  • the presence of the initialization transistor M3 between the diode connection transistor M4 and the initialization line INI eliminates the threshold fluctuation of the drive transistor M2 due to the potential fluctuation of the initialization line INI, and the organic EL element.
  • the brightness of the diode can be stabilized.
  • FIGS. 4 and 5 show a modification of the pixel circuit of the organic EL display device according to the third embodiment.
  • the potential on the source side of the diode connection transistor M4 is input to the back gate of the drive transistor M2.
  • the S value of the circuit shown in FIG. 3 is similar to that of the circuit shown in FIG. 2 as compared with the case without the diode connection transistor M4 (2 + a). ) Double.
  • the potential is not input to the back gate of the drive transistor M2 (the drive transistor M2 does not have the back gate).
  • the potential of the initialization line INI is input to the back gate of the drive transistor M2.
  • FIG. 6 is a pixel circuit diagram showing one pixel of the organic EL display device according to the fourth embodiment.
  • the circuit shown in FIG. 6 has a configuration in which the diode connection transistor serving as the source load of the drive transistor M2 is multistaged. That is, in the circuit shown in FIG. 6, two diode connection transistors M41 and M42 are connected between the initialization transistor M3 and the initialization line INI.
  • the number of diode-connected transistors to be multi-staged is not limited to two, and may be three or more.
  • the source potential of the diode-connected transistor M42 (in other words, the potential of the initialization line INI) is input to the back gate of the diode-connected transistors M41 and M42.
  • the back gates of the diode-connected transistors M41 and M42 By inputting a constant potential to the back gates of the diode-connected transistors M41 and M42 in this way, it is possible to prevent the electric field from wrapping around and improve the saturation of the MOSFET.
  • This configuration may be applied to the diode connection transistor M4 shown in FIGS. 1 to 5. Further, the diode connection transistors M41 and M42 in FIG. 6 may not have a back gate.
  • the S value of the circuit shown in FIG. 6 is (3 + 3a + a 2 ) times as large as that without the diode connection transistors M41 and M42. ..
  • the circuit shown in FIG. 6 can further increase the S value of the circuit, and as a result, the change in the current value due to the change in the gate voltage becomes more gradual, and good gradation expression can be achieved even at low brightness. It will be possible to realize it.
  • FIG. 7 is a pixel circuit diagram showing one pixel of the organic EL display device according to the fifth embodiment.
  • the connection order of the initialization transistor M3 and the diode connection transistors M41 and M42 is reversed as compared with the circuit shown in FIG. That is, the diode connection transistors M41 and M42 are arranged on the side close to the drive transistor M2, and the initialization transistor M3 is arranged on the side close to the initialization line INI. Assuming that the characteristics of the drive transistor M2 and the diode connection transistors M41 and M42 are the same, the S value of the circuit shown in FIG. 7 is (3 + 3a + a2) times as large as that without the diode connection transistors M41 and M42.
  • the circuit shown in FIG. 7 can stabilize the brightness of the organic EL element OLED in the same manner as the circuit shown in FIG.
  • the diode connection transistors M41 and M42 may not have a back gate, or the diode connection transistors M41 and M42 may be connected to the initialization line INI. May be good.
  • FIG. 8 is a pixel circuit diagram showing one pixel of the organic EL display device according to the sixth embodiment.
  • diode connection transistors M4 serving as a source load of the drive transistor M2 are provided in each pixel.
  • the source load of the drive transistor M2 does not necessarily have to be in the pixel, but may be on the initialization current path.
  • the connection location of the diode connection transistor M4 is changed as compared with the circuit shown in FIG. That is, the diode connection transistor M4 is not provided in the pixel, but is arranged at the base of the initialization line INI. In other words, the diode connection transistor M4 is connected between the initialization line INI and the initialization power supply terminal that connects the initialization line INI to the driver IC. Therefore, the diode connection transistor M4 is shared with the pixels of other rows connected to the same initialization line INI. Further, in the circuit shown in FIG. 8, only the initialization transistor M3 is connected between the source of the drive transistor M2 and the initialization line INI.
  • the diode connection transistor M4 may be formed on the same TFT substrate as the pixel circuit, or may be mounted on the driver IC.
  • the initialization circuit becomes a source follower by arranging the diode connection transistor M4 which becomes a dynamic load on the source side of the drive transistor M2 with respect to the initialization current path.
  • the slope of the IV curve becomes small.
  • each pixel string has one initialization line INI.
  • the initialization line INI is provided so as to have a one-to-one correspondence parallel to the data line DATA (not shown in FIG. 9). That is, if the pixel arrangement is RGB, there is an initialization line INI in each of the pixel sequences of R, G, and B.
  • each initialization line INI is connected to the initialization power supply trunk wiring via a diode connection transistor M4 (described as a dynamic load Z in FIG. 9). That is, the diode connection transistor M4 is provided so as to have a one-to-one correspondence with the initialization line INI.
  • the initialization power supply trunk wiring and the diode connection transistor M4 are provided in the frame region of the organic EL display device, but the present invention is not limited thereto.
  • the initialization power supply trunk wiring and the diode connection transistor M4 may be included in the driver IC.
  • FIG. 10 is a pixel circuit diagram showing one pixel of the organic EL display device according to the seventh embodiment.
  • a diode connection transistor is arranged at the base of the initialization line INI, similarly to the circuit shown in FIG. Then, in this case as well, as in the fourth embodiment, the diode connection transistors can be multi-staged, and the two diode connection transistors M41 and M42 can be connected to the root of the initialization line INI.
  • the number of diode-connected transistors to be multi-staged is not limited to two, and may be three or more.
  • the circuit shown in FIG. 10 can further increase the S value of the circuit in the same manner as the circuit shown in FIG.
  • the display device described in the first to seventh embodiments is not particularly limited as long as it is a device provided with a current-driven display element.
  • the current-driven display element includes an organic EL display equipped with an OLED (organic light emitting diode), an inorganic EL display equipped with an inorganic light emitting diode, or a QLED equipped with a QLED (Quantum dot Light Emitting Diode). There is a display etc.
  • SCAN scanning line (scanning signal line) EL VDD High level power supply line ELVSS Low level power supply line DATA data line (data signal line) INI initialization line (initialization power line) M1 write transistor (part of sub-pixel circuit) M2 drive transistor (part of sub-pixel circuit) M3 initialization transistor (part of sub-pixel circuit) M4, M41, M42 Diode connection transistor (part of sub-pixel circuit) C1 capacitor (part of sub-pixel circuit) OLED organic EL element (light emitting element)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

有機ＥＬ表示装置の表示領域には、走査ラインＳＣＡＮと、走査ラインＳＣＡＮと交差するデータラインＤＡＴＡと、初期化ラインＩＮＩと、走査ラインＳＣＡＮおよびデータラインＤＡＴＡの交点に対応するように設けられたサブ画素回路と、サブ画素回路に対応して設けられた有機ＥＬ素子ＯＬＥＤと、がマトリクス状に設けられている。サブ画素回路は、駆動トランジスタＭ２と、データラインＤＡＴＡと駆動トランジスタＭ２とを接続する書込みトランジスタＭ１と、駆動トランジスタＭ２に接続され、データ信号を保持するコンデンサＣ１と、駆動トランジスタＭ２と初期化ラインＩＮＩとの間に接続されるダイオード接続トランジスタＭ４および初期化トランジスタＭ３とを含んでいる。

Description

表示装置
　本発明は、電流駆動型の電気光学素子を備えた表示装置に関し、特にアクティブマトリクス型の表示装置に関する。
　マトリクスに配置された画素を構成する電気光学素子には、電流駆動型の有機ＥＬ素子がよく知られている。近年においては、表示装置が組み込まれたディスプレイを大型化かつ薄型化できると共に、表示される画像の鮮やかさに注目されて、画素に有機ＥＬ（Electro Luminescence）を含んだ表示装置の開発が盛んに行われている。
　特に、電流駆動型の電気光学素子を、個別に制御する薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチ素子と共に各画素に設け、画素ごとに電気光学素子を制御するアクティブマトリクス型の表示装置とされることが多い。アクティブマトリクス型の表示装置とすることによって、パッシブ型の表示装置よりも高精細な画像表示を行うことができるからである。
　ここで、アクティブマトリクス型の表示装置では、行ごとに水平方向に沿って形成された接続ラインと、列ごとに垂直方向に沿って形成されたデータラインおよび電源ラインが設けられてなる。各画素は、電気光学素子と、接続トランジスタ、駆動トランジスタおよび容量を備えている。接続ラインに電圧が印加されることで接続トランジスタをオンとし、データライン上のデータ電圧（データ信号）を容量に充電することでデータを書き込むことができる。そして、容量に充電されたデータ電圧によって駆動トランジスタをオンして電源ラインからの電流を電気光学素子に流すことで画素を発光させることができる。
　したがって有機ＥＬ素子を用いたアクティブマトリクス型の有機ＥＬ表示装置では、駆動トランジスタに印加される電圧により各画素の有機ＥＬ素子に流れる電流値が制御され、所望の輝度で発光することで各画素の階調表現が実現されている。また、有機ＥＬ表示装置を低輝度で表示させる場合には、各有機ＥＬ素子に流す電流を小さくする必要があるため、駆動トランジスタのゲート・ソース間電圧が閾値以下のサブスレッショルド領域を利用していた。
特開２０１４－４４３１６号公報
　しかし、駆動トランジスタのサブスレッショルド特性は、ゲート電圧の変化で電流値が急峻に変化する領域であり、１階調の差を表現するためのゲート電圧差がデータ電圧を供給するデータドライバの刻み値よりも小さくなることがあり、良好な階調表現をすることが困難であった。また、駆動トランジスタの特性ばらつきによって画素ごとの階調表現が影響を受けて、階調ムラが発生するという問題があった。
　そこで本発明は、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能な表示装置を提供することを課題とする。
　上記の課題を解決するために、本発明の第１の態様に係る表示装置は、表示領域に、走査信号線と、前記走査信号線と交差するデータ信号線と、初期化電源線と、前記走査信号線および前記データ信号線の交点に対応するように設けられたサブ画素回路と、前記サブ画素回路に対応して設けられた発光素子と、がマトリクス状に設けられており、前記サブ画素回路は、駆動トランジスタと、前記データ信号線と前記駆動トランジスタとを接続する書込みトランジスタと、前記駆動トランジスタに接続され、データ信号を保持するコンデンサと、前記駆動トランジスタと前記初期化電源線との間に接続されるダイオード接続トランジスタおよび初期化トランジスタとを含むことを特徴としている。
　上記の構成によれば、駆動トランジスタのソース電位を初期化するときに、駆動トランジスタから初期化電源線につながる初期化電流経路上にダイオード接続トランジスタが存在することで、回路のＳ値を増加させることができる。その結果、駆動トランジスタのサブスレッショルド特性におけるゲート電圧と電流値との関係が調整され、ゲート電圧の変化による電流値の変化が緩やかになる。これにより、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となる。
　また、上記表示装置では、前記ダイオード接続トランジスタは、前記初期化トランジスタと前記初期化電源線との間に接続されている構成とすることができる。
　また、上記表示装置では、前記ダイオード接続トランジスタは、前記駆動トランジスタと前記初期化トランジスタとの間に接続されている構成とすることができる。
　また、上記表示装置は、前記駆動トランジスタのバックゲートに前記初期化電源線が接続されている構成とすることができる。
　また、上記表示装置は、前記駆動トランジスタのバックゲートに前記ダイオード接続トランジスタのソースが接続されている構成とすることができる。
　また、上記表示装置では、前記ダイオード接続トランジスタは、前記初期化トランジスタと前記初期化電源線との間に複数設けられている構成とすることができる。
　また、上記表示装置では、前記ダイオード接続トランジスタは、前記駆動トランジスタと前記初期化トランジスタとの間に複数設けられている構成とすることができる。
　また、上記の課題を解決するために、本発明の第２の態様に係る表示装置は、表示領域に、走査信号線と、前記走査信号線と交差するデータ信号線と、初期化電源線と、前記走査信号線および前記データ信号線の交点に対応するように設けられたサブ画素回路と、前記サブ画素回路に対応して設けられた発光素子と、がマトリクス状に設けられており、前記サブ画素回路は、駆動トランジスタと、前記データ信号線と前記駆動トランジスタとを接続する書込みトランジスタと、前記駆動トランジスタに接続され、データ信号を保持するコンデンサと、前記駆動トランジスタと前記初期化電源線との間に接続される初期化トランジスタとを含んでおり、前記初期化電源線と初期化電源端子との間には、ダイオード接続トランジスタが接続されていることを特徴としている。
　上記の構成によれば、駆動トランジスタのソース電位を初期化するときに、駆動トランジスタから初期化電源端子につながる初期化電流経路上にダイオード接続トランジスタが存在することで、回路のＳ値を増加させることができる。その結果、駆動トランジスタのサブスレッショルド特性におけるゲート電圧と電流値との関係が調整され、ゲート電圧の変化による電流値の変化が緩やかになる。これにより、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となる。
　また、上記表示装置では、前記初期化電源線は、前記データ信号線と平行に１対１で対応するように設けられ、前記初期化電源線は、当該初期化電源線と１対１に対応するように設けられたダイオード接続トランジスタを介して初期化電源幹配線にそれぞれ接続されている構成とすることができる。
　また、上記表示装置では、前記ダイオード接続トランジスタは、前記初期化電源線と前記初期化電源端子との間に複数設けられている構成とすることができる。
　また、上記表示装置は、前記書込みトランジスタのデータゲートと、前記初期化トランジスタのデータゲートには、共通する前記走査信号線が接続される構成とすることができる。
　また、上記表示装置は、さらに、前記走査信号線に駆動信号を出力する走査駆動回路が設けられ、前記走査駆動回路は、前記データ信号の書き込み時、前記書込みトランジスタと、前記初期化トランジスタとをオンする駆動信号を走査信号線に入力し、前記データ信号の書き込み時、前記駆動トランジスタのソースと前記初期化電源が、前記ダイオード接続トランジスタを介して接続される構成とすることができる。
　本発明の表示装置は、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となるといった効果を奏する。
第１実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。 第２実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。 第３実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。 第３実施形態における有機ＥＬ表示装置の変形例を示すものであり、１画素を示す画素回路図である。 第３実施形態における有機ＥＬ表示装置の変形例を示すものであり、１画素を示す画素回路図である。 第４実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。 第５実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。 第６実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。 第６実施形態における有機ＥＬ表示装置の概略構成図である。 第７実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　＜第１実施形態＞
　以下、本発明に係る第１実施形態を、図面を参照しながら詳しく説明する。尚、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。図１は、第１実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　図１に示すようにアクティブマトリクス型の有機ＥＬ表示装置では、行ごとに水平方向に沿って形成された走査ライン（走査信号線）ＳＣＡＮ、ハイレベル電源ラインＥＬＶＤＤおよびローレベル電源ラインＥＬＶＳＳと、列ごとに垂直方向に沿って形成されたデータライン（データ信号線）ＤＡＴＡおよび初期化ライン（初期化電源線）ＩＮＩとが設けられている。尚、図１における初期化ラインＩＮＩの配置方向は垂直方向とされているが、初期化ラインＩＮＩの配置方向は水平方向であってもよい。
　有機ＥＬ表示装置の表示領域では、走査ラインＳＣＡＮおよびデータラインＤＡＴＡの交点に対応するように設けられたサブ画素回路と、このサブ画素回路に対応して設けられた有機ＥＬ素子（発光素子）ＯＬＥＤとがマトリクス状に設けられている。すなわち、有機ＥＬ素子ＯＬＥＤはサブ画素回路を通じて駆動される。サブ画素回路は、書込みトランジスタＭ１、駆動トランジスタＭ２、初期化トランジスタＭ３、ダイオード接続トランジスタＭ４およびコンデンサＣ１を備えている。
　書込みトランジスタＭ１は、データラインＤＡＴＡと駆動トランジスタＭ２とを接続するように設けられており、具体的には、ゲートが走査ラインＳＣＡＮに接続され、ドレインがデータラインＤＡＴＡに接続され、ソースが駆動トランジスタＭ２の制御端子であるゲート（データゲート）に接続されている。駆動トランジスタＭ２は、ドレインがハイレベル電源ラインＥＬＶＤＤに接続され、ソースが有機ＥＬ素子ＯＬＥＤのアソードに接続されている。有機ＥＬ素子ＯＬＥＤのカソードはローレベル電源ラインＥＬＶＳＳに接続されている。また、コンデンサＣ１は、ノードＸとノードＹとの間に接続されている。ノードＸは書込みトランジスタＭ１のソースと駆動トランジスタＭ２のゲートとの間に存在しており、ノードＹは駆動トランジスタＭ２のソースと有機ＥＬ素子ＯＬＥＤのアソードとの間に存在している。
　駆動トランジスタＭ２のソースと初期化ラインＩＮＩとの間には、初期化トランジスタＭ３およびダイオード接続トランジスタＭ４が直列に接続されている。図１に示す回路では、初期化トランジスタＭ３が駆動トランジスタＭ２に近い側、ダイオード接続トランジスタＭ４が初期化ラインＩＮＩに近い側に配置されている。より具体的には、初期化トランジスタＭ３は、ゲートが書込みトランジスタＭ１と同じ走査信号が入る走査ラインＳＣＡＮに接続され、ドレインが駆動トランジスタＭ２のソースおよび有機ＥＬ素子ＯＬＥＤのアソードに接続され、ソースがダイオード接続トランジスタＭ４のドレインに接続されている。ダイオード接続トランジスタＭ４のソースは初期化ラインＩＮＩに接続されている。また、ダイオード接続トランジスタＭ４のゲートとドレインは短絡されており、トランジスタのダイオード接続として一般に知られる構成となっている。
　図１に示す画素において、データ書込み時には走査駆動回路に接続される走査ラインＳＣＡＮが走査信号（駆動信号）によってハイ（Ｈ）状態とされ、初期化トランジスタＭ３と書込みトランジスタＭ１とがオンとなる。このとき、コンデンサＣ１には、書込みトランジスタＭ１がオンとなることにより、ノードＸとノードＹとの両端電圧としてデータラインＤＡＴＡからデータが書き込まれる。
　さらに、データ書込み時には、初期化トランジスタＭ３がオンとなることにより、駆動トランジスタＭ２のソース電位が初期化される。データ書き込み時には、ハイレベル電源ラインＥＬＶＤＤ→駆動トランジスタＭ２→初期化トランジスタＭ３→ダイオード接続トランジスタＭ４→初期化ラインＩＮＩの経路（初期化電流経路）で電流が流れる。
　この初期化電流経路にダイオード接続トランジスタＭ４がある場合、ダイオード接続トランジスタＭ４の抵抗で電圧降下が発生し、Ｖｙ＞Ｖｉｎｉとなる。ここで、ＶｙはノードＹにおける電位、Ｖｉｎｉは初期化ラインＩＮＩの電位である。
　すなわち、図１に示す初期化電流経路では、ダイオード接続トランジスタＭ４があることにより、駆動トランジスタＭ２のＶｇｓ（ゲート・ソース間電圧）が小さくなるため、駆動トランジスタＭ２の電流駆動能力が下がる。
　有機ＥＬ素子ＯＬＥＤの発光期間では、走査ラインＳＣＡＮがロー（Ｌ）状態になることで、書込みトランジスタＭ１および初期化トランジスタＭ３がオフとなる。このとき、ノードＸはフローティング状態となるが、ノードＸはコンデンサＣ１を介してノードＹと結合しているため、発光期間中における駆動トランジスタＭ２のＶｇｓはほぼ一定に保たれる。
　図１に示す回路のＳ値（サブスレッショルド係数）は、
　　Ｓ＝（１＋ｇｍ２／ｇｍ４）／ｇｍ２
の式で表され、ダイオード接続トランジスタＭ４が無い場合のＳ値に比べて、（１＋ｇｍ２／ｇｍ４）倍となる。初期化トランジスタＭ３は、スイッチングトランジスタであり、初期化トランジスタＭ３の伝達コンダクタンスが書込みトランジスタＭ１、ダイオード接続トランジスタＭ４の伝達コンダクタンスよりも十分大きいことを考慮している。ここで、ｇｍ２は駆動トランジスタＭ２の伝達コンダクタンス、ｇｍ４はダイオード接続トランジスタＭ４の伝達コンダクタンスである。すなわち、駆動トランジスタＭ２とダイオード接続トランジスタＭ４との特性が同等であれば、Ｓ値は２倍となる。
　このように、図１に示す回路では、初期化電流経路上にダイオード接続トランジスタＭ４を設けることで、ダイオード接続トランジスタＭ４が無い場合に比べて回路のＳ値を増加させることができる。その結果、駆動トランジスタＭ２のサブスレッショルド特性におけるゲート電圧と電流値との関係が調整され、ゲート電圧の変化による電流値の変化が緩やかになる。これにより、駆動トランジスタＭ２の特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となる。
　＜第２実施形態＞
　図２は、第２実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　図２に示す回路は、図１に示す回路に比べて、駆動トランジスタＭ２のバックゲートにダイオード接続トランジスタＭ４のソース側の電位が入力される点が異なっている。また、図２に示す回路では、ダイオード接続トランジスタＭ４のソースが初期化ラインＩＮＩに接続されているため、駆動トランジスタＭ２のバックゲートに初期化ラインＩＮＩの電位が入力されているとも言える。これにより、図２に示す回路は、よりＳ値を大きくすることができる。
　尚、トランジスタにおいて、データゲートとはデータ電圧を入力するゲート電極を意味し、バックゲートとはデータゲートの反対側に形成されたゲート電極のことを意味している。例えば、ゲート絶縁膜を介して半導体層の上下にゲート電極が形成された構造の場合、トップゲート電極がデータゲートとなる場合にはボトムゲート電極がバックゲートとなり、ボトムゲート電極がデータゲートとなる場合にはトップゲート電極がバックゲートとなる。以下、データゲートのことは単にゲートとも称する。
　図２に示す回路のＳ値は、
　　Ｓ＝（１＋（１＋ａ）・ｇｍ２／ｇｍ４）／ｇｍ２
の式で表される。説明を簡単にするために駆動トランジスタＭ２とダイオード接続トランジスタＭ４との特性が同等であるとすると（つまり、ｇｍ２＝ｇｍ４）、図２に示す回路のＳ値は、ダイオード接続トランジスタＭ４が無い場合に比べて（２＋ａ）倍になる。ここで、ａはバックゲート制御係数であり、より具体的には、トランジスタのバックゲート側容量をＣＢＧＩとし、駆動ゲート側容量をＣＧＩとすると、ａ＝ＣＢＧＩ／ＣＧＩとして表される。バックゲートに電圧Ｖｂを入力すると、
　　ΔＶｔｈ＝ａ（Ｖｂ－Ｖｓ）
であらわされる量だけ駆動トランジスタＭ２の閾値がずれる。このとき、Ｖｓは駆動トランジスタＭ２のソース電位である。
　このように、図２に示す回路は、図１に示す回路に比べても、回路のＳ値をより増加させることができる。その結果、ゲート電圧の変化による電流値の変化がより緩やかになり、低輝度でも良好な階調表現を実現することが可能となる。
　＜第３実施形態＞
　図３は、第３実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　図３に示す回路は、図１に示す回路に比べて、初期化トランジスタＭ３およびダイオード接続トランジスタＭ４の接続順序が逆とされている。すなわち、ダイオード接続トランジスタＭ４が駆動トランジスタＭ２に近い側、初期化トランジスタＭ３が初期化ラインＩＮＩに近い側に配置されている。また、図３に示す回路では、駆動トランジスタＭ２のバックゲートにダイオード接続トランジスタＭ４のソース側の電位が入力される。
　図３に示す回路は、ダイオード接続トランジスタＭ４と初期化ラインＩＮＩとの間に初期化トランジスタＭ３が存在することにより、初期化ラインＩＮＩの電位変動による駆動トランジスタＭ２の閾値変動がなくなり、有機ＥＬ素子ＯＬＥＤの輝度を安定させることができる。
　また、図４および図５は、第３実施形態における有機ＥＬ表示装置の画素回路の変形例を示すものである。
　図３の回路では、駆動トランジスタＭ２のバックゲートにダイオード接続トランジスタＭ４のソース側の電位が入力されている。駆動トランジスタＭ２とダイオード接続トランジスタＭ４との特性が同等であるとすれば、図３に示す回路のＳ値は、図２に示す回路と同様に、ダイオード接続トランジスタＭ４が無い場合に比べて（２＋ａ）倍となる。
　一方、図４の回路では、駆動トランジスタＭ２のバックゲートに電位が入力されていない（駆動トランジスタＭ２がバックゲートを有していない）。駆動トランジスタＭ２とダイオード接続トランジスタＭ４との特性が同等であるとすれば、図４に示す回路のＳ値は、図１に示す回路と同様に、ダイオード接続トランジスタＭ４が無い場合に比べて２倍となる。すなわち、図４に示す回路のＳ値は、
　　Ｓ＝（１＋ｇｍ２／ｇｍ４）／ｇｍ２
の式で表される。
　そして、図５の回路では、駆動トランジスタＭ２のバックゲートに初期化ラインＩＮＩの電位が入力されている。駆動トランジスタＭ２とダイオード接続トランジスタＭ４との特性が同等であるとすれば、図５に示す回路のＳ値は、図２および図３に示す回路と同様に、ダイオード接続トランジスタＭ４が無い場合に比べて（２＋ａ）倍となる。すなわち、図５に示す回路のＳ値は、
　　Ｓ＝（１＋（１＋ａ）・ｇｍ２／ｇｍ４）／ｇｍ２
の式で表される。
　＜第４実施形態＞
　図６は、第４実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　図６に示す回路は、図２に示す回路に比べて、駆動トランジスタＭ２のソース負荷となるダイオード接続トランジスタを多段化した構成である。すなわち、図６に示す回路では、初期化トランジスタＭ３と初期化ラインＩＮＩとの間に、２つのダイオード接続トランジスタＭ４１，Ｍ４２が接続されている。尚、多段化されるダイオード接続トランジスタの数は２つに限定されるものではなく、３つ以上であってもよい。
　また、図６に示す回路では、ダイオード接続トランジスタＭ４１，Ｍ４２のバックゲートに、ダイオード接続トランジスタＭ４２のソース電位（言い換えれば初期化ラインＩＮＩの電位）が入力されている。このように、ダイオード接続トランジスタＭ４１，Ｍ４２のバックゲートに定電位を入力することで、電場の回り込みを防いでＭＯＳＦＥＴの飽和性を向上させることができる。この構成は、図１～図５に示すダイオード接続トランジスタＭ４に適用してもよい。また、図６におけるダイオード接続トランジスタＭ４１，Ｍ４２が、バックゲートを有しないものであってもよい。
　図６に示す回路のＳ値は、駆動トランジスタＭ２とダイオード接続トランジスタＭ４１，Ｍ４２との特性が同等であるとすれば、ダイオード接続トランジスタＭ４１，Ｍ４２が無い場合に比べて（３＋３ａ＋ａ２）倍となる。このように、図６に示す回路は、回路のＳ値をより増加させることができ、その結果、ゲート電圧の変化による電流値の変化がより緩やかになり、低輝度でも良好な階調表現を実現することが可能となる。
　＜第５実施形態＞
　図７は、第５実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　図７に示す回路は、図６に示す回路に比べて、初期化トランジスタＭ３およびダイオード接続トランジスタＭ４１，Ｍ４２の接続順序が逆とされている。すなわち、ダイオード接続トランジスタＭ４１，Ｍ４２が駆動トランジスタＭ２に近い側、初期化トランジスタＭ３が初期化ラインＩＮＩに近い側に配置されている。図７に示す回路のＳ値も、駆動トランジスタＭ２とダイオード接続トランジスタＭ４１，Ｍ４２との特性が同等であるとすれば、ダイオード接続トランジスタＭ４１，Ｍ４２が無い場合に比べて（３＋３ａ＋ａ２）倍となる。
　図７に示す回路は、図６に示す回路の効果に加えて、図３に示す回路と同様に、有機ＥＬ素子ＯＬＥＤの輝度を安定させることができる。
　尚、図７に示す回路においても、ダイオード接続トランジスタＭ４１，Ｍ４２がバックゲートを有しないものであってもよく、あるいは、ダイオード接続トランジスタＭ４１，Ｍ４２が初期化ラインＩＮＩに接続されるものであってもよい。
　＜第６実施形態＞
　図８は、第６実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　第１～第５実施形態における表示装置では、駆動トランジスタＭ２のソース負荷となるダイオード接続トランジスタＭ４（もしくはＭ４１，Ｍ４２）を各画素内に設けていた。しかしながら、駆動トランジスタＭ２のソース負荷は、必ずしも画素内にある必要はなく、初期化電流経路上にあればよい。
　図８に示す回路は、図１に示す回路に比べて、ダイオード接続トランジスタＭ４の接続箇所が変更されている。すなわち、ダイオード接続トランジスタＭ４は、画素内には設けられておらず、初期化ラインＩＮＩの根元に配置されている。言い換えれば、ダイオード接続トランジスタＭ４は、初期化ラインＩＮＩと初期化ラインＩＮＩをドライバＩＣに接続する初期化電源端子との間に接続されている。このため、ダイオード接続トランジスタＭ４は、同じ初期化ラインＩＮＩに接続される他の行の画素と共有されることになる。また、図８に示す回路では、駆動トランジスタＭ２のソースと初期化ラインＩＮＩとの間には、初期化トランジスタＭ３のみが接続されている。尚、ダイオード接続トランジスタＭ４は、画素回路と同じＴＦＴ基板上に形成されてもいてもよく、ドライバＩＣ上に実装されていてもよい。
　図８に示す回路では、初期化電流経路に関して、駆動トランジスタＭ２のソース側に動的負荷となるダイオード接続トランジスタＭ４を配置することで、初期化回路がソースフォロワ化する。これにより、選択行においてデータ電圧をノードＸに書き込む際、動的負荷により駆動トランジスタＭ２のソース（＝ノードＹ）の電位が上昇する。このとき、初期化電流量に応じて動的にノードＹの電位が上昇するため、ＩＶカーブの傾きが小さくなる。
　ここでは、図９に示すように、各画素列に１本ずつ初期化ラインＩＮＩがあることを想定している。言い換えれば、初期化ラインＩＮＩは、データラインＤＡＴＡ（図９では図示省略）と平行に１対１で対応するように設けられている。すなわち画素配列がＲＧＢであればＲ，Ｇ，Ｂそれぞれの画素列に初期化ラインＩＮＩがある。
　有機ＥＬ表示装置の額縁領域（駆動領域とドライバＩＣとの間の領域）においては、複数の初期化ラインＩＮＩが初期化電源幹配線に接続され行方向に共有されている。異なる列の初期化ラインＩＮＩは独立である。また、各初期化ラインＩＮＩはダイオード接続トランジスタＭ４（図９では動的負荷Ｚとして記載）を介し、初期化電源幹配線に接続される。すなわち、ダイオード接続トランジスタＭ４は初期化ラインＩＮＩと１対１に対応するように設けられている。
　このように、初期化ラインＩＮＩは行方向に共有されているものの、行選択は１行ずつ行われる。このため、各初期化ラインＩＮＩにダイオード接続トランジスタＭ４（動的負荷Ｚ）が１つあれば、それを順次利用して１行ずつデータ電圧を画素に書き込むことができる。
　尚、図９の例では、初期化電源幹配線およびダイオード接続トランジスタＭ４は、有機ＥＬ表示装置の額縁領域に設けられるものとしているが、本発明はこれに限定されるものではない。例えば、初期化電源幹配線およびダイオード接続トランジスタＭ４は、ドライバＩＣ内に含まれていてもよい。
　＜第７実施形態＞
　図１０は、第７実施形態における有機ＥＬ表示装置の１画素を示す画素回路図である。
　図１０に示す回路は、図８に示す回路と同様、ダイオード接続トランジスタが、初期化ラインＩＮＩの根元に配置されている。そして、この場合も第４実施形態と同様に、ダイオード接続トランジスタを多段化して、初期化ラインＩＮＩの根元に２つのダイオード接続トランジスタＭ４１，Ｍ４２を接続することができる。無論、多段化されるダイオード接続トランジスタの数は２つに限定されるものではなく、３つ以上であってもよい。
　図１０に示す回路は、図８に示す回路の効果に加えて、図６に示す回路と同様に、回路のＳ値をより増加させることができる。
　第１～第７実施形態で説明した表示装置は、電流駆動型の表示素子を備えたデバイスであれば特に限定されるものではない。電流駆動型の表示素子としては、ＯＬＥＤ（有機発光ダイオード）を備えた有機ＥＬディスプレイ、無機発光ダイオードを備えた無機ＥＬディスプレイ、またはＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等がある。
　今回開示した実施形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
ＳＣＡＮ　　走査ライン（走査信号線）
ＥＬＶＤＤ　　ハイレベル電源ライン
ＥＬＶＳＳ　　ローレベル電源ライン
ＤＡＴＡ　　データライン（データ信号線）
ＩＮＩ　　初期化ライン（初期化電源線）
Ｍ１　　書込みトランジスタ（サブ画素回路の一部）
Ｍ２　　駆動トランジスタ（サブ画素回路の一部）
Ｍ３　　初期化トランジスタ（サブ画素回路の一部）
Ｍ４，Ｍ４１，Ｍ４２　　ダイオード接続トランジスタ（サブ画素回路の一部）
Ｃ１　　コンデンサ（サブ画素回路の一部）
ＯＬＥＤ　　有機ＥＬ素子（発光素子）

Claims (12)

  1. 　表示領域に、走査信号線と、前記走査信号線と交差するデータ信号線と、初期化電源線と、前記走査信号線および前記データ信号線の交点に対応するように設けられたサブ画素回路と、前記サブ画素回路に対応して設けられた発光素子と、がマトリクス状に設けられており、
    　前記サブ画素回路は、
    　　駆動トランジスタと、
    　　前記データ信号線と前記駆動トランジスタとを接続する書込みトランジスタと、
    　　前記駆動トランジスタに接続され、データ信号を保持するコンデンサと、
    　　前記駆動トランジスタと前記初期化電源線との間に接続されるダイオード接続トランジスタおよび初期化トランジスタとを含むことを特徴とする表示装置。
  2. 　請求項１に記載の表示装置であって、
    　前記ダイオード接続トランジスタは、前記初期化トランジスタと前記初期化電源線との間に接続されていることを特徴とする表示装置。
  3. 　請求項１に記載の表示装置であって、
    　前記ダイオード接続トランジスタは、前記駆動トランジスタと前記初期化トランジスタとの間に接続されていることを特徴とする表示装置。
  4. 　請求項１から３の何れか１項に記載の表示装置であって、
    　前記駆動トランジスタのバックゲートに前記初期化電源線が接続されていることを特徴とする表示装置。
  5. 　請求項１から３の何れか１項に記載の表示装置であって、
    　前記駆動トランジスタのバックゲートに前記ダイオード接続トランジスタのソースが接続されていることを特徴とする表示装置。
  6. 　請求項２に記載の表示装置であって、
    　前記ダイオード接続トランジスタは、前記初期化トランジスタと前記初期化電源線との間に複数設けられていることを特徴とする表示装置。
  7. 　請求項３に記載の表示装置であって、
    　前記ダイオード接続トランジスタは、前記駆動トランジスタと前記初期化トランジスタとの間に複数設けられていることを特徴とする表示装置。
  8. 　表示領域に、走査信号線と、前記走査信号線と交差するデータ信号線と、初期化電源線と、前記走査信号線および前記データ信号線の交点に対応するように設けられたサブ画素回路と、前記サブ画素回路に対応して設けられた発光素子と、がマトリクス状に設けられており、
    　前記サブ画素回路は、
    　　駆動トランジスタと、
    　　前記データ信号線と前記駆動トランジスタとを接続する書込みトランジスタと、
    　　前記駆動トランジスタに接続され、データ信号を保持するコンデンサと、
    　　前記駆動トランジスタと前記初期化電源線との間に接続される初期化トランジスタとを含んでおり、
    　前記初期化電源線と初期化電源端子との間には、ダイオード接続トランジスタが接続されていることを特徴とする表示装置。
  9. 　請求項８に記載の表示装置であって、
    　前記初期化電源線は、前記データ信号線と平行に１対１で対応するように設けられ、
    　前記初期化電源線は、当該初期化電源線と１対１に対応するように設けられたダイオード接続トランジスタを介して初期化電源幹配線にそれぞれ接続されていることを特徴とする表示装置。
  10. 　請求項８または９に記載の表示装置であって、
    　前記ダイオード接続トランジスタは、前記初期化電源線と前記初期化電源端子との間に複数設けられていることを特徴とする表示装置。
  11. 　請求項１から１０の何れか１項に記載の表示装置であって、
    　前記書込みトランジスタのデータゲートと、前記初期化トランジスタのデータゲートには、共通する前記走査信号線が接続されることを特徴とする表示装置。
  12. 　請求項１から１１の何れか１項に記載の表示装置であって、
    　さらに、前記走査信号線に駆動信号を出力する走査駆動回路が設けられ、
    　前記走査駆動回路は、前記データ信号の書き込み時、前記書込みトランジスタと、前記初期化トランジスタとをオンする駆動信号を走査信号線に入力し、
    　前記データ信号の書き込み時、前記駆動トランジスタのソースと前記初期化電源が、前記ダイオード接続トランジスタを介して接続されることを特徴とする表示装置。
PCT/JP2019/038937 2019-10-02 2019-10-02 表示装置 WO2021064902A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980100780.8A CN114467134B (zh) 2019-10-02 2019-10-02 显示装置
PCT/JP2019/038937 WO2021064902A1 (ja) 2019-10-02 2019-10-02 表示装置
US17/765,602 US20220367597A1 (en) 2019-10-02 2019-10-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/038937 WO2021064902A1 (ja) 2019-10-02 2019-10-02 表示装置

Publications (1)

Publication Number Publication Date
WO2021064902A1 true WO2021064902A1 (ja) 2021-04-08

Family

ID=75336843

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/038937 WO2021064902A1 (ja) 2019-10-02 2019-10-02 表示装置

Country Status (3)

Country Link
US (1) US20220367597A1 (ja)
CN (1) CN114467134B (ja)
WO (1) WO2021064902A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990261A (zh) * 2021-11-15 2022-01-28 合肥维信诺科技有限公司 像素电路及其驱动方法和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003308043A (ja) * 2002-02-12 2003-10-31 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
US20050243076A1 (en) * 2004-04-30 2005-11-03 Kim Byeong K Organic light-emitting device
JP2014119574A (ja) * 2012-12-14 2014-06-30 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置
JP2014146020A (ja) * 2013-01-07 2014-08-14 Sony Corp 表示装置、駆動装置、駆動方法、および電子機器
US20140347401A1 (en) * 2013-05-27 2014-11-27 Samsung Display Co., Ltd. Pixel, display device comprising the same and driving method thereof
US20170221422A1 (en) * 2016-02-03 2017-08-03 Samsung Display Co., Ltd. Pixel and organic light emitting display device including the pixel
US20170337875A1 (en) * 2016-05-23 2017-11-23 Lg Display Co., Ltd. Organic light-emitting diode display device and method of driving the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5055879B2 (ja) * 2006-08-02 2012-10-24 ソニー株式会社 表示装置および表示装置の駆動方法
CN101192374B (zh) * 2006-11-27 2012-01-11 奇美电子股份有限公司 有机发光显示面板及其电压驱动有机发光像素
JP2012247731A (ja) * 2011-05-31 2012-12-13 Nippon Hoso Kyokai <Nhk> アクティブマトリクス型ディスプレイの画素回路及びその駆動方法
JP2013104908A (ja) * 2011-11-10 2013-05-30 Panasonic Corp 表示装置及びその制御方法
JP5797134B2 (ja) * 2012-03-13 2015-10-21 シャープ株式会社 表示装置およびその駆動方法
KR102072201B1 (ko) * 2013-06-28 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102081993B1 (ko) * 2013-11-06 2020-02-27 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
CN106531085B (zh) * 2017-01-05 2019-05-24 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
WO2019026170A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003308043A (ja) * 2002-02-12 2003-10-31 Rohm Co Ltd 有機ｅｌ駆動回路および有機ｅｌ表示装置
US20050243076A1 (en) * 2004-04-30 2005-11-03 Kim Byeong K Organic light-emitting device
JP2014119574A (ja) * 2012-12-14 2014-06-30 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置
JP2014146020A (ja) * 2013-01-07 2014-08-14 Sony Corp 表示装置、駆動装置、駆動方法、および電子機器
US20140347401A1 (en) * 2013-05-27 2014-11-27 Samsung Display Co., Ltd. Pixel, display device comprising the same and driving method thereof
US20170221422A1 (en) * 2016-02-03 2017-08-03 Samsung Display Co., Ltd. Pixel and organic light emitting display device including the pixel
US20170337875A1 (en) * 2016-05-23 2017-11-23 Lg Display Co., Ltd. Organic light-emitting diode display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990261A (zh) * 2021-11-15 2022-01-28 合肥维信诺科技有限公司 像素电路及其驱动方法和显示面板
CN113990261B (zh) * 2021-11-15 2023-02-24 合肥维信诺科技有限公司 像素电路及其驱动方法和显示面板

Also Published As

Publication number Publication date
CN114467134A (zh) 2022-05-10
CN114467134B (zh) 2024-04-09
US20220367597A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
JP5287210B2 (ja) 表示装置および電子機器
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR100624137B1 (ko) 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
KR100515299B1 (ko) 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100939211B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
JP4826597B2 (ja) 表示装置
KR20240035937A (ko) 화소 구동 회로, 그 구동 방법 및 표시 패널
JP6518471B2 (ja) 発光素子表示装置
US8294737B2 (en) Display apparatus and display-apparatus driving method
JP5384051B2 (ja) 画像表示装置
US20150029079A1 (en) Drive circuit, display device, and drive method
US20130009933A1 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
KR20210085514A (ko) 전계 발광 표시장치
TW201724072A (zh) 主動矩陣有機發光二極體之驅動電路及其顯示面板
KR100529077B1 (ko) 화상 표시 장치, 그 표시 패널 및 그 구동 방법
US20210035502A1 (en) Display device
KR20100070304A (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
KR102032776B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
US11521547B2 (en) Display device
WO2019064523A1 (ja) 表示装置および画素回路
WO2021064902A1 (ja) 表示装置
KR102571355B1 (ko) 유기 발광 다이오드 표시 장치의 구동 방법
US20050212732A1 (en) Display, active matrix substrate, and driving method
KR20230096529A (ko) 표시 장치
WO2019186725A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19947493

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19947493

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP