JP2003308043A - 有機ｅｌ駆動回路および有機ｅｌ表示装置 - Google Patents
有機ｅｌ駆動回路および有機ｅｌ表示装置Info
- Publication number
- JP2003308043A JP2003308043A JP2003028086A JP2003028086A JP2003308043A JP 2003308043 A JP2003308043 A JP 2003308043A JP 2003028086 A JP2003028086 A JP 2003028086A JP 2003028086 A JP2003028086 A JP 2003028086A JP 2003308043 A JP2003308043 A JP 2003308043A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- organic
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 13
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】電流駆動のためのピーク電流を容易に生成で
き、かつ、駆動回路の占有面積を小さくすることができ
る有機ＥＬ駆動回路および有機ＥＬ表示装置を提供する
ことにある。 【解決手段】この発明は、カレントミラー接続の入力側
トランジスタを複数並列に設けて直列に挿入したスイッ
チ回路で入力側の駆動電流を制御する。このとき、スイ
ッチの１つを所定時間ずらせてＯＮさせることで、スタ
ートから一定時間後に定電流を複数の入力側トランジス
タの１つに分流するようにしてカレントミラー入力側の
駆動電流を低減する。これにより、スタート時点で大き
な駆動電流が流れてその後にこれよりも低い駆動電流が
流れ、出力側カレントミラーには、ピークを持つ電流が
発生する。
き、かつ、駆動回路の占有面積を小さくすることができ
る有機ＥＬ駆動回路および有機ＥＬ表示装置を提供する
ことにある。 【解決手段】この発明は、カレントミラー接続の入力側
トランジスタを複数並列に設けて直列に挿入したスイッ
チ回路で入力側の駆動電流を制御する。このとき、スイ
ッチの１つを所定時間ずらせてＯＮさせることで、スタ
ートから一定時間後に定電流を複数の入力側トランジス
タの１つに分流するようにしてカレントミラー入力側の
駆動電流を低減する。これにより、スタート時点で大き
な駆動電流が流れてその後にこれよりも低い駆動電流が
流れ、出力側カレントミラーには、ピークを持つ電流が
発生する。
Description
【０００１】
【発明の属する技術分野】この発明は、有機ＥＬ駆動回
路および有機ＥＬ表示装置に関し、詳しくは、カレント
ミラー回路を利用したＤ／Ａ変換回路により入力デジタ
ル値に対応する電流値を生成して有機ＥＬパネルの端子
ピンに送出する電流を発生するカラムライン（有機ＥＬ
素子の陽極側ドライブライン、以下同じ）の電流駆動回
路において、有機ＥＬパネルを電流駆動するためのピー
ク電流を容易に生成でき、かつ、駆動回路の占有面積を
小さくすることができるような有機ＥＬ駆動回路および
有機ＥＬ表示装置の改良に関する。
路および有機ＥＬ表示装置に関し、詳しくは、カレント
ミラー回路を利用したＤ／Ａ変換回路により入力デジタ
ル値に対応する電流値を生成して有機ＥＬパネルの端子
ピンに送出する電流を発生するカラムライン（有機ＥＬ
素子の陽極側ドライブライン、以下同じ）の電流駆動回
路において、有機ＥＬパネルを電流駆動するためのピー
ク電流を容易に生成でき、かつ、駆動回路の占有面積を
小さくすることができるような有機ＥＬ駆動回路および
有機ＥＬ表示装置の改良に関する。
【０００２】
【従来の技術】有機ＥＬ表示装置は、自発光による高輝
度表示が可能であることから、小画面での表示に適し、
携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）
等に搭載される次世代表示装置として現在注目されてい
る。この有機ＥＬ表示装置には、液晶表示装置のように
電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、
Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから
制御が難しくなる問題点がある。そこで、最近では、電
流駆動のドライバを用いた有機ＥＬ表示装置が提案され
ている。例えば、特開平１０−１１２３９１号などで
は、電流駆動により輝度ばらつきの問題を解決する技術
が記載されている。
度表示が可能であることから、小画面での表示に適し、
携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）
等に搭載される次世代表示装置として現在注目されてい
る。この有機ＥＬ表示装置には、液晶表示装置のように
電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、
Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから
制御が難しくなる問題点がある。そこで、最近では、電
流駆動のドライバを用いた有機ＥＬ表示装置が提案され
ている。例えば、特開平１０−１１２３９１号などで
は、電流駆動により輝度ばらつきの問題を解決する技術
が記載されている。
【０００３】携帯電話機用の有機ＥＬ表示装置の有機Ｅ
Ｌ表示パネルでは、カラムラインの数が３９６個（１３
２×３）の端子ピン（以下ピン）、ローラインが１６２
個のピンを持つものが提案され、カラムライン、ローラ
インのピンはこれ以上に増加する傾向にある。このよう
な有機ＥＬ表示パネルの電流駆動回路の出力段は、アク
ディブマトリックス型でも単純マトリックス型のもので
もピン対応に電流源の駆動回路、例えば、カレントミラ
ー回路による出力回路が設けられている。そのドライブ
段は、例えば、特願２００２−８２６６２号（特願２０
０１−８６９６７号と特願２００１−３９６２１９号の
国内優先出願）のようにピン対応に多数の出力側トラン
ジスタを有するパラレル駆動のカレントミラー回路（基
準電流分配回路）を有していて、入力段となる手前の基
準電流発生回路から基準電流を受けてピン対応に多数の
ミラー電流を発生することで基準電流をピン対応に分配
して出力回路を駆動する。あるいはピン対応に分配され
たこのミラー電流をさらにｋ倍（ｋは２以上の整数）の
電流に増幅して出力回路を駆動する。そして、そのｋ倍
電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けた
この出願人の特願２００２−３３７１９号の出願があ
る。これは、カラム側のピン対応にＤ／Ａ変換回路が表
示データを受けてこの表示データをピン対応にＡ／Ｄ変
換してカラム方向の駆動電流を同時に生成する。この場
合、容量性負荷となる特性を持つ有機ＥＬ素子を初期充
電して駆動するためにピーク電流が生成される。このピ
ーク電流生成は、前記のドライブ段の手前で基準電流と
して生成するものと、前記出願のようにＤ／Ａ変換回路
の後で行うもの、そして電流出力段で行うものとがあ
る。
Ｌ表示パネルでは、カラムラインの数が３９６個（１３
２×３）の端子ピン（以下ピン）、ローラインが１６２
個のピンを持つものが提案され、カラムライン、ローラ
インのピンはこれ以上に増加する傾向にある。このよう
な有機ＥＬ表示パネルの電流駆動回路の出力段は、アク
ディブマトリックス型でも単純マトリックス型のもので
もピン対応に電流源の駆動回路、例えば、カレントミラ
ー回路による出力回路が設けられている。そのドライブ
段は、例えば、特願２００２−８２６６２号（特願２０
０１−８６９６７号と特願２００１−３９６２１９号の
国内優先出願）のようにピン対応に多数の出力側トラン
ジスタを有するパラレル駆動のカレントミラー回路（基
準電流分配回路）を有していて、入力段となる手前の基
準電流発生回路から基準電流を受けてピン対応に多数の
ミラー電流を発生することで基準電流をピン対応に分配
して出力回路を駆動する。あるいはピン対応に分配され
たこのミラー電流をさらにｋ倍（ｋは２以上の整数）の
電流に増幅して出力回路を駆動する。そして、そのｋ倍
電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けた
この出願人の特願２００２−３３７１９号の出願があ
る。これは、カラム側のピン対応にＤ／Ａ変換回路が表
示データを受けてこの表示データをピン対応にＡ／Ｄ変
換してカラム方向の駆動電流を同時に生成する。この場
合、容量性負荷となる特性を持つ有機ＥＬ素子を初期充
電して駆動するためにピーク電流が生成される。このピ
ーク電流生成は、前記のドライブ段の手前で基準電流と
して生成するものと、前記出願のようにＤ／Ａ変換回路
の後で行うもの、そして電流出力段で行うものとがあ
る。
【０００４】まず、電流出力段で行う、有機ＥＬ表示パ
ネルのピーク電流生成回路の一般的な例を特開平１１−
４５０７１号に見ることができるので、それを図５に示
す。また、この発明の先行技術として特願２００２−３
３７１９「Ｄ／Ａ変換回路およびこれを用いる有機ＥＬ
駆動回路」に記載されたＤ／Ａ変換回路以降にピーク電
流生成回路を設けた例を図６に示す。図５から説明する
と、４は、有機ＥＬ素子であって、５は、有機ＥＬ素子
４の駆動電流にピークを生成するためのパルスを発生す
るパルス発生回路である。図５の電流駆動回路は、パル
ス発生回路５で駆動パルスと同期したパルス６を生成
し、このパルス６が駆動回路７の定電流源（カレントミ
ラー出力回路）７ａの負荷抵抗に並列に設けられた初期
充電回路７ｂのスイッチング素子８に加えられる。これ
によりスイッチング素子８がＯＮして、駆動パルスを受
けて同時にＯＮなっているスイッチトランジスタ７ｃを
介して有機ＥＬ素子４に大きな電流が流れてこの電流で
有機ＥＬ素子４が駆動される。その結果、スイッチング
素子８のＯＮ抵抗と有機ＥＬ素子４の接合容量とで決定
された一定期間だけ有機ＥＬ素子４にこれの駆動開始時
点で大きな電流が流れる。これにより駆動初期に有機Ｅ
Ｌ素子４は、充電されてその立上がりが急峻となり、有
機ＥＬ素子４の輝度が向上し、輝度むらなどが防止され
る。
ネルのピーク電流生成回路の一般的な例を特開平１１−
４５０７１号に見ることができるので、それを図５に示
す。また、この発明の先行技術として特願２００２−３
３７１９「Ｄ／Ａ変換回路およびこれを用いる有機ＥＬ
駆動回路」に記載されたＤ／Ａ変換回路以降にピーク電
流生成回路を設けた例を図６に示す。図５から説明する
と、４は、有機ＥＬ素子であって、５は、有機ＥＬ素子
４の駆動電流にピークを生成するためのパルスを発生す
るパルス発生回路である。図５の電流駆動回路は、パル
ス発生回路５で駆動パルスと同期したパルス６を生成
し、このパルス６が駆動回路７の定電流源（カレントミ
ラー出力回路）７ａの負荷抵抗に並列に設けられた初期
充電回路７ｂのスイッチング素子８に加えられる。これ
によりスイッチング素子８がＯＮして、駆動パルスを受
けて同時にＯＮなっているスイッチトランジスタ７ｃを
介して有機ＥＬ素子４に大きな電流が流れてこの電流で
有機ＥＬ素子４が駆動される。その結果、スイッチング
素子８のＯＮ抵抗と有機ＥＬ素子４の接合容量とで決定
された一定期間だけ有機ＥＬ素子４にこれの駆動開始時
点で大きな電流が流れる。これにより駆動初期に有機Ｅ
Ｌ素子４は、充電されてその立上がりが急峻となり、有
機ＥＬ素子４の輝度が向上し、輝度むらなどが防止され
る。
【０００５】図６において、１は、有機ＥＬ駆動回路の
カラムドライバであって、２は、そのＤ／Ａ変換回路、
３は、そのカレントミラー電流出力回路である。カレン
トミラー電流出力回路３は、ドライブ段カレントミラー
回路３ａと出力段カレントミラー回路３ｂとからなる。
カレントミラー回路３ａは、ピーク電流生成回路であっ
て、ダイオード接続されたｐｎｐ型の入力側トランジス
タＱsと出力側トランジスタＱtとからなり、それぞれの
エミッタ側がＰチャネルＭＯＳＦＥＴトランジスタＴr
s，ＮチャネルＭＯＳＦＥＴトランジスタＴrtを介して
出力段カレントミラー回路３ｂの入力端子３ｃに接続さ
れている。入力側トランジスタＱsのコレクタは、Ｄ／
Ａ変換回路２の出力端子２bに接続され、出力側トラン
ジスタＱtのコレクタは、グランドＧＮＤに接続されて
いる。トランジスタＱsとトランジスタＱtのエミッタ面
積比は１：ｘである。ここで、Ｄ／Ａ変換回路２の出力
電流をＩaとすると、これに対して入力端子３cに（ｘ＋
１）Ｉaの駆動電流を発生することができる。そこで、
カレントミラー回路３ａは、トランジスタＴrtがＯＮし
ているときには、（１＋ｘ）倍の駆動電流を生成する。
トランジスタＴrsは、トランジスタＴrtに対応して設け
られた負荷トランジスタであって、そのゲートはグラン
ドＧＮＤに接続されていて、駆動ラインをバランスさせ
るために挿入されている。なお、トランジスタＴrtは、
駆動初期の一定期間だけコントロール信号CONTを受けて
ＯＮになる。
カラムドライバであって、２は、そのＤ／Ａ変換回路、
３は、そのカレントミラー電流出力回路である。カレン
トミラー電流出力回路３は、ドライブ段カレントミラー
回路３ａと出力段カレントミラー回路３ｂとからなる。
カレントミラー回路３ａは、ピーク電流生成回路であっ
て、ダイオード接続されたｐｎｐ型の入力側トランジス
タＱsと出力側トランジスタＱtとからなり、それぞれの
エミッタ側がＰチャネルＭＯＳＦＥＴトランジスタＴr
s，ＮチャネルＭＯＳＦＥＴトランジスタＴrtを介して
出力段カレントミラー回路３ｂの入力端子３ｃに接続さ
れている。入力側トランジスタＱsのコレクタは、Ｄ／
Ａ変換回路２の出力端子２bに接続され、出力側トラン
ジスタＱtのコレクタは、グランドＧＮＤに接続されて
いる。トランジスタＱsとトランジスタＱtのエミッタ面
積比は１：ｘである。ここで、Ｄ／Ａ変換回路２の出力
電流をＩaとすると、これに対して入力端子３cに（ｘ＋
１）Ｉaの駆動電流を発生することができる。そこで、
カレントミラー回路３ａは、トランジスタＴrtがＯＮし
ているときには、（１＋ｘ）倍の駆動電流を生成する。
トランジスタＴrsは、トランジスタＴrtに対応して設け
られた負荷トランジスタであって、そのゲートはグラン
ドＧＮＤに接続されていて、駆動ラインをバランスさせ
るために挿入されている。なお、トランジスタＴrtは、
駆動初期の一定期間だけコントロール信号CONTを受けて
ＯＮになる。
【０００６】このカレントミラー回路３ａは、出力段カ
レントミラー回路３ｂのｐｎｐ型の入力側トランジスタ
Ｑxをベース電流補正駆動用のｐｎｐ型のカレントミラ
ートランジスタＱu，Ｑwを介して駆動する。その結果、
入力側トランジスタＱxには、トランジスタＴrtがＯＮ
してピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの
電流が流れる。その後に通常駆動電流として駆動電流Ｉ
aが出力される。これらの電流が出力段カレントミラー
回路３ｂのｐｎｐ型の出力側トランジスタＱyでさらに
Ｎ倍に電流増幅されて、有機ＥＬパネルのピン９に出力
される。なお、出力段カレントミラー回路３ｂのトラン
ジスタＱxとトランジスタＱyのエミッタ面積比は１：Ｎ
であり、これらトランジスタのエミッタは、電源ライン
＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ
乃至＋２０Ｖ程度の電源ライン＋Ｖccに接続され、出力
側トランジスタＱyのコレクタは、カラム側のピン９に
接続されている。そこで、ピーク電流で駆動する時には
Ｎ×（１＋ｘ）Ｉaの駆動電流をピン９に出力するする
ことができる。これにより容量性負荷となる特性を持つ
有機ＥＬ素子４がピーク電流で初期充電されて電流駆動
される。
レントミラー回路３ｂのｐｎｐ型の入力側トランジスタ
Ｑxをベース電流補正駆動用のｐｎｐ型のカレントミラ
ートランジスタＱu，Ｑwを介して駆動する。その結果、
入力側トランジスタＱxには、トランジスタＴrtがＯＮ
してピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの
電流が流れる。その後に通常駆動電流として駆動電流Ｉ
aが出力される。これらの電流が出力段カレントミラー
回路３ｂのｐｎｐ型の出力側トランジスタＱyでさらに
Ｎ倍に電流増幅されて、有機ＥＬパネルのピン９に出力
される。なお、出力段カレントミラー回路３ｂのトラン
ジスタＱxとトランジスタＱyのエミッタ面積比は１：Ｎ
であり、これらトランジスタのエミッタは、電源ライン
＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ
乃至＋２０Ｖ程度の電源ライン＋Ｖccに接続され、出力
側トランジスタＱyのコレクタは、カラム側のピン９に
接続されている。そこで、ピーク電流で駆動する時には
Ｎ×（１＋ｘ）Ｉaの駆動電流をピン９に出力するする
ことができる。これにより容量性負荷となる特性を持つ
有機ＥＬ素子４がピーク電流で初期充電されて電流駆動
される。
【０００７】Ｄ／Ａ変換回路２は、ダイオード接続の入
力側ｎｐｎ型バイポーラトランジスタＱaを有し、定電
流源１４ａからの電流Ｉを入力端子２ａを介してこのト
ランジスタのコレクタに受ける。さらにＤ／Ａ変換回路
２には、このトランジスタにカレントミラー接続された
出力側ｎｐｎ型バイポーラトランジスタＱb〜Ｑn-1と、
各出力側トランジスタＱb〜Ｑn-1のエミッタとグランド
ＧＮＤ間にスイッチ回路として接続されたＮチャネルＭ
ＯＳＦＥＴトランジスタＴrb〜Ｔrn-1とが設けられてい
る。そして、トランジスタＴrb〜Ｔrn-1のゲートがそれ
ぞれ各入力端子Ｄ0〜Ｄn-1に接続されている。出力側ト
ランジスタＱb〜Ｑn-1は、それぞれのコレクタが出力端
子２ｂに接続され、トランジスタＱaのエミッタ面積に
対してそれぞれのトランジスタが×１，×２，×４，…
×ｎの倍数の各桁の重みに対応するエミッタ面積比を持
っている。なお、入力側トランジスタＱaのエミッタ
は、抵抗ＲaとＮチャネル型のＭＯＳＦＥＴトランジス
タＴraの直列回路を介してグランドＧＮＤに接続され、
トランジスタＴraのゲートは電源ライン＋ＶDDに接続さ
れている。このＤ／Ａ変換回路２は、ＣＰＵ，ＭＰＵ等
のプロセッサからそのときどきの表示輝度に応じたデジ
タル値の表示データを入力端子Ｄ0〜Ｄn-1に受けて出力
端子２ｂに入力データ（表示データ）に応じたアナログ
の電流値を発生する。なお、この図では、ドライブ段の
それぞれの１ピン分の、基準電流分配回路の出力回路を
簡略化して定電流源１４ａとして示してある。また、ト
ランジスタＴrrとトランジスタＱrは、カレントミラー
接続の共通ベースラインへベース電流を供給するベース
電流供給回路であり、トランジスタＱrのエミッタは、
抵抗ＲrとＮチャネル型のＭＯＳＦＥＴトランジスタＴr
raの直列回路を介してグランドＧＮＤに接続され、トラ
ンジスタＴrraのゲートは電源ライン＋ＶDDに接続され
ている。
力側ｎｐｎ型バイポーラトランジスタＱaを有し、定電
流源１４ａからの電流Ｉを入力端子２ａを介してこのト
ランジスタのコレクタに受ける。さらにＤ／Ａ変換回路
２には、このトランジスタにカレントミラー接続された
出力側ｎｐｎ型バイポーラトランジスタＱb〜Ｑn-1と、
各出力側トランジスタＱb〜Ｑn-1のエミッタとグランド
ＧＮＤ間にスイッチ回路として接続されたＮチャネルＭ
ＯＳＦＥＴトランジスタＴrb〜Ｔrn-1とが設けられてい
る。そして、トランジスタＴrb〜Ｔrn-1のゲートがそれ
ぞれ各入力端子Ｄ0〜Ｄn-1に接続されている。出力側ト
ランジスタＱb〜Ｑn-1は、それぞれのコレクタが出力端
子２ｂに接続され、トランジスタＱaのエミッタ面積に
対してそれぞれのトランジスタが×１，×２，×４，…
×ｎの倍数の各桁の重みに対応するエミッタ面積比を持
っている。なお、入力側トランジスタＱaのエミッタ
は、抵抗ＲaとＮチャネル型のＭＯＳＦＥＴトランジス
タＴraの直列回路を介してグランドＧＮＤに接続され、
トランジスタＴraのゲートは電源ライン＋ＶDDに接続さ
れている。このＤ／Ａ変換回路２は、ＣＰＵ，ＭＰＵ等
のプロセッサからそのときどきの表示輝度に応じたデジ
タル値の表示データを入力端子Ｄ0〜Ｄn-1に受けて出力
端子２ｂに入力データ（表示データ）に応じたアナログ
の電流値を発生する。なお、この図では、ドライブ段の
それぞれの１ピン分の、基準電流分配回路の出力回路を
簡略化して定電流源１４ａとして示してある。また、ト
ランジスタＴrrとトランジスタＱrは、カレントミラー
接続の共通ベースラインへベース電流を供給するベース
電流供給回路であり、トランジスタＱrのエミッタは、
抵抗ＲrとＮチャネル型のＭＯＳＦＥＴトランジスタＴr
raの直列回路を介してグランドＧＮＤに接続され、トラ
ンジスタＴrraのゲートは電源ライン＋ＶDDに接続され
ている。
【０００８】
【発明が解決しようとする課題】近年、駆動ピン数は高
解像度の要請により増加する傾向にある。前記のピーク
電流生成回路とＤ／Ａ変換回路は、有機ＥＬ素子を電流
駆動する各ピン対応に設けられる回路であるので、集積
回路規模は大きくなる一方である。そのためこれら回路
をいかに小さくするかが、消費電力の低減と駆動ピン数
の増加にともなう占有面積の低減に貢献する。この発明
の目的は、このような要請に応えるものであって、電流
駆動のためのピーク電流を容易に生成でき、かつ、駆動
回路の占有面積を小さくすることができる有機ＥＬ駆動
回路および有機ＥＬ表示装置を提供することにある。
解像度の要請により増加する傾向にある。前記のピーク
電流生成回路とＤ／Ａ変換回路は、有機ＥＬ素子を電流
駆動する各ピン対応に設けられる回路であるので、集積
回路規模は大きくなる一方である。そのためこれら回路
をいかに小さくするかが、消費電力の低減と駆動ピン数
の増加にともなう占有面積の低減に貢献する。この発明
の目的は、このような要請に応えるものであって、電流
駆動のためのピーク電流を容易に生成でき、かつ、駆動
回路の占有面積を小さくすることができる有機ＥＬ駆動
回路および有機ＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表
示装置の特徴は、入力側トランジスタに所定の電流が供
給されて出力側トランジスタに有機ＥＬパネルの端子ピ
ンに流す電流あるいはその基礎となる電流を得るカレン
トミラー回路を有する有機ＥＬ駆動回路において、並列
に設けられた複数の前記入力側トランジスタと、これら
複数の入力側トランジスタの１つを所定の電流で駆動し
てピーク電流を前記出力側トランジスタに発生させ、前
記所定の電流で駆動した前記入力側トランジスタと並列
に設けられた他の入力側トランジスタに前記所定の電流
を分流することでカレントミラー入力側トランジスタの
１つについてその駆動電流を低減して前記出力側トラン
ジスタの出力電流を前記のピーク電流から定常状態の電
流にする制御を行うコントロール回路とを備えるもので
ある。
るためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表
示装置の特徴は、入力側トランジスタに所定の電流が供
給されて出力側トランジスタに有機ＥＬパネルの端子ピ
ンに流す電流あるいはその基礎となる電流を得るカレン
トミラー回路を有する有機ＥＬ駆動回路において、並列
に設けられた複数の前記入力側トランジスタと、これら
複数の入力側トランジスタの１つを所定の電流で駆動し
てピーク電流を前記出力側トランジスタに発生させ、前
記所定の電流で駆動した前記入力側トランジスタと並列
に設けられた他の入力側トランジスタに前記所定の電流
を分流することでカレントミラー入力側トランジスタの
１つについてその駆動電流を低減して前記出力側トラン
ジスタの出力電流を前記のピーク電流から定常状態の電
流にする制御を行うコントロール回路とを備えるもので
ある。
【００１０】また、他の発明は、前記カレントミラー回
路の出力側トランジスタが複数設けられてＤ／Ａ変換回
路を構成し、それぞれの出力側トランジスタがＤ／Ａ変
換するための入力データのビット桁位置対応していて、
入力データに応じて選択的に出力側トランジスタが動作
することで、入力データに対応する変換アナログ電流を
前記の出力側トランジスタに流れる電流の合計値として
出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆
動回路であって、前記と同様にカレントミラー回路の複
数の入力側トランジスタの少なくとも１つに直列にスイ
ッチ回路を設け、さらに前記所定の電流を発生する定電
流源を設ける。そして、この有機ＥＬ駆動回路は、この
定電流源の電流を入力側トランジスタの１つに流してこ
れを駆動し、駆動開始から所定時間ずらせてスイッチ回
路をＯＮにして前記定電流源からの電流をスイッチ回路
を介して他の入力側トランジスタに分流することにより
ピークを持つ変換アナログ電流を生成するものである。
また、さらに他の発明は、前記の他の発明の有機ＥＬ駆
動回路において、前記のカレントミラー回路の複数の入
力側トランジスタの動作電流比を１：Ｎ（ただしＮ＞
１）とした２個の入力側トランジスタとして、そのうち
動作電流比が１に対応する側の入力側トランジスタに定
電流源からの電流を流し、動作電流比がＮに対応する側
の入力側トランジスタに前記のスイッチ回路をＯＮにし
て定電流源からの電流を分流するものである。
路の出力側トランジスタが複数設けられてＤ／Ａ変換回
路を構成し、それぞれの出力側トランジスタがＤ／Ａ変
換するための入力データのビット桁位置対応していて、
入力データに応じて選択的に出力側トランジスタが動作
することで、入力データに対応する変換アナログ電流を
前記の出力側トランジスタに流れる電流の合計値として
出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆
動回路であって、前記と同様にカレントミラー回路の複
数の入力側トランジスタの少なくとも１つに直列にスイ
ッチ回路を設け、さらに前記所定の電流を発生する定電
流源を設ける。そして、この有機ＥＬ駆動回路は、この
定電流源の電流を入力側トランジスタの１つに流してこ
れを駆動し、駆動開始から所定時間ずらせてスイッチ回
路をＯＮにして前記定電流源からの電流をスイッチ回路
を介して他の入力側トランジスタに分流することにより
ピークを持つ変換アナログ電流を生成するものである。
また、さらに他の発明は、前記の他の発明の有機ＥＬ駆
動回路において、前記のカレントミラー回路の複数の入
力側トランジスタの動作電流比を１：Ｎ（ただしＮ＞
１）とした２個の入力側トランジスタとして、そのうち
動作電流比が１に対応する側の入力側トランジスタに定
電流源からの電流を流し、動作電流比がＮに対応する側
の入力側トランジスタに前記のスイッチ回路をＯＮにし
て定電流源からの電流を分流するものである。
【００１１】
【発明の実施の形態】このように、この発明にあって
は、カレントミラー接続の入力側トランジスタを複数並
列に設けて、そのうちの１つに直列に挿入したスイッチ
回路で入力側の駆動電流を制御する。このとき、この発
明は、最初に駆動した入力側トランジスタにより出力側
トランジスタにピーク電流に相当する電流を発生させ、
所定の駆動開始時点から、あるいは出力側トランジスタ
の電流発生時点から、あるいは有機ＥＬの駆動開始時点
から所定時間ずらせてスイッチ回路をＯＮさせること
で、複数の入力側トランジスタの１つに分流するように
してカレントミラー入力側トランジスタ１個当たりの駆
動電流を低減する。これにより、スタート時点で大きな
駆動電流が流れてピーク電流に相当する電流をカレント
ミラー回路の出力側トランジスタに得て、所定時間後に
これよりも少ない駆動電流が流れて定常電流となり、結
果として出力側トランジスタには、ピークを持つ電流を
生成する。この場合、従来のように出力段回路に抵抗を
挿入したり、その両端をショートするスイッチ回路（図
５に示すスイッチング素子８に相当）は不要となり、ま
た、ピークを発生するために専用に設けられるピーク電
流加算のための駆動電流源（図６のドライブ段カレント
ミラー回路３ａに相当）も不要になり、回路構成が簡単
になる。その結果、有機ＥＬ素子を初期駆動するための
ピーク電流を持つ駆動電流を容易に生成でき、かつ、駆
動回路の占有面積を小さくすることができる。
は、カレントミラー接続の入力側トランジスタを複数並
列に設けて、そのうちの１つに直列に挿入したスイッチ
回路で入力側の駆動電流を制御する。このとき、この発
明は、最初に駆動した入力側トランジスタにより出力側
トランジスタにピーク電流に相当する電流を発生させ、
所定の駆動開始時点から、あるいは出力側トランジスタ
の電流発生時点から、あるいは有機ＥＬの駆動開始時点
から所定時間ずらせてスイッチ回路をＯＮさせること
で、複数の入力側トランジスタの１つに分流するように
してカレントミラー入力側トランジスタ１個当たりの駆
動電流を低減する。これにより、スタート時点で大きな
駆動電流が流れてピーク電流に相当する電流をカレント
ミラー回路の出力側トランジスタに得て、所定時間後に
これよりも少ない駆動電流が流れて定常電流となり、結
果として出力側トランジスタには、ピークを持つ電流を
生成する。この場合、従来のように出力段回路に抵抗を
挿入したり、その両端をショートするスイッチ回路（図
５に示すスイッチング素子８に相当）は不要となり、ま
た、ピークを発生するために専用に設けられるピーク電
流加算のための駆動電流源（図６のドライブ段カレント
ミラー回路３ａに相当）も不要になり、回路構成が簡単
になる。その結果、有機ＥＬ素子を初期駆動するための
ピーク電流を持つ駆動電流を容易に生成でき、かつ、駆
動回路の占有面積を小さくすることができる。
【００１２】
【実施例】図１は、この発明の有機ＥＬ駆動回路を適用
した一実施例の電流駆動回路のブロック図であり、図２
は、その駆動制御におけるタイミングパルスの説明図、
図３は、この発明の電流駆動回路をアクディブマトリッ
クス型の有機ＥＬ表示パネルを駆動する電流駆動回路に
適用した場合の実施例の説明図であって、（ａ）は、そ
の全体的な回路構成のブロック図、（ｂ）は、その電流
駆動回路の出力段を中心とするブロック図、そして、図
４は、図１の実施例の具体的な回路構成例の説明図であ
る。なお、各図においては、同一の構成要素は同一の符
号を付し、それらの説明を割愛する。図１において、１
０は、有機ＥＬ駆動回路のカラムドライバであって、１
１は、そのＤ／Ａ変換回路、１２は、基準電流分配回路
の１ピン分の出力回路を簡略化した、図６の定電流源１
４ａに対応する定電流源、１３は、カレントミラー電流
出力回路、１４は、ピーク電流生成回路、そして１５
は、コントロール回路である。Ｄ／Ａ変換回路１１は、
図６のＤ／Ａ変換回路２に対応しているが、バイポーラ
トランジスタではなく、ＭＯＳＦＥＴトランジスタで構
成されている。Ｎチャネルの入力側トランジスタＴNaが
Ｄ／Ａ変換回路２の入力側トランジスタＱaに対応し、
Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1が出力側
トランジスタＱb〜Ｑn-1に対応し、これらトランジスタ
は、カレントミラー回路を構成している。このＤ／Ａ変
換回路１１は、さらに入力側トランジスタＴNaに並列に
接続されたカレントミラーのＮチャネルの入力側トラン
ジスタＴNpを有している。そして、トランジスタＴNaと
トランジスタＴNpは、チャネル幅（ゲート幅）の比が
１：９に設定されていて、それぞれのソースはそれぞれ
抵抗Ｒa，Ｒpa，スイッチ回路ＳＷa，ＳＷpaを介してグ
ランドＧＮＤに接続されている。なお、前記のチャネル
幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に
対してペア性のよいＭＯＳトランジスタ９個をパラレル
に接続して構成してもよい。
した一実施例の電流駆動回路のブロック図であり、図２
は、その駆動制御におけるタイミングパルスの説明図、
図３は、この発明の電流駆動回路をアクディブマトリッ
クス型の有機ＥＬ表示パネルを駆動する電流駆動回路に
適用した場合の実施例の説明図であって、（ａ）は、そ
の全体的な回路構成のブロック図、（ｂ）は、その電流
駆動回路の出力段を中心とするブロック図、そして、図
４は、図１の実施例の具体的な回路構成例の説明図であ
る。なお、各図においては、同一の構成要素は同一の符
号を付し、それらの説明を割愛する。図１において、１
０は、有機ＥＬ駆動回路のカラムドライバであって、１
１は、そのＤ／Ａ変換回路、１２は、基準電流分配回路
の１ピン分の出力回路を簡略化した、図６の定電流源１
４ａに対応する定電流源、１３は、カレントミラー電流
出力回路、１４は、ピーク電流生成回路、そして１５
は、コントロール回路である。Ｄ／Ａ変換回路１１は、
図６のＤ／Ａ変換回路２に対応しているが、バイポーラ
トランジスタではなく、ＭＯＳＦＥＴトランジスタで構
成されている。Ｎチャネルの入力側トランジスタＴNaが
Ｄ／Ａ変換回路２の入力側トランジスタＱaに対応し、
Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1が出力側
トランジスタＱb〜Ｑn-1に対応し、これらトランジスタ
は、カレントミラー回路を構成している。このＤ／Ａ変
換回路１１は、さらに入力側トランジスタＴNaに並列に
接続されたカレントミラーのＮチャネルの入力側トラン
ジスタＴNpを有している。そして、トランジスタＴNaと
トランジスタＴNpは、チャネル幅（ゲート幅）の比が
１：９に設定されていて、それぞれのソースはそれぞれ
抵抗Ｒa，Ｒpa，スイッチ回路ＳＷa，ＳＷpaを介してグ
ランドＧＮＤに接続されている。なお、前記のチャネル
幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に
対してペア性のよいＭＯＳトランジスタ９個をパラレル
に接続して構成してもよい。
【００１３】２個の入力側トランジスタＴNaと入力側ト
ランジスタＴNpとは、定電流源１２から電流Ｉpを入力
端子１１ａを介してそれぞれのドレインに受ける。定電
流源１２は、図６の定電流源１４ａと異なり、その電流
値が電流Ｉより大きい電流Ｉpに変更されている。入力
側トランジスタＴNaにこの電流Ｉpが動作電流として流
れたときには、Ｄ／Ａ変換回路１１の出力端子１１ｂに
ピーク電流Ｉa＝Ｉpaを発生する電流値に設定されてい
る。なお、抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb
〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレイ
ンとの間に挿入された抵抗である。これによりソース−
ドレイン間の寄生容量との関係で所定の時定数を確保で
きるが、これらの抵抗は必ず必要なものではない。ま
た、図６のトランジスタＴrrとトランジスタＱrに相当
するベース電流供給回路はここでは削除してある。カレ
ントミラー電流出力回路１３は、図６のカレントミラー
電流出力回路３に対応する回路であるが、これもバイポ
ーラトランジスタではなく、ＭＯＳＦＥＴトランジスタ
で構成され、駆動レベルシフト回路１３ａと出力段カレ
ントミラー回路１３ｂとからなる。ここには、図６のカ
レントミラー回路３ａに相当するピーク電流生成回路は
ない。
ランジスタＴNpとは、定電流源１２から電流Ｉpを入力
端子１１ａを介してそれぞれのドレインに受ける。定電
流源１２は、図６の定電流源１４ａと異なり、その電流
値が電流Ｉより大きい電流Ｉpに変更されている。入力
側トランジスタＴNaにこの電流Ｉpが動作電流として流
れたときには、Ｄ／Ａ変換回路１１の出力端子１１ｂに
ピーク電流Ｉa＝Ｉpaを発生する電流値に設定されてい
る。なお、抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb
〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレイ
ンとの間に挿入された抵抗である。これによりソース−
ドレイン間の寄生容量との関係で所定の時定数を確保で
きるが、これらの抵抗は必ず必要なものではない。ま
た、図６のトランジスタＴrrとトランジスタＱrに相当
するベース電流供給回路はここでは削除してある。カレ
ントミラー電流出力回路１３は、図６のカレントミラー
電流出力回路３に対応する回路であるが、これもバイポ
ーラトランジスタではなく、ＭＯＳＦＥＴトランジスタ
で構成され、駆動レベルシフト回路１３ａと出力段カレ
ントミラー回路１３ｂとからなる。ここには、図６のカ
レントミラー回路３ａに相当するピーク電流生成回路は
ない。
【００１４】駆動レベルシフト回路１３ａは、Ｄ／Ａ変
換回路１１の出力を出力段カレントミラー回路１３ｂに
伝達するための回路であって、ＮチャネルトのＭＯＳＦ
ＥＴトランジスタＴNvからなる。そのゲートはバイアス
ラインＶbに接続され、ソース側がＤ／Ａ変換回路１１
の出力端子１１bに接続されている。そしてドレイン側
が出力段カレントミラー回路１３ｂの入力端子１３cに
接続されている。これによりＤ／Ａ変換回路１１の出力
電流をＩaとすると、これに対して入力端子１３cにＩa
の駆動電流を発生することができる。
換回路１１の出力を出力段カレントミラー回路１３ｂに
伝達するための回路であって、ＮチャネルトのＭＯＳＦ
ＥＴトランジスタＴNvからなる。そのゲートはバイアス
ラインＶbに接続され、ソース側がＤ／Ａ変換回路１１
の出力端子１１bに接続されている。そしてドレイン側
が出力段カレントミラー回路１３ｂの入力端子１３cに
接続されている。これによりＤ／Ａ変換回路１１の出力
電流をＩaとすると、これに対して入力端子１３cにＩa
の駆動電流を発生することができる。
【００１５】出力段カレントミラー回路１３ｂは、図６
のベース電流補正駆動用のカレントミラーのトランジス
タＱu，Ｑwに対応するＰチャネルＭＯＳＦＥＴトランジ
スタＴPu，ＴPwと、図６のカレントミラーのトランジス
タＱx，Ｑyに対応するＰチャネルＭＯＳＦＥＴトランジ
スタＴPx，ＴPyとを有している。出力段カレントミラー
回路１３ｂのトランジスタＴPxとトランジスタＴPyのチ
ャネル幅（ゲート幅）比は１：Ｎ（ただしＮ＞１）であ
り、これらトランジスタのソースは、電源ライン＋ＶDD
ではなく、これより高い電圧、例えば、＋１５Ｖ程度の
電源ライン＋Ｖccに接続されている。出力側トランジス
タＴPyの出力は、カラム側のピン９に接続され、駆動時
にはＮ×Ｉaの駆動電流をピン９に流して有機ＥＬパネ
ルを電流駆動する。このピン９とグランドＧＮＤとの間
には、有機ＥＬ素子４が接続されている。なお、図中の
Ｖcはバイアスラインである。
のベース電流補正駆動用のカレントミラーのトランジス
タＱu，Ｑwに対応するＰチャネルＭＯＳＦＥＴトランジ
スタＴPu，ＴPwと、図６のカレントミラーのトランジス
タＱx，Ｑyに対応するＰチャネルＭＯＳＦＥＴトランジ
スタＴPx，ＴPyとを有している。出力段カレントミラー
回路１３ｂのトランジスタＴPxとトランジスタＴPyのチ
ャネル幅（ゲート幅）比は１：Ｎ（ただしＮ＞１）であ
り、これらトランジスタのソースは、電源ライン＋ＶDD
ではなく、これより高い電圧、例えば、＋１５Ｖ程度の
電源ライン＋Ｖccに接続されている。出力側トランジス
タＴPyの出力は、カラム側のピン９に接続され、駆動時
にはＮ×Ｉaの駆動電流をピン９に流して有機ＥＬパネ
ルを電流駆動する。このピン９とグランドＧＮＤとの間
には、有機ＥＬ素子４が接続されている。なお、図中の
Ｖcはバイアスラインである。
【００１６】ここで、入力側トランジスタＴNpと抵抗Ｒ
pa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４
を構成している。スイッチ回路ＳＷaは、駆動パルス信
号Ｐに応じてＯＮにされ、スイッチ回路ＳＷpaは、駆動
パルス信号Ｐが発生した駆動初期の一定期間ｔpだけコ
ントロール信号CONTを受けけることなく、ＯＦＦにさ
れ、一定期間後にCONTを受けてＯＮになる。そのピーク
電流発生動作を図２に従って説明すると、まず、ＭＰＵ
等から送出されたＤ0〜Ｄn-1の各入力端子に入力するデ
ータがレジスタ１６にラッチパルスＬp（図２（ａ）参
照）に応じてセットされると、レジスタ１６を介してＤ
0〜Ｄn-1の各入力端子にそのデータが設定される。コン
トロール回路１５は、レジスタ１６にラッチパルスＬp
を送出後に、駆動パルス信号Ｐ（図２（ｃ）参照）を発
生してスイッチ回路ＳＷaをＯＮにする。このとき、ス
イッチ回路ＳＷpaがコントロール信号CONTを受けていな
いので、入力側トランジスタＴNaに電流Ｉpが流れて、
Ｄ／Ａ変換回路１１は、Ｄ0〜Ｄn-1の各入力端子に設定
されたデータに対応する倍数ｍに従って電流値ｍ×Ｉp
を生成してその出力端子１１ｂにピーク電流Ｉa＝ｍ×
Ｉpを発生する。そして、ピーク電流発生期間ｔpだけず
れてコントロール信号CONT（図２（ｂ）参照）が発生し
てスイッチ回路ＳＷpaがＯＮになると、入力側トランジ
スタＴNaに流れる電流が入力側トランジスタＴNpに分流
されて、これらトランジスタのチャネル幅比１：９に従
って入力側トランジスタＴNaにＩp／１０が流れ、入力
側トランジスタＴNpに９×Ｉp／１０の電流が流れる。
入力側トランジスタＴNaと入力側トランジスタＴNpと
は、パラレルに接続されていて、かつ、チャネル幅比が
１：９になっているので、入力側トランジスタＴNpに９
×Ｉp／１０の電流が流れても、これによる出力側のト
ランジスタの電流増幅能力は１／９になる。したがっ
て、各出力側にトランジスタに対しては入力側トランジ
スタ側の駆動電流がＩp／１０になったのと同じであ
る。
pa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４
を構成している。スイッチ回路ＳＷaは、駆動パルス信
号Ｐに応じてＯＮにされ、スイッチ回路ＳＷpaは、駆動
パルス信号Ｐが発生した駆動初期の一定期間ｔpだけコ
ントロール信号CONTを受けけることなく、ＯＦＦにさ
れ、一定期間後にCONTを受けてＯＮになる。そのピーク
電流発生動作を図２に従って説明すると、まず、ＭＰＵ
等から送出されたＤ0〜Ｄn-1の各入力端子に入力するデ
ータがレジスタ１６にラッチパルスＬp（図２（ａ）参
照）に応じてセットされると、レジスタ１６を介してＤ
0〜Ｄn-1の各入力端子にそのデータが設定される。コン
トロール回路１５は、レジスタ１６にラッチパルスＬp
を送出後に、駆動パルス信号Ｐ（図２（ｃ）参照）を発
生してスイッチ回路ＳＷaをＯＮにする。このとき、ス
イッチ回路ＳＷpaがコントロール信号CONTを受けていな
いので、入力側トランジスタＴNaに電流Ｉpが流れて、
Ｄ／Ａ変換回路１１は、Ｄ0〜Ｄn-1の各入力端子に設定
されたデータに対応する倍数ｍに従って電流値ｍ×Ｉp
を生成してその出力端子１１ｂにピーク電流Ｉa＝ｍ×
Ｉpを発生する。そして、ピーク電流発生期間ｔpだけず
れてコントロール信号CONT（図２（ｂ）参照）が発生し
てスイッチ回路ＳＷpaがＯＮになると、入力側トランジ
スタＴNaに流れる電流が入力側トランジスタＴNpに分流
されて、これらトランジスタのチャネル幅比１：９に従
って入力側トランジスタＴNaにＩp／１０が流れ、入力
側トランジスタＴNpに９×Ｉp／１０の電流が流れる。
入力側トランジスタＴNaと入力側トランジスタＴNpと
は、パラレルに接続されていて、かつ、チャネル幅比が
１：９になっているので、入力側トランジスタＴNpに９
×Ｉp／１０の電流が流れても、これによる出力側のト
ランジスタの電流増幅能力は１／９になる。したがっ
て、各出力側にトランジスタに対しては入力側トランジ
スタ側の駆動電流がＩp／１０になったのと同じであ
る。
【００１７】すなわち、入力側トランジスタＴNaと入力
側トランジスタＴNpとはパラレル駆動であるので、この
とき出力側に発生するミラー電流は、入力側の駆動電流
がＩp／１０となったときと同じであり、電流値Ｉaは、
Ｉa＝ｍ×Ｉp／１０となる。これが通常時の入力側トラ
ンジスタの駆動電流となって、駆動パルス信号ＰがＨＩ
ＧＨレベル（以下“Ｈ”）になっている残りの期間（Ｔ
−ｔp）の間、Ｉp／１０の電流が流れる。駆動パルス信
号Ｐとコントロール信号CONTとはコントロール信号CONT
の立上がりから（Ｔ−ｔp）期間後にＬＯＷレベル（以
下“Ｌ”）に落ちて、スイッチ回路ＳＷa，ＳＷpaがＯ
ＦＦとなり、入力側トランジスタＴNaと入力側トランジ
スタＴNpの駆動電流は停止する。このように、ピーク電
流生成回路１４は、入力側トランジスタＴNaを駆動して
ピーク電流をカレントミラー回路の出力側トランジスタ
に得て、この入力側トランジスタＴNaの駆動電流をこれ
と並列に設けられた他の入力側トランジスタＴNpに分流
することで、カレントミラー入力側トランジスタ１個当
たりの駆動電流を低減して出力側トランジスタの出力電
流を低減して出力電流をピーク電流から定常状態の電流
に落とす動作をする。そして、入力側トランジスタＴNa
の駆動開始時点は、有機ＥＬ素子４の駆動開始時点に対
応している。出力段カレントミラー回路１３ｂの入力側
トランジスタＴPxにはスイッチ回路ＳＷpaがＯＦＦして
いる期間、すなわちピーク電流を発生させる一定期間ｔ
pにはＩa＝ｍ×Ｉpとして定常駆動時の１０倍の電流が
流れる。そして、その後に定常駆動電流として駆動電流
Ｉa＝Ｉp／１０が出力される。それらが出力段カレント
ミラー回路１３ｂでＮ倍に電流増幅されて、有機ＥＬパ
ネルのピン９に出力される。なお、ピーク電流の期間ｔ
pは、容量性負荷となる特性を持つ有機ＥＬ素子４がピ
ーク電流で初期充電されればよいので、必ずしも駆動パ
ルス信号Ｐの立上がりと一致していなくてもよい。
側トランジスタＴNpとはパラレル駆動であるので、この
とき出力側に発生するミラー電流は、入力側の駆動電流
がＩp／１０となったときと同じであり、電流値Ｉaは、
Ｉa＝ｍ×Ｉp／１０となる。これが通常時の入力側トラ
ンジスタの駆動電流となって、駆動パルス信号ＰがＨＩ
ＧＨレベル（以下“Ｈ”）になっている残りの期間（Ｔ
−ｔp）の間、Ｉp／１０の電流が流れる。駆動パルス信
号Ｐとコントロール信号CONTとはコントロール信号CONT
の立上がりから（Ｔ−ｔp）期間後にＬＯＷレベル（以
下“Ｌ”）に落ちて、スイッチ回路ＳＷa，ＳＷpaがＯ
ＦＦとなり、入力側トランジスタＴNaと入力側トランジ
スタＴNpの駆動電流は停止する。このように、ピーク電
流生成回路１４は、入力側トランジスタＴNaを駆動して
ピーク電流をカレントミラー回路の出力側トランジスタ
に得て、この入力側トランジスタＴNaの駆動電流をこれ
と並列に設けられた他の入力側トランジスタＴNpに分流
することで、カレントミラー入力側トランジスタ１個当
たりの駆動電流を低減して出力側トランジスタの出力電
流を低減して出力電流をピーク電流から定常状態の電流
に落とす動作をする。そして、入力側トランジスタＴNa
の駆動開始時点は、有機ＥＬ素子４の駆動開始時点に対
応している。出力段カレントミラー回路１３ｂの入力側
トランジスタＴPxにはスイッチ回路ＳＷpaがＯＦＦして
いる期間、すなわちピーク電流を発生させる一定期間ｔ
pにはＩa＝ｍ×Ｉpとして定常駆動時の１０倍の電流が
流れる。そして、その後に定常駆動電流として駆動電流
Ｉa＝Ｉp／１０が出力される。それらが出力段カレント
ミラー回路１３ｂでＮ倍に電流増幅されて、有機ＥＬパ
ネルのピン９に出力される。なお、ピーク電流の期間ｔ
pは、容量性負荷となる特性を持つ有機ＥＬ素子４がピ
ーク電流で初期充電されればよいので、必ずしも駆動パ
ルス信号Ｐの立上がりと一致していなくてもよい。
【００１８】ところで、有機ＥＬ表示装置では、カラム
側が電流吐出し側となり、ロー側が電流吸い込み側（シ
ンク側）となって、ロー側の走査に応じてカラム側の電
流駆動回路から電流が出力される。したがって、図１，
図６の有機ＥＬ素子４は、ピン９とグランドＧＮＤとの
間に接続されているが、実際には、有機ＥＬ素子４は、
ローライン走査回路を介してグランドＧＮＤに接続され
る。ローライン走査回路によるロー側の走査は、走査対
象となるローランに“Ｌ”の出力を発生して有機ＥＬ素
子４の陰極をグランドＧＮＤに落とす。この陰極がグラ
ンドＧＮＤに落ちたときに有機ＥＬ素子４に駆動電流が
流れ、あるローライン走査が終了して次のローライン走
査へ移る走査の切換わり期間ではカラム側の駆動電流を
ＯＦＦさせる“Ｈ”の期間がある。このようなロー側の
走査においては、駆動電流を出力するための駆動パルス
信号Ｐは不要である。これに換わってあるローラインの
走査開始がカラムドライバ１０のピン９に対する電流駆
動の開始点となり、そのローラインの走査の終了が駆動
電流の終了点になる。したがって、前記の駆動パルス信
号Ｐに相当する駆動動作はロー側の走査で行われる。そ
のため、実際の回路では、スイッチ回路ＳＷaは不要に
なる。後述する図４の実施例はこのためにスイッチ回路
ＳＷaは削除されている。
側が電流吐出し側となり、ロー側が電流吸い込み側（シ
ンク側）となって、ロー側の走査に応じてカラム側の電
流駆動回路から電流が出力される。したがって、図１，
図６の有機ＥＬ素子４は、ピン９とグランドＧＮＤとの
間に接続されているが、実際には、有機ＥＬ素子４は、
ローライン走査回路を介してグランドＧＮＤに接続され
る。ローライン走査回路によるロー側の走査は、走査対
象となるローランに“Ｌ”の出力を発生して有機ＥＬ素
子４の陰極をグランドＧＮＤに落とす。この陰極がグラ
ンドＧＮＤに落ちたときに有機ＥＬ素子４に駆動電流が
流れ、あるローライン走査が終了して次のローライン走
査へ移る走査の切換わり期間ではカラム側の駆動電流を
ＯＦＦさせる“Ｈ”の期間がある。このようなロー側の
走査においては、駆動電流を出力するための駆動パルス
信号Ｐは不要である。これに換わってあるローラインの
走査開始がカラムドライバ１０のピン９に対する電流駆
動の開始点となり、そのローラインの走査の終了が駆動
電流の終了点になる。したがって、前記の駆動パルス信
号Ｐに相当する駆動動作はロー側の走査で行われる。そ
のため、実際の回路では、スイッチ回路ＳＷaは不要に
なる。後述する図４の実施例はこのためにスイッチ回路
ＳＷaは削除されている。
【００１９】図３は、アクディブマトリックス型の有機
ＥＬ表示パネルを駆動する場合の実施例である。図３
（ａ）において、有機ＥＬ駆動回路のカラムドライバ１
００は、図１のカラムドライバ１０の出力段カレントミ
ラー回路を電流シンク型の回路としたものであり、その
構成の一例を図３（ｂ）に示す。カラムドライバ１００
のカラムピン対応に設けられた出力段カレントミラー回
路１０１（図３（ｂ）参照）が接続されるピン９は、ア
クディブマトリックス型のＸ，Ｙのマトリックス配線
（データ線，走査線）うちデータ線（Ｘi電極，ｉ＝１
〜ｎ、ただし、データ線はｎ本とする。）に接続されて
いる。図に示すように、Ｘ，Ｙのマトリックス配線（デ
ータ線Ｘi，走査線Ｙj1，Ｙj2）を接続する交点に対応
して表示セル２０（その座標（Ｘi，Ｙj））が設けられ
ている。このセル２０内には交点にソース側とゲートが
接続されたＮチャネルＭＯＳトランジスタＴr1が配置さ
れていて、ＰチャネルＭＯＳトランジスタＴr2を介して
有機ＥＬ素子２１が駆動される。トランジスタＴr2のソ
ース−ゲート間にはコンデンサＣが接続され、トランジ
スタＴr2のソースは電源ライン＋Ｖccに接続され、その
ドレインは有機ＥＬ素子２１を介してグランドＧＮＤに
接続されている。
ＥＬ表示パネルを駆動する場合の実施例である。図３
（ａ）において、有機ＥＬ駆動回路のカラムドライバ１
００は、図１のカラムドライバ１０の出力段カレントミ
ラー回路を電流シンク型の回路としたものであり、その
構成の一例を図３（ｂ）に示す。カラムドライバ１００
のカラムピン対応に設けられた出力段カレントミラー回
路１０１（図３（ｂ）参照）が接続されるピン９は、ア
クディブマトリックス型のＸ，Ｙのマトリックス配線
（データ線，走査線）うちデータ線（Ｘi電極，ｉ＝１
〜ｎ、ただし、データ線はｎ本とする。）に接続されて
いる。図に示すように、Ｘ，Ｙのマトリックス配線（デ
ータ線Ｘi，走査線Ｙj1，Ｙj2）を接続する交点に対応
して表示セル２０（その座標（Ｘi，Ｙj））が設けられ
ている。このセル２０内には交点にソース側とゲートが
接続されたＮチャネルＭＯＳトランジスタＴr1が配置さ
れていて、ＰチャネルＭＯＳトランジスタＴr2を介して
有機ＥＬ素子２１が駆動される。トランジスタＴr2のソ
ース−ゲート間にはコンデンサＣが接続され、トランジ
スタＴr2のソースは電源ライン＋Ｖccに接続され、その
ドレインは有機ＥＬ素子２１を介してグランドＧＮＤに
接続されている。
【００２０】トランジスタＴr1とトランジスタＴr2との
間にはＰチャネルＭＯＳトランジスタＴr3とＮチャネル
ＭＯＳトランジスタＴr4が設けられている。トランジス
タＴr3は、トランジスタＴr2とカレントミラー回路２２
を構成する入力側トランジスタとなっていて、これの下
流にトランジスタＴr1のドレインが接続され、トランジ
スタＴr3とトランジスタＴr１の接続点とカレントミラ
ー回路２２の共通に接続されたゲート（トランジスタＴ
r2のゲート）との間にトランジスタＴr4のソースとドレ
インが接続されている。トランジスタＴr１のゲート
は、走査線Ｙj1に接続され、トランジスタＴr4のゲート
が走査線Ｙj2に接続されている。走査線Ｙj1が“Ｈ”，
Ｙj2が“Ｈ”の信号を受けて走査されることでトランジ
スタＴr1とトランジスタＴr4とがＯＮとなり、前記のピ
ーク電流でトランジスタＴr3，Ｔr2が駆動されるととも
にコンデンサＣが充電されて、所定の駆動電圧がコンデ
ンサＣに保持される。これによりコンデンサＣに電流値
を電圧として書込んで駆動電流値を記憶し、記憶された
コンデンサＣの電圧に応じてＭＯＳトランジスタＴr2が
駆動される。この場合にコンデンサＣに書込まれた電荷
は、走査線Ｙj1が“Ｌ”，Ｙj2が“Ｈ”の信号を受けて
走査線Ｙj2のみが走査されてトランジスタＴr4がＯＮす
ることで、トランジスタＴr4とトランジスタＴr3のボデ
ィダイオードを介して放電され、コンデンサＣの電圧が
リセットされる。なお、走査線Ｙj1と走査線Ｙj2とはそ
れぞれコントロール回路１５から異なるタイミング信号
Ｔ1，Ｔ2を駆動回路１７が受けて走査される。
間にはＰチャネルＭＯＳトランジスタＴr3とＮチャネル
ＭＯＳトランジスタＴr4が設けられている。トランジス
タＴr3は、トランジスタＴr2とカレントミラー回路２２
を構成する入力側トランジスタとなっていて、これの下
流にトランジスタＴr1のドレインが接続され、トランジ
スタＴr3とトランジスタＴr１の接続点とカレントミラ
ー回路２２の共通に接続されたゲート（トランジスタＴ
r2のゲート）との間にトランジスタＴr4のソースとドレ
インが接続されている。トランジスタＴr１のゲート
は、走査線Ｙj1に接続され、トランジスタＴr4のゲート
が走査線Ｙj2に接続されている。走査線Ｙj1が“Ｈ”，
Ｙj2が“Ｈ”の信号を受けて走査されることでトランジ
スタＴr1とトランジスタＴr4とがＯＮとなり、前記のピ
ーク電流でトランジスタＴr3，Ｔr2が駆動されるととも
にコンデンサＣが充電されて、所定の駆動電圧がコンデ
ンサＣに保持される。これによりコンデンサＣに電流値
を電圧として書込んで駆動電流値を記憶し、記憶された
コンデンサＣの電圧に応じてＭＯＳトランジスタＴr2が
駆動される。この場合にコンデンサＣに書込まれた電荷
は、走査線Ｙj1が“Ｌ”，Ｙj2が“Ｈ”の信号を受けて
走査線Ｙj2のみが走査されてトランジスタＴr4がＯＮす
ることで、トランジスタＴr4とトランジスタＴr3のボデ
ィダイオードを介して放電され、コンデンサＣの電圧が
リセットされる。なお、走査線Ｙj1と走査線Ｙj2とはそ
れぞれコントロール回路１５から異なるタイミング信号
Ｔ1，Ｔ2を駆動回路１７が受けて走査される。
【００２１】図３（ｂ）は、その電流駆動回路１８の出
力段を中心とするブロック図であり、定電流源１２とＤ
／Ａ１１とは、図１に示す回路である。図３（ｂ）で
は、図１の出力段カレントミラー回路１３ｂのＰチャネ
ルＭＯＳＦＥＴトランジスタＴPx，ＴPyに換えてＮチャ
ネルＭＯＳＦＥＴトランジスタＴNx，ＴNyのカレントミ
ラー回路１８ａを出力段カレントミラー回路１３ｂのト
ランジスタＴPu，ＴPwの下流に設けている。これにより
ピン９に対してシンクする駆動電流を発生することがで
きる。トランジスタＴNx，ＴNyのソースは、グランドＧ
ＮＤに接続され、トランジスタＴNxのドレインは、トラ
ンジスタＴNvを介してトランジスタＴPwのドレインに接
続され、トランジスタＴNyのドレインは、ピン９に接続
されている。トランジスタＴNx，ＴNyのチャネル幅比
は、図１の場合とは逆にＮ：１となっている。Ｎは、１
０程度である。図１の場合と同様にトランジスタＴNv
は、レベル調整用のトランジスタである。ここでは、ト
ランジスタＴPu，ＴPwのカレントミラー回路は、各トラ
ンジスタのソース側が電源ライン＋Ｖccに直接接続さ
れ、Ｄ／Ａ１１のシンクする駆動電流を電源ライン＋Ｖ
ccで折り返して吐き出し電流に変換する回路になる。こ
の吐き出し駆動電流によりトランジスタＴNxが駆動さ
れ、トランジスタＴNx，ＴNyにシンクする駆動電流が生
成される。なお、この電流駆動回路１８では、有機ＥＬ
素子２１の陰極は、データ線Ｘiを介して前記したロー
ライン走査回路１９に接続され、この回路を介してグラ
ンドＧＮＤに接続されている。このようなアクディブマ
トリックス型の有機ＥＬ表示パネルの電流駆動は、駆動
デューティ比に対して立ち上がり時間が無視できないと
きに有効である。すなわち、駆動データライン数が多数
でかつ少ない駆動電流で駆動するとき、例えば、データ
線数が多いＳＧＡ，ＸＧＡなどの大型、高精細度の画質
の駆動に有効である。
力段を中心とするブロック図であり、定電流源１２とＤ
／Ａ１１とは、図１に示す回路である。図３（ｂ）で
は、図１の出力段カレントミラー回路１３ｂのＰチャネ
ルＭＯＳＦＥＴトランジスタＴPx，ＴPyに換えてＮチャ
ネルＭＯＳＦＥＴトランジスタＴNx，ＴNyのカレントミ
ラー回路１８ａを出力段カレントミラー回路１３ｂのト
ランジスタＴPu，ＴPwの下流に設けている。これにより
ピン９に対してシンクする駆動電流を発生することがで
きる。トランジスタＴNx，ＴNyのソースは、グランドＧ
ＮＤに接続され、トランジスタＴNxのドレインは、トラ
ンジスタＴNvを介してトランジスタＴPwのドレインに接
続され、トランジスタＴNyのドレインは、ピン９に接続
されている。トランジスタＴNx，ＴNyのチャネル幅比
は、図１の場合とは逆にＮ：１となっている。Ｎは、１
０程度である。図１の場合と同様にトランジスタＴNv
は、レベル調整用のトランジスタである。ここでは、ト
ランジスタＴPu，ＴPwのカレントミラー回路は、各トラ
ンジスタのソース側が電源ライン＋Ｖccに直接接続さ
れ、Ｄ／Ａ１１のシンクする駆動電流を電源ライン＋Ｖ
ccで折り返して吐き出し電流に変換する回路になる。こ
の吐き出し駆動電流によりトランジスタＴNxが駆動さ
れ、トランジスタＴNx，ＴNyにシンクする駆動電流が生
成される。なお、この電流駆動回路１８では、有機ＥＬ
素子２１の陰極は、データ線Ｘiを介して前記したロー
ライン走査回路１９に接続され、この回路を介してグラ
ンドＧＮＤに接続されている。このようなアクディブマ
トリックス型の有機ＥＬ表示パネルの電流駆動は、駆動
デューティ比に対して立ち上がり時間が無視できないと
きに有効である。すなわち、駆動データライン数が多数
でかつ少ない駆動電流で駆動するとき、例えば、データ
線数が多いＳＧＡ，ＸＧＡなどの大型、高精細度の画質
の駆動に有効である。
【００２２】図４は、図１の実施例の具体的な回路構成
例である。入力側トランジスタＴNaと出力側トランジス
タＴNb〜ＴNn-1とが電源ラインとグランドＧＮＤ間に従
属接続で２段積み上げられたカレントミラー回路となっ
ていて、スイッチ回路ＳＷpaは、ＭＯＳＦＥＴトランジ
スタＴN2で構成されている。出力段カレントミラー回路
１３ｂの入力側トランジスタＴPx，出力側トランジスタ
ＴPyの上にもカレントミラー回路が１段積み上げられて
いる。すなわち、出力段カレントミラー回路１３ｂは、
トランジスタＴPu，ＴPwが２段の縦方向に従属接続して
積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPu1，
ＴPw1とＰチャネルＭＯＳＦＥＴトランジスタＴPu2，Ｔ
Pw2のカレントミラー回路となっている。さらに、トラ
ンジスタＴPx，ＴPyが同様に２段の縦方向に従属接続し
て積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPx
1，ＴPy1とＰチャネルＭＯＳＦＥＴトランジスタＴPx
2，ＴPy2のカレントミラー回路となっている。さらに、
入力側トランジスタＴNaと出力側トランジスタＴNb〜Ｔ
Nn-1とが縦方向に従属接続されて２段積み上げられてい
る。そのそれぞれを添え字１，２を付けて示してある。
図４では、スイッチ回路ＳＷaに対応するＭＯＳＦＥＴ
トランジスタＴN1は、スイッチ回路ではなく、単にゲー
トがグランドＧＮＤに接続されて抵抗となっていて、ス
イッチ回路ＳＷaは削除されている。その結果、常時定
電流源１２から電流値Ｉpが流されている。これは、先
に説明したように駆動パルスＰに換わってロー側の走査
回路が前記の駆動パルス信号Ｐに相当する駆動動作をす
るからである。ところで、図４では、図１の場合と異な
り、トランジスタＴrb〜Ｔrn-1は、ＰチャネルＭＯＳト
ランジスタとなっている。このようにトランジスタＴrb
〜Ｔrn-1をＰチャネルＭＯＳとすることによりトランジ
スタＴrb〜Ｔrn-1の出力インピーダンスが低くなり、Ｄ
／Ａ変換回路に表示データを設定する時に発生するスイ
ッチングノイズを低減する効果がある。
例である。入力側トランジスタＴNaと出力側トランジス
タＴNb〜ＴNn-1とが電源ラインとグランドＧＮＤ間に従
属接続で２段積み上げられたカレントミラー回路となっ
ていて、スイッチ回路ＳＷpaは、ＭＯＳＦＥＴトランジ
スタＴN2で構成されている。出力段カレントミラー回路
１３ｂの入力側トランジスタＴPx，出力側トランジスタ
ＴPyの上にもカレントミラー回路が１段積み上げられて
いる。すなわち、出力段カレントミラー回路１３ｂは、
トランジスタＴPu，ＴPwが２段の縦方向に従属接続して
積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPu1，
ＴPw1とＰチャネルＭＯＳＦＥＴトランジスタＴPu2，Ｔ
Pw2のカレントミラー回路となっている。さらに、トラ
ンジスタＴPx，ＴPyが同様に２段の縦方向に従属接続し
て積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPx
1，ＴPy1とＰチャネルＭＯＳＦＥＴトランジスタＴPx
2，ＴPy2のカレントミラー回路となっている。さらに、
入力側トランジスタＴNaと出力側トランジスタＴNb〜Ｔ
Nn-1とが縦方向に従属接続されて２段積み上げられてい
る。そのそれぞれを添え字１，２を付けて示してある。
図４では、スイッチ回路ＳＷaに対応するＭＯＳＦＥＴ
トランジスタＴN1は、スイッチ回路ではなく、単にゲー
トがグランドＧＮＤに接続されて抵抗となっていて、ス
イッチ回路ＳＷaは削除されている。その結果、常時定
電流源１２から電流値Ｉpが流されている。これは、先
に説明したように駆動パルスＰに換わってロー側の走査
回路が前記の駆動パルス信号Ｐに相当する駆動動作をす
るからである。ところで、図４では、図１の場合と異な
り、トランジスタＴrb〜Ｔrn-1は、ＰチャネルＭＯＳト
ランジスタとなっている。このようにトランジスタＴrb
〜Ｔrn-1をＰチャネルＭＯＳとすることによりトランジ
スタＴrb〜Ｔrn-1の出力インピーダンスが低くなり、Ｄ
／Ａ変換回路に表示データを設定する時に発生するスイ
ッチングノイズを低減する効果がある。
【００２３】以上説明してきたが、実施例では、ピーク
電流を発生する回路としてカレントミラー回路で構成さ
れる電流スイッチングＤ／Ａ変換回路を中心に説明して
いるが、この発明は、このようなＤ／Ａ変換回路のカレ
ントミラー回路に限定されるものではない。有機ＥＬパ
ネルの端子ピンに流す電流あるいはその基礎となる電流
を得るカレントミラー回路であれば、電流駆動回路のど
こに配置されているものであってもよい。また、実施例
のカレントミラー回路は、ＭＯＳＦＥＴトランジスタを
主体としているが、図６と図１の回路構成をみて分かる
ようにＭＯＳトランジスタの位置にバイポーラトランジ
スタを置くことが設計上で容易にできるので、バイポー
ラトランジスタを主体としてこれを構成してもよい。さ
らに、実施例のＮチャンネル型（あるいはｎｐｎ型トラ
ンジスタ）はＰチャンネル型（あるいはｐｎｐ型）トラ
ンジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トラ
ンジスタはＮチャンネル（あるいはｎｐｎ型）トランジ
スタに置き換えることができる。後者の場合は、通常、
電源電圧は負となり、上流に設けたトランジスタは下流
に設ける。
電流を発生する回路としてカレントミラー回路で構成さ
れる電流スイッチングＤ／Ａ変換回路を中心に説明して
いるが、この発明は、このようなＤ／Ａ変換回路のカレ
ントミラー回路に限定されるものではない。有機ＥＬパ
ネルの端子ピンに流す電流あるいはその基礎となる電流
を得るカレントミラー回路であれば、電流駆動回路のど
こに配置されているものであってもよい。また、実施例
のカレントミラー回路は、ＭＯＳＦＥＴトランジスタを
主体としているが、図６と図１の回路構成をみて分かる
ようにＭＯＳトランジスタの位置にバイポーラトランジ
スタを置くことが設計上で容易にできるので、バイポー
ラトランジスタを主体としてこれを構成してもよい。さ
らに、実施例のＮチャンネル型（あるいはｎｐｎ型トラ
ンジスタ）はＰチャンネル型（あるいはｐｎｐ型）トラ
ンジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トラ
ンジスタはＮチャンネル（あるいはｎｐｎ型）トランジ
スタに置き換えることができる。後者の場合は、通常、
電源電圧は負となり、上流に設けたトランジスタは下流
に設ける。
【００２４】
【発明の効果】以上説明してきたように、この発明にあ
っては、カレントミラー接続の入力側トランジスタを複
数並列に設けて直列に挿入したスイッチ回路で入力側の
駆動電流を制御する。このとき、スイッチの１つを所定
時間ずらせてＯＮさせることで、スタートから一定時間
後に定電流を複数の入力側トランジスタの１つに分流す
るようにしてカレントミラー入力側の駆動電流を低減す
る。これにより、スタート時点で大きな駆動電流が流れ
てその後にこれよりも低い駆動電流が流れ、出力側カレ
ントミラーには、ピークを持つ電流が発生する。その結
果、従来のように抵抗を挿入したり、その両端をショー
トするスイッチ回路は不要となり、また、ピークを発生
するために専用に設けられるピーク電流値追加のための
駆動電流源も不要になる。これにより、有機ＥＬ素子を
初期駆動するためのピーク電流を持つ駆動電流を容易に
生成でき、かつ、駆動回路の占有面積を小さくすること
ができる。
っては、カレントミラー接続の入力側トランジスタを複
数並列に設けて直列に挿入したスイッチ回路で入力側の
駆動電流を制御する。このとき、スイッチの１つを所定
時間ずらせてＯＮさせることで、スタートから一定時間
後に定電流を複数の入力側トランジスタの１つに分流す
るようにしてカレントミラー入力側の駆動電流を低減す
る。これにより、スタート時点で大きな駆動電流が流れ
てその後にこれよりも低い駆動電流が流れ、出力側カレ
ントミラーには、ピークを持つ電流が発生する。その結
果、従来のように抵抗を挿入したり、その両端をショー
トするスイッチ回路は不要となり、また、ピークを発生
するために専用に設けられるピーク電流値追加のための
駆動電流源も不要になる。これにより、有機ＥＬ素子を
初期駆動するためのピーク電流を持つ駆動電流を容易に
生成でき、かつ、駆動回路の占有面積を小さくすること
ができる。
【図１】図１は、この発明の有機ＥＬ駆動回路を適用し
た一実施例の電流駆動回路のブロック図である。
た一実施例の電流駆動回路のブロック図である。
【図２】図２は、その駆動制御のタイミングパルスの説
明図である。
明図である。
【図３】図３は、この発明の電流駆動回路をアクディブ
マトリックス型の有機ＥＬ表示パネルを駆動する電流駆
動回路に適用した場合の実施例の説明図であって、
（ａ）は、その全体的な回路構成のブロック図、（ｂ）
は、その電流駆動回路の出力段を中心とするブロック図
である。
マトリックス型の有機ＥＬ表示パネルを駆動する電流駆
動回路に適用した場合の実施例の説明図であって、
（ａ）は、その全体的な回路構成のブロック図、（ｂ）
は、その電流駆動回路の出力段を中心とするブロック図
である。
【図４】図４は、図１の実施例の具体的な回路構成例で
ある。
ある。
【図５】図５は、従来のカラムドライバの一例の説明図
である。
である。
【図６】図６は、この発明の先行技術の有機ＥＬ駆動回
路のＤ／Ａ変換回路の一例の説明図である。
路のＤ／Ａ変換回路の一例の説明図である。
１，１０…カラムドライバ、２…Ｄ／Ａ変換回路、２a
…入力端子、２b…出力端子、３，１２…カレントミラ
ー電流出力回路、３ａ…ドライブ段カレントミラー回
路、３b…出力段カレントミラー回路、４…有機ＥＬ素
子、５…パルス発生回路、６…駆動パルス、７…駆動回
路、７ａ…定電流源、７ｂ…初期充電回路、７ｃ…スイ
ッチングトランジスタ、８…スイッチング素子、９…ピ
ン、１２…ピーク電流生成回路、１３ａ…駆動レベルシ
フト回路、１３ｂ…出力段カレントミラー回路、１４…
ピーク電流生成回路、１５…コントロール回路、１６…
レジスタ、１７…駆動回路、１８…電流駆動回路、１８
ａ，２２…カレントミラー回路、１９…ローライン走査
回路、２０…表示セル、Ｑ1〜Ｑm，Ｑa〜Ｑn-1，ＴPa〜
TPn-1，ＴNa〜TNn-1…トランジスタ。
…入力端子、２b…出力端子、３，１２…カレントミラ
ー電流出力回路、３ａ…ドライブ段カレントミラー回
路、３b…出力段カレントミラー回路、４…有機ＥＬ素
子、５…パルス発生回路、６…駆動パルス、７…駆動回
路、７ａ…定電流源、７ｂ…初期充電回路、７ｃ…スイ
ッチングトランジスタ、８…スイッチング素子、９…ピ
ン、１２…ピーク電流生成回路、１３ａ…駆動レベルシ
フト回路、１３ｂ…出力段カレントミラー回路、１４…
ピーク電流生成回路、１５…コントロール回路、１６…
レジスタ、１７…駆動回路、１８…電流駆動回路、１８
ａ，２２…カレントミラー回路、１９…ローライン走査
回路、２０…表示セル、Ｑ1〜Ｑm，Ｑa〜Ｑn-1，ＴPa〜
TPn-1，ＴNa〜TNn-1…トランジスタ。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｒ
６２４ ６２４Ｂ
６４１ ６４１Ｄ
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
Ｆターム(参考） 3K007 AB18 BA06 DB03 GA04
5C080 AA06 BB05 DD22 DD26 EE28
FF11 JJ02 JJ03 JJ04
Claims (22)
- 【請求項１】入力側トランジスタに所定の電流が供給さ
れて出力側トランジスタに有機ＥＬパネルの端子ピンに
流す電流あるいはその基礎となる電流を得るカレントミ
ラー回路を有する有機ＥＬ駆動回路において、 並列に設けられた複数の前記入力側トランジスタと、 これら複数の入力側トランジスタの１つを所定の電流で
駆動してピーク電流を前記出力側トランジスタに発生さ
せ、前記所定の電流で駆動した前記入力側トランジスタ
と並列に設けられた他の入力側トランジスタに前記所定
の電流を分流することで前記出力側トランジスタの出力
電流を前記のピーク電流から定常状態の電流にする制御
を行うコントロール回路とを備える有機ＥＬ駆動回路。 - 【請求項２】さらに、前記複数の入力側トランジスタの
少なくとも１つに直列に挿入されたスイッチ回路と、前
記所定の電流を発生する電流源とを備え、 前記コントロール回路は、前記入力側トランジスタの１
つを前記電流源からの電流により駆動し、所定の駆動開
始時点から所定時間ずらせて前記スイッチ回路をＯＮに
する請求項１記載の有機ＥＬ駆動回路。 - 【請求項３】前記複数の入力側トランジスタは２個であ
り、この２個の入力側トランジスタは、動作電流比が
１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯ
Ｎにする前記スイッチ回路は、動作電流比がＮの側の前
記入力側トランジスタに挿入されたものである請求項２
記載の有機ＥＬ駆動回路。 - 【請求項４】前記スイッチ回路は、前記複数の入力側ト
ランジスタに直列にそれぞれ挿入された複数のスイッチ
回路からなり、前記コントロール回路は、前記複数のス
イッチ回路の少なくとも１つをＯＮにして前記複数の入
力側トランジスタの少なくとも１つを前記定電流源から
の電流で駆動し、この駆動から所定時間ずらせて残りの
前記スイッチ回路の少なくとも１つをＯＮにして前記定
電流源からの電流を複数の前記入力側トランジスタの少
なくとも１つに分流する請求項２記載の有機ＥＬ駆動回
路。 - 【請求項５】前記複数の入力側トランジスタは２個であ
り、この２個の入力側トランジスタは、動作電流比が
１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯ
Ｎにする前記スイッチ回路は、動作電流比がＮの側の前
記入力側トランジスタに挿入されたものである請求項４
記載の有機ＥＬ駆動回路。 - 【請求項６】前記カレントミラー回路はＤ／Ａ変換回路
を構成し、前記電流源は定電流源であり、さらに、前記
有機ＥＬパネルの端子ピンに電流を出力するカレントミ
ラー電流出力回路を有し、前記カレントミラー回路は、
前記Ｄ／Ａ変換回路の出力側トランジスタの前記出力電
流により前記カレントミラー電流出力回路を駆動する請
求項３記載の有機ＥＬ駆動回路。 - 【請求項７】前記所定時間は、有機ＥＬ素子４の駆動開
始時点からの時間であり、有機ＥＬ素子がピーク電流で
初期充電される時間に対応している請求項６記載の有機
ＥＬ駆動回路。 - 【請求項８】前記定電流源は、基準電流を受けて前記端
子ピン対応に前記基準電流を分配する回路の前記端子ピ
ンの１つ対する出力回路であり、前記スイッチ回路は、
前記入力側トランジスタの下流に設けられている請求項
７記載の有機ＥＬ駆動回路。 - 【請求項９】複数の出力側トランジスタが並列にカレン
トミラー接続され入力側トランジスタに所定の電流を受
けるカレントミラー回路を有し、それぞれの前記出力側
トランジスタが入力データのビット桁位置に対応してい
て前記入力データに応じて選択的に動作して、前記入力
データに対応する変換アナログ電流を前記出力側トラン
ジスタに流れる電流の合計値として出力端子に発生する
Ｄ／Ａ変換回路を有する有機ＥＬ駆動回路であって、 並列に設けられた複数の前記入力側トランジスタと、 これら複数の入力側トランジスタに直列にそれぞれ挿入
された複数のスイッチ回路と、 前記複数の入力側トランジスタを所定の電流値の定電流
で駆動する電流源と、 前記複数のスイッチ回路のＯＮ／ＯＦＦを制御するコン
トロール回路とを備え、 前記複数のスイッチ回路の少なくとも１つをＯＮにして
前記複数の入力側トランジスタの少なくとも１つを前記
定電流で駆動し、所定の駆動開始時点から所定時間ずら
せて残りの前記スイッチ回路の少なくとも１つをＯＮに
して前記所定の電流値の定電流を複数の前記入力側トラ
ンジスタの少なくとも１つに分流することにより前記出
力側トランジスタにピークを持つ前記変換アナログ電流
を生成することを特徴とする有機ＥＬ駆動回路。 - 【請求項１０】前記複数の入力側トランジスタは２個で
あり、この２個の入力側トランジスタは、動作電流比が
１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯ
Ｎにする前記スイッチ回路は、動作電流比がＮの側の前
記入力側トランジスタに挿入されたものである請求項９
記載の有機ＥＬ駆動回路。 - 【請求項１１】さらに、前記入力データは表示データで
あり、前記有機ＥＬパネルの端子ピンに電流を出力する
カレントミラー電流出力回路を有し、１：Ｎの前記２個
の入力側トランジスタのうち動作電流の比が１に対応す
る側の入力側トランジスタに挿入されたスイッチ回路が
削除されて、このスイッチ回路を介すことなく前記所定
の電流値の定電流でこのトランジスタが駆動され、前記
変換アナログ電流が前記カレントミラー電流出力回路の
駆動電流とされる請求項１０記載の有機ＥＬ駆動回路。 - 【請求項１２】入力側トランジスタに所定の電流が供給
されて出力側トランジスタに有機ＥＬパネルの端子ピン
に流す電流あるいはその基礎となる電流を得るカレント
ミラー回路を有する有機ＥＬ駆動回路において、並列に
設けられた第１および第２の前記入力側トランジスタ
と、 前記第２の入力側トランジスタに直列に挿入されたスイ
ッチ回路と、 前記第１の入力側トランジスタを所定の電流値の定電流
で駆動する定電流源と、 前記スイッチ回路のＯＮ／ＯＦＦを制御するコントロー
ル回路とを備え、 前記第１の入力側トランジスタを前記定電流で駆動し、
その後所定時間ずらせて前記スイッチ回路をＯＮにして
前記所定の電流値の定電流を前記第２の入力側トランジ
スタに分流することによりカレントミラー入力側トラン
ジスタ１個当たりの前記駆動電流を低減して前記出力側
トランジスタにピークを持つ電流を生成することを特徴
とする有機ＥＬ駆動回路。 - 【請求項１３】前記第１、第２入力側トランジスタの動
作電流比は、１：Ｎであって（ただしＮ＞１）である請
求項１２記載の有機ＥＬ駆動回路。 - 【請求項１４】前記定電流源は、基準電流を受けて前記
端子ピン対応に前記基準電流を分配する回路の前記端子
ピンの１つ対する出力回路であり、前記スイッチ回路
は、前記入力側トランジスタの下流に設けられている請
求項１３記載の有機ＥＬ駆動回路。 - 【請求項１５】有機ＥＬ表示パネルと、 前記有機ＥＬパネルの端子ピンに電流を出力するカレン
トミラー電流出力回路と、 複数の出力側トランジスタが並列にカレントミラー接続
され並列に接続された複数の入力側トランジスタに所定
の電流を受けるカレントミラー回路を有し、それぞれの
前記出力側トランジスタが表示データのビット桁位置に
対応していて前記表示データに応じて選択的に動作し、
前記表示データに対応する変換アナログ電流を前記出力
側トランジスタに流れる電流の合計値として発生して前
記カレントミラー電流出力回路を駆動するＤ／Ａ変換回
路と、 前記複数の入力側トランジスタの１つを所定の電流で駆
動してピーク電流を前記出力側トランジスタに発生さ
せ、前記所定の電流で駆動した前記入力側トランジスタ
と並列に設けられた他の入力側トランジスタに前記所定
の電流を分流することで前記出力側トランジスタの出力
電流を前記のピーク電流から定常状態の電流にする制御
を行うコントロール回路とを備える有機ＥＬ表示装置。 - 【請求項１６】さらに、前記複数の入力側トランジスタ
の少なくとも１つに直列に挿入されたスイッチ回路と、
前記所定の電流を発生する定電流源とを備え、 前記コントロール回路は、前記入力側トランジスタの１
つを前記電流源からの電流により駆動して所定時間ずら
せて前記スイッチ回路をＯＮにする請求項１５記載の有
機ＥＬ表示装置。 - 【請求項１７】前記複数の入力側トランジスタは２個で
あり、この２個の入力側トランジスタは、動作電流比が
１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯ
Ｎにする前記スイッチ回路は、動作電流比がＮの側の前
記入力側トランジスタに挿入されたものである請求項１
６記載の有機ＥＬ表示装置。 - 【請求項１８】前記スイッチ回路は、前記複数の入力側
トランジスタに直列にそれぞれ挿入された複数のスイッ
チ回路からなり、前記コントロール回路は、前記複数の
スイッチ回路の少なくとも１つをＯＮにして前記複数の
入力側トランジスタの少なくとも１つを前記定電流で駆
動し、前記駆動開始から所定時間ずらせて残りの前記ス
イッチ回路の少なくとも１つをＯＮにして前記所定の電
流を複数の前記入力側トランジスタの少なくとも１つに
分流する請求項１６記載の有機ＥＬ表示装置。 - 【請求項１９】前記カレントミラー電流出力回路の出力
は、アクディブマトリックスの表示セルに設けられた電
圧記憶用のコンデンサの充電電流を発生させる請求項１
５記載の有機ＥＬ表示装置。 - 【請求項２０】前記表示セルは、セル内にカレントミラ
ー回路を有し、このカレントミラー回路の共通に接続さ
れたベースあるいはゲートに前記コンデンサが接続さ
れ、このセル内のカレントミラー回路の出力側に有機Ｅ
Ｌ素子が接続され、前記セル内のカレントミラー回路の
入力側のトランジスタを駆動する第１のトランジスタが
データ線と走査線との間に設けられ、前記セル内のカレ
ントミラー回路の入力側のトランジスタと前記第１のト
ランジスタの接続点と前記セル内のカレントミラー回路
の共通に接続されたベースあるいはゲートとが第２のト
ランジスタを介して接続されてこの第２のトランジスタ
がＯＮすることで前記コンデンサがリセットされる請求
項１９記載の有機ＥＬ表示装置。 - 【請求項２１】前記カレントミラー電流出力回路は、前
記データ線から電流をシンクさせる回路である請求項２
０記載の有機ＥＬ表示装置。 - 【請求項２２】有機ＥＬ表示パネルと、 前記有機ＥＬパネルの端子ピンに電流を出力するカレン
トミラー電流出力回路と、 複数の出力側トランジスタが並列にカレントミラー接続
され並列に接続された第１および第２の入力側トランジ
スタに所定の電流を受けるカレントミラー回路を有し、
それぞれの前記出力側トランジスタが表示データのビッ
ト桁位置に対応していて前記表示データに応じて選択的
に動作し、前記表示データに対応する変換アナログ電流
を前記出力側トランジスタに流れる電流の合計値として
発生して前記カレントミラー電流出力回路を駆動するＤ
／Ａ変換回路と、 前記第２の入力側トランジスタに直列に挿入されたスイ
ッチ回路と、 前記第１の入力側トランジスタを所定の電流値の定電流
で駆動する定電流源と、 前記スイッチ回路のＯＮ／ＯＦＦを制御するコントロー
ル回路とを備え、 前記第１の入力側トランジスタを前記定電流で駆動し、
その後所定時間ずらせて前記スイッチ回路をＯＮにして
前記所定の電流値の定電流を前記第２の入力側トランジ
スタに分流することによりカレントミラー入力側トラン
ジスタ１個当たりの前記駆動電流を低減して前記出力側
トランジスタにピークを持つ電流を生成することを特徴
とする有機ＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028086A JP3647846B2 (ja) | 2002-02-12 | 2003-02-05 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033937 | 2002-02-12 | ||
| JP2002-33937 | 2002-02-12 | ||
| JP2003028086A JP3647846B2 (ja) | 2002-02-12 | 2003-02-05 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003308043A true JP2003308043A (ja) | 2003-10-31 |
| JP3647846B2 JP3647846B2 (ja) | 2005-05-18 |
Family
ID=29405065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028086A Expired - Fee Related JP3647846B2 (ja) | 2002-02-12 | 2003-02-05 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647846B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004012858A (ja) * | 2002-06-07 | 2004-01-15 | Casio Comput Co Ltd | 表示装置及びその駆動方法 |
| JP2005017979A (ja) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| JP2005184800A (ja) * | 2003-11-26 | 2005-07-07 | Rohm Co Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| US6967604B2 (en) | 2003-11-26 | 2005-11-22 | Rohm Co., Ltd. | D/A converter circuit, organic EL drive circuit and organic EL display device |
| JP2006039577A (ja) * | 2004-07-29 | 2006-02-09 | Magnachip Semiconductor Ltd | パッシブマトリクス有機発光ダイオード用出力ドライバ |
| US7002303B2 (en) | 2003-06-27 | 2006-02-21 | Rohm Co., Ltd. | Organic EL panel drive circuit and organic EL display device using the same drive circuit |
| US7015647B2 (en) | 2003-06-25 | 2006-03-21 | Rohm Co., Ltd. | Organic EL element drive circuit and organic EL display device using the same drive circuit |
| JP2006106664A (ja) * | 2004-09-08 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 有機ｅｌ発光装置 |
| US7084575B2 (en) | 2003-07-28 | 2006-08-01 | Rohm Co., Ltd. | Organic EL panel drive circuit and propriety test method for drive current of the same organic EL element drive circuit |
| JP2006227151A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 有機ｅｌ表示装置および有機ｅｌ表示装置のデータ線駆動回路 |
| JP2007509358A (ja) * | 2002-03-14 | 2007-04-12 | ケンブリッジ ディスプレイ テクノロジー リミテッド | ディスプレイ・ドライバ回路 |
| JP2008515017A (ja) * | 2004-09-30 | 2008-05-08 | ケンブリッジ ディスプレイ テクノロジー リミテッド | マルチラインアドレッシング方法、及び装置 |
| JPWO2006041035A1 (ja) * | 2004-10-13 | 2008-05-15 | ローム株式会社 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| US7482963B2 (en) | 2004-09-29 | 2009-01-27 | Rohm Co., Ltd. | D/A conversion circuit, display panel drive circuit, and display |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| JP2016136669A (ja) * | 2015-01-23 | 2016-07-28 | 株式会社デンソー | 電流ドライバ回路 |
| WO2021064902A1 (ja) * | 2019-10-02 | 2021-04-08 | シャープ株式会社 | 表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5068419B2 (ja) * | 2003-07-28 | 2012-11-07 | ローム株式会社 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
-
2003
- 2003-02-05 JP JP2003028086A patent/JP3647846B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007509358A (ja) * | 2002-03-14 | 2007-04-12 | ケンブリッジ ディスプレイ テクノロジー リミテッド | ディスプレイ・ドライバ回路 |
| JP2004012858A (ja) * | 2002-06-07 | 2004-01-15 | Casio Comput Co Ltd | 表示装置及びその駆動方法 |
| US7864167B2 (en) | 2002-10-31 | 2011-01-04 | Casio Computer Co., Ltd. | Display device wherein drive currents are based on gradation currents and method for driving a display device |
| US7015647B2 (en) | 2003-06-25 | 2006-03-21 | Rohm Co., Ltd. | Organic EL element drive circuit and organic EL display device using the same drive circuit |
| CN100380427C (zh) * | 2003-06-27 | 2008-04-09 | 罗姆股份有限公司 | 有机电致发光板驱动电路和使用其的有机电致发光显示器 |
| US7002303B2 (en) | 2003-06-27 | 2006-02-21 | Rohm Co., Ltd. | Organic EL panel drive circuit and organic EL display device using the same drive circuit |
| JP2005017979A (ja) * | 2003-06-30 | 2005-01-20 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| US7580011B2 (en) | 2003-06-30 | 2009-08-25 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7760161B2 (en) | 2003-07-16 | 2010-07-20 | Casio Computer Co., Ltd. | Current generation supply circuit and display device |
| US7084575B2 (en) | 2003-07-28 | 2006-08-01 | Rohm Co., Ltd. | Organic EL panel drive circuit and propriety test method for drive current of the same organic EL element drive circuit |
| US6967604B2 (en) | 2003-11-26 | 2005-11-22 | Rohm Co., Ltd. | D/A converter circuit, organic EL drive circuit and organic EL display device |
| CN100378783C (zh) * | 2003-11-26 | 2008-04-02 | 罗姆股份有限公司 | D/a转换器电路、有机el驱动电路及有机el显示设备 |
| JP2005184800A (ja) * | 2003-11-26 | 2005-07-07 | Rohm Co Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP4528101B2 (ja) * | 2003-11-26 | 2010-08-18 | ローム株式会社 | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2006039577A (ja) * | 2004-07-29 | 2006-02-09 | Magnachip Semiconductor Ltd | パッシブマトリクス有機発光ダイオード用出力ドライバ |
| JP2006106664A (ja) * | 2004-09-08 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 有機ｅｌ発光装置 |
| US7482963B2 (en) | 2004-09-29 | 2009-01-27 | Rohm Co., Ltd. | D/A conversion circuit, display panel drive circuit, and display |
| JP2008515017A (ja) * | 2004-09-30 | 2008-05-08 | ケンブリッジ ディスプレイ テクノロジー リミテッド | マルチラインアドレッシング方法、及び装置 |
| JPWO2006041035A1 (ja) * | 2004-10-13 | 2008-05-15 | ローム株式会社 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| US7876297B2 (en) | 2004-10-13 | 2011-01-25 | Rohm Co., Ltd. | Organic EL drive circuit with a D/A converter circuit and organic EL display device using the same |
| JP5103017B2 (ja) * | 2004-10-13 | 2012-12-19 | ローム株式会社 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2006227151A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 有機ｅｌ表示装置および有機ｅｌ表示装置のデータ線駆動回路 |
| JP2016136669A (ja) * | 2015-01-23 | 2016-07-28 | 株式会社デンソー | 電流ドライバ回路 |
| WO2021064902A1 (ja) * | 2019-10-02 | 2021-04-08 | シャープ株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3647846B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100489208B1 (ko) | 유기 ｅｌ 구동 회로 및 이를 이용한 유기 ｅｌ디스플레이 장치 | |
| JP2003308043A (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP4977460B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| US6586888B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
| US6972526B2 (en) | Organic EL display device and driving circuits | |
| JP3924179B2 (ja) | Ｄ／ａ変換回路およびこれを用いる有機ｅｌ駆動回路 | |
| US6992647B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
| JP4941906B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US6946801B2 (en) | Organic EL element drive circuit and organic EL display device | |
| US7109966B2 (en) | Display element drive circuit and display device | |
| JP5226920B2 (ja) | ディスプレイパネル駆動回路 | |
| KR100615128B1 (ko) | 능동 매트릭스형 유기 ｅｌ 패널 구동 회로 및 유기 ｅｌ디스플레이 장치 | |
| JP3749992B2 (ja) | アクティブマトリックス型有機ｅｌパネルの駆動回路および有機ｅｌ表示装置 | |
| JP3647847B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| US7129916B2 (en) | Organic EL element drive circuit and organic EL display device using the same drive circuit | |
| JP2004138778A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US7321347B2 (en) | Organic EL element drive circuit and organic EL display device using the same drive circuit | |
| JP4266149B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP4015897B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP2006011402A (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP5068433B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP3653568B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP5068434B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2004094210A (ja) | 表示素子駆動回路および表示装置 | |
| JP2004219624A (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3647846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |