JP5068433B2 - 有機el駆動回路および有機el表示装置 - Google Patents
有機el駆動回路および有機el表示装置 Download PDFInfo
- Publication number
- JP5068433B2 JP5068433B2 JP2005174775A JP2005174775A JP5068433B2 JP 5068433 B2 JP5068433 B2 JP 5068433B2 JP 2005174775 A JP2005174775 A JP 2005174775A JP 2005174775 A JP2005174775 A JP 2005174775A JP 5068433 B2 JP5068433 B2 JP 5068433B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- organic
- circuit
- voltage
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y02B20/325—
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
一方、液晶表示装置では、デジタル信号をアナログ信号に変換するD/Aを設けてこのD/Aでデータ線を駆動する駆動回路が知られている。これをアクティブマトリックス型有機EL表示パネルにおけるピクセル回路に適用し、表示パネルに内蔵しようとした場合には表示パネルの小型化難しいという問題があって、この点がすでに公知の特許公報に記載されている(特許文献2)。
表示パネルでもパッシブマトリックス型有機ELパネルでも、現在のところ10V〜20V程度である。
しかし、電流階調方式の駆動回路に電圧駆動回路を設けると、その分、駆動回路の回路規模が大きくなる問題がある。しかも、電流シンク型は、ピクセル回路のコンデンサをリセットする電圧が電源電圧+Vccに近い高い電圧値となることから、ドライバIC間でリセット電圧にばらつきが発生し易くなり、低輝度表示状態のときにドライバICの境目の輝度差が目立つ輝度むらが生じ易い。
この発明の目的は、このような従来技術の問題点を解決するものであって、電流階調方式で電流駆動をするドライバIC間での低階調領域の画面上での輝度むらを低減できる有機EL駆動回路および有機EL表示装置を提供することにある。
定電圧リセットのための所定の定電圧を発生するリセット電圧発生回路と、このリセット電圧発生回路の出力と前記端子ピンとの間に設けられ前記タイミングコントロール信号あるいはリセットパルスを受けてON/OFFするリセットスイッチと、前記有機EL駆動回路と同様な回路を有する自己に隣接する他のICへ前記所定の定電圧をリセットをするための電圧として出力する出力端子とを有するものであって、さらに、有機ELパネルは多数の端子ピンを有し、ICは矩形であり、出力端子は、隣接する他のICの1辺に対応するように矩形の両側の辺にそれぞれ設けられ、リセット電圧発生回路は、所定の定電圧を発生する増幅器を有し、リセットスイッチは、多数の端子ピンのうちの少なくとも複数のそれぞれに対応して設けられ、これら複数のリセットスイッチがタイミングコントロール信号あるいはリセットパルスに応じて同時にONにされ、ICの両側の辺にそれぞれ設けられた出力端子は、ICの内部で配線ラインにより接続され、増幅器の出力端子は、あるスイッチ回路を介して配線ラインの実質的に中央部の位置で配線ラインに接続されていて、所定の定電圧を辺に設けられた出力端子を介して隣接する他のICに出力するものである。
これにより、隣接するICの境界位置におけるリセット電圧にほとんど差が生じないので、隣接する端子ピンが異なるドライバICから駆動されても、駆動電流が小さい低階調領域でのドライバICの境目での駆動電流の差による発光輝度むらを低減することができる。
その結果、低階調領域を電圧駆動にしなくても、電流階調方式によってもドライバIC間での低階調領域の画面上での輝度むらを低減することができる。
ドライバIC11〜13は、同一の回路構成の有機EL駆動回路を有し、それぞれが隣接して配置され、これら3個のドライバICで水平1ライン分の有機ELパネル9のカラム方向の端子ピンの駆動をそれぞれが分担して受け持つ。これら3個のドライバICには、それぞれに定電圧リセット回路が設けられている。
定電圧リセット回路は、リセット電圧発生回路1と、アナログスイッチ2、リセットスイッチSW、そしてコントロール回路8から出力されるプリチャージパルスPRとにより構成される。
一方、後述する図3の実施例は、マスタードライバIC11(以下ドライバIC11)がスレーブドライバIC12,13(以下ドライバIC12,13)にリセット電圧よりも低い定電圧を送出してこれより高いリセット電圧をリセット電圧よりも低い定電圧から各ドライバICが発生するものである。
各D/A5は、基準電流分配回路(これの電流源4のみ図示)で分配された基準電流Irefをその電流源4から受けて、各端子ピン対応にシンクする駆動電流iをそれぞれ出力する。
基準電流分配回路は、基準電流発生回路(図示せず)で発生した基準電流Irefを受けて基準電流Irefを各D/A5に分配する。電流源4は、基準電流分配回路の分配された基準電流Irefを自己に対応するD/A5に出力する出力回路に相当する。
各D/A5の出力電流は、それぞれの駆動電流をカラム(データ線)側の各出力端子P1,…Pi,……Pnを介してそれぞれにアクティブマトリックス型の有機ELパネル9のピクセル回路9aに送出される。これにより、各ピクセル回路9aに内蔵されたコンデンサCがそれぞれに充電される。その結果、このコンデンサCの充電電圧に対応した駆動電流iで各ピクセル回路9aの有機EL素子9bがそれぞれに駆動される。
なお、7はMPUであり、8は、コントロール回路である。表示データレジスタ6の表示データDATは、MPU7によりセットされる。また、有機ELパネル9におけるXa…Xi…Xn,X2a…X2i…X2n,X3a…X3i…X3nは、それぞれドライバIC11〜13の出力端子P1…Pi…Pnに対応する有機ELパネル9のデータ線(カラムライン)の各端子ピンである。
ところで、R,G,B表示色によるカラー表示では、電流源4とD/A5とがR,G,B対応の各端子ピン対応にそれぞれ設けられる。以下では、発明に直接関係していないので、R,G,Bそれぞれを区別せずに説明する。
これらI/O端子11a,11bに対応するものとしてドライバIC12にはI/O端子12a,12bがそれぞれ設けられ、ドライバIC13にはI/O端子13a,13bがそれぞれ設けられている。これらI/O端子11a〜13a,11b〜13bは、それぞれ矩形のICの各辺に配置されるドライバICの端子ピンのうちのICが隣接して配置されたときに相互に隣接する辺において実質的に対応する位置にあるI/O端子がそれぞれに選択される。
I/O端子11a〜13a,11b〜13bは、それぞれ各ドライバIC11〜13の内部でリセット電圧出力ライン3によりそれぞれ接続されている。
さらに、隣接して設けられた、ドライバIC11のI/O端子11bとドライバIC12のI/O端子12aとは外部の配線ライン14により接続され、隣接して設けられた、ドライバIC12のI/O端子12bとドライバIC13のI/O端子13aも外部の配線ライン15により接続されている。
各ドライバIC11〜13のリセット電圧発生回路1の出力端子は、それぞれアナログスイッチ2を介してそれぞれにリセット電圧出力ライン3に接続されている。また、各出力端子P1,…Pi,……Pnに対応して設けられた各リセットスイッチSW(アナログスイッチ)は、一端が各出力端子P1,…Pi,……Pnにそれぞれ接続され、他端がリセット電圧出力ライン3に共通に接続されている。
OP1aは、電源ライン+Vccから電力供給を受けて動作する非反転形のアンプであって、D/A1bの出力電圧を(+)入力に受けて所定の増幅率でこれを増幅して定電圧リセットのためのリセット電圧VRSをリセット電圧出力ライン3に出力する。その出力は、リセット電圧出力ライン3の実質的に中央位置にある接続点に発生する(図1参照)。OP1aの(-)入力は、基準抵抗を介して電源ライン+Vccに接続されている。電源ライン+Vccの電圧は、5V〜20V程度であり、このときのリセット電圧VRSは、電源ライン+Vccの電圧を基準としてこれに対して少しあるいは数V低い電圧である。
D/A1bは、抵抗分割によるはしご形D/A変換回路であって、MPU7からデータレジスタ1cに設定されたデータを受けて、それをD/A変換してリセット電圧VRSを発生する。したがって、リセット電圧VRSは、データレジスタ1cに設定するデータに応じてプログラマブルに調整できる。
なお、MPU7は、電源投入時にデータレジスタ1cにリセット電圧発生のためのデータを設定する。このデータは、MPU7の内部の不揮発性メモリに記憶されている。
また、プリチャージパルスPRは、マスターであるドライバIC11の入力端子11dに加えられて、アナログスイッチ2をプリチャージパルスPRが“H”となる期間(プリチャージ期間)の間、ONにする。スレーブであるドライバIC12,13の入力端子12d,13dにはプリチャージパルスPRが加えられない。したがって、これらドライバICのアナログスイッチ2は、OFFのままである。
なお、プリチャージパルスPRは、アクティブマトリックス型の有機ELパネルにおいてリセット期間RTに発生する本来のリセットパルスである。また、プリチャージ期間あるいはリセット期間RT(図2(a)参照)には、定電圧リセットの対象となる水平1ライン分の有機EL素子9bの陰極側は、グランドGNDに接続されている。
その結果、これらドライバ12,13の各出力端子P1…Pi…Pnにも同じリセット電圧VRSが出力される。これにより、水平方向1ライン分の有機ELパネル9の端子ピンがリセット電圧VRSに同時に設定され、水平方向1ライン分の各ピクセル回路9aのコンデンサCがこの電圧で同時にリセットされる。
なお、このときドライバIC12,13のアナログスイッチ2はOFFであり、これらの内部に設けられたリセット電圧発生回路1は、リセット動作には関与しない。
アクティブマトリックス型の有機ELパネルの駆動では、プリチャージパルスPRは、図2(c)に示すように、リセットコントロールパルスRS(図2(a)参照)と同時に立ち上がり、これより少し短い期間発生する。リセット期間RTにおいては、ピクセル回路9aのコンデンサCに駆動電流値を書込むための書込み開始パルス(あるいは書込みパルス)WR(第2図(d)参照)がその後発生する。この書込み開始パルスWRにより駆動電流値i(図2(e)参照)が電圧値として各ピクセル回路9aのコンデンサCに書込まれ、この書込み終了時点でリセット期間RTが終了する。
Xn,X2a…X2i…X2n,X3a…X3i…X3nがカラムラインとなっていて、これに直接
有機EL素子が接続される。これの駆動電流値iは、アクティブマトリックス型の有機ELパネル9の場合よりも大きい。これらの事項とリセット電圧値を除いてアクティブマトリックス型の有機ELパネル9との実質的な相違はない。
その結果、各ドライバIC11〜13の各出力端子P1…Pi…Pnは、同時にOP1a
の出力電圧である定電圧VRSが加えられ、各ピクセル回路9aのコンデンサCが定電圧に
リセットされ、その後、駆動電流値の書込みが行われる。
なお、パッシブ型の有機ELパネルではカラムラインを介して水平1ライン分の有機EL素子が直接定電圧VRSにリセットされる。そのため、駆動電流値iが吐き出される場合
に、リセット電圧VRSは、グランドGNDを基準として有機EL素子が発光する電圧以下
の所定の定電圧となる。
図3のドライバIC11,12,13のリセット電圧発生回路100は、図1のリセット電圧発生回路1のOP1aとD/A1bとの間にバッファアンプ(オペアンプによるボルテージフォロア)1dを設けたものである。
また、図1のリセット電圧出力ライン3は、この実施例では、定電圧出力ライン3aとリセットスイッチ接続ライン3bとに分割されている。定電圧出力ライン3aは、図1のリセット電圧出力ライン3と同様に隣接するICへ定電圧Vcを出力するI/O端子に接続されている。リセットスイッチ接続ライン3bは、各出力端子P1…Pi…Pnに接続されるリセットスイッチSWの一端に対し、その他端を共通に接続するラインである。
バッファアンプ1dは、その出力端子がアナログスイッチ2を介して定電圧出力ライン3aに接続され、その出力は、これの(-)入力に接続されている。これは、D/A1bの出力電圧を(+)入力に受けて所定の増幅率でこれを増幅してリセットのための定電圧Vcを定電圧出力ライン3aに出力する。このときの定電圧Vcは、図1の実施例におけるリセット電圧VRSよりも低い。これにより他のICへ伝送する電圧を低く抑えかつ各ドライバICに内蔵されたOP1aの駆動能力を図1の実施例よりも低いものとしている。
OP1aは、定電圧出力ライン3aとリセットスイッチ接続ライン3bとの間に設けられている。すなわち、バッファアンプ1dの出力端子とOP1aの(+)入力とが定電圧出力ライン3aに接続され、OP1aの出力がリセットスイッチ接続ライン3bに接続されている。
このような構成を採ることにより、この実施例は、図1のリセット電圧発生回路1のように高いリセット電圧VRSそのものを伝送しなくても済み、個々のドライバICに内蔵されたOP1aによる個別動作でリセット電圧VRSをそれぞれ発生することができる。その結果、その分、それぞれのOP1aの駆動能力を低く抑えることができる。
実施例は、リセット期間においてプリチャージパルスPRが“H”になったときにリセット動作をするものであるが、このパルスがリセット期間において“L”になったときにリセット動作をするものであってもよい。さらに、リセットパルスとしてプリチャージパルスPRを使用しているが、リセットパルスとしてタイミングコントロールパルスが使用されてもよい。
さらに、実施例では、有機EL表示装置に3個のドライバICを設けた例を挙げているが、ドライバIC12の手前にもう1つのスレーブドライバICを追加して、ドライバIC12のI/O端子12aを、追加した前段のスレーブドライバICの同様なI/O端子に外部配線で接続してもよい。追加した前段のスレーブドライバICは、ドライバIC12のリセット電圧出力ライン3(定電圧出力ライン3a)を介してマスタードライバIC11のリセット電圧VRSが送出されることになる。同様に、ドライバIC13の後ろにスレーブドライバICをさらに追加しても同様である。
したがって、この発明は、4個か、それ以上のドライバICが有機EL表示パネルのカラム側に対して設けられていても適用できる。もちろん、そのドライバICは、2個であてもよい。
また、実施例では、所定の増幅率のオペアンプOPを用いて定電圧リセットのための電圧を発生しているが、OPは、増幅器一般であってよい。
さらに、実施例では、出力段電流源にD/Aを用いているが、カレントミラー回路等の電流源を出力段としてさらに設けて、D/Aの出力電流でこの出力段電流源を電流駆動するようにしてもよい。
また、実施例のピクセル回路は、PチャネルMOSトランジスタを主体とした回路を示しているが、NチャネルMOSトランジスタあるいはこれとPチャネルMOSトランジスタとを組み合わせた回路であってもよいことはもちろんである。
1a…オペアンプ(OP)、1b…D/A変換回路(D/A)、
1c…データレジスタ、2…アナログスイッチ、
3…I/O端子の接続ライン、4…電流源、
5…D/A変換回路(D/A)、6…レジスタ、
7…MPU、8…コントロール回路、9…有機ELパネル、
9a…ピクセル回路(表示セル)、
10…アクティブマトリックス型有機ELパネル、
11〜13…ドライバIC、
11a,11b,12a,12b,13a,13b…I/O端子、
11c,11d,12c,12d,13c,13d…入力端子、
14,15…配線ライン。
Claims (15)
- 水平1ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数のタイミングコントロール信号における前記リセット期間に有機ELパネルの端子ピンを介して有機EL素子あるいはピクセル回路のコンデンサを定電圧リセットする、ICとして形成された有機EL駆動回路において、
前記定電圧リセットのための所定の定電圧を発生するリセット電圧発生回路と、
このリセット電圧発生回路の出力と前記端子ピンとの間に設けられ前記タイミングコントロール信号あるいはリセットパルスを受けてON/OFFするリセットスイッチと、
前記有機EL駆動回路と同様な回路を有する自己に隣接する他のICへ前記所定の定電圧をリセットをするための電圧として出力する出力端子とを有し、
前記有機ELパネルは多数の前記端子ピンを有し、前記ICは矩形であり、前記出力端子は、前記隣接する他のICの1辺に対応するように前記矩形の両側の辺にそれぞれ設けられ、前記リセット電圧発生回路は、前記所定の定電圧を発生する増幅器を有し、前記リセットスイッチは、前記多数の端子ピンのうちの少なくとも複数のそれぞれに対応して設けられ、これら複数の前記リセットスイッチが前記タイミングコントロール信号あるいはリセットパルスに応じて同時にONにされ、
前記ICの両側の辺にそれぞれ設けられた前記出力端子は、前記ICの内部で配線ラインにより接続され、前記増幅器の出力端子は、あるスイッチ回路を介して前記配線ラインの実質的に中央部の位置で前記配線ラインに接続されていて、前記所定の定電圧を辺に設けられた前記出力端子を介して前記隣接する他のICに出力する有機EL駆動回路。 - 前記リセットスイッチと前記あるスイッチ回路は、前記リセットパルスを受けて前記複数のリセットスイッチとともにONにされる請求項1記載の有機EL駆動回路。
- さらに、複数の前記端子ピンのそれぞれには出力段電流源が接続され、複数の前記出力段電流源は、前記有機EL素子あるいは前記ピクセル回路のコンデンサに駆動電流をそれぞれに送出し、前記増幅器はオペアンプであり、前記リセットパルスはプリチャージパルスであって、前記所定の定電圧はリセット電圧である請求項2記載の有機EL駆動回路。
- 前記リセット電圧発生回路は、さらに第1のD/A変換回路を有し、前記出力段電流源は第2のD/A変換回路で構成され、前記第1のD/A変換回路にD/A変換のためのデータが設定され、前記オペアンプは、基準抵抗を介して電源ライン+Vccに接続され、前
記第1のD/A変換回路により変換された電圧を入力電圧として受けて前記リセット電圧を発生し、前記第2のD/A変換回路は、表示データを受けてこの表示データをD/A変換して前記駆動電流を発生する請求項3記載の有機EL駆動回路。 - 前記リセット電圧発生回路は、さらに前記第1のD/A変換回路と前記オペアンプとの間にバッファアンプを有し、前記バッファアンプは、前記オペアンプに換えて前記あるスイッチ回路を介して前記配線ラインの実質的に中央部の位置で接続され、前記オペアンプは、前記配線ラインと前記複数のリセットスイッチとの間に接続され、前記第1のD/A変換回路の前記変換された電圧を受けて前記あるスイッチ回路を介して前記配線ラインと前記オペアンプとに前記変換された電圧の出力を加え、前記オペアンプは、前記バッファアンプの前記変換された電圧の出力を受けて前記リセット電圧を発生する請求項4記載の有機EL駆動回路。
- 前記変換された電圧は、前記リセット電圧よりも低い請求項5記載の有機EL駆動回路。
- 前記有機ELパネルは、アクティブマトリックス型であり、前記リセット電圧は、前記ピクセル回路の前記コンデンサの電圧をリセットするためのものである請求項3記載の有機EL駆動回路。
- 水平1ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数のタイミングコントロール信号における前記リセット期間に有機ELパネルの端子ピンを介して有機EL素子あるいはピクセル回路のコンデンサを定電圧リセットする有機EL駆動回路を有するICが複数設けられた有機EL表示装置において、
各前記ICは、前記定電圧リセットのための所定の定電圧を発生するリセット電圧発生回路と、このリセット電圧発生回路の出力と前記端子ピンとの間に設けられ前記タイミングコントロール信号あるいはリセットパルスを受けてON/OFFするリセットスイッチとを有し、
前記複数のICは隣接して配置され、前記複数のICの少なくとも1つは、前記有機EL駆動回路と同様な回路を有する自己に隣接する他の1つの前記ICへ前記所定の定電圧をリセットをするための電圧として出力する出力端子とを有し、前記他の1つのICは、入力端子を介して前記所定の定電圧を受けてこれを前記定電圧リセットのための電圧とし、
前記複数のICは少なくとも2個であり、前記2個のうちのいずれか一方の前記ICの前記入力端子といずれかの前記他の1つのICの前記出力端子とが隣接して設けられ、これらが各ICの外部で接続され、前記有機ELパネルは多数の前記端子ピンを有し、各前記ICは矩形であり、各前記ICの前記出力端子および前記入力端子は、隣接する他の前記ICの1辺に対応するように前記矩形の両側の辺にそれぞれ設けられ、
各前記ICの各前記リセット電圧発生回路は、前記所定の定電圧を発生する増幅器をそれぞれ有し、各前記ICの前記リセットスイッチは、前記多数の端子ピンのうちの少なくとも複数のそれぞれに対応して設けられ、これら複数の前記リセットスイッチが前記タイミングコントロール信号あるいはリセットパルスに応じて同時にONにされ、
各前記ICの両側の辺にそれぞれ設けられた前記出力端子は、各前記ICの内部でそれぞれ配線ラインにより接続され、前記各ICの前記増幅器の出力端子は、自己に設けられたあるスイッチ回路を介して自己の前記配線ラインの実質的に中央部の位置でそれぞれ接続されている有機EL表示装置。 - 各前記ICの辺に設けられた前記出力端子および前記入力端子は、それぞれ入/出力端子であって、これら入/出力端子は、隣接する他の前記ICの1辺に対応するように前記矩形の両側の辺にそれぞれ設けられている請求項8記載の有機EL表示装置。
- 各前記ICの前記リセットスイッチと各前記ICの前記あるスイッチ回路は、前記リセットパルスを受けて前記複数のリセットスイッチとともにONにされる請求項9記載の有機EL表示装置。
- 前記複数のICの少なくとも1つのICは、前記所定の定電圧を自己の前記入/出力端子を介して前記隣接するICに出力することでマスターとなり、隣接する前記ICは、前記所定の定電圧を自己の前記入/出力端子を介して受けることでスレーブとなり、スレーブとなる前記隣接するICの前記あるスイッチ回路はOFF状態に維持される請求項10記載の有機EL表示装置。
- 前記複数のICは3個であり、中央に配置された前記ICは、自己の前記入/出力端子を介して前記所定の定電圧を残りの2個の前記ICのそれぞれの前記入/出力端子の1つにそれぞれ送出する請求項11記載の有機EL表示装置。
- 中央に配置された前記ICの前記入/出力端子は、残りの2個の前記ICのそれぞれの前記入/出力端子の1とぞれぞれ各前記ICの外部に設けられた各ある配線ラインを介してそれぞれに接続されている請求項12記載の有機EL表示装置。
- さらに、複数の前記リセットスイッチが接続される各前記端子ピンのそれぞれには出力段電流源が接続され、各前記出力段電流源は、各前記端子ピンに接続される各前記有機EL素子あるいは各前記ピクセル回路のコンデンサに駆動電流を送出し、各前記ICの各前記増幅器はオペアンプであり、前記リセットパルスはプリチャージパルスであって、前記所定の定電圧はリセット電圧である請求項13記載の有機EL表示装置。
- 前記3個のICは同一の回路構成である請求項14記載の有機EL表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174775A JP5068433B2 (ja) | 2004-06-22 | 2005-06-15 | 有機el駆動回路および有機el表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004183486 | 2004-06-22 | ||
JP2004183486 | 2004-06-22 | ||
JP2005174775A JP5068433B2 (ja) | 2004-06-22 | 2005-06-15 | 有機el駆動回路および有機el表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006039517A JP2006039517A (ja) | 2006-02-09 |
JP5068433B2 true JP5068433B2 (ja) | 2012-11-07 |
Family
ID=35904533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174775A Expired - Fee Related JP5068433B2 (ja) | 2004-06-22 | 2005-06-15 | 有機el駆動回路および有機el表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5068433B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106652917A (zh) * | 2017-03-15 | 2017-05-10 | 四川太锦信息技术有限公司 | 建立在相同电压的有机电致发光元件的电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3076272B2 (ja) * | 1997-06-20 | 2000-08-14 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動回路及びその制御方法 |
JP3666318B2 (ja) * | 1999-09-27 | 2005-06-29 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いた電子機器並びに表示駆動ic |
JP4575542B2 (ja) * | 2000-02-29 | 2010-11-04 | オプトレックス株式会社 | 液晶駆動回路 |
JP4009077B2 (ja) * | 2001-09-19 | 2007-11-14 | 松下電器産業株式会社 | 電流駆動装置 |
JP3959253B2 (ja) * | 2001-10-02 | 2007-08-15 | 株式会社日立製作所 | 液晶表示装置及び携帯型表示装置 |
JP3904888B2 (ja) * | 2001-10-29 | 2007-04-11 | 旭化成マイクロシステム株式会社 | ディスプレイパネル駆動回路 |
JP3866577B2 (ja) * | 2002-01-18 | 2007-01-10 | シャープ株式会社 | 表示駆動装置 |
JP3742357B2 (ja) * | 2002-03-27 | 2006-02-01 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
US7180513B2 (en) * | 2002-04-26 | 2007-02-20 | Toshiba Matsushita Display Technology Co., Ltd. | Semiconductor circuits for driving current-driven display and display |
JP3881645B2 (ja) * | 2002-10-08 | 2007-02-14 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
-
2005
- 2005-06-15 JP JP2005174775A patent/JP5068433B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006039517A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7515124B2 (en) | Organic EL drive circuit and organic EL display device using the same organic EL drive circuit | |
JP5555656B2 (ja) | 画像表示装置およびその制御方法 | |
JP4504926B2 (ja) | 有機電界発光表示装置及びその動作方法 | |
US10147348B2 (en) | Voltage conversion circuit and organic light-emitting device having same | |
CN111243530B (zh) | 数据驱动器和包括数据驱动器的有机发光显示装置 | |
JP5566000B2 (ja) | 発光表示装置の駆動回路、その駆動方法並びにカメラ | |
WO2003091981A1 (en) | Control circuit for electronic element, electronic circuit, electrooptical device, drive method for electrooptical device, and electronic apparatus, and control method for electronic element | |
JP4941906B2 (ja) | 有機el駆動回路およびこれを用いる有機el表示装置 | |
US7327339B2 (en) | Image display apparatus and driving method thereof | |
JP2003308043A (ja) | 有機el駆動回路および有機el表示装置 | |
JP2004126056A (ja) | 表示装置およびその駆動方法 | |
JP5068433B2 (ja) | 有機el駆動回路および有機el表示装置 | |
JP3749992B2 (ja) | アクティブマトリックス型有機elパネルの駆動回路および有機el表示装置 | |
US7768484B2 (en) | Amoled panel | |
JP2004004790A (ja) | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 | |
JP2008134442A (ja) | アクティブマトリックス型表示装置及び表示方法 | |
JP4958407B2 (ja) | 有機el駆動回路および有機el表示装置 | |
KR100641441B1 (ko) | 유기 el 구동 회로 및 유기 el 디스플레이 장치 | |
KR100667085B1 (ko) | 공통 전원 전압을 사용하는 유기전계발광장치 | |
US20040207579A1 (en) | Display device | |
JP2004361643A (ja) | 発光表示パネルの駆動装置 | |
JPWO2006041035A1 (ja) | 有機el駆動回路および有機el表示装置 | |
JP4747488B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
CN112150973B (zh) | 用于驱动显示面板的设备和方法 | |
KR102485956B1 (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5068433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |