JP3881645B2 - 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Description

この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機，ＰＨＳ等の表示装置を有する電子機器のＲ（赤），Ｇ（緑），Ｂ（青）の輝度調整による表示画面上でのホワイトバランス調整において、Ｒ，Ｇ，Ｂの各基準電流値の調整ダイナミックレンジが小さくても精度よくホワイトバランス調整ができるような高輝度カラー表示に適した有機ＥＬ表示装置に関する。

携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。 このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
有機ＥＬ表示装置の問題点の１つは、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ，Ｇ，Ｂに発光感度差があることから表
示制御が難しいことである。そのために電流駆動を行うことになるが、電流駆動を行っても、Ｒ，Ｇ，Ｂの駆動電流に対する発光効率の比は、例えば、Ｒ：Ｇ：Ｂ＝６：１１：１０程度と差があって、このような発光効率は、使用される有機ＥＬ素子の材料によって異なってくる。
そこで、カラー表示における電流駆動回路では、Ｒ，Ｇ，Ｂ対応に使用材料に応じて輝度調整をして表示画面上でホワイトバランスを採る必要がある。そのために、Ｒ，Ｇ，Ｂ対応に表示画面上の輝度を調整する調整回路が設けられている。
ところで、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落として有機ＥＬ素子の端子電圧をリセットする有機ＥＬ素子の駆動回路が公知である（特許文献１）。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が公知である（特許文献２）。
特開平９−２３２０７４号公報 特開２００１−１４３８６７号公報

有機ＥＬ表示装置の電流駆動回路は、通常、基準電流を電流増幅して各カラムピン（有機ＥＬパネルのカラム側端子ピン）対応に有機ＥＬ素子に対する駆動電流を生成する。そこで、ホワイトバランスを採るための駆動電流の調整は、Ｒ，Ｇ，Ｂに対応するそれぞれの基準電流を調整することで行われている。
基準電流を調整するために、従来の駆動電流調整回路は、基準電流発生回路に４ビット程度のＤ／Ａ変換回路を設けてＲ，Ｇ，Ｂ対応に、例えば、３０μＡ〜７５μＡの範囲で５μＡ刻みで所定のビットデータを設定することでＲ，Ｇ，Ｂそれぞれの基準電流を調整しているが、最近では各種の有機ＥＬ材料が開発されてきているので、ホワイトバランスを採るための輝度調整の範囲は、４ビット程度のＤ／Ａ変換回路では調整が粗くなり、４ビットでは調整のダイナミックレンジが小さく、対応しきれなくなってきている。
しかし、輝度調整のためのＤ／Ａ変換回路のビット数を、例えば、６ビットないし８ビットに増加して調整ダイナミックレンジを大きくすると、Ｒ，Ｇ，Ｂ対応にＤ／Ａ変換回路がそれぞれ設けられる関係から回路規模が大きくなり、電流駆動回路のワンチップ化が難しくなる。さらには表示装置部分の小型化の要請に十分応えられなくなる。
この発明の目的は、このような従来技術の問題点を解決し、表示装置を有する電子機器のＲ，Ｇ，Ｂの輝度調整による表示画面上でのホワイトバランス調整が容易な有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
この発明の他の目的は、ホワイトバランス調整のために行われるＲ，Ｇ，Ｂの各基準電流値の調整ダイナミックレンジが小さくても精度よくホワイトバランス調整ができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。

このような目的を達成するためのこの発明の有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置の特徴は、水平１ラインの走査期間に対応する表示期間と水平走査の帰線期間に対応するリセット期間とを切り分けるタイミングコントロール信号に応じて表示期間に有機ＥＬパネルのＲ，Ｇ，Ｂの表示色のそれぞれに対応して設けられた端子ピンを介して有機ＥＬ素子を電流駆動し、前記リセット期間に有機ＥＬ素子の端子電圧をリセットする有機ＥＬ駆動回路において、
ホワイトバランス調整のために自己に対して外部から設定されたデータに応じて前記リセット期間が設定される前記タイミングコントロール信号をＲ，Ｇ，Ｂ対応にそれぞれ発生するパルス発生回路を有し、前記データに応じてＲ，Ｇ，Ｂ対応に前記リセット期間がそれぞれ設定されることで前記有機ＥＬパネルの画面上の表示輝度のホワイトバランスが調整されるものである。

ところで、有機ＥＬ駆動回路の各カラムピン対応に加えられる有機ＥＬ素子に対する電流駆動波形は、有機ＥＬ素子の端子を所定の定電圧にプリチャージする定電圧リセットが行われる。そこで、図３（ｇ）に示すように、この所定の定電圧からスタートするピーク電流波形（実線）となる。なお、図３（ｇ）の点線は、電圧波形である。
定電圧リセットは、水平走査の帰線期間に相当するリセット期間ＲＴに行われ、このときの表示期間は、水平１ラインの水平走査期間に相当する。そこで、表示期間Ｄとリセット期間ＲＴの切り分けが表示期間Ｄ＋リセット期間ＲＴに対応する周期（水平走査周波数相当）のリセットコントロールパルス（タイミングコントロールパルス）により行われる。なお、図３は、各端子ピンに流す電流駆動波形とこれを発生するタイミング信号の説明図である。
これについて説明すると、図３（ａ）は、各制御信号のタイミングの基本となる同期クロックＣＬＫであり、図３（ｂ）は、ピクセルカウンタのカウントスタートパルスＣＳＴＰであり、ピクセルカウンタのカウント値が図３（ｃ）に示されている。図３（ｄ）は、表示開始パルスＤＳＴＰであり、図３（ｅ）がＲについてのリセットコントロールパルスＲＳRであり、図３（ｈ）がＧについてのリセットコントロールパルスＲＳG、図３（ｉ）がＢについてのリセットコントロールパルスＲＳBである。

この発明では、Ｒ，Ｇ，Ｂそれぞれのリセットコントロールパルスのリセット期間ＲＴを相違させて、Ｒ，Ｇ，Ｂの表示期間の終了時点を異なるものにする。
言い換えれば、この発明は、リセット期間ＲＴをＲ，Ｇ，Ｂに対応して外部から設定するようにすることにより、Ｒ，Ｇ，Ｂの表示期間Ｄの終了時点をＲ，Ｇ，Ｂそれぞれに対応して調整して、Ｒ，Ｇ，Ｂそれぞれの表示画面上の輝度を調整し、もってホワイトバランスの調整をする。
その結果、ホワイトバランス調整のために行われるＲ，Ｇ，Ｂの各基準電流値の調整ダイナミックレンジが小さい場合でもあるいは基準電流の調整をしなくてもホワイトバランス調整ができる有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図、図２は、コントロール回路のリセットコントロールパルスの発生と定電圧リセットとの関係の説明図、そして、図３は、端子ピンを電流駆動する電流波形とこれを発生するタイミング信号の説明図である。
図１において、１０は、有機ＥＬパネルにおける有機ＥＬ駆動回路としてのカラムＩＣドライバ（以下カラムドライバ）である。このカラムドライバ１０は、基準電流発生回路１と、Ｒ（赤）に対応して設けられたＲ−基準電流生成回路２Ｒと、Ｇ（緑）に対応して設けられたＧ−基準電流生成回路２Ｇ、そして、Ｂ（青）に対応して設けられたＢ−基準電流生成回路２Ｂとを有している。
各基準電流生成回路２Ｒ，２Ｇ，２Ｂは、それぞれ基準電流発生回路１から基準電流Ｉrefを入力段として設けられたカレントミラー回路で受けてそれぞれの表示色に対応した基準電流Ｉr，Ｉg，Ｉbを生成する。ここで生成した基準電流Ｉr，Ｉg，Ｉbでカレントミラー回路３の入力側トランジスタをそれぞれに駆動し、このカレントミラー回路３により出力端子ＸR1〜ＸRm等の各出力端子対応に、生成した基準電流を分配する。

なお、Ｇ−基準電流生成回路２Ｇ、Ｂ−基準電流生成回路２Ｂにそれぞれ接続されるカレントミラー回路３は、Ｒ−基準電流生成回路２Ｒが接続されているカレントミラー回路３と同様な構成であるので、特に図示してはいない。以下では、Ｒ−基準電流生成回路２Ｒとカレントミラー回路３との関係について説明し、Ｇ−基準電流生成回路２ＧとＢ−基準電流生成回路２Ｂとのそれぞれのカレントミラー回路３との関係については割愛する。
また、各基準電流設定回路２Ｒ，２Ｇ，２Ｂには、それぞれ４ビット程度のＤ／Ａ変換回路（Ｄ／Ａ）２ａが設けられていて、ホワイトバランス調整のためにＲ，Ｇ，Ｂそれぞれの表示色に対応する基準電流Ｉr，Ｉg，Ｉbの電流値がそれぞれのＤ／Ａ２ａに設定される変換データで調整される。４ビットのデータは、装置外部から入力データとしてＭＰＵ７に供給されてＭＰＵ７からレジスタ２ｂに記憶されて各Ｄ／Ａ２ａに設定される。Ｄ／Ａ２ａはレジスタ２ｂに記憶されたデータをＤ／Ａ変換して所定の基準電流値を生成する。

Ｒ−基準電流生成回路２Ｒは、基準電流発生回路１からの基準電流Ｉrefで駆動されてＲについての基準電流Ｉrを生成する。この基準電流Ｉrは、Ｒについてのカレントミラー回路３の入力側のトランジスタＴraに供給される。これにより出力側トランジスタＴrｂからＴrnのそれぞれが基準電流Ｉrを発生して、Ｒの各出力端子ＸR1〜ＸRm対応に基準電流Ｉrが分配される。
カレントミラー回路３は、入力側のトランジスタＴraと、これとカレントミラー接続されるＰチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrnとを有していて、トランジスタＴrb〜Ｔrnのソースは、電源ライン＋ＶDD（＝＋３Ｖ）に接続されている。
トランジスタＴrb〜Ｔrnのドレインは、Ｄ／Ａ変換回路４Ｒ，４Ｒ…に接続され、それぞれのドレインからの出力電流Ｉrは、このＤ／Ａ変換回路４Ｒの基準駆動電流とされる。

各Ｄ／Ａ変換回路４Ｒは、ＭＰＵ７からレジスタ６を介して表示データを受けてＲ−基準電流生成回路２Ｒで生成されたＲについての基準駆動電流Ｉrを表示データ値分電流増幅してそのときどきの有機ＥＬ素子の表示輝度に応じた駆動電流を生成し、この駆動電流に応じてそれぞれに出力段電流源５Ｒを駆動する。各出力段電流源５Ｒは、一対のトランジスタからなるカレントミラー回路（図２参照）で構成され、Ｒについてのカラム側の出力端子ＸR1〜ＸRmを介して駆動電流ｉを有機ＥＬパネル（Ｒについての各有機ＥＬ素子の陽極）に出力する。
最後の出力位置にあるトランジスタＴrnのドレインは、Ｄ／Ａ変換回路４Ｒに接続され、このＤ／Ａ変換回路４Ｒを駆動する。Ｄ／Ａ変換回路４Ｒは、設定されたデータに応じて出力段電流源５Ｒを駆動し、出力段電流源５Ｒが出力電流ＩoutをこのＩＣの外部出力端子１０ｂから外部へと出力する。この出力は、次段に設けられたカラムＩＣドライバに入力されて、同様な駆動電流を発生するモニタ電流にされる。なお、このモニタ電流は、Ｒではなく、Ｂ側あるいはＧ側に設けられた出力段電流源の１つから出力されてもよい。

スイッチ回路ＳＷＲ1，ＳＷＲ2，…ＳＷＲmは、図１、図２に示すように、Ｒについて出力端子ＸR1〜ＸRmに対応に設けられたリセットスイッチであり、各出力端子を定電圧ＶzRにリセットするものである。各スイッチ回路は、図２に示すように、例えば、ＰチャネルＭＯＳトランジスタで構成され、そのゲートがライン１１に接続され、インバータ８５とこのライン１１を介してＲについてのリセットコントロールパルスＲＳRをコントロール回路８から受ける。各スイッチ回路ＳＷＲ1，ＳＷＲ2，…ＳＷＲmを構成する各トランジスタのソースは、各出力端子ＸR1〜ＸRmに接続され、各トランジスタのドレインは、ツェナーダイオードＤZRを介してグランドＧＮＤに接続されている。これにより、リセット期間ＲＴに各トランジスタがＯＮになってツェナーダイオードＤZRの持つ定電圧ＶZRに有機ＥＬ素子９の陽極側が設定されて有機ＥＬ素子９がプリチャージされる。なお、このとき、有機ＥＬ素子９の陰極側はグランドＧＮＤに接続されている。

同様に、図２示すように、Ｇについてのスイッチ回路ＳＷＧ1，ＳＷＧ2，…ＳＷＧm（図示せず）を構成するＰチャネルＭＯＳトランジスタがＧについて各出力端子ＸG1，ＸG2，…に対応に設けられている。スイッチ回路ＳＷＧ1，ＳＷＧ2，…を構成する各トランジスタのソースは、各出力端子ＸG1，ＸG2，…に接続され、各トランジスタのドレインは、ツェナーダイオードＤZGを介してグランドＧＮＤに接続されている。そして、その各トランジスタのゲートは、ライン１２に接続され、このライン１２を介してリセットコントロールパルスＲＳGをコントロール回路８から他のインバータ８５とこのライン１２を介して受ける。
同様に、図２に示すように、Ｂについてのスイッチ回路ＳＷＢ1，ＳＷＢ2（図示せず），…ＳＷＢm（図示せず）を構成するＰチャネルＭＯＳトランジスタがＢについて各出力端子ＸB1，ＸB2，…に対応に設けられている。スイッチ回路ＳＷＢ1，ＳＷＢ2，…を構成する各トランジスタのソースは、各出力端子ＸB1，ＸB2，…に接続され、各トランジスタのドレインは、ツェナーダイオードＤZBを介してグランドＧＮＤに接続されている。そして、その各トランジスタのゲートは、ライン１３に接続され、他のインバータ８５とこのライン１３を介してリセットコントロールパルスＲＳBをコントロール回路８から受ける。
ところで、各出力端子ＸR1〜ＸRmは、最近ではフレキシブル基板などではなく、ＩＣチップに設けられたパッドが出力端子となり、これと金バンプ、金ボール、半田バンプあるいは半田ボールなどを介して有機ＥＬパネルのカラムピンと一体的に接続される。したがって、図２に示すように、各出力端子ＸR1〜ＸRmは、有機ＥＬパネルの各カラムピンに対応し、これらが接続された状態では１つになっている。各出力端子に対応して設けられる各回路は、各カラムピン（端子ピン）に対応している。そのため、出力端子とカラムピンとは特に区別していない。

図２において、コントロール回路８は、Ｒ，Ｇ，Ｂ対応にそれぞれ設けられたリセットコントロールパルス発生回路８１Ｒ、８１Ｇ、８１Ｂと、ピクセルカウンタを有するタイミング信号発生回路８４とを有している。リセットコントロールパルス発生回路８１Ｒ、８１Ｇ、８１Ｂは、同一の構成であるので、そのうちのリセットコントロールパルス発生回路８１Ｒについて、その構成の詳細を説明する。
タイミング信号発生回路８４を有するコントロール回路８は、通常、カラムドライバ１０の外部に別のＩＣとして設けられているが、リセットコントロールパルス発生回路８１Ｒ、８１Ｇ、８１Ｂ等をカラムドライバ１０の内部に設けてもよいので、図では、コントロール回路８を別なＩＣとして区分けしてはいない。

リセットコントロールパルス発生回路８１Ｒは、プリセットカウンタ８２とフリップフロップ８３とで構成され、プリセットされたデータ値をカラムドライバ１０の外部にあるＭＰＵ７から受け、タイミング信号発生回路８４からのクロックＣＬＫに応じてカウントダウンしてそれが“０”になったときに出力を発生する。その出力の立上がり出力がトリガ信号としてフリップフロップ８３に入力される。フリップフロップ８３のデータ入力端子Ｄは、プルアップされている。そこで、プリセットカウンタ８２の立上がり出力を受けると、データ“１”がフリップフロップ８３にセットされ、そのＱ出力がリセットコントロールパルスＲＳGとしてインバータ８５を介してライン１１に送出される。
なお、フリップフロップ８３は、リセット端子Ｒにコントロール回路８（そのタイミング信号発生回路８４）が発生する表示開始パルスＤＳＴＰを受けてリセットされる。プリセットカウンタ８２は、表示開始パルスＤＳＴＰを受けてその立ち上がりに応じてその都度プリセット値をカウントダウンするが、このプリセット値は、表示開始パルスＤＳＴＰの立ち上がりに対応してＭＰＵ７からプリセットカウンタにセットされてもあるいはＭＰＵ７からプリセットカウンタ８２の内部レジスタにセットされたものが表示開始パルスＤＳＴＰの立ち上がり都度内部レジスタからセットされてもよい。

その結果、リセットコントロールパルス発生回路８１Ｒは、そのプリセットカウンタ８２にプリセットされたＲに対応するデータに応じて立上がる図３（ｅ）に示すリセットコントロールパルスＲＳRを発生する。
同様にして、リセットコントロールパルス発生回路８１Ｇは、そのプリセットカウンタ８２にプリセットされたＧに対応するデータに応じて立上がる図３（ｈ）に示すリセットコントロールパルスＲＳGを発生する。
また、同様にして、リセットコントロールパルス発生回路８１Ｂは、そのプリセットカウンタ８２にプリセットされたＢに対応するデータに応じて立上がる図３（ｉ）に示すリセットコントロールパルスＲＳBを発生する。
これらリセットコントロールパルスＲＳR，ＲＳG，ＲＳGBは、あらかじめ決定されている表示期間Ｄ＋リセット期間ＲＴに対応する周期（水平走査周波数）で立上がり、立下がるパルスであって、これのＨＩＧＨレベル（以下“Ｈ”，“Ｈ”有意）に応じて図３（ｅ）のリセットコントロールパルスＲＳGに示すように、リセット期間ＲＴが開始する。そして、表示開始パルスＤＳＴＰの立上がりで表示期間Ｄが開始し、これに同期してリセット期間が終了する。このリセット期間が終了する時点を基準にしてリセットコントロールパルスＲＳR，ＲＳG，ＲＳGBに対応する各プリセットカウンタ８２のダウンカウントを開始して次の立ち上がりタイミングを決定する。そして、この立ち上がりタイミングで表示期間Ｄが終了する。
その結果、例えば、Ｒについては、図３（ｆ）に示すピーク発生パルスＰpに応じて（ｇ）に示すような有機ＥＬ素子９を電流駆動する電流の駆動波形（実線参照）を発生することになる。前記したように点線がその電圧波形である。
なお、図３（ｅ），（ｈ），（ｉ）に示す各リセットコントロールパルスＲＳR，ＲＳG，ＲＳGBが“Ｈ”のリセット期間ＲＴには、各種のデータの設定と、有機ＥＬ表示素子９の陽極電圧を所定の定電圧にリセットする定電圧リセット等が行われる。特に、これらリセット信号が“Ｈ”のときには、各端子ピン対応に設けられた表示データレジスタ（レジスタ６）に表示データがセットされるので、Ｒ，Ｇ，Ｂの各端子ピンが１３２ピンある場合には、（ｃ）のピクセルカウンタの値として示すように、各リセットコントロールパルスＲＳR，ＲＳG，ＲＳGBの“Ｈ”の期間は、１３３クロック以上のカウント分は必要になる。

さて、図３（ｇ）に示す電流駆動波形は、リセットコントロールパルスＲＳRが“Ｈ”の立上がり開始タイミングが表示終了タイミングに対応している。この各リセットコントロールパルスＲＳR，ＲＳG，ＲＳGの立上がりタイミングをＲ，Ｇ，Ｂ対応に設定することで、Ｒ，Ｇ，Ｂ対応に表示期間Ｄの長さを変えることができる。そこで、各リセットコントロールパルス発生回路８１Ｒ、８１Ｇ、８１Ｂの外部からそれぞれのプリセットカウンタ８２にそれぞれにプリセット値を設定することで、Ｒ，Ｇ，Ｂ対応にそれぞれの表示期間Ｄの長さを決定し、この表示期間Ｄの長さをプリセット値に応じて調整することで、画面上でのＲ，Ｇ，Ｂの表示輝度を調整する。これによりホワイトバランスの調整が可能になる。
ここでは、リセットコントロールパルス発生回路８１Ｒのプリセットカウンタ８２にプリセットされるデータがＲに対応した値としてＭＰＵ７から設定され、リセットコントロールパルス発生回路８１Ｇ、８１Ｂの各プリセットカウンタ８２にプリセットされるデータもＧ，Ｂのそれぞれに対応した値としてＭＰＵ７から設定される。そこで、Ｇ，Ｂに対応するリセットコントロールパルスは、それぞれ、例えば、（ｈ），（ｉ）に示すような立上がりタイミングが相違するリセットコントロールパルスＲＳG，ＲＳGBとして発生する。その結果、これらのリセットコントロールパルスＲＳR，ＲＳG，ＲＳGBのそれぞれの立上がり位置がＭＰＵ７から設定されるデータにより調整できる。

リセットコントロールパルス発生回路８１Ｒ、８１Ｇ、８１Ｂの各プリセットカウンタ８２にＭＰＵ７から設定されるデータ値は、例えば、ＭＰＵ７内部の不揮発性メモリ等に記憶しておき、電源ＯＮ時に各プリセットカウンタ８２に設定される。また、これらの設定データは、外部からＭＰＵ７に対して入力される入力データに応じて不揮発性メモリ等に記憶される。特に、ＭＰＵ７への入力と不揮発性メモリへのデータの書込みは、製品出荷のテスト段階等においてＲ，Ｇ，Ｂ対応にそれぞれキーボードからＭＰＵ７へ入力することで行い、これによりホワイトバランス調整を行うようにするとよい。

以上説明してきたが、実施例では、ＧとＢとについて、それぞれ独立のリセットコントロールパルス発生回路が設けられていて、それぞれにリセットコントロールパルスを発生しているが、現在のところＧとＢの発光材料による発光効率の差は少ないので、ＧとＢとについてのリセットコントロールパルス発生回路は、同一の１つの回路として、この１つの回路でリセット期間を制御してもよい。
また、実施例では、プリセットカウンタを用いて表示期間について時間計測をして、Ｒ、Ｇ，Ｂのそれぞれのリセット期間を設定しているが、プリセットカウンタは、プログラム処理によるソフトカウンタであってもよく、要するに、この発明は、リセット期間を時間計測により設定できるものであればどのような手段であってもよい。
さらに、実施例では、Ｒ、Ｇ，Ｂそれぞれにプリチャージ電圧（定電圧リセットをする定電圧）を、ツェナーダイオードＤZR，ＤZG，ＤZBの電圧としてそれぞれ独立に設けているが、これは、同一電圧であってもよく、１個のツェナーダイオードあるいは定電圧回路が用いられてもよい。さらに、ツェナーダイオードは、各出力端子に対応してそれぞれ設けられていてもよい。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。 図２は、コントロール回路のリセットコントロールパルスの発生と定電圧リセットとの関係の説明図である。 図３は、端子ピンを電流駆動する電流波形とこれを発生するタイミング信号の説明図である。

符号の説明

１…基準電流発生回路、
２Ｒ…Ｒ−基準電流生成回路、２Ｇ…Ｇ−基準電流生成回路、
２Ｂ…Ｂ−基準電流生成回路、
３，３Ｇ，３Ｒ，３Ｂ……Ｄ／Ａ変換回路、
４Ｇ，４Ｒ，４Ｂ…Ｄ／Ａ変換回路、
５Ｒ，５Ｇ，５Ｂ…出力段電流源、
６…レジスタ、７…ＭＰＵ、８…コントロール回路、
９…ピン、
１０…カラムＩＣドライバ、
Ｔra〜Trn…トランジスタ。

Claims (15)

1. 水平１ラインの走査期間に対応する表示期間と水平走査の帰線期間に対応するリセット期間とを切り分けるタイミングコントロール信号に応じて前記表示期間に有機ＥＬパネルのＲ，Ｇ，Ｂの表示色のそれぞれに対応して設けられた端子ピンを介して有機ＥＬ素子を電流駆動し、前記リセット期間に前記有機ＥＬ素子の端子電圧をリセットする有機ＥＬ駆動回路において、
   ホワイトバランス調整のために自己に対して外部から設定されたデータに応じて前記リセット期間が設定される前記タイミングコントロール信号をＲ，Ｇ，Ｂ対応にそれぞれ発生するパルス発生回路を有し、前記データに応じてＲ，Ｇ，Ｂ対応に前記リセット期間がそれぞれ設定されることで前記有機ＥＬパネルの画面上の表示輝度のホワイトバランスが調整される有機ＥＬ駆動回路。
2. Ｒについての前記タイミングコントロール信号の前記リセット期間は、ＧおよびＢの前記タイミングコントロール信号の前記リセット期間よりも短い請求項１記載の有機ＥＬ駆動回路。
3. さらに、前記端子ピンに出力する出力電流の基礎となる電流として、Ｒ，Ｇ，Ｂのそれぞれに対応して基準電流をそれぞれ発生する基準電流生成回路を有し、Ｒ，Ｇ，Ｂの前記基準電流を調整することによりＲ，Ｇ，Ｂ対応に前記画面上の表示輝度が調整される請求項２記載の有機ＥＬ駆動回路。
4. 前記パルス発生回路は、Ｒ，Ｇ，Ｂに対応してそれぞれ設けられ、前記データは、この有機ＥＬ駆動回路の外部から入力されたデータである請求項３記載の有機ＥＬ駆動回路。
5. さらに、前記パルス発生回路は、前記設定されたデータに応じた数、クロックをカウントするカウンタを有し、前記タイミングコントロール信号は、前記カウンタのカウント値に応じて発生する請求項４記載の有機ＥＬ駆動回路。
6. さらに、前記端子ピンに対応するようにそれぞれ設けられた、第１のＤ／Ａ変換回路と前記有機ＥＬ素子を駆動する出力電流を発生する電流源とを有し、Ｒ，Ｇ，Ｂの各前記第１のＤ／Ａ変換回路は、Ｒ，Ｇ，Ｂのそれぞれに対応する前記基準電流あるいはこの基準電流から発生させた駆動電流と表示データとを受け、前記基準電流あるいは前記基準電流から発生させた駆動電流に応じて前記表示データをＤ／Ａ変換し、Ｄ／Ａ変換して得られた電流に応じて前記電流源を駆動し、前記出力電流を発生する前記電流源の出力端子にはスイッチ回路がそれぞれ設けられ、前記スイッチ回路が前記タイミングコントロール信号を受けてＯＮにされることで前記有機ＥＬ素子がリセットされる請求項５記載の有機ＥＬ駆動回路。
7. 前記電流源は、カレントミラー回路で構成され、前記基準電流発生回路は、Ｒ，Ｇ，Ｂのそれぞれに対応して設けられた３個の基準電流発生回路からなり、これら各基準電流発生回路は、それぞれ前記基準電流発生回路の外部から設定されたデータに応じてそれぞれの前記基準電流の電流値が設定される請求項６記載の有機ＥＬ駆動回路。
8. 各前記基準電流発生回路は、前記基準電流発生回路の外部から設定された前記データをＤ／Ａ変換する前記第２のＤ／Ａ変換回路を有し、前記第２のＤ／Ａ変換回路がＤ／Ａ変換する前記データは、この有機ＥＬ駆動回路の外部から入力されたデータである請求項７記載の有機ＥＬ駆動回路。
9. 前記パルス発生回路が発生する１個のタイミングコントロール信号がＧおよびＢのそれぞれの前記タイミングコントロール信号とされる請求項６記載の有機ＥＬ駆動回路。
10. 前記電流源は、カレントミラー回路で構成され、前記基準電流発生回路は、Ｒ，Ｇ，Ｂのそれぞれに対応して設けられた３個の基準電流発生回路からなり、これら各基準電流発生回路は、それぞれ前記基準電流発生回路の外部から設定されたデータに応じてそれぞれの前記基準電流の電流値が設定される請求項９記載の有機ＥＬ駆動回路。
11. 各前記基準電流発生回路は、前記基準電流発生回路の外部から設定された前記データをＤ／Ａ変換する前記第２のＤ／Ａ変換回路を有し、前記第２のＤ／Ａ変換回路がＤ／Ａ変換する前記データは、この有機ＥＬ駆動回路の外部から入力されたデータである請求項１０記載の有機ＥＬ駆動回路。
12. １個の基準電流発生回路がＢとＧについてのそれぞれの前記基準電流発生回路として共用される請求項１１記載の有機ＥＬ駆動回路。
13. 請求項１〜１２のいずれかの請求項記載の有機ＥＬ駆動回路を有する有機ＥＬ表示装置。
14. 前記パルス発生回路はコントロール回路に設けられ、前記パルス発生回路を除いた前記有機ＥＬ駆動回路がＩＣとして設けられ、前記コントロール回路がこのＩＣの外部の別のＩＣの中に設けられている請求項１３記載の有機ＥＬ表示装置。
15. さらに、プロセッサを有し、前記第２のＤ／Ａ変換回路に設定されるデータは、前記プロセッサに対して入力されたデータに応じて前記プロセッサから設定される請求項１４記載の有機ＥＬ表示装置。

Images