JP2004334179A - 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Abstract

【課題】
ホワイトバランス調整のために行われるＲ，Ｇ，Ｂの各基準電流値の調整ダイナミックレンジが小さくても精度よくホワイトバランス調整ができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【解決手段】
この発明は、第１のタイミングコントロール信号に対して所定時間順次遅延した複数の第２のタイミングコントロール信号を発生し、複数の第２のタイミングコントロール信号と第１のタイミングコントロール信号と所定のデータとを受けてこの所定のデータに応じて複数の第２のタイミングコントロール信号の１つを選択して選択した第２のタイミングコントロール信号の前縁を前縁とし、後縁を第１のタイミングコントロール信号としたリセットパルスを発生し、このリセットパルスに応じて端子ピンを所定のバイアスラインに接続して端子ピンに接続してリセットすることで、所定のデータに応じて表示期間が調整され、有機ＥＬパネルの輝度が調整されるものである。
【選択図】 図１

Description

この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機，ＰＨＳ等の表示装置を有する電子機器のＲ（赤），Ｇ（緑），Ｂ（青）の輝度調整による表示画面上でのホワイトバランス調整が容易なあるいは輝度むらを低減することができるような高輝度カラー表示に適した有機ＥＬ表示装置に関する。

携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段には、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、 例えば、カレントミラー回路による出力回路が設けられている。

有機ＥＬ表示装置の問題点の１つは、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ，Ｇ，Ｂに発光感度差があることから表示制御が難しいことである。そのために電流駆動を行うことになるが、電流駆動を行っても、Ｒ，Ｇ，Ｂの駆動電流に対する発光効率の比は、例えば、Ｒ：Ｇ：Ｂ＝６：１１：１０程度と差があって、このような発光効率は、使用される有機ＥＬ素子（以下ＯＥＬ素子）の材料によって異なってくる。
そこで、カラー表示における電流駆動回路では、Ｒ，Ｇ，Ｂ対応に使用材料に応じて輝度調整をして表示画面上でホワイトバランスを採る必要がある。そのために、Ｒ，Ｇ，Ｂ対応に輝度調整をする調整回路が設けられている。

ところで、マトリックス状に配置したＯＥＬ素子を電流駆動し、かつ、ＯＥＬ素子の陽極と陰極をグランドに落としてリセットするＯＥＬ素子の駆動回路が公知である（特許文献１）。また、ＤＣ−ＤＣコンバータを用いてＯＥＬ素子を低消費電力で電流駆動する技術が公知である（特許文献２）。
特開平９−２３２０７４号公報 特開２００１−１４３８６７号公報

有機ＥＬ表示装置の電流駆動回路では、通常、基準電流を電流増幅して各カラム端子ピン対応にＯＥＬ素子の駆動電流が生成される。そこで、ホワイトバランスを採るための駆動電流の調整は、Ｒ，Ｇ，Ｂに対応するそれぞれの基準電流を調整することで行われている。
基準電流を調整するために、従来の電流駆動回路は、基準電流発生回路に４ビット程度のＤ／Ａ変換回路を設けてＲ，Ｇ，Ｂ対応に、例えば、３０μＡ〜７５μＡの範囲で５μＡ刻みで所定のビットデータを設定することでＲ，Ｇ，Ｂそれぞれの基準電流を調整している。しかし、最近では各種の有機ＥＬ材料が開発されてきており、ホワイトバランスを採るための輝度調整の範囲は、４ビット程度のＤ／Ａ変換回路では調整が粗くなり、４ビット程度では調整ダイナミックレンジが小さくて対応しきれなくなってきている。

また、カラムラインの数が増加すると、複数のドライバＩＣによりカラムラインの端子ピンを駆動することが必要になる。しかも、１個のドライバＩＣは、多数の端子ピンを駆動することになる。その結果、端子ピン対応に設けられる電流源の駆動回路の電流出力特性にばらつきが発生して、これにより駆動される有機ＥＬ表示パネルの輝度むらが目立ってくる。
この発明の目的は、このような従来技術の問題点を解決し、ホワイトバランス調整のために行われるＲ，Ｇ，Ｂの各基準電流値の調整ダイナミックレンジが小さくても精度よくホワイトバランス調整ができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
この発明の他の目的は、輝度むらを低減することが容易な有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。

このような目的を達成するためのこの発明の有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置の構成は、水平１ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数の第１のタイミングコントロール信号に応じて表示期間にその端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路において、
第１のタイミングコントロール信号に対して所定時間順次遅延した複数の第２のタイミングコントロール信号を発生するタイミング信号発生回路と、複数の第２のタイミングコントロール信号と第１のタイミングコントロール信号と所定のデータとを受けてこの所定のデータに応じて複数の第２のタイミングコントロール信号の１つを選択して選択した第２のタイミングコントロール信号に応じて前縁（立上がりあるいは立下がりエッジ）を決定し、後縁（立下がりあるいは立上がりエッジ）を第１のタイミングコントロール信号としたリセットパルスを発生するリセットパルス発生回路と、リセットパルスを受けて端子ピンを所定のバイアスラインに接続して端子ピンに接続された有機ＥＬパネルのＯＥＬ素子の電荷をリセットするスイッチ回路とを備えていて、所定のデータに応じて表示期間が調整され、有機ＥＬパネルの輝度が調整されるものである。

ところで、ＯＥＬ素子は、所定の定電圧ＶZRにプリチャージする定電圧リセットが行われて発光駆動されるので、有機ＥＬ駆動回路の各カラム端子ピンを介して電流駆動されるＯＥＬ素子の駆動波形は、図３（ｇ）に示すＲについての駆動電流波形のように、この所定の定電圧ＶZRからスタートするピーク電流波形（実線）となる。なお、図３（ｇ）の点線は、電圧波形である。
定電圧リセットは、水平走査の帰線期間に相当するリセット期間に行われ、このときの表示期間は、水平１ラインの水平走査期間に相当する。そこで、表示期間とリセット期間の切り分けが表示期間＋リセット期間に対応する周期（水平走査周波数）のタイミングコントロールパルスにより行われる。なお、図３は、端子ピンを電流駆動する電流の駆動波形とこれを発生するための各種タイミング信号の説明図である。

これについて説明すると、図３（ａ）は、各制御信号のタイミングの基本となる同期クロックＣＬＫであり、図３（ｂ）は、ピクセルカウンタのカウントスタートパルスＣＳＴＰである。そして、ピクセルカウンタのカウント値が図３（ｃ）に示されている。図３（ｄ）は、表示開始パルスＤＳＴＰであり、図３（ｊ）は、タイミングコントロールパルスＴPであり、図３（ｅ）がＲについてのリセットパルスＲＳR、図３（ｈ）がＧについてのリセットパルスＲＳG、図３（ｉ）がＢについてのリセットパルスＲＳBである。
この発明では、図３（ｅ），図３（ｈ），図３（ｉ）に示すように、Ｒ，Ｇ，Ｂそれぞれのリセットパルスのリセット期間を相違させて、Ｒ，Ｇ，Ｂの表示期間の終了時点を異なるものにする。

言い換えれば、この発明は、リセット期間をＲ，Ｇ，Ｂに対応して外部からデータ設定して調整できるようにすることにより、Ｒ，Ｇ，Ｂの表示期間の終了時点をＲ，Ｇ，Ｂそれぞれに対応して調整して、それぞれの輝度を調整するものである。あるいは各端子ピン対応にリセット期間を調整できるようにすることで、各端子ピン対応に輝度調整することを可能にする。
これにより、Ｒ，Ｇ，Ｂのそれぞれの端子ピン全体に対してリセット期間の調整ができ、ホワイトバランス調整ができる。さらに、輝度むらに対応して各端子ピンのうち選択した端子のリセット期間を調整して輝度むらを低減することができる。
その結果、ホワイトバランス調整が可能なあるいは輝度むらの低減が可能な有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバのリセット回路を中心とするブロック図、図２は、そのタイミング波形の説明図、そして図３は、端子ピンを電流駆動する電流波形とこれを発生するタイミング信号の説明図である。
図１において、１０は、有機ＥＬパネルにおける有機ＥＬ駆動回路としてのカラムＩＣドライバ（以下カラムドライバ）である。このカラムドライバ１０は、コントロール回路１と、ｎ段（ｎは２以上の整数）のシフトレジスタ２と、リセットパルス発生回路３Ｒ，３Ｇ，３Ｂ、Ｄ／Ａ変換回路４Ｒ，４Ｇ，４Ｂ、出力段電流源５Ｒ，５Ｇ，５Ｂ、レジスタ６等を有している。

各Ｄ／Ａ変換回路４Ｒは、ＭＰＵ７からレジスタ６を介して表示データＤＡＴを受けて基準電流生成回路（図示せず）で生成されたＲについての基準駆動電流を表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流を生成する。そして、生成した駆動電流でそれぞれに出力段電流源５Ｒを駆動する。各出力段電流源５Ｒは、一対のトランジスタからなるカレントミラー回路で構成され、Ｒについてのｍ個のカラム側の出力端子ＸR1，ＸR2，…ＸＲm（図示せず）を介して駆動電流を有機ＥＬパネルのＲについての各ＯＥＬ素子９の陽極に出力する。
Ｒの出力端子ＸR1，ＸR2，…ＸＲmは、さらにそれぞれスイッチ回路ＳＷＲ1，ＳＲ2，…ＳＲm（図示せず）、そしてこれらスイッチ回路ＳＷＲ1，ＳＷＲ2，…ＳＷＲmに共通に接続された定電圧のツェナーダイオードＤZRを介してグランドＧＮＤに接続されている。

なお、Ｄ／Ａ変換回路４Ｇ，４Ｂ、出力段電流源５Ｇ，５Ｂは、Ｄ／Ａ変換回路４Ｒ、出力段電流源５Ｒと同様な構成であるのでその接続についての説明は割愛する。各出力段電流源５Ｇが接続されている出力端子ＸG1，ＸG2，…ＸGm（図示せず）は、Ｇについての各ＯＥＬ素子９の陽極に接続され、出力端子ＸG1，ＸG2，…ＸGmは、それぞれスイッチ回路ＳＷＧ1，ＳＧ2，…ＳＧm（図示せず）、定電圧のツェナーダイオードＤZGを介してグランドＧＮＤに接続されている。 また、各出力段電流源５Ｂが接続されている出力端子ＸB1，ＸB2（図示せず），…ＸBm（図示せず）は、Ｂについての各ＯＥＬ素子９の陽極に接続され、出力端子ＸB1，ＸB2，…ＸBmは、それぞれスイッチ回路ＳＷＢ1，ＳＢ2（図示せず），…ＳＢm（図示せず）、定電圧のツェナーダイオードＤZBを介してグランドＧＮＤに接続されている。
そこで、以下では、ＲについてのＤ／Ａ変換回路４Ｒ、出力段電流源５Ｒの構成とその関係を中心に説明してＤ／Ａ変換回路４Ｇ，４Ｂ、出力段電流源５Ｇ，５Ｂのそれぞれの構成とその関係については割愛する。

スイッチ回路ＳＷＲ1，ＳＷＲ2，…ＳＷＲmは、図１に示すように、Ｒについての出力端子ＸR1〜ＸRmに対応に設けられたリセットスイッチであり、各出力端子をツェナーダイオードＤZRの定電圧ＶZRにリセットするものである。各スイッチ回路は、図１に示すように、例えば、ＰチャネルＭＯＳトランジスタで構成され、そのゲートがライン１１に接続され、このライン１１を介してＲについてのリセットパルスＲＳRをリセットパルス発生回路３Ｒから受ける。
各トランジスタのソースは、各出力端子ＸR1〜ＸRmに接続され、各トランジスタのドレインは、ツェナーダイオードＤZRを介してグランドＧＮＤに接続されている。これによりツェナーダイオードＤZRの持つ定電圧ＶZRにＯＥＬ素子９の陽極側は、リセット期間にプリチャージされる。

同様に、図１示すように、Ｇについてのスイッチ回路ＳＷＧ1，ＳＷＧ2，…を構成するＰチャネルＭＯＳトランジスタがＧについて各出力端子ＸG1，ＸG2，…に対応に設けられている。その各トランジスタのソースは、各出力端子ＸG1，ＸG2，…に接続され、各トランジスタのドレインは、ツェナーダイオードＤZGを介してグランドＧＮＤに接続されている。そして、その各トランジスタのゲートは、ライン１２に接続され、このライン１２を介してリセットパルスＲＳGをリセットパルス発生回路３Ｇから受ける。
同様に、図１示すように、Ｂについてのスイッチ回路ＳＷＢ1，ＳＷＢ2，…ＳＷＢmを構成するＰチャネルＭＯＳトランジスタがＢについて各出力端子ＸB1，ＸB2，…に対応に設けられている。その各トランジスタのソースは、各出力端子ＸB1，ＸB2，…に接続され、各トランジスタのドレインは、ツェナーダイオードＤZBを介してグランドＧＮＤに接続されている。そして、その各トランジスタのゲートは、ライン１３に接続され、このライン１３を介してリセットパルスＲＳBをリセットパルス発生回路３Ｂから受ける。

Ｒ，Ｇ，Ｂ対応にそれぞれ設けられたリセットパルス発生回路３Ｒ、３Ｇ、３Ｂは、同一の構成であるので、リセットパルス発生回路３Ｒについて説明すると、これは、それぞれセレクタ３１と２入力アンドゲート３２、３ビットのレジスタ３３、そしてインバータ３４とからなる。シフトレジスタ４は、コントロール回路１からタイミングコントロールパルスＴPと、インバータ３４を介してクロックＣＬＫとを受けて、クロックＣＬＫの立下がりタイミングで、各段に図２（ａ）に示すような出力波形を発生する。
なお、図２（ａ）は、ｎを４として４段のシフトレジスタとし、その各段のフリップフロップをＱ1〜Ｑ4とした場合の説明である。Ｑ1〜Ｑ4の各段の出力信号は、シフトレジスタ４の各段に入力されるクロックＣＬＫの立下がりに応じて発生し、Ｑ2〜Ｑ4は、初段Ｑ1の立上がりから１乃至数クロックＣＬＫ分遅延した出力となっている。また、初段Ｑ1の立上がりタイミングは、タイミングコントロールパルスＴPの立上がりからこれに同期するクロックＣＬＫが立下がるまでの期間分遅延している。
セレクタ３１は、シフトレジスタ４の初段の出力信号から最終段の出力信号のそれぞれと初段への入力信号（コントロール回路１からタイミングコントロールパルスＴP）とを受けて、入力信号の１つを選択する。このセレクタ３１の入力信号の選択は、レジスタ３３に設定されたｋビット（ｋは２以上の整数）のデータ値に応じて行われる。ここで、選択された入力信号は、２入力のアンドゲート３２の一方に入力される。アンドゲート３２の他方の入力にはシフトレジスタ４の入力信号（タイミングコントロールパルスＴP）が入力されている。

その結果、アンドゲート３２の出力は、レジスタ３２に設定されたデータ値に応じて初段からｍクロックＣＬＫ（ｍは１以上の整数）遅延したリセットパルスＲＳRが発生する。このリセットパルスＲＳRは、タイミングコントロールパルスＴPの立上がり（前縁）あるいは選択されたＱ1〜Ｑ4の出力のいずれかの立上がり（前縁）を立上がり（前縁）とし、立下がり（後縁）をタイミングコントロールパルスＴPの立下がり（後縁）とした、図３（ｅ）に示すようなリセットパルスＲＳRになる。リセットパルスＲＳRは、インバータ３５を介してＰチャネルＭＯＳトランジスタのゲートに送出されてスイッチ回路ＳＷＲ1，ＳＷＲ2，…ＳＷＲmにそれぞれ加えられる。なお、アンドゲート３２とインバータ３５とをナンドゲートで構成してもよい。

ここで、シフトレジスタ４をｎ＝４として４段構成とし、ｋ＝３とすると、レジスタ３３にセットされる３ビットのデータは、０〜４までの値とされ、その数値が出力段数に対応している。したがって、リセットパルス発生回路３Ｒのレジスタ３３に設定された３ビットのデータを”０１１”で「３」とすると、図３（ｂ）に示すように、シフトレジスタ４のＱ3の出力が選択されて、アンドゲート３２の出力は、図３（ｂ）に示すように、初段Ｑ1の出力から２クロック分遅延する。
その結果として、図３（ｅ）に示すようなリセットパルスＲＳRがリセットパルス発生回路３Ｒから発生する。図３（ｈ）のリセットパルスＲＳGの場合は、リセットパルス発生回路３Ｇのレジスタ３３に設定された３ビットのデータは”０１０”で「２」の場合であり、シフトレジスタ４のＱ2の出力が選択される。図３（ｉ）のリセットパルスＲＳBの場合は、リセットパルス発生回路３Ｂのレジスタ３３に設定された３ビットのデータは”００１”で「１」の場合であり、シフトレジスタ４のＱ1の出力が選択される。なお、この図の場合、シフトレジスタ４の各段の出力は、クロックＣＬＫの立下がりタイミングに一致して発生するものとする。

このように、Ｒ，Ｇ，Ｂ対応にリセットパルスをリセットパルス発生回路３Ｒ、３Ｇ、３Ｂのそれぞれの３ビットのレジスタ３３に設定されたデータに応じてクロックＣＬＫに同期させてその立下がりタイミングで立上がるパルスとして発生させる。しかも、このパルスは、タイミングコントロールパルスＴPの立下がりで立下がるパルスとなる。その結果、Ｒ，Ｇ，Ｂ対応に表示期間の終了タイミングを調整できる。これにより、Ｒ，Ｇ，Ｂ対応に表示期間を調整でき、それぞれの輝度調整が可能になる。
なお、レジスタ３３の値が“０”のときには、各リセットパルス発生回路３Ｒ、３Ｇ、３Ｂは、タイミングコントロールパルスＴPをリセットパルスとして出力する。なお、このタイミングコントロールパルスＴPの立上がりは、クロックＣＬＫの立下がりではなく、立上がりタイミングに一致している。しかし、図３（ｈ）のパルスをタイミングコントロールパルスＴPとすれば、タイミングコントロールパルスＴPをクロックＣＬＫの立下がりタイミングに一致させて発生させることもできる。

これらリセットパルスＲＳR，ＲＳG，ＲＳBは、あらかじめ決定されている表示期間＋リセット期間に対応する周期（水平走査周波数）のパルスであって、これのＨＩＧＨレベル（以下“Ｈ”，“Ｈ”有意）に応じて図３（ｅ）のリセットパルスＲＳRに示すように、リセット期間ＲＴが開始する。そして、図３（ｄ）に示す表示開始パルスＤＳＴＰの立上がりで表示期間Ｄが開始し、これに同期してリセット期間が終了する。そのため、このリセット期間が終了する時点を基準にしてタイミングコントロールパルスＴPが立下がる。この立下がりタイミングでカウンタ等によりカウントが開始されてあらかじめ決められた一定期間の間、タイミングコントロールパルスＴPがＬＯＷレベル（以下“Ｌ”）となる。カウンタ等のカウントアップに応じて、タイミングコントロールパルスＴPの次の立上がりタイミングが決定される。

その結果、例えば、Ｒについては、図３（ｆ）に示すピーク発生パルスＰpに応じて図３（ｇ）に示すようなＯＥＬ素子９を電流駆動する電流の駆動波形（実線参照）を発生することになる。
ところで、図３（ｅ），（ｈ），（ｉ）に示す各リセットパルスＲＳR，ＲＳG，ＲＳBが“Ｈ”のリセット期間には、表示データ等の各種のデータの設定と、有機ＥＬ表示素子９の陽極電圧の定電圧リセット等が行われる。特に、これらリセット信号が“Ｈ”のときには、各端子ピン対応に設けられたレジスタ６等の表示データレジスタにデータがセットされるので、Ｒ，Ｇ，Ｂの各端子ピンが１３２端子ピンある場合には、図３（ｃ）のピクセルカウンタの値に従って、各リセットパルスＲＳR，ＲＳG，ＲＳBの“Ｈ”の期間は、１３３クロック以上のカウントが必要になる。

Ｒについての図３（ｇ）に示す電流駆動波形は、リセットパルスＲＳRが“Ｈ”の立上がり開始期間が表示終了期間に対応している。このことは、Ｇ，Ｂの電流駆動波形についても同様である。
そこで、この各リセットパルスＲＳR，ＲＳG，ＲＳGの立上がりタイミングをＲ，Ｇ，Ｂ対応に設定することで、Ｒ，Ｇ，Ｂ対応に表示期間の長さを変えることができる。そこで、各リセットパルスＲＳR，ＲＳG，ＲＳBの立上がりタイミングを外部からデータで設定することで、Ｒ，Ｇ，Ｂ対応にそれぞれの表示期間の長さを決定し、これに応じて輝度を調整する。これによりホワイトバランスの調整が可能になる。

リセットパルス発生回路３Ｒ，３Ｇ，３Ｂの各レジスタ３３にセットされるデータは、Ｒ，Ｇ，Ｂに対応してＭＰＵ７から設定される。したがって、これらのリセットパルスＲＳR，ＲＳG，ＲＳBのそれぞれの立上がり位置がＭＰＵ７から設定されるデータにより調整できる。このデータ値は、例えば、ＭＰＵ内部の不揮発性メモリ等に記憶しておき、電源ＯＮ時に各レジスタ３３に設定する。また、これらの設定データは、入力データに応じて不揮発性メモリ等に記憶される。特に、ＭＰＵ７への入力と不揮発性メモリへのデータの書込みは、製品出荷のテスト段階等でＲ，Ｇ，Ｂ対応にそれぞれキーボードから入力してホワイトバランス調整を行うようにするとよい。

さて、この実施例では、Ｒ、Ｇ，Ｂ対応にリセットパルス発生回路３Ｒ，３Ｇ，３Ｂを設けているが、リセットパルス発生回路を出力端子ＸR1，ＸR2，…ＸＲm，出力端子ＸG1，ＸG2，…ＸGm，出力端子ＸB1，ＸB2，…のそれぞれの出力端子に対応してそれぞれ設けることができる。これにより、それぞれの端子ピン対応に輝度調整が可能になる。
その結果、輝度むらに応じて輝度むらを低減するデータが輝度調整される端子ピンの位置にあるリセットパルス発生回路のレジスタ３３にＭＰＵ７からデータがセットされる。これにより、その端子ピンに対応する垂直方向のラインの輝度を調整して輝度むらを低減することが可能になる。
なお、レジスタ３３に設定されるデータは、リセットパルス発生回路の外部から設定されればよく、ＭＰＵに限定されるものではなく、コントローラ等であってもよい。

以上説明してきたが、実施例では、タイミングコントロールパルスＴPに対してセレクタ３１により選択される所定期間遅延したタイミングコントロール信号を遅延回路（シフトレジスタ）により生成している。しかし、この所定期間遅延したタイミングコントロール信号は、遅延回路によることなく、一般的なタイミング信号発生回路を用いることができる。
なお、実施例における各リセットパルスＲＳR，ＲＳG，ＲＳBは、“Ｈ”ではなく、論理レベルを逆にして“Ｌ”の期間として発生してもよいことはもちろんである。
また、実施例では、ＧとＢとは、それぞれ独立のリセットパルス発生回路を設けて、それぞれにリセットパルスを発生しているが、現在のところＧとＢの発光材料による発光効率の差は少ないので、これらは同一の１つの回路として、この１つの回路で制御することができる。
さらに、実施例では、Ｒ、Ｇ，Ｂそれぞれにプリチャージ電圧（定電圧リセットをする定電圧）を、ツェナーダイオードＤZR，ＤZG，ＤZBの電圧によりそれぞれ独立に設定しているが、これは、同一電圧であってもよく、１個のツェナーダイオードあるいは定電圧回路が用いられてもよい。さらに、ツェナーダイオードは、各出力端子に対応してそれぞれ設けられていてもよい。さらにまた、リセットは、定電圧ではなく、グランドＧＮＤに対して行われてもよい。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバのリセット回路を中心とするブロック図である。 図２は、そのタイミング波形の説明図である。 図３は、端子ピンを電流駆動する電流波形とこれを発生するタイミング信号の説明図である。

符号の説明

１…コントロール回路、４…シフトレジスタ、
３Ｒ，３Ｇ，３Ｂ…リセットパルス発生回路、
４Ｒ，４Ｇ，４Ｂ…Ｄ／Ａ変換回路、
５Ｒ，５Ｇ，５Ｂ…出力段電流源、６…レジスタ、
７…ＭＰＵ、９…有機ＥＬ素子、
ＳＷＲ1，ＳＷＲ2…スイッチ回路、
１０…カラムＩＣドライバ、
３１…セレクタ、３２…２入力アンドゲート、
３３…レジスタ、３４，３５…インバータ。

Claims (17)

1. 水平１ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数の第１のタイミングコントロール信号に応じて前記表示期間に有機ＥＬパネルをその端子ピンを介して電流駆動する有機ＥＬ駆動回路において、
   前記第１のタイミングコントロール信号に対して所定時間順次遅延した複数の第２のタイミングコントロール信号を発生するタイミング信号発生回路と、
   所定のデータに応じて前記複数の第２のタイミングコントロール信号の１つを選択して選択した前記第２のタイミングコントロール信号に応じて前縁を決定し、後縁を前記第１のタイミングコントロール信号としたリセットパルスを発生するリセットパルス発生回路と、
   前記リセットパルスを受けて前記端子ピンを所定のバイアスラインに接続して前記端子ピンに接続された前記有機ＥＬパネルのＯＥＬ素子の電荷をリセットするスイッチ回路とを備え、
   前記所定のデータに応じて前記表示期間が調整され、前記有機ＥＬパネルの輝度が調整される有機ＥＬ駆動回路。
2. 前記リセットパルス発生回路は、選択した前記第２のタイミングコントロール信号の前縁を前縁とする前記リセットパルスを発生する請求項１記載の有機ＥＬ駆動回路。
3. さらにレジスタを有し、前記タイミング信号発生回路は、前記第１のタイミングコントロール信号を受けて前記所定時間順次遅延させて複数の第２のタイミングコントロール信号を発生する遅延回路であり、前記所定のデータが前記レジスタに設定される請求項２記載の有機ＥＬ駆動回路。
4. 前記リセット回路は前記レジスタを有し、前記リセット回路の外部から前記レジスタに前記所定のデータが設定される請求項３記載の有機ＥＬ駆動回路。
5. 前記有機ＥＬパネルは、Ｒ，Ｇ，Ｂの表示色に対応して複数の前記ＯＥＬ素子を有し、前記リセットパルス発生回路と前記スイッチ回路とがＲ，Ｇ，Ｂ対応に設けられ、Ｒ，Ｇ，Ｂに対応に前記ＯＥＬ素子がそれぞれリセットされる請求項４記載の有機ＥＬ駆動回路。
6. Ｒ，Ｇ，Ｂに対応のそれぞれの前記スイッチ回路は、それぞれに対応する前記リセットパルスを受けてＯＮにされてＲ，Ｇ，Ｂに対応のそれぞれの前記ＯＥＬ素子の陽極側を前記端子ピンを介して前記所定のバイアスラインあるいはＲ，Ｇ，Ｂ対応のバイアスラインに接続する請求項５記載の有機ＥＬ駆動回路。
7. 前記リセットパルス発生回路は、前記端子ピンのぞれぞれに対応して設けられ、前記所定のデータが前記端子ピン対応に設定される請求項６記載の有機ＥＬ駆動回路。
8. 前記前縁は立上がりエッジであり、前記後縁は立下がりエッジであり、前記遅延回路はシフトレジスタで構成され、前記リセットパルス発生回路は、前記レジスタと、セレクタと、アンド回路あるいはナンド回路とからなり、前記セレクタが前記複数の第２のタイミングコントロール信号と、前記レジスタから前記所定のデータとを受けて前記複数の第２のタイミングコントロール信号の１つを選択し、前記アンド回路あるいはナンド回路が前記第１のタイミングコントロール信号と前記セレクタから出力された前記第２のタイミングコントロール信号とを受けて前記リセットパルスを発生する請求項７記載の有機ＥＬ駆動回路。
9. さらに、前記端子ピン対応に設けられたＤ／Ａ変換回路と、
   このＤ／Ａ変換回路により変換された電流値の電流により電流駆動され、前記端子ピンを電流駆動する前記端子ピン対応に設けられた電流源とを有する請求項８記載の有機ＥＬ駆動回路。
10. 水平１ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数の第１のタイミングコントロール信号に応じて前記表示期間に有機ＥＬパネルをその端子ピンを介して電流駆動する有機ＥＬ表示装置において、
    前記第１のタイミングコントロール信号に対して所定時間順次遅延した複数の第２のタイミングコントロール信号を発生するタイミング信号発生回路と、
    所定のデータに応じて前記複数の第２のタイミングコントロール信号の１つを選択して選択した前記第２のタイミングコントロール信号の前縁を前縁とし、後縁を前記第１のタイミングコントロール信号としたリセットパルスを発生するリセットパルス発生回路と、
    前記リセットパルスを受けて前記端子ピンを所定のバイアスラインに接続して前記端子ピンに接続された前記有機ＥＬパネルの前記ＯＥＬ素子の電荷をリセットするスイッチ回路とを備え、
    前記所定のデータに応じて前記表示期間が決定され、前記有機ＥＬパネルの輝度が調整される有機ＥＬ表示装置。
11. さらにレジスタを有し、前記タイミング信号発生回路は、前記第１のタイミングコントロール信号を受けて前記所定時間順次遅延させて複数の第２のタイミングコントロール信号を発生する遅延回路であり、前記所定のデータが前記レジスタに設定される請求項１０記載の有機ＥＬ表示装置。
12. 前記リセット回路は前記レジスタを有し、前記リセット回路の外部から前記レジスタに前記所定のデータが設定される請求項１１記載の有機ＥＬ表示装置。
13. 前記有機ＥＬパネルは、Ｒ，Ｇ，Ｂの表示色に対応して複数の前記ＯＥＬ素子を有し、前記リセットパルス発生回路と前記スイッチ回路とがＲ，Ｇ，Ｂ対応に設けられてＲ，Ｇ，Ｂに対応に前記ＯＥＬ素子がそれぞれリセットされる請求項１２記載の有機ＥＬ表示装置。
14. 前記前縁は立上がりエッジであり、前記後縁は立下がりエッジであり、Ｒ，Ｇ，Ｂに対応のそれぞれの前記スイッチ回路は、それぞれに対応する前記リセットパルスを受けてＯＮにされてＲ，Ｇ，Ｂに対応のそれぞれの前記ＯＥＬ素子の陽極側を前記端子ピンを介して前記所定のバイアスラインあるいはＲ，Ｇ，Ｂ対応のバイアスラインに接続する請求項１３記載の有機ＥＬ表示装置。
15. 水平１ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数のタイミングコントロール信号に応じて前記表示期間に有機ＥＬパネルをその端子ピンを介して電流駆動する有機ＥＬ駆動回路において、
    前記タイミングコントロール信号の前縁に対して所定時間順次遅延した複数のタイミング信号を発生するタイミング信号発生回路と、
    所定のデータに応じて前記複数のタイミング信号の１つを選択して選択した前記タイミング信号に応じて前縁を決定し、後縁を前記タイミングコントロール信号としたリセットパルスを発生するリセットパルス発生回路と、
    前記リセットパルスを受けて前記端子ピンを所定のバイアスラインに接続して前記端子ピンに接続された前記有機ＥＬパネルのＯＥＬ素子の電荷をリセットするスイッチ回路とを備え、
    前記所定のデータに応じて前記表示期間が調整され、前記有機ＥＬパネルの輝度が調整される有機ＥＬ駆動回路。
16. 前記タイミング信号は、前記タイミングコントロール信号から遅延して生成される信号である請求項１５記載の有機ＥＬ駆動回路。
17. 水平１ラインの走査期間に相当する表示期間と水平走査の帰線期間に相当するリセット期間とを切り分ける所定の周波数のタイミングコントロール信号に応じて前記表示期間に有機ＥＬパネルをその端子ピンを介して電流駆動する有機ＥＬ表示装置において、
    前記タイミングコントロール信号の前縁に対して所定時間順次遅延した複数のタイミング信号を発生するタイミング信号発生回路と、
    所定のデータに応じて前記複数のタイミング信号の１つを選択して選択した前記タイミング信号に応じて前縁を決定し、後縁を前記タイミングコントロール信号としたリセットパルスを発生するリセットパルス発生回路と、
    前記リセットパルスを受けて前記端子ピンを所定のバイアスラインに接続して前記端子ピンに接続された前記有機ＥＬパネルのＯＥＬ素子の電荷をリセットするスイッチ回路とを備え、
    前記所定のデータに応じて前記表示期間が調整され、前記有機ＥＬパネルの輝度が調整される有機ＥＬ表示装置。

Images