JP5068419B2 - 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Description

この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機等で使用される有機ＥＬパネルにおいて、有機ＥＬパネルを電流駆動するドライバＩＣにおける駆動電流のばらつきを低減でき、ドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置に関する。

有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号（特許文献１）などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
携帯電話機用のパッシブ型の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムライン（有機ＥＬ素子の陽極側駆動ライン）の数が３９６個（１３２×３）の端子ピン、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。

このような端子ピン数の増加により、特に、カラムライン側では複数のカラムドライバＩＣは、ＱＶＧＡのフルカラーではＲ，Ｇ，Ｂ各１２０ピンの３６０ピンとなるので、現在ところ３ドライバは必要とされている。そのためカラムドライバＩＣ相互間の特性の相違、特に、その駆動電流のばらつきにより、有機ＥＬ表示装置の画面上に輝度むらが発生する問題がある。
この種の問題を解決する技術として特開２００１−４２８２７号「ディスプレイ装置及びディスプレイパネルの駆動回路」を挙げることができる（特許文献２）。
図３は、その実施例の回路であって、２１は、初段のカラムドライバＩＣ（マスターチップの陽極線ドライブ回路）であり、基準電流制御回路ＲＣ、制御電流出力回路ＣＯ、スイッチＳ1〜ＳmからなるスイッチブロックＳＢ、ｍ個の電流駆動源としてトランジスタＱ1〜Ｑm及びバイアス抵抗Ｒ1〜Ｒmからなる端子ピンに対応して設けられた回路とを有している。２２は、次段のカラムドライバＩＣ（スレーブチップの第２の陽極線ドライブ回路）であり、駆動電流出力回路ＣＣ、スイッチＳ1〜ＳmからなるスイッチブロックＳＢ、ｍ個の電流駆動源としてトランジスタＱ1〜Ｑm及びバイアス抵抗Ｒ1〜Ｒmからなる回路とを有している。各ドライバのトランジスタＱ1〜Ｑmの出力がカラム側の端子ピンに対する駆動電流とされてスイッチＳ1〜Ｓm，出力端子Ｘ1〜Ｘmを介して駆動電流ｉがそれぞれの端子ピンに出力される。

基準電流制御回路ＲＣは、基準電圧ＶREFを外部から受けるオペアンプＯＰと、このオペアンプＯＰの出力をベースに受けて駆動されるトランジスタＱa、このトランジスタＱaのエミッタとグランドＧＮＤ間に設けられた抵抗Ｒp、トランジスタＱaの上流でこのトランジスタのコレクタにそのコレクタが接続されたトランジスタＱbからなる。この回路は、抵抗Ｒpにより発生する電圧がオペアンプＯＰの入力に帰還されて定電流源を構成する。そして、トランジスタＱbのエミッタが抵抗をＲrを介して電源ラインＶBE（デバイスの電源ラインＶDDに相当する）に接続されている。
ここで、トランジスタＱbは、トランジスタＱ1〜Ｑmおよび制御電流出力回路ＣＯのトランジスタＱoとカレントミラー接続され、これらトランジスタの入力側カレントミラー接続のトランジスタとなっていて、基準電流制御回路ＲＣで発生する基準電流ＩREFにより駆動される。
カラムドライバＩＣ２２の駆動電流出力回路ＣＣは、基準電流制御回路ＲＣに対応している。その構成は、トランジスタＱc、Ｑdのカレントミラー回路と、カレントミラー接続の出力側トランジスタＱdで駆動されるトランジスタＱeとからなる。入力側トランジスタＱcが制御電流出力回路ＣＯからの電流Ｉout＝ｉcの電流を受けてトランジスタＱeを駆動する。このトランジスタＱeは、トランジスタＱ1〜Ｑmとカレントミラー接続された入力側トランジスタとなっている。なお、抵抗Ｒo、抵抗Ｒrの抵抗値は等しく、抵抗Ｒsの抵抗値は抵抗Ｒ1〜Ｒmと等しい。また、ＧＡ1〜ＧＡm、ＧＢ1〜ＧＢmは、スイッチブロックＳＢの各スイッチＳ1〜ＳmのＯＮ／ＯＦＦを制御する制御信号である。

このような構成において、さらに、スイッチブロックＳＢの位置には、端子ピン対応に入力側トランジスタを設け、出力側トランジスタを端子ピンに接続した一対のカレントミラー電流出力回路を設け、ＧＡ1〜ＧＡmに応じてこの回路をスイッチング制御する構成の電流駆動回路がある。
さらに、前記のカレントミラー電流出力回路の前段にＤ／Ａ変換回路を設けて、このＤ／Ａ変換回路がカラム側の端子ピン対応に表示データを受けてこの表示データを端子ピン対応にＤ／Ａ変換して各端子ピン対応に駆動電流を生成する回路もある。このような回路は、例えば、出願人による特願２００３−２８０８６号（特願２００２−３３９３７号の国内優先出願），特願２００３−２８０８７号（特願２００２−３６２３６号の国内優先出願）等に示されている。
特開平１０−１１２３９１号公報 特開２００１−４２８２７号公報

ここで、複数の出力側トランジスタをパラレルに駆動するカレントミラー回路をドライブ段あるいは出力段に用いる電流駆動回路の問題点について、前記の図３に示すカラムドライバＩＣ回路２１，２２を例に採って説明する。
図３の電流駆動回路は、前段のカラムドライバＩＣ回路２１のトランジスタＱoの出力電流Ｉout＝ｉcがトランジスタＱc、Ｑdのカレントミラーを介してトランジスタＱeに伝送されてこれの駆動電流が理論的には基準電流ＩREFと等しい電流ｉとなるずである。しかし、このように基準電流をチップ間で一致させていても、各ドライバＩＣにおいて基準電流を発生させる制御回路が基準電流制御回路ＲＣ、駆動電流出力回路ＣＣと異なる上に、Ｄ／Ａ変換回路、出力回路のトランジスタの特性（ｈfe，アーリ電圧等）がチップ間で異なることから、実際の出力電流をチップ間で精度よく一致させることは困難である。そのため、次段のカラムドライバＩＣ２２の基準電流ｉとカラムドライバＩＣ２１の基準電流ＩREFとの差が大きくなって、ドライバの境目での輝度むらが十分に解消できない。

このような問題を解決するために、出願人は、さらに、特開２００３−２８８０４５（特願２００２−８７９５１号「有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置」を出願している。
これは、カラムドライバＩＣの内部にペア抵抗を設けて、出力段電流源の電流をペア抵抗の一方に加え、ペア抵抗の他方に前段のカラムドライバＩＣの出力段電流源の電流を受ける。そして、オペアンプＯＰでペア抵抗の電圧を比較してこれら電圧が等しくなるように自己の出力段電流源の電流をフィードバックすることでそれぞれのカラムドライバＩＣの出力段電流源の電流が等しくなるように制御するものである。
一方、端子ピン数の増加は、端子ピン間の駆動電流のばらつきを大きくするので、より精度の高い駆動電流の確保が要求される。このような点からみて、ペア抵抗を利用する駆動電流の制御技術は、ペア抵抗の抵抗値のばらつきが駆動電流に影響を与える点で問題がある。
特に、駆動電流が小さくなると、ペア抵抗の抵抗値の集積面積を大きくせざるを得なくなり、その分、ドライバの占有面積が増加する欠点もある。より高精度な駆動電流を発生する場合に、このペア抵抗の特性のばらつきに加えてさらにこれら抵抗によるノイズ発生も問題になる。

アクティブマトリックス型の電流駆動回路では、通常、数百ｐＦのピクセル回路のコンデンサを０．１μＡ〜１０μＡ程度の電流で充電することにより有機ＥＬ素子に対する駆動電流を生成するので、S/N比や電流精度に対する要求が単純マトリックス型（パッシブマトリックス型）の電流駆動回路よりも高い。そのため、前記した問題の解決が必要になる。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ＥＬパネルを電流駆動するドライバＩＣにおける駆動電流のばらつきを低減できる有機ＥＬ駆動回路を提供することにある。
この発明の他の目的は、有機ＥＬパネルを電流駆動するドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減できる有機ＥＬ駆動回路を提供することにある。
この発明のさらに他の目的は、有機ＥＬパネルを電流駆動するドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減できる有機ＥＬ表示装置を提供することにある。

このような目的を達成するためのこの発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の特徴は、入力側トランジスタに所定の駆動電流が供給されて複数の出力側トランジスタに有機ＥＬパネルの端子ピン対応に分配する電流を発生する第１のカレントミラー回路を有する有機ＥＬ駆動回路において、
前記入力側トランジスタにカレントミラー接続されることで前記出力側トランジスタの出力電流に対応する第１の電流を発生する第１のトランジスタ（出力側トランジスタの出力電流値検出用のトランジスタ）と、前記第１の電流とある基準電流とが入力されて電流駆動される入力段と、これら電流の電流値の差に応じた電流を前記所定の駆動電流として発生する出力段とを有し、前記出力段により前記入力側トランジスタを駆動して前記第１の電流の電流値を前記ある基準電流の電流値に実質的に等しくなるように制御する制御回路とを備えている。さらに前記有機ＥＬ駆動回路がＩＣとして集積化され、前記出力側トランジスタの前記出力電流あるいはこれに対応する第２の電流に応じて前記ある基準電流の電流値と実質的に等しい電流値の電流を発生させてこれを前記ＩＣの外部に出力するものであり、前記制御回路が電流駆動の差動増幅回路を有し、前記入力段が(+)入力と(-)入力とを有する前記差動増幅回路の入力段であって、前記(+)入力と前記(-)入力のいずれか一方に前記第１の電流が入力され、いずれか他方に前記ある基準電流が入力されるものである。

このように、この発明にあっては、端子ピン対応に分配する電流を発生する第１のカレントミラー回路の出力側トランジスタに対して、その出力電流の出力電流値を検出する検出用のトランジスタ（第１のトランジスタ）を設ける。さらに電流で駆動される入力段と第１のカレントミラー回路の入力側トランジスタを駆動するための出力段とからなる制御回路を設け、入力段が第１の電流（検出電流）とある基準電流とを受け、出力段がこれら入力された電流の電流値との差に応じた電流（駆動電流）を発生して、第１のカレントミラー回路（端子ピン対応に電流を分配する基準電流分配回路）の入力側トランジスタを電流駆動する。これにより、制御回路は、第１の電流（検出電流）の電流値が基準電流の電流値になるように制御し、その結果として端子ピン対応に分配する電流の電流値を基準電流の電流あるいはこれに対応する電流値になるように制御する。

これにより、制御回路の入力側に抵抗を用いることなく、その抵抗値のばらつきに影響されることなく、各出力側トランジスタの出力電流を基準電流の電流値あるいはこれに対応する電流値に精度よく合わせることができる。
さらに、この精度の高い電流値の出力側トランジスタの出力電流あるいはこれに対応する電流をＩＣ外部に出力し、スレーブとなる次段のドライバＩＣへ基準電流として入力し、この次段のＩＣも前段のドライバＩＣと同様な回路構成であれば、次段のドライバＩＣにあっても、その各出力側トランジスタの出力電流を基準電流の電流値あるいはこれに対応する電流値に精度よく合わせることができる。これにより、各端子ピンへ出力する駆動電流の電流値もばらつきが少なくなり、全体として精度の高い駆動電流を端子ピン対応に発生することができる。
その結果、携帯電話機等において、端子ピン数が増加した場合でも、有機ＥＬパネルを電流駆動するドライバＩＣにおける駆動電流のばらつきを低減できる。また、携帯電話機等において、有機ＥＬパネルを電流駆動するドライバＩＣ間での特性の相違による画面上での輝度むらも低減できる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の単純マトリックス型の有機ＥＬパネルのカラムドライバを中心とするブロック図、そして図２は、入力電流で電流駆動される差動アンプ４の具体的な回路例の説明図である。
図１において、１０は、有機ＥＬパネル駆動回路であって、１１、１２は、その有機ＥＬ駆動回路のカラムドライバＩＣ（以下ドライバ）である。
それぞれのドライバ１１、１２は、基準電流発生回路１をそれぞれ有し、さらに次段電流出力回路２をそれぞれ備えている。
ドライバ１１は、マスターチップのカラムドライバであり、ドライバ１２は、スレーブチップのドライバであって、それぞれは同じ回路構成になっている。
異なる点は、マスターチップのドライバ１１とスレーブチップのドライバ１２の入力端子Ｉinに接続されたアナログスイッチ（トランスミッションゲート）のＯＮ／ＯＦＦが逆になっていることと、マスターチップのドライバ１１が内部で発生した基準電流Ｉrefの電流値に相当する電流値の基準電流Ｉrをスレーブチップのドライバ１２に送出すること、そしてスレーブチップのドライバ１２がマスターチップのドライバ１１から基準電流Ｉrに相当する電流を受けて動作することである。
なお、ドライバ１２の次にスレーブチップのドライバがあるときには、このドライバは、ドライバ１２から基準電流Ｉrに相当する電流を受けるスレーブチップになる。図では、このドライバはないか、このドライバがある場合にはそれが省略されている。
以下、ドライバ１１とドライバ１２との関係を中心に説明し、３個以上のドライバを従属接続した場合は、３個目以降のドライバは、ドライバ１２と同様な関係になるのでその説明を割愛する。

マスターチップのドライバ１１とスレーブチップのドライバ１２とは、それぞれ入力端子Ｉinとバイアスライン＋Ｖbとの間に、アナログスイッチ（トランスミッションゲート）ＳＷ1，ＳＷ2、基準電流源３ａがこの順で接続された直列回路３が設けられている。基準電流源３ａは、バイアスライン＋Ｖｂから電力供給を受けて基準電流Ｉrefを発生する。
マスターチップのドライバ１１は、上流側のアナログスイッチＳＷ1（以下スイッチＳＷ1）がＯＦＦで、下流側のアナログスイッチＳＷ2（以下スイッチＳＷ2）がＯＮになっている。一方、スレーブチップのドライバ１２は、上流側のアナログスイッチＳＷ1がＯＮで、下流側のスイッチＳＷ2がＯＦＦになっている。これらスイッチＳＷ1，ＳＷ2は、非反転側と反転側の制御端子（ゲート入力端子）が直接あるいはインバータ３ｂを介して制御信号入力端子Ｓinに接続されている。その接続は、スイッチＳＷ1とスイッチ回路ＳＷ2とのＯＮ／ＯＦＦが相互に逆になるように非反転側と反転側の制御端子（ゲート入力端子）への接続が相互に逆になっている。そこで、スイッチＳＷ1，ＳＷ2は、相補動作で駆動されて逆にＯＮ／ＯＦＦされる。

制御信号入力端子Ｓinを介して供給される設定信号Ｓが“Ｈ”のときには、スイッチＳＷ1がＯＦＦ、スイッチＳＷ2がＯＮとなり、ドライバ１１，１２は、マスターチップのドライバとなり、“Ｌ”のときにはスレーブチップとなる。図では、ドライバ１１は、制御信号入力端子Ｓinに“Ｈ”が入力されマスターチップとなり、ドライバ１２は、制御信号入力端子Ｓinに“Ｌ”が入力されスレーブチップとなっている。
ここで、スイッチＳＷ1，ＳＷ2、インバータ３ｂとは、入力端子Ｉinからの電流と基準電流源３ａが発生する基準電流Ｉrefとのいずれかの電流を選択する選択回路を構成している。
設定信号Ｓは、コントローラ７から出力される。コントローラ７には不揮発性メモリ７ａが設けられ、これに記憶された１ビットが設定信号Ｓに割当られる。そこで、それぞれのドライバチップに対応して不揮発性メモリ７ａは、設定信号Ｓを発生する。そのために、カラムドライバとして使用されるドライバＩＣの個数分のビットエリアが不揮発性メモリ７ａに設けられている。このエリアに書込まれるデータは、ＲＯＭとして製造工程で前記のビットデータが書込まれるか、あるいはＭＰＵ等により後から書込まれる。なお、不揮発性メモリ７ａは、揮発性メモリとして、他の不揮発性メモリから前記のビットデータが書込まれてもよい。

以下では、マスターチップであるドライバ１１を代表として、具体的な回路を説明し、ドライバ１２については、動作上で相違する点について説明し、それ以外は割愛する。 ドライバ１１の制御回路１は、(+)入力と(-)入力にそれぞれ入力された電流で直接電流駆動される入力段を有する差動アンプ４と、ＮチャネルＭＯＳＦＥＴＴrpと抵抗Ｒpとからなる出力段とを有する。トランジスタＴrpは、差動アンプ４の出力端子４ｃに出力される電圧出力をゲートに受けて駆動される。抵抗Ｒpは、このトランジスタＴrpのソースとグランドＧＮＤ間に設けられている。トランジスタＴrpの上流には、カレントミラー回路１３のＰチャネルの入力側ＭＯＳＦＥＴトランジスタＴraが設けられていて、出力段のトランジスタＴrpは、トランジスタＴraのドレインにそのドレインが接続されて、トランジスタＴraを基準電流Ｉrefの電流で駆動する。
差動アンプ４は、図３のオペアンプＯＰとは異なり、入力段が入力電流で電流駆動されるアンプであり、図２に示すように、カレントミラー回路を多段に積み上げた入力段を有する。その構成と動作については後述する。

カレントミラー回路１３は、端子ピン対応に基準電流を分配する基準電流分配回路である。これは、入力側トランジスタをトランジスタＴraとして、これとカレントミラー接続される出力側Ｔrq，Ｔrb〜Ｔrnとを有している。ＰチャネルＭＯＳＦＥＴトランジスタＴrqは、入力側ＭＯＳＦＥＴトランジスタＴraに対して出力側トランジスタＴrb〜Ｔrnよりより近い位置に配置されている。トランジスタＴrq，Ｔrb〜Ｔrnのソース側は、＋３Ｖの電源ライン＋ＶDD（アクティブ型では＋５．５Ｖの電源ライン＋Ｖcc）に接続されている。
入力側トランジスタＴraと出力側トランジスタＴrq，Ｔrb〜Ｔrnとのゲート幅比（チャネル幅比）は１：１である。そして、トランジスタＴrb〜Ｔrn-1が各端子ピン対応に分配する基準電流Ｉrを出力し、トランジスタＴrnの出力電流がＩＣ外部へ出力される。
ここで、各トランジスタＴrb〜Ｔrnのドレインから出力される出力電流は、トランジスタＴrqのドレインから出力される出力電流に実質的に等しい電流値Ｉr（ただし、Ｉrは、基準電流Ｉrの電流値とする）になる。

差動アンプ４の（＋）入力端子４ａは、スイッチＳＷ1とスイッチＳＷ2の接続点Ｎ1に接続されている。そこで、スイッチＳＷ2がＯＮとなっているマスターチップでは、（＋）入力端子４ａに、基準電流源３ａから基準電流ＩrefをスイッチＳＷ2を介して受ける。差動アンプ４の（−）入力端子４ｂは、トランジスタＴrqのドレインに接続されている。このトランジスタＴrqは、各トランジスタＴrb〜Ｔrnから出力される出力電流Ｉrをモニタするカレントミラー回路を構成している。すなわち、トランジスタＴrqは、これのドレインから検出電流として出力電流Ｉrを発生する出力電流検出用のトランジスタとなっている。
トランジスタＴrb〜Ｔrnのドレイン側は、Ｄ／Ａ変換回路５，５…に接続され、基準電流Ｉrは、このＤ／Ａ変換回路５の基準駆動電流とされ、Ｄ／Ａ変換回路５が表示データを受けてこの基準駆動電流Ｉrに応じてそのときどきの表示輝度に応じた駆動電流を生成してそれぞれに出力段電流源６を駆動する。各出力段電流源６は、一対のトランジスタからなるカレントミラー回路で構成され、出力端子Ｘ1〜Ｘmを介して出力段電流源６が出力する駆動電流ｉが有機ＥＬパネルの端子ピンにそれぞれ出力される。
最後の位置にあるトランジスタＴrnのドレイン側は、ＩＣの外部出力端子OUTに接続され、この外部出力端子ＩOUTからＩＣの外部（スレーブチップの入力端子Ｉin）へと出力電流が送出される。ここでは、これらトランジスタＴrnが次段への電流出力回路となっている。

トランジスタＴrqの出力電流は、差動アンプ４の（−）入力端子４ｂに帰還され、差動アンプ４は、基準電流源Ｉrefと同じ電流値になる出力電流（その電流値Ｉr）がトランジスタＴrqに発生するように、出力電圧を発生してトランジスタＴrpのゲートを駆動する。その結果、トランジスタＴrqの電流値は、差動アンプ４の（＋）入力端子４ａ側に入力される電流値と実質的に等しくなって、電流値Ｉrは、基準電流Ｉrefの電流値になる。
これにより、ドライバ１１において、差動アンプ４，トランジスタＴrp、トランジスタＴra，トランジスタＴrq，トランジスタＴrb〜Ｔrnのチップ内のペア性がとれていれば、出力側トランジスタＴrq，Ｔrb〜Ｔrnの出力電流（その電流値Ｉr）が基準電流源３ａの基準電流Ｉrefの電流値になるように制御され、それが各Ｄ／Ａ変換回路５，５…に駆動電流として出力され、さらに出力端子Ｉoutを介してドライバ１１の外部へと出力される。

さて、スレーブチップのドライバ１２の入力端子Ｉinは、ドライバ１１の外部出力端子Ｉoutに接続されている。ドライバ１１の次段への電流出力回路２のトランジスタＴrnからの電流値Ｉr（＝Ｉref）の電流を受ける。そこで、ドライバ１２は、出力電流値Ｉrの電流を入力端子Ｉinに受けてカレントミラー回路１３で分配される基準電流を端子ピン対応に生成する。
ドライバ１２は、“Ｌ”の設定信号Ｓを入力端子Ｉinに受けて上流側のスイッチＳＷ1がＯＮで、下流側のスイッチＳＷ2がＯＦＦとなっている。そこで、ドライバ１１の出力電流値Ｉrの電流を差動アンプ４の（＋）入力端子４ａに受けて差動アンプ４が動作してドライバ１２のトランジスタＴrpを駆動する。これにより、カレントミラー回路１３は、その入力側トランジスタＴraが駆動されて出力側トランジスタＴrb〜Ｔrnに電流値Ｉrの出力電流を発生する。そして、各Ｄ／Ａ変換回路５が駆動されて各出力段電流源６は、出力端子Ｘ1〜Ｘmに駆動電流ｉを発生する。
ドライバ１２の最後に位置するトランジスタＴrnのドレイン側は、外部出力端子Ｉoutに接続され、この外部出力端子ＩoutからＩＣ外部へ出力電流値Ｉrの電流を出力する。

ドライバ１２の各トランジスタＴrb〜Ｔrnのドレインから出力される出力電流の電流値Ｉrは、前記したように、ドライバ１１と同様な回路であるので、差動アンプ４の（＋）入力端子４ａ側の電流値Ｉrefと実質的に等しくなる。その電流値Ｉrは、ドライバ１１の最後の位置にある出力側トランジスタＴrnの出力電流値であり、ドライバ１１の基準電流源３ａの電流Ｉrefの電流値に制御されている。その結果、ドライバ１２において各トランジスタＴrb〜Ｔrnの出力電流もドライバ１１の基準電流源３ａの電流値Ｉref（ただし、Ｉrefは基準電流源３ａの電流Ｉrefの電流値とする）に実質的に等しい値になるように制御されている。
すなわち、ドライバ１２においても、差動アンプ４，トランジスタＴrp、トランジスタＴra，トランジスタＴrq，トランジスタＴrb〜Ｔrnのチップ内のペア性がとれていれば、ドライバ１１のこれらに対応するトランジスタの特性と相違していても、各Ｄ／Ａ変換回路５，５…に出力されるトランジスタＴrb〜Ｔrnの駆動電流は、実質的に等しく、ドライバ１１の基準電流源３ａの電流値Ｉrefになるように制御される。

図２は、入力電流で直接駆動される入力段を有する差動アンプ４の具体的な回路例である。
図２において、差動アンプ４は、入力段として設けられた積上げ型カスケード接続のカレントミラー回路４１と出力段アンプ４７とからなる。
カレントミラー回路４１は、グランドＧＮＤと電源ライン＋ＶDDとの間にカレントミラー回路４２、４３がこの順で積み上げられ、その上に定電流源４４，４５が積上げられた回路である。
カレントミラー回路４２は、ＮチャネルＭＯＳトランジスタＴN1，ＴN2からなる。カレントミラー回路４３は、ＮチャネルＭＯＳトランジスタＴN3，ＴN4からなる。そして、電流源４４は、ＰチャネルＭＯＳトランジスタＴP1と定電流源４４ａとからなり、電流源４５は、ＰチャネルＭＯＳトランジスタＴP2と定電流源４５ａとからなる。
カスケード接続された電流源４４のトランジスタＴP1は、定電流源４４ａを介して電源ライン＋ＶDDに接続され、定電流源４４ａから電流値Ｉoのバイアス電流を受けて動作する。カスケード接続された電流源４５のトランジスタＴP2は、定電流源４４ａを介して電源ラインＶDDに接続され、定電流源４５ａから同じ電流値Ｉoのバイアス電流を受けて動作する。そして、これらトランジスタＴP1，ＴP2のゲートは、共通に接続されてバイアス回路４６ａからバイアス電圧Ｖｂ1を受ける。

これらトランジスタの下流に設けられたカレントミラー回路４３のトランジスタＴN3，ＴN4は、それぞれに対応する上流のトランジスタＴP1，ＴP2からバイアス電流を受けてそれぞれに対応する下流のトランジスタＴN1，ＴN2へ流すためにその電流をシンクさせる。
これらトランジスタＴN3，ＴN4のゲートは、共通に接続されてそのゲートがバイアス回路４６ｂからバイアス電圧Ｖｂ2が与えられている。
また、カレントミラー回路４２のトランジスタＴN1，ＴN2のゲートは、共通に接続されてそのゲートがトランジスタＴN3のドレイン側に接続され、さらにそれぞれのトランジスタＴN1，ＴN2のドレインが差動アンプ４の（＋）入力端子４ａと（−）入力端子４ｂとにそれぞれ接続されている。
このカレントミラー回路４１は、電流値Ｉoのバイアス電流がカレントミラー接続トランジスタＴN1，ＴN2に流れているときを定常状態として、それぞれのバイアス電流値Ｉoを基準として入力側トランジスタＴN1に入力された電流値と出力側トランジスタＴN2に入力された電流値との差に応じた電流値の電流を出力する入力段電流駆動−電流出力形の差動アンプである。
カレントミラー回路４１の出力は、トランジスタＴP2のドレインとトランジスタＴN4のドレインとの接続点Ｎ2から取出され、出力段アンプ４７に入力される。出力段アンプ４７は、電源ライン＋ＶDDとグランドＧＮＤとの間に直列に接続されたＰチャネルＭＯＳトランジスタＴP3とＮチャネルＭＯＳトランジスタＴN5とからなり、これらトランジスタのドレイン同士の接続点Ｎ3が出力端子４ｃに接続されている。
トランジスタＴP3のソースは、定電流源４８を介して電源ライン＋ＶDDに接続され、そのゲートは、バイアス回路４６ａに接続されてバイアス電圧Ｖｂ1を受ける。これにより、トランジスタＴP3も定電流源になる。この定電流源の電流をトランジスタＴN5がドレインに受けて、接続点Ｎ2からこれのゲートに入力された電圧信号を増幅して出力端子４ｃに出力する。

トランジスタＴN5のソースはグランドＧＮＤに接続され、そのゲートは、接続点Ｎ2に接続され、カレントミラー回路４１の出力電圧を受ける。
これにより、トランジスタＴN5は、そのゲート電圧に応じて、位相が反転した電圧出力を出力端子４ｃに発生する。一方、（＋）入力端子４ａに入力された電流は、カレントミラー回路４１の出力端子である接続点Ｎ2に逆相の電流出力を発生させるが、接続点Ｎ2の先がトランジスタＴN5のゲートとなっているので、電流が発生することなく、接続点Ｎ2には、（＋）入力端子４ａの入力電流に対して逆相の出力電圧が発生することになる。この逆相の出力電圧がトランジスタＴN5のゲートに入力されて出力端子４ｃに（＋）入力端子４ａの入力電流と同相の出力電圧を発生する。
このような構成の入力電流で駆動される差動アンプ４において、その（−）入力端子４ｂに、出力端子４ｃの出力電圧と同相の電流を帰還すると、差動アンプ４は、接続点Ｎ2に逆相の電流出力を発生する関係で負帰還動作となり、かつ、トランジスタＴN1，ＴN2のカレントミラー接続により入力側と出力側の動作電流が定常状態でバランスする回路となっている。そこで、入力側のトランジスタＴN1と出力側トランジスタＴN2との間に電流差が発生したときに、その差に応じた電流が負帰還動作で出力側トランジスタＴN2に流れ、出力側トランジスタＴN2に流れる電流が入力側トランジスタＴN1と等しくなるように接続点Ｎ2の電圧が設定されて、帰還した電流で（−）入力端子４ｂの電流が（＋）入力端子４ａの電流と等しくなるように制御される。

ところで、差動アンプ４は、その入力段が電流駆動となっているので、電流を抵抗を介して一旦電圧に変換して入力することなく、（＋）入力端子４ａの電流と（−）入力端子４ｂの電流の電流同士を直接比較して、これら電流の差の電流を接続点Ｎ2に発生することができる。これにより電圧変換するための抵抗の抵抗値によるばらつきに影響されずに、カレントミラー回路１３の入力側トランジスタＴraを駆動することができる。その結果、端子ピンに出力する駆動電流を高精度に発生することができる。
また、この実施例では、入力側トランジスタＴraと、出力電流を検出する検出トランジスタＴrq，出力側トランジスタＴrb〜Ｔrnとのゲート幅比（チャネル幅比）を１：１としているので、差動アンプ４により得られる基準電流値Ｉrefと検出トランジスタＴrqの出力電流、さらに出力側トランジスタの出力電流とが同じレベルの電流値になる。そこで、出力側トランジスタの出力電流についての電流検出精度が高くなる。
しかも、外部に出力される出力側トランジスタＴrnの電流は、カレントミラー回路１３（基準電流分配回路）の出力側トランジスタの１つであり、これが次段スレーブチップ（次段ドライバＩＣ）の制御回路１を介して次段スレーブチップ（次段ドライバＩＣ）のカレントミラー回路１３（基準電流分配回路）の出力側トランジスタのゲート電圧を制御する駆動電流にされる。

これにより分配される基準駆動電流のばらつきが低減して、端子ピン間の出力電流のばらつきについての精度が向上する。
なお、入力側トランジスタＴraと出力側トランジスタＴrqと出力側トランジスタＴrb〜Ｔrnとのゲート幅比（チャネル幅比）を１：ｎ：１とすれば、１／ｎ×基準電流値Ｉrefの駆動電流を出力側トランジスタＴrb〜Ｔrnにそれぞれ発生することができる。逆に入力側トランジスタＴraと出力側トランジスタＴrqと出力側トランジスタＴrb〜Ｔrnとのゲート幅比（チャネル幅比）をｎ：１：ｎとすれば、ｎ×基準電流値Ｉrefの駆動電流を出力側トランジスタＴrb〜Ｔrnにそれぞれ発生することができる。したがって、この発明は、入力側トランジスタＴraに対する検出トランジスタＴrqと出力側トランジスタＴrb〜Ｔrnとのゲート幅比は、１：１に限定されるものではない。
さらに、多少、電流精度が落ちるが、検出トランジスタＴrqに換えて、出力側トランジスタＴrb〜Ｔrn-1の出力電流に対応する電流、例えば、出力段電流源６の電流あるいはその一部の電流を差動アンプ４の（−）入力端子４ｂに帰還することも可能である。
また、実施例では、前段のドライバのカレントミラー回路１３（基準電流分配回路）の出力側トランジスタの１つを次段ドライバＩＣへの電流出力回路としている。しかし、次段ドライバＩＣへの電流出力回路の電流は、有機ＥＬパネルの出力ピンを駆動する駆動電流を発生するための基準電流値に相当する電流が出力されればよいので、カレントミラー回路１３の出力側トランジスタの１つを割当てる必要はない。

以上説明してきたが、実施例のカレントミラー回路１３（基準電流分配回路）は、基準電流値Ｉrefの電流値と同じ電流値の電流を生成して分配している。しかし、これは、基準電流値Ｉrefに対応するＫ×Ｉrefの電流をＤ／Ａ変換回路等に分配するものであってもよい。
さらに、実施例のカレントミラー回路１３は、入力側トランジスタＴra１個に対してカレントミラー接続された多数の出力側トランジスタを有すしている。しかし、この発明は、入力側トランジスタがトランジスタＴra１個に限定されるものではない。また、カレントミラーの入力側トランジスタＴraは、出力側トランジスタＴrb，Ｔrnの中央位置に配置されていてもよい。
なお、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体として構成してもよいことはもちろんである。また、実施例のＮチャンネル型（あるいはｎｐｎ型トランジスタ）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタは、Ｎチャンネル型（あるいはｎｐｎ型）トランジスタに置き換えることができる。
特に、図２のカレントミラー回路４１は、ＰチャンネルトランジスタをＮチャンネルトランジスタに、ＮチャンネルトランジスタをＰチャンネルトランジスタに置き換え、バイアス電流の向きを入れ換えれば、入力端子４ａと入力端子４ｂとが入れ換えられる。これにより、入力端子４ａ側に出力からの電流を帰還することができる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の単純マトリックス型の有機ＥＬパネルのカラムドライバを中心とするブロック図である。 図２は、入力電流で電流駆動される差動アンプ４の具体的な回路例の説明図である。 図３は、従来の有機ＥＬ駆動回路の一例のブロック図である。

符号の説明

１…駆動基準電流発生回路、２…次段電流出力回路、
３…直列回路、３ａ…基準電流源、３ｂ…インバータ、
４…差動アンプ、５…Ｄ／Ａ変換回路、６…出力段電流源、
１０…有機ＥＬパネル駆動回路、
１１，１２，２１，２２…カラムドライバＩＣ、
１３，４１，４２，４３…カレントミラー回路、
４４，４４ａ，４５，４５ａ，４８…定電流源、
Ｎ1〜Ｎ4ＮチャネルＭＯＳトランジスタ、
Ｐ1〜Ｐ3…ＰチャネルＭＯＳトランジスタ、
４６ａ，４６ｂ…バイアス回路、
ＲＣ…基準電流制御回路、ＣＣ…駆動電流出力回路、
ＣＯ…制御電流出力回路、ＯＰ…オペアンプ、
ＳＷ1，ＳＷ2…アナログスイッチ、
Ｓ1〜Ｓm…スイッチ、ＳＢ…スイッチブロック、
Ｔr1，Ｔrｍ，Ｔra，Ｔrb…トランジスタ、
Ｒ1，Ｒm，Ｒa，Ｒb…バイアス抵抗。

Claims (14)

1. 入力側トランジスタに所定の駆動電流が供給されて複数の出力側トランジスタに有機ＥＬパネルの端子ピン対応に分配する電流を発生する第１のカレントミラー回路を有する有機ＥＬ駆動回路において、
   前記入力側トランジスタにカレントミラー接続されることで前記出力側トランジスタの出力電流に対応する第１の電流を発生する第１のトランジスタと、
   前記第１の電流とある基準電流とが入力されて電流駆動される入力段と、これら電流の電流値の差に応じた電流を前記所定の駆動電流として発生する出力段とを有し、前記出力段により前記入力側トランジスタを駆動して前記第１の電流の電流値を前記ある基準電流の電流値に実質的に等しくなるように制御する制御回路とを備え、
   前記有機ＥＬ駆動回路がＩＣとして集積化され、前記出力側トランジスタの出力電流あるいはこれに対応する第２の電流に応じて前記ある基準電流の電流値と実質的に等しい電流値の電流を発生させてこれを前記ＩＣの外部に出力するものであり、
   前記制御回路は、電流駆動の差動増幅回路を有し、前記入力段は、(+)入力と(-)入力とを有する前記差動増幅回路の入力段であって、前記(+)入力と前記(-)入力のいずれか一方に前記第１の電流が入力され、いずれか他方に前記ある基準電流が入力される有機ＥＬ駆動回路。
2. 前記差動増幅回路の前記入力段として第２のカレントミラー回路を有し、この第２のカレントミラー回路は、前記第１の電流と、前記ある基準電流のいずれか一方を入力側トランジスタに受け、いずれか他方を出力側トランジスタに受け、この出力側トランジスタの側に前記電流値の差に応じた電流あるいは電圧を発生する請求項１記載の有機ＥＬ駆動回路。
3. 前記第１のカレントミラー回路は、さらに、前記入力側トランジスタに対してカレントミラー接続され前記第２の電流を発生する第２のトランジスタを有し、前記第２の電流は、前記ある基準電流の電流値と実質的に等しい電流値の電流であって、前記第２のトランジスタから前記第２の電流が前記ＩＣの外部に出力される請求項２記載の有機ＥＬ駆動回路。
4. 前記出力段は、さらに第３のトランジスタを有し、前記差動増幅回路は、前記第２のカレントミラー回路と出力段アンプからなり、前記第２のカレントミラー回路の出力電流に応じた出力電圧を前記出力段アンプが発生して前記第３のトランジスタを電圧駆動し、前記第３のトランジスタにより前記第１のカレントミラー回路の前記入力側トランジスタが電流駆動される請求項３記載の有機ＥＬ駆動回路。
5. さらに、前記ある基準電流を発生する基準電流発生回路と選択回路とを有し、前記選択回路は、前記ＩＣの外部から第３の電流を受けてこれと前記ある基準電流とのいずれか一方の電流を選択し、前記第３の電流を選択したときにはこの第３の電流は、前記ある基準電流とされて前記第２のカレントミラー回路の前記入力側トランジスタに送出される請求項４記載の有機ＥＬ駆動回路。
6. 前記第３の電流の電流値は、前記ある基準電流の電流値と実質的に等しい電流値である請求項５記載の有機ＥＬ駆動回路。
7. 前記選択回路が前記ある基準電流を選択したときには、前記第２の電流を前記第３の電流としてＩＣ外部へ送出するマスターのドライバとなり、前記選択回路が前記第３の電流を選択したときにはこの第３の電流に応じて前記第１の電流を発生するスレーブのドライバとなる請求項６記載の有機ＥＬ駆動回路。
8. さらに、複数の出力側トランジスタの出力電流をそれぞれ受ける複数のＤ／Ａ変換回路と、これら複数のＤ／Ａ変換回路の出力電流によりそれぞれ駆動され前記端子ピンに流す駆動電流をそれぞれ発生する複数の電流源とを有し、前記第１のカレントミラー回路の前記入力側トランジスタと前記第１のトランジスタとのゲート幅比は実質的に１：１であり、前記第１の電流値は、各前記出力側トランジスタの出力電流の電流値に実質的に等しいる請求項７記載の有機ＥＬ駆動回路。
9. 前記有機ＥＬパネルは、アクティブマトリックス型有機ＥＬパネルであり、前記電流源は、この有機ＥＬパネルに設けられたピクセル回路を駆動する請求項７記載の有機ＥＬ駆動回路。
10. さらに第２のトランジスタを有し、前記第１および第２のトランジスタは、前記出力側トランジスタに並列に設けられたトランジスタであり、前記ＩＣの外部に出力される電流は、前記第２のトランジスタから出力される電流である請求項１記載の有機ＥＬ駆動回路。
11. 入力側トランジスタに所定の駆動電流が供給されて複数の出力側トランジスタに有機ＥＬパネルの端子ピン対応に分配する電流を発生する第１のカレントミラー回路を有する有機ＥＬ駆動回路を内蔵するドライバＩＣを備える有機ＥＬ表示装置において、
    前記有機ＥＬ駆動回路は、前記入力側トランジスタにカレントミラー接続されることで前記出力側トランジスタの出力電流に対応する第１の電流を発生する第１のトランジスタと、
    前記第１の電流とある基準電流とが入力されて電流駆動される入力段と、これら電流の電流値の差に応じた電流を前記所定の駆動電流として発生する出力段とを有し、前記出力段により前記入力側トランジスタを駆動して前記第１の電流の電流値を前記ある基準電流の電流値に実質的に等しくなるように制御する制御回路とを備え、
    前記有機ＥＬ駆動回路がＩＣとして集積化され、前記出力側トランジスタの前記出力電流あるいはこれに対応する第２の電流に応じて前記ある基準電流の電流値と実質的に等しい電流値の電流を発生させてこれを前記ＩＣの外部に出力するものであり、
    前記制御回路は、電流駆動の差動増幅回路を有し、前記入力段は、(+)入力と(-)入力とを有する前記差動増幅回路の入力段であって、前記(+)入力と前記(-)入力のいずれか一方に前記第１の電流が入力され、いずれか他方に前記ある基準電流が入力される有機ＥＬ表示装置。
12. 前記差動増幅回路の前記入力段として第２のカレントミラー回路を有し、この第２のカレントミラー回路は、前記第１の電流と、前記ある基準電流のいずれか一方を入力側トランジスタに受け、いずれか他方を出力側トランジスタに受け、この出力側トランジスタの側に前記電流値の差に応じた電流あるいは電圧を発生し、前記第１のカレントミラー回路は、さらに、前記入力側トランジスタにカレントミラー接続され前記第２の電流を発生する第２のトランジスタを有し、前記第２の電流は、前記ある基準電流の電流値と実質的に等しい電流値の電流であって、前記第２のトランジスタから前記第２の電流が前記ＩＣの外部に出力される請求項１１記載の有機ＥＬ表示装置。
13. 前記ドライバＩＣを複数有し、各ドライバＩＣは、さらに、選択回路が内蔵され、各前記ドライＩＣは、前記選択回路により外部から入力される入力信号に応じて前記ある基準電流と前記ＩＣの外部からの入力される第３の電流のいずれか一方の電流を選択するものであり、前記選択回路が前記ある基準電流を選択したときには、前記ある基準電流の電流値に相当する電流値の電流をドライバＩＣ外部へ送出するマスターのドライバとなり、前記選択回路が前記第３の電流を選択したときにはこの第３の電流に応じて前記第１の電流を発生するスレーブのドライバとなる請求項１１記載の有機ＥＬ表示装置。
14. 前記マスターのドライバとなる第１のＩＣと前記スレーブのドライバとなる第２のＩＣとを有し、これら第１および第２のＩＣのそれぞれの前記第１のカレントミラー回路と前記第１および第２のトランジスタとは、Ｐチャネルトランジスタで構成され、前記第２のカレントミラー回路と前記第３のトランジスタは、Ｎチャネルトランジスタであり、前記第１のトランジスタは、前記第１のカレントミラー回路の前記入力側トランジスタに対して前記出力側トランジスタよりも近い位置に配置されカレントミラー接続されたトランジスタであり、前記第２のトランジスタは、カレントミラー接続された最後の位置に配置されたトランジスタであり、前記第３のトランジスタは、そのドレインが前記第１のカレントミラー回路の前記入力側トランジスタのドレインに接続され、そのソースが抵抗を介してグランドに接続される請求項１３記載の有機ＥＬ表示装置。

Images