JP3647847B2 - 有機ｅｌ駆動回路および有機ｅｌ表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、カレントミラー回路を利用したＤ／Ａ変換回路により入力デジタル値に対応する電流値を生成して有機ＥＬパネルのピン駆動電流を発生するカラムライン（有機ＥＬ素子の陽極側ドライブライン、以下同じ）の電流駆動回路において、変換ビット数を越えるＤ／Ａ変換電流値を得ることができ、かつ、有機ＥＬ駆動回路の占有面積を小さくすることができるような有機ＥＬ駆動回路および有機ＥＬ表示装置の改良に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願２００２−８２６６２号（特願２００１−８６９６７号と特願２００１−３９６２１９号の国内優先出願）のようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路（基準電流分配回路）を有していて、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生することで基準電流をピン対応に分配して出力回路を駆動する。あるいはピン対応に分配されたこのミラー電流をさらにｋ倍（ｋは２以上の整数）の電流に増幅して出力回路を駆動する。そして、そのｋ倍電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けたこの出願人の特願２００２−３３７１９号の出願がある。これは、カラム側のピン対応にＤ／Ａ変換回路が表示データを受けてこの表示データをピン対応にＡ／Ｄ変換してカラム方向の駆動電流を同時に生成する。
【０００４】
【発明が解決しようとする課題】
ところで、液晶表示装置などでは、可変抵抗器等の調整により表示輝度をマニュアル調整ができる。有機ＥＬパネルのこのような輝度調整は、通常、基準電流発生回路側で外部からの輝度調整信号に応じた基準電流を発生することで行われる。しかし、前記のようなＤ／Ａ変換回路を有する電流駆動回路の場合には、表示データの数値を設定された輝度に応じて演算することで輝度調整をすることがが可能である。
Ｄ／Ａ変換回路での輝度調整は、例えば、輝度を２倍とする場合には、表示輝度データＤをＤ×２として２倍の輝度となる表示データをＤ／Ａ変換回路に設定し、輝度を１／２にする場合には、Ｄ×１／２の表示輝度データをＤ／Ａ変換回路に設定することによる。
図３は、このような輝度調整が可能な有機ＥＬ駆動回路のカラムドライバ１であって、前記の特願２００２−３３７１９号に記載されているものである。２は、そのＤ／Ａ変換回路、３は、そのカレントミラー電流出力回路である。
Ｄ／Ａ変換回路２は、定電流源１４ａからの電流Ｉを入力端子２ａを介してコレクタに受けるダイオード接続の入力側ｎｐｎ型バイポーラトランジスタＱaを有し、これにカレントミラー接続された出力側ｎｐｎ型バイポーラトランジスタＱb〜Ｑn-1と、各出力側トランジスタＱb〜Ｑn-1のエミッタとグランドＧＮＤ間にスイッチ回路として接続されたＮチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrn-1とが設けられている。そして、トランジスタＴrb〜Ｔrn-1のゲートがそれぞれ表示データＤ0〜Ｄn-1を受けるＤ／Ａ変換データの各入力端子に接続されている。
【０００５】
出力側トランジスタＱb〜Ｑn-1は、それぞれのコレクタが出力端子２ｂに接続され、トランジスタＱaのエミッタ面積に対してそれぞれのトランジスタが×１，×２，×４，…×ｎの倍数の各桁の重みに対応するエミッタ面積比を持っている。なお、入力側トランジスタＱaのエミッタは、抵抗ＲaとＮチャネル型のＭＯＳＦＥＴトランジスタＴraの直列回路を介してグランドＧＮＤに接続され、トランジスタＴraのゲートは電源ライン＋ＶDDに接続されている。
このＤ／Ａ変換回路２は、ＣＰＵ，ＭＰＵ等のプロセッサからそのときどきの表示輝度に応じたデジタル値の表示データを入力端子Ｄ0〜Ｄn-1に受けて出力端子２ｂに入力データ（表示データ）に応じたアナログの変換電流値を発生する。なお、この図では、ドライブ段のそれぞれの１ピン分の、基準電流分配回路の出力回路を簡略化して定電流源１４ａとして示してある。また、トランジスタＴrrとトランジスタＱrは、カレントミラー接続の共通ベースラインへベース電流を供給するベース電流供給回路であり、トランジスタＱrのエミッタは、抵抗ＲrとＮチャネル型のＭＯＳＦＥＴトランジスタＴrraの直列回路を介してグランドＧＮＤに接続され、トランジスタＴrraのゲートは電源ライン＋ＶDDに接続されている。
【０００６】
カレントミラー電流出力回路３は、ドライブ段カレントミラー回路３ａと出力段カレントミラー回路３ｂとからなる。
カレントミラー回路３ａは、ピーク電流生成回路であって、ダイオード接続されたｎｐｎ型の入力側トランジスタＱsと出力側トランジスタＱtとからなり、それぞれのエミッタ側がＰチャネルＭＯＳＦＥＴトランジスタＴrs，ＮチャネルＭＯＳＦＥＴトランジスタＴrtを介して出力段カレントミラー回路３ｂの入力端子３ｃに接続されている。
入力側トランジスタＱsのコレクタは、Ｄ／Ａ変換回路２の出力端子２bに接続され、出力側トランジスタＱtのコレクタは、グランドＧＮＤに接続されている。トランジスタＱsとトランジスタＱtのエミッタ面積比は１：ｘである。ここで、Ｄ／Ａ変換回路２の出力電流をＩaとすると、これに対して入力端子３cに（ｘ＋１）Ｉaの駆動電流を発生することができる。そこで、カレントミラー回路３ａは、トランジスタＴrtがＯＮしているときには、（１＋ｘ）倍の駆動電流を生成する。トランジスタＴrsは、トランジスタＴrtに対応して設けられた負荷トランジスタであって、そのゲートはグランドＧＮＤに接続されていて、駆動ラインをバランスさせるために挿入されている。なお、トランジスタＴrtは、駆動初期の一定期間だけコントロール信号CONTを受けてＯＮになる。
このカレントミラー回路３ａは、出力段カレントミラー回路３ｂの入力側トランジスタＱxをベース電流補正駆動用のカレントミラートランジスタＱu，Ｑwを介して駆動する。その結果、入力側トランジスタＱxには、トランジスタＴrtがＯＮしてピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの電流が流れる。その後に通常駆動電流として駆動電流Ｉaが出力される。
【０００７】
近年、駆動ピン数は高解像度の要請により増加する傾向にある。前記のピーク電流生成回路とＤ／Ａ変換回路は、有機ＥＬ素子を電流駆動する各ピン対応に設けられる回路であるので、集積回路規模は大きくなる一方である。そのためこれら回路をいかに小さくするかが、消費電力の低減と駆動ピン数の増加にともなう占有面積の低減に貢献する。
しかし、Ｄ／Ａ変換回路で輝度調整することを考えると、その表示データは、設定された輝度に応じてＣＰＵ，ＭＰＵ等のプロセッサ側で演算して設定することになる。この場合には、変換ビット数は、６ビット乃至７ビット程度となり、本来の表示データビット数に対して輝度の調整分として１桁乃至２桁以上多くの桁が必要になる。その分、Ｄ／Ａ変換回路の占有面積が増える問題がある。
このような輝度調整に限らず、高精度なカラー表示をする場合、あるいはモノクロの場合の表示階調を大きく採る場合などにはＤ／Ａ変換回路の変換ビット数（桁数）は多くなる。しかし、図３に示すようにピン対応にＤ／Ａ変換回路を設ける有機ＥＬの駆動回路においては、変換ビット数（桁数）の増加がＤ／Ａ変換回路の占有面積の増加につながり、それがピン数分加算されることになる。その分、他の回路よりも有機ＥＬパネルの電流駆動回路の占有面積の増加に与える影響が非常に大きい。
この発明の目的は、このような従来技術の問題点を解決するものであって、変換ビット数を越えるＤ／Ａ変換電流値を得ることができ、かつ、有機ＥＬ駆動回路の占有面積を小さくすることができる有機ＥＬ駆動回路を提供することにある。
この発明の他の目的は、有機ＥＬ駆動回路の占有面積を小さくすることができる有機ＥＬ表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表示装置の特徴は、複数の出力側トランジスタが並列にカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路を有し、それぞれの出力側トランジスタが表示データのビット桁位置に対応していて入力された表示データに応じて選択的に動作し、表示データに対応する変換アナログ電流を出力側トランジスタに流れる電流の合計値として出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回路であって、
並列に設けられた複数の前記入力側トランジスタと、
複数の入力側トランジスタの少なくとも１に直列に挿入されたスイッチ回路と、複数の入力側トランジスタを所定の定電流で駆動する電流源と、
スイッチ回路のＯＮ／ＯＦＦを制御する制御部とを備えていて、
スイッチ回路がＯＮしている状態において、Ｄ／Ａ変換回路による前記変換アナログ電流値が変換可能な表示データの桁数の最大値を越える大きな電流値になる変換のときに、制御部がスイッチ回路をＯＦＦに設定して変換可能な前記桁数の表示データを前記Ｄ／Ａ変換回路に設定して求める電流値の変換アナログ電流を発生させるものである。
【０００９】
このように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けてその１つに直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、スイッチの１つをＯＮからＯＦＦにすることで、複数の入力側トランジスタに分流されていた定電流がスイッチ回路がＯＦＦにされた入力側トランジスタに分流されなくなる。これによりカレントミラー接続の残りの入力トランジスタに多くの電流が流れて、その分、カレントミラー接続の出力側トランジスタに大きなＤ／Ａ変換電流が発生する。そこで、表示データの値をその分、小さくすることができ、１桁かそれ以上桁数の少ないＤ／Ａ変換回路にすることができる。
これにより、Ｄ／Ａ変換回路の桁数を低減でき、最上位の桁位置を、変換可能な表示データの桁数の最大値を越えた上位ビットに対応させることができるので、この上位ビットの桁をさらにＤ／Ａ変換回路に設ける場合よりもその分トランジスタの数を大きく低減できる。
その結果、Ｄ／Ａ変換回路の変換ビット数（桁数）を少なくすることが可能になり、有機ＥＬ駆動回路の占有面積を小さくすることができる。
また、Ｄ／Ａ変換回路で輝度調整を行う場合にあっては、輝度調整に対応させてＤ／Ａ変換回路の桁数を多く採らなくても、表示データにより輝度調整をすることが可能になる。
【００１０】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のブロック図、そして図２は、この発明の有機ＥＬ駆動回路を適用した他の実施例の電流駆動回路のブロック図である。なお、図２と同一の構成要素は同一の符号で示す。
図１において、１０は、有機ＥＬ駆動回路のカラムドライバであって、１１は、そのＤ／Ａ変換回路、１２は、基準電流分配回路の１ピン分の出力回路を簡略化した、図３の定電流源１４ａに対応する定電流源、１３は、輝度調整成回路、１４は、コントロール回路、１５は、レジスタ、そして１６は、ＭＰＵである。Ｄ／Ａ変換回路１１は、図３のＤ／Ａ変換回路２に対応しているが、Ｄ／Ａ変換回路２の入力側トランジスタＱaに対して、これに並列に接続されたカレントミラーのｎｐｎの入力側トランジスタＱpを有している。そして、トランジスタＱaとトランジスタＱpは、エミッタの面積比が１：１に設定されていて、トランジスタＱpのエミッタは、スイッチ回路ＳＷを介してグランドＧＮＤに接続されている。ここで、スイッチ回路ＳＷは、通常、ＯＮ状態となっていて、コントロール回路１４から輝度制御信号Ｂrを受けてＯＦＦする。このスイッチ回路ＳＷとトランジスタＱpとは輝度調整回路１３を構成している。
なお、２個の入力側トランジスタＱaと入力側トランジスタＱpとに対する各出力側のカレントミラー接続のトランジスタは、トランジスタＱb〜Ｑn-2となっていて、図３の最上位の桁位置のトランジスタＱn-1がなく、出力側トランジスタが１つ少ない。これにより、図３の場合よりも桁数の少ないＤ
／Ａ変換回路とすることができる。
【００１１】
ところで、図１では示していないが、このＤ／Ａ変換回路１１は、図３に示すトランジスタＱａと同様に、トランジスタＱpの下流のスイッチＳＷとトランジスタＱpのエミッタとの間に抵抗を挿入して、スイッチＳＷとしてＮチャネル型のＭＯＳＦＥＴトランジスタを設け、さらに、図１のトランジスタＱaについても図３に示すようにトランジスタＱaのエミッタとグランドＧＮＤとの間に抵抗とＮチャネル型のＭＯＳＦＥＴトランジスタの直列回路、そしてトランジスタＱrのエミッタとグランドＧＮＤとの間に抵抗とＮチャネル型のＭＯＳＦＥＴトランジスタの直列回路をそれぞれ設けてもよい。このようにすれば、Ｄ／Ａ変換回路１１の出力側の各トランジスタＱb〜Ｑn-2との電流バランスを採ることができるので、高い精度のＤ／Ａ変が可能になる。図２の実施例がこのような抵抗とスイッチ回路とを設けたＭＯＳＦＥＴトランジスタ構成のＤ／Ａ変換回路である。
なお、この場合、トランジスタＱaとトランジスタＱrの下流にそれぞれの設けられた直列回路のＭＯＳＦＥＴトランジスタのゲートは、図２，図３と同様に電源ライン＋ＶDD等のバイアスラインにプルアップされる。
【００１２】
さて、２個の入力側トランジスタＱaと入力側トランジスタＱpとは、定電流源１２から電流Ｉp＝２×Ｉを入力端子１１ａを介して受ける。定電流源１２は、図３の定電流源１４ａの２倍の電流値を発生する定電流源である。
そこで、このＤ／Ａ変換回路１１は、スイッチ回路ＳＷがＯＮしているときには、トランジスタＱaとトランジスタＱpにそれぞれＩp／２（＝Ｉ）の電流が流れ、図３の場合の動作に対応する。このとき設定される表示データは、トランジスタＱn-1の位置に対応する最上位ビットが“０”である表示データであり、その表示データのうちの入力端子Ｄ0〜Ｄn-2のデータがＤ／Ａ変換回路１１に入力される。
一方、コントロール回路１４から輝度制御信号Ｂrを受けたときには、このＤ／Ａ変換回路１１は、トランジスタＱpがＯＦＦになって、トランジスタＱaにはＩp＝（２×Ｉ）の電流が流れる。ここで、Ｉは、トランジスタＱaとトランジスタＱpにそれぞれ流れていた電流である。その結果、各出力側の出力側トランジスタＱb〜Ｑn-2には、レジスタ１５により入力端子Ｄ0〜Ｄn-2に設定された表示データＤ（Ｄ0〜Ｄn-2）に対して２倍の電流を発生して、それぞれのコレクタが出力端子１１ｂには、２倍の駆動電流のＩaが生成される。そこで、入力端子Ｄn-2の桁位置は、図３の入力端子Ｄn-1の桁位置に対応する。
【００１３】
ＭＰＵ１６は、有機ＥＬパネルの輝度を調整するために設けられたマニュアル操作の可変抵抗器１８等により調整される輝度設定信号Ｂを受けて表示データを演算してその演算結果の表示データＤが所定値Ｍ（トランジスタＱn-1の位置に対応する最上位ビットが“１”となり、他の桁は“０”の表示データ“１０００…０００”に対応）か、これ以上の表示データになっているときには表示データＤを１／２にする。すなわち、１桁下側に表示データをビットシフトして表示データＤ／２を生成して、それを入力端子Ｄ0〜Ｄn-2のデータとしてレジスタ１５に設定する。この処理をするプログラムがＭＰＵ１６には内蔵されている。これにより入力端子Ｄn-1の桁位置ビットのデータが入力端子Ｄn-2の桁位置にシフトして、入力端子Ｄn-2の桁位置に設定される。最上位ビットは“１”であるので、最上位桁のトランジスタＱn-2はＯＮになる。このとき同時にＭＰＵ１６は、最上位ビット“１”に従って制御信号Ｓをコントロール回路１４に送出し、コン
トロール回路１４に輝度制御信号Ｂrを発生させる。これにより、入力端子１１ａに表示データＤ／２のデータが設定されても、トランジスタＱpがＯＦＦになっていて、２倍の電流が出力トランジスタＱb〜Ｑn-2に流れているので、Ｄ／Ａ変換回路１１は、所定値Ｍを越えたときには１／２の表示データ値に対して２倍の出力電流を生成する。その結果、発生すべき表示データＤに対応する出力電流値が出力端子１１ｂに発生する。
なお、所定値Ｍ（＝“１０００…０００”）は、Ｄ／Ａ変換回路１１による変換アナログ電流値が変換可能な表示データの最大桁数Ｄ0〜Ｄn-2を越えたときの変換電流値に対応している。また、このとき最下位ビットに対応する電流値は微小なものとして無視される。ＭＰＵ１６の表示データの演算結果が所定値Ｍ以上となるときは、輝度設定信号Ｂが高輝度になっているときであるので、最下位ビットが無視されてもほとんど問題は生じない。
【００１４】
図２は、この発明の他の実施例であって、フリップフロップ（ＦＦ）１７を設けて、最上位ビットのＤn-1を制御信号Ｓとしてこの信号でこのフリップフロップ１７をセットし、輝度制御信号Ｂrに換えてこのフリップフロップ１７の出力に応じてスイッチＳＷをＯＮ／ＯＦＦするようにしたものである。ＭＰＵ１６の制御信号Ｓをフリップフロップ１７に送出して、フリップフロップ１７に“１”をセットしたときにスイッチＳＷをＯＮにする。そして、フリップフロップ１７を制御信号ＳによりリセットしたときにＯＦＦにする。このとき、制御信号Ｓは、表示データＤの最上位ビットＤ n-1を割り当てる。
なお、図２のＤ／Ａ変換回路は、図１のバイポーラトランジスタＱa，Ｑp，Ｑb〜Ｑn-2に換えて、ＭＯＳトランジスタＴNa，ＴNp，ＴNb〜ＴNn-2が設けられ、ＭＯＳトランジスタ構成になっている。
このＤ／Ａ回路は、輝度設定信号Ｂとは関係なしに、表示データが所定値Ｍを越えたときにスイッチＳＷをＯＮにしてＤ／Ａ変換電流を得る。すなわち、図３における表示データのうち最上位ビットＤn-1がそのままフリップフロップ１７にセットされ、Ｄ0〜Ｄn-2のデータを発生するレジスタ１５には、表示データＤが所定値Ｍ以上になっているときに表示データＤ／２がセットされて、Ｄ／Ａ変換回路１１に設定される。
この場合、このフリップフロップ１７に換えて、レジスタ１５の最上位ビットＤn-1の記憶位置を設けて、このレジスタに前記データをセットするようにしてもよい。
【００１５】
さて、以上のＤ／Ａ変換回路１１は、図１における上位の桁位置のトランジスタＱn-1がない（図２ではＴ Nn-1 に相当するものがない）。このトランジスタＱn-1は、エミッタ面積比がｎ倍のトランジスタである。
ここで各トランジスタに流れる電流値は、μＡオーダの微少電流であるので、セル化されて形成された１個のトランジスタにおいてエミッタ面積比が×１のものであっても、数十倍の電流値を十分に流せる能力がある。また、微少な電流を生成する場合に×ｎのエミッタ面積比のカレントミラー回路の出力側トランジスタＱは、通常、セルとして形成されたトランジスタＱをｎ個パラレルに接続することで形成される。そこで、前記の場合には、×ｎのトランジスタは、ｎ個となるので、最上位桁の×ｎ個に換えて、入力側に１個のトランジスタＱを追加するだけで、ピン対応にｎ個のトランジスタＱが削除されることになる。
これにより、Ｄ／Ａ変換回路１１で使用されるトランジスタの量を大きく低減することができる。
【００１６】
以上説明してきたが、実施例では、カレントミラー回路で構成されるＤ／Ａ変換回路１１の入力側に２個のトランジスタを設けているが、これは、３個以上であってもよく、複数個設けられていればよい。また、そのエミッタ面積比も一対一に限定されるものではない。
また、実施例では、前記の入力側に２個のトランジスタの１つに挿入したスイッチ回路をＯＦＦする制御をコントロール回路からの制御信号で行っているが、これは、ＭＰＵ（プロセッサ）側からバスを介して直接行うようにしてもよい。さらに、実施例のｎｐｎ型（あるいはＮチャンネル型トランジスタ）は、ｐｎｐ型（あるいはＰチャンネル型）トランジスタに、ｐｎｐ型（あるいはＰチャンネル型）トランジスタは、ｎｐｎ型（あるいはＮチャンネル）トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
【００１７】
【発明の効果】
以上説明してきたように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けてその１つに直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、スイッチの１つをＯＮからＯＦＦにすることで、複数の入力側トランジスタに分流されていた定電流がスイッチ回路がＯＦＦにされた入力側トランジスタに分流されなくなる。これによりカレントミラー接続の残りの入力トランジスタに多くの電流が流れ、その分、カレントミラー接続の出力側トランジスタに大きなＤ／Ａ変換電流が発生する。そこで、表示データの値をその分、小さくすることができ、１桁かそれ以上桁数の少ないＤ／Ａ変換回路にすることができる。
その結果、有機ＥＬパネルの輝度調整が容易にでき、かつ、駆動回路の占有面積を小さくすることができる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のブロック図である。
【図２】図２は、この発明の有機ＥＬ駆動回路を適用した他の実施例の電流駆動回路のブロック図である。
【図３】図３は、先行技術の有機ＥＬ駆動回路のＤ／Ａ変換回路の一例の説明図である。
【符号の説明】
１，１０…カラムドライバ、２，１１…Ｄ／Ａ変換回路、
２a，１１ａ…入力端子、２b，１１ｂ…出力端子、
３…カレントミラー電流出力回路、
３ａ…ドライブ段カレントミラー回路、
３b…出力段カレントミラー回路、４…有機ＥＬ素子、
９…ピン、１２…ピーク電流生成回路、
１４…コントロール回路、１５…レジスタ、１６…ＭＰＵ、
Ｑ1〜Ｑm，Ｑa〜Ｑn-1…トランジスタ。

Claims (12)

1. 複数の出力側トランジスタが並列にカレントミラー接続され入力側トランジスタに所定の駆動電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて入力された前記表示データに応じて選択的に動作して、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回路であって、
   並列に設けられた複数の前記入力側トランジスタと、
   これら複数の入力側トランジスタの少なくとも１に直列に挿入されたスイッチ回路と、
   前記複数の入力側トランジスタを所定の定電流で駆動する電流源と、
   前記スイッチ回路のＯＮ／ＯＦＦを制御する制御部とを備え、
   前記スイッチ回路がＯＮしている状態において、前記Ｄ／Ａ変換回路による前記変換アナログ電流値が変換可能な前記表示データの桁数の最大値を越える大きな電流値になる変換のときに、前記制御部は、前記スイッチ回路をＯＦＦに設定して変換可能な前記桁数の前記表示データを前記Ｄ／Ａ変換回路に設定して求める前記大きな電流値の変換アナログ電流を発生させることを特徴とする有機ＥＬ駆動回路。
2. 前記複数は２個であり、この２個の入力側トランジスタは、動作電流比が１：１の関係にあって、前記制御部は、前記スイッチ回路をＯＦＦにしたときに前記大きな電流値の変換アナログ電流に対応する表示データの値の１／２の表示データを前記Ｄ／Ａ変換回路に設定する請求項１記載の有機ＥＬ駆動回路。
3. 前記制御部は、前記有機ＥＬパネルの表示輝度の調整に応じて前記表示データ値を算出し、算出した前記表示データ値が変換可能な前記桁数の最大値か、それを越える値のいずれかになったときに、前記スイッチ回路をＯＦＦにする請求項２記載の有機ＥＬ駆動回路。
4. 前記電流源は、基準電流を受けて端子ピン対応に基準電流を分配する回路の前記端子ピンの１つに対応する出力回路であり、前記スイッチ回路は、前記入力側トランジスタの下流に設けられ、前記制御部は、プロセッサとコントロール回路とレジスタとを有し、前記表示データ値は、前記プロセッサで算出されて前記レジスタにセットされる請求項３記載の有機ＥＬ駆動回路。
5. 前記プロセッサは、前記コントロール回路を介して前記スイッチ回路をＯＦＦにする請求項４記載の有機ＥＬ駆動回路。
6. 前記制御部は、前記スイッチ回路をＯＦＦに設定する情報を記憶する記憶回路を有し、前記記憶回路に所定の情報を記憶して、この情報により前記スイッチ回路がＯＦＦにされる請求項２記載の有機ＥＬ駆動回路。
7. 有機ＥＬ表示パネルと、
   前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
   複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された複数の入力側トランジスタに所定の駆動電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて入力された前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するＤ／Ａ変換回路と、
   前記複数の入力側トランジスタの少なくとも１に直列に挿入されたスイッチ回路と、
   前記複数の入力側トランジスタを所定の定電流で駆動する電流源と、
   前記スイッチ回路のＯＮ／ＯＦＦを制御する制御部とを備え、
   前記スイッチ回路がＯＮしている状態において、前記Ｄ／Ａ変換回路による前記変換アナログ電流値が変換可能な前記表示データの桁数の最大値を越える大きな電流値になる変換のときに、前記制御部は、前記スイッチ回路をＯＦＦに設定して変換可能な前記桁数の前記表示データを前記Ｄ／Ａ変換回路に設定して求める前記大きな電流値の変換アナログ電流を発生させることを特徴とする有機ＥＬ表示装置。
8. 前記複数は２個であり、この２個の入力側トランジスタは、動作電流比が１：１の関係にあって、前記制御部は、前記スイッチ回路をＯＦＦにしたときに前記大きな電流値の変換アナログ電流に対応する表示データの値の１／２の表示データを前記Ｄ／Ａ変換回路に設定する請求項７記載の有機ＥＬ表示装置。
9. 前記制御部は、前記有機ＥＬパネルの表示輝度の調整に応じて前記表示データ値を算出し、算出した前記表示データ値が変換可能な前記桁数の最大値か、それを越える値のいずれかになったときに、前記スイッチ回路をＯＦＦにする請求項８記載の有機ＥＬ表示装置。
10. 前記電流源は、基準電流を受けて端子ピン対応に基準電流を分配する回路の前記端子ピンの１つに対応する出力回路であり、前記スイッチ回路は、前記入力側トランジスタの下流に設けられ、前記制御部は、プロセッサとコントロール回路とレジスタとを有し、前記表示データ値は、前記プロセッサで算出されて前記レジスタにセットされる請求項９記載の有機ＥＬ表示装置。
11. 前記プロセッサは、前記コントロール回路を介して前記スイッチ回路をＯＦＦにする請求項１０記載の有機ＥＬ表示装置。
12. 前記制御部は、前記スイッチ回路をＯＦＦに設定する情報を記憶する記憶回路を有し、前記記憶回路に所定の情報を記憶して、この情報により前記スイッチ回路がＯＦＦにされる請求項８記載の有機ＥＬ表示装置。

Images