JP2006048003A - 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Abstract

【課題】有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による輝度むらを低減し、ＩＣ製造コストを低減できる駆動回路の提供。
【解決手段】スレーブチップのドライバＩＣ１１，１３のホワイトバランス調整回路３は、それぞれ基準電流Ｉr（基準電流源１ａの基準電流Ｉrefの電流値に相当するこれと同相の電流値）に基づいてＤ／Ａ３ａにおいて基準駆動電流Ｉroをそれぞれ生成して、それぞれにそれぞれの基準電流分配型Ｄ／Ａ変換回路４を駆動する。それにより、有機ＥＬパネル５の端子ピンに送出する駆動電流がそれぞれのドライバＩＣ１１，１３で生成される。ドライバＩＣ１２の基準電流発生回路１ａの基準電流Ｉrefを基準として短い配線ライン１４，１５を介して両隣のスレーブチップのドライバＩＣ１１，１３が実質的に同じ電流値の基準電流により同じ回路構成の回路を経て駆動電流を発生するので、各駆動電流のばらつきが低減される。
【選択図】図２

Description

この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機等で使用される有機ＥＬ表示装置において、カラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減でき、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置に関する。

携帯電話機用のアクティブ型あるいはパッシブ型の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムライン（有機ＥＬ素子の陽極側駆動ラインあるいはデータ線）の数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような端子ピン数の増加により、特に、カラムライン側では複数のカラムドライバＩＣが必要になる。例えば、ＱＶＧＡのフルカラーでは三原色のＲ，Ｇ，Ｂ各１２０端子ピンの３６０端子ピンとなり、現在ところ３ドライバは必要になる。そのためカラムドライバＩＣ相互間の特性の相違、特に、その駆動電流のばらつきにより、有機ＥＬ表示装置の画面上に輝度むらが発生する問題がある。
このような問題を解決するための発明として、出願人は、特開２００３−２８８０４５号「有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置」を出願している（特許文献１）。これは、集積されたペア抵抗の抵抗値が実質的に等しいことを利用してカラムドライバＩＣ間での駆動電流のばらつきを抑える技術である。
特開２００３−２８８０４５号公報

しかし、特許文献１のカラムドライバＩＣは、マスターチップとスレーブチップでそれぞれ基準電流発生回路の構成が相違するために、それぞれにドライバＩＣを製造しなければならない。そのため、ドライバＩＣの製造コストが高くなる問題がある。
一方、有機ＥＬパネルは、大型化の傾向にあって、パネルが大きい場合には、カラムドライバＩＣは３個か、それ以上必要になる。その上、端子ピン数の増加は、端子ピン間の駆動電流のばらつきも大きくするので、より精度の高い駆動電流が要求される。前記のペア抵抗を利用する駆動電流の制御は、ペア抵抗の抵抗値のばらつきが駆動電流値に影響を与えるので、現在の輝度むら低減の要求には十分応えられなくなってきている。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減できる有機ＥＬ駆動回路を提供することにある。
この発明の他の目的は、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減できる有機ＥＬ表示装置を提供することにある。

このような目的を達成するためのこの発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の特徴は、基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して有機ＥＬパネルを電流駆動するＩＣ化された有機ＥＬ駆動回路において、
このＩＣの外部から基準電流に対して同相で基準電流の電流値に相当する電流値の電流を入力するために設けられた第１および第２の入力端子と、第１および第２の出力端子と、第１の入力端子から入力される電流、第２の入力端子から入力される電流、そして基準電流のいずれか１つを選択するための基準電流選択回路と、基準電流選択回路により選択された電流を基準電流に対して逆相に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて第１および第２の出力側トランジスタに基準電流の電流値に相当する電流値の電流をそれぞれ生成して第１および第２の出力端子に出力するカレントミラー回路とを備えていて、
前記ＩＣは矩形であって、第１および第２の入力端子は、このＩＣと同様な回路構成のＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、かつ、第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されているものである。

このように、この発明にあっては、第１および第２の入力端子が、このＩＣと同様なＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されているので、このＩＣを有機ＥＬパネルのカラムライン側の辺に沿って複数個隣接して配置した場合に、基準電流を発生しているＩＣ（マスターチップ）からこれの右側のＩＣ（スレーブチップ）、これの左側のＩＣ（スレーブチップ）、そしてこれら両側のＩＣ（スレーブチップ）のいずれかのＩＣに、発生した基準電流あるいはこれに対応する電流を第１あるいは第２の出力端子を介して送出することができる。隣接するいずれかのＩＣは、第１あるいは第２の出力端子から送出される電流を隣接する辺に設けられた第１あるいは第２の入力端子を介して受けることができ、自己の基準電流選択回路によりそれを自己のドライバＩＣにおける基準電流として利用することができる。
この場合、入力端子と出力端子とは各ＩＣにおいて相互に隣接した辺に設けられているので、ＩＣ間の端子接続ラインは短くなり、送出する電流値の変動はほとんど生じない。
これにより、隣接配置されるＩＣの基準電流の電流値を、基準電流を発生しているＩＣの基準電流の電流値に実質的に揃えることができるので、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減できる。さらに、マスターであっても、スレーブであっても同一構成ＩＣを使用でき、これらを接近させて多数配列できるので、カラムドライバＩＣの製造コストを低減でできる。
その結果、この発明は、携帯電話機等において、有機ＥＬパネルの端子ピン数が増加することによって、有機ＥＬパネルのカラムライン側の辺に沿って複数のＩＣを配列した場合であっても、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減でできる。
なお、この明細書におけるカラムドライバは、アクティブマトリックス型の有機ＥＬパネルにおいてデータ線を駆動するドライバであってもパッシブマトリックス型の有機ＥＬパネルのカラムラインを駆動するドライバであってもよいので、これらを区別していない

図２において１０は、アクティブマトリックス型の有機ＥＬ表示装置であって、１１、１２、１３は、その有機ＥＬ駆動回路のカラムドライバＩＣ（以下ドライバＩＣ）である。
ドライバＩＣ１１〜１３は、同一の回路構成の有機ＥＬ駆動回路を有し、それぞれが隣接して配置されている。これら３個のドライバＩＣは、水平１ライン分の有機ＥＬパネル５のカラム方向の端子ピンの駆動を分割して受け持つ。これら３個のドライバＩＣには、それぞれに、ＩＣ外部から供給される電流と内部で発生した電流のいずれかを選択してそれを基準電流として内部回路に供給するために基準電流発生回路１と基準電流選択回路２、そして隣接するＩＣの１つあるいは２つへ基準電流を転送するための２つの出力端子、基準電流を隣接するＩＣの１つから受けるための２つの入力端子とが設けられている。
なお、図２において、ドライバＩＣ１２は、マスタドライバであって、これの両側にあるドライバＩＣ１１とドライバＩＣ１３とがスレーブドライバである。

ドライバＩＣ１１〜１３は、図１にドライバ１２を例としてその詳細を示すように、それぞれ基準電流発生回路１と、基準電流選択回路２、ホワイトバランス調整回路３、基準電流分配型Ｄ／Ａ変換回路４等とからなる。基準電流分配型Ｄ／Ａ変換回路４には、有機ＥＬパネルの各端子ピン対応に設けられたＤ／Ａ変換ブロック（Ｄ／Ａ）４ａ，…４i，…４ｎが設けられている。
基準電流分配型Ｄ／Ａ変換回路４は、トランジスタＴNaを入力側トランジスタとし、Ｄ／Ａ変換ブロック４ａ〜４ｎのそれぞれを構成する出力側トランジスタ群を有する１つのカレントミラー回路で構成されていて、この１つのカレントミラー回路が電流スイッチングＤ／Ａ変換回路になっている。このカレントミラー回路の出力側トランジスタ群と各出力側トランジスタにそれぞれ接続されたスイッチ回路群（図示せず）でＤ／Ａ変換ブロック４ａ〜４ｎを構成する。このことで、トランジスタＴNaを駆動する基準駆動電流が端子ピン対応のＤ／Ａ変換ブロック４ａ〜４ｎにそれぞれ分配されるとともに、各Ｄ／Ａ変換ブロック４ａ〜４ｎは、基準駆動電流に従って自己に対応して与えられた表示データＤＡＴに応じてスイッチ回路群をＯＮ／ＯＦＦすることで表示データＤＡＴのＤ／Ａ変換をして端子ピン対応に各Ｄ／Ａ変換ブロック４ａ〜４ｎがそれぞれに表示データＤＡＴの値に対応するアナログ変換電流を生成する。
なお、図１における出力端子Ｐ1，…Ｐi，…Ｐnは、有機ＥＬパネル５の端子ピンに対応して設けられたドライバＩＣ１２の出力端子であり、ＳＷは、出力端子Ｐ1，…Ｐi，…Ｐnに対応して設けられたリセットスイッチである。

ホワイトバランス調整回路３は、Ｒ，Ｇ，Ｂ対応にそれぞれ設けられていて、レジスタ７に記憶されたＲ，Ｇ，Ｂ対応のデータがそれぞれにこれに内蔵されたＤ／Ａ変換ブロック（Ｄ／Ａブロック）３ａに設定される。これは、Ｒ，Ｇ，ＢそれぞれにデータをＤ／Ａ変換することでホワイトバランス調整された基準駆動電流をそれぞれに生成する回路である。基準電流発生回路１から基準電流分配型Ｄ／Ａ変換回路４までの各回路は、それぞれ表示色（三原色）のＲ，Ｇ，Ｂ対応に設けられているが、ここでは、発明がＲ，Ｇ，Ｂのそれぞれに直接関係していないことと、これら回路が同じ回路構成であるので、Ｒ，Ｇ，Ｂの区別せずに以下説明する。
なお、レジスタ７に記憶されるデータは、装置外部から入力データとしてＭＰＵ９に供給されたＲ，Ｇ，Ｂ対応のデータをＭＰＵ９が受けて一旦内部の不揮発性メモリに記憶し、このデータをＭＰＵ９がレジスタ７に転送することでレジスタ７に設定される。

図２に戻り、１２ａ〜１２ｃは、それぞれドライバＩＣ１２の入力端子（図面上の黒角端子）であり、入力端子１２ａ，１２ｃは前段ドライバＩＣ１１側に隣接する辺にそれぞれ設けられ、入力端子１２ｂは後段ドライバＩＣ１３側に隣接する辺に設けられている。１２ｄ，１２ｅは、それぞれ、出力端子Ｐ1，…Ｐi，…Ｐnとは別の、ドライバＩＣ１２の出力端子（図面上の白角端子）である。出力端子１２ｄは前段ドライバＩＣ１１側に隣接する辺に設けられ、出力端子１２ｅは後段ドライバＩＣ１３側に隣接する辺に設けられている。そしてドライバＩＣ１２の左右の辺では入力端子と出力端子との上下の位置関係が入れ替わっている。
すなわち、入力端子１２ｂは、後段ドライバＩＣ１３側の隣接する辺の出力端子１３ｄとその位置が対応していて、出力端子１２ｅは、後段ドライバＩＣ１３側の隣接する辺の入力端子１３ａとその位置が対応している。入力端子１２ａは、前段ドライバＩＣ１２側の隣接する辺の出力端子１１ｅとその位置が対応していて、出力端子１２ｄは、前段ドライバＩＣ１１側の隣接する辺の入力端子１１ｂとに位置が対応している。これにより隣接するＩＣ間で出力端子（白角端子）と入力端子（黒角端子）がそれぞれに対応する位置関係で配置されることになる。

ドライバＩＣ１１，１３の各入力端子１１ａ〜１１ｃ，１３ａ，１３ｂ（図示せず），１３ｃと各出力端子１１ｄ，１１ｅ，１３ｄ，１３ｅ（図示せず）とは、各入力端子１２ａ〜１２ｃと各出力端子１２ｄ，１２ｅにそれぞれ対応する端子である。それぞれ前記の入力端子１２ａ〜１２ｂと出力端子１２ｄ〜１２ｅと同様の関係で配置されている。入力端子１１ａ〜１１ｂ，１２ａ〜１２ｂ，１３ａ〜１３ｂと、出力端子１１ｄ〜１１ｅ，１２ｄ〜１２ｅ，１３ｄ〜１３ｅとは、基準電流値に相当する電流ＩrをＩＣ間で授受するための端子である。ここでは、これら入力端子と出力端子とがそれぞれ矩形の各辺に配置されるドライバＩＣの端子ピンのうちのＩＣが隣接して配置されたときに相互に隣接することになる辺において実質的に対応する位置にあるものが選択され、割当てられている。
これにより、出力端子１２ｄは、入力端子１１ｂに隣接し、短い配線ライン１４によりこれら端子が接続される。出力端子１２ｅは、入力端子１３ａに隣接し、短い配線ライン１５によりこれら端子が接続される。
なお、入力端子１１ｃ，１２ｃ，１３ｃは、それぞれマスター／スレーブの設定信号ＳＥＬが入力される端子であり、隣接するＩＣと対応関係である必要がないので任意の辺の端子ピンが割当てられてもよい。また、ＩＣは矩形であるが、その矩形は、通常のＩＣとは異なり、有機ＥＬパネル５のカラム方向の端子ピンに沿って細長い、短冊状ものとなる。なお、図２では、設定信号ＳＥＬを設定するために必要なクロックＣＬＫの入力端子１２ｆ（図１参照）は省略してある。

図２に示すように、基準電流分配型Ｄ／Ａ変換回路４の各Ｄ／Ａ変換ブロック４ａ〜４ｎは、ＭＰＵ９からレジスタ６を介して表示データＤＡＴを受けてホワイトバランス調整回路３（そのＤ／Ａブロック３ａ）から供給された基準駆動電流を表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流（通常はシンク電流）を生成する。そして、生成されたそれぞれの駆動電流は、カラム（データ線）側の出力端子Ｐ1，…Ｐi，…Ｐnを介してそれぞれにアクティブマトリックス型の有機ＥＬパネル５のピクセル回路５ａに送出されてピクセル回路５ａに内蔵されたコンデンサＣを充電しする。これによりピクセル回路５ａの有機ＥＬ素子５ｂを駆動する電流が生成される。
また、図２に示すように、有機ＥＬパネル５におけるＸa…Ｘi…Ｘｎ，Ｘ2a…Ｘ2i…Ｘ2ｎ，Ｘ3a…Ｘ3i…Ｘ3ｎは、それぞれドライバＩＣ１１〜１３の出力端子Ｐ1…Ｐi…Ｐnに対応するデータ線（カラムライン）である。

図１，図２に示すように、基準電流発生回路１は、基準電流源１ａと電流反転回路１ｂとからなり、これらの間に基準電流選択回路２が設けられている。
基準電流選択回路２は、コントロール回路８からマスター／スレーブの設定信号ＳＥＬを受けて内部の基準電流Ｉrefか、前段ＩＣからの電流Ｉrか、後段ＩＣからの電流Ｉrかの、３者のうちいずれか１つの電流を基準電流として選択する回路である。
これは、アナログスイッチ（トランスミッションゲート）２ａ〜２ｃとシフトレジスタ２ｄとからなる。シフトレジスタ２ｄは、フリップフロップ（ＦＦ）を３段従属接続した回路である。なお、設定信号ＳＥＬは、後述するように３ビットデータとしてクロックＣＬに応じてシフトレジスタ２ｄに設定される。
アナログスイッチ２ａ，２ｂは、それぞれ入力端子１２ａ，１２ｂに対応して設けられ、それぞれその一端がこれら入力端子１２ａ，１２ｂにそれぞれ接続されている。アナログスイッチ２ｃの一端は、基準電流源１ａに接続され、これから基準電流Ｉrefを受ける。アナログスイッチ２ａ〜２ｃの他端は共通に接続されて電流反転回路１ｂの入力端子に接続されている。

シフトレジスタ２ｄは、初段フリップフロップの入力端子側が入力端子１２ｃに接続され、フリップフロップの各段のＱ出力がアナログスイッチ２ａ〜２ｃのＯＮ／ＯＦＦコントロール信号として非反転側入力端子に、Ｑバー出力（Ｑ出力の反転出力側）が反転側入力端子にそれぞれ接続されている。そこで、アナログスイッチ２ａ〜２ｃは、そのうち、データ“１”にセットされたフリップフロップに対応するスイッチが駆動される。シフトレジスタ２ｄの初段フリップフロップはアナログスイッチ２ａに対応し、次段フリップフロップはアナログスイッチ２ｂに対応し、最終段フリップフロップはアナログスイッチ２ｃに対応している。そこで、“１”がセットされたフリップフロップに対応するアナログスイッチがＯＮとなり、データ“０”がセットされたフリップフロップにより駆動されるアナログスイッチがＯＦＦとなる。
シフトレジスタ２ｄは、クロック入力端子２ｆ（図２には図示せず）からシフトクロックＣＬを受けて、初段に入力されたデータ“１”を順次シフトして各段のフリップフロップに３ビットのデータを記憶する。これにより設定信号ＳＥＬが各ドライバＩＣに設定されてマスター／スレーブの選択が行われる。なお、シフトレジスタ２ｄは、初期状態では“０”リセットされている。
そこで、アナログスイッチ２ａをＯＮとし、他のスイッチをＯＦＦとするときには、シフトレジスタ２ｄに設定信号ＳＥＬ＝“００１”が設定される。アナログスイッチ２ｂをＯＮとし、他のスイッチをＯＦＦとするときには、シフトレジスタ２ｄに設定信号ＳＥＬ＝“０１０”が設定される。アナログスイッチ２ｃをＯＮとし、他のスイッチをＯＦＦとするときには、シフトレジスタ２ｄに設定信号ＳＥＬ＝“１００”が設定される。これらの３ビットデータは、コントロール回路８から入力端子１２ｃにシフトクロックＣＬとともに送出される。
なお、ドライバＩＣ１１，１２の入力端子１１ｃ，１３ｃにも同時にコントロール回路８からそれぞれぞドライバＩＣに基準電流を選択する３ビットのデータが入力される。

基準電流選択回路２は、初段のフリップフロップが“１”にセットされたときには、ＯＮしたアナログスイッチ２ａを介して入力端子１２ａから入力される前段ＩＣから送出される電流Ｉrを選択し、そのドライバＩＣがスレーブチップとなる。次段のフリップフロップが“１”にセットされたときには、ＯＮしたアナログスイッチ２ｂを介して入力端子１２ｂから入力される後段ＩＣから送出される電流Ｉrを選択し、そのドライバＩＣがスレーブチップとなる。最終段のフリップフロップが“１”にセットされたときには、ＯＮしたアナログスイッチ２ｃを介して基準電流源１ａの基準電流Ｉrefを選択する。これによりそのドライバＩＣはマスターチップとなる。なお、基準電流源１ａは、＋ＶDDの電源ラインに接続され電力供給を受ける。
基準電流選択回路２により選択された電流は、電流反転回路１ｂに加えられる。電流反転回路１ｂは、Ｎチャネルの入力側ＭＯＳトランジスタＴN1と出力側ＭＯＳトランジスタＴN2からなるカレントミラー回路で構成されている。ダイオード接続のトランジスタＴN1は、そのドレインがアナログスイッチ２ａ〜２ｃの共通の出力側端子に接続され、そのソースが接地されている。
トランジスタＴN2は、そのドレインがホワイトバランス調整回路３のカレントミラー回路の入力側トランジスタＴPaのドレインに接続され、そのソースが接地されている。
これにより、基準電流源１ａの基準電流Ｉrefあるいは入力端子１２ａ，１２ｂから吐き出される基準電流Ｉrefと同相の電流Ｉrのいずれかの電流が電流反転回路１ｂに入力されて、電流反転回路１ｂは、シンク電流（逆相の電流）をミラー電流として発生してホワイトバランス調整回路３の入力側トランジスタＴPaのドレインに供給する。

ホワイトバランス調整回路３は、入力側の電流をミラー電流として出力側に複製して出力端子１２ｄ，１２ｅと基準電流分配型Ｄ／Ａ変換回路４とにそれぞれ電流を出力する回路である。これは、ダイオード接続のＰチャネルの入力側ＭＯＳトランジスタＴPaと、２個の出力側ＰチャネルのＭＯＳトランジスタＴP1，ＴP2、そして多数の出力側トランジスタで構成されるＤ／Ａブロック３ａとからなる１つのカレントミラー回路で構成された電流スイッチングＤ／Ａである。Ｄ／Ａブロック３ａの出力側トランジスタ群にはスイッチ回路（図示せず）がそれぞれ直列に接続されている。トランジスタＴP1，ＴP2は、スレーブチップとなるドライバに基準電流値に相当する電流値の電流Ｉrを前段ＩＣと後段ＩＣに送出する回路である。
出力側の各トランジスタＴP1，ＴP2のソースとＤ／Ａ３ａの出力側トランジスタＴPc〜ＴPmのソースは、電源ライン＋ＶDDより高い電圧の電源ライン＋Ｖccに接続されている。各トランジスタＴP1，ＴP2のドレインは、それぞれドライバＩＣ１２の両側辺にある出力端子１２ｄ，１２ｅに接続されている。
Ｄ／Ａ変換ブロック３ａは、レジスタ７に記憶されたデータを受けてそれをＤ／Ａ変換してホワイトバランス調整された基準駆動電流Ｉroを生成してこれを基準電流分配型Ｄ／Ａ変換回路４に送出する。
ここで、トランジスタＴPaと各トランジスタＴP1，ＴP2とのチャネル幅（ゲート幅）は、１：１で等しい。各トランジスタＴP1，ＴP2のドレインからは、それぞれ出力端子１２ｄ，１２ｅに基準電流Ｉrefと実質的に等しい電流値の電流Ｉrが基準電流Ｉrefと同相の吐き出し電流として出力される。トランジスタＴP1，ＴP2は、図面左側の入力側トランジスタＴPaに対してＤ／Ａ３ａよりも手前に配置されている。これにより高い精度で基準電流Ｉrefと実質的に等しい電流値の電流Ｉrを発生することができる。

各Ｄ／Ａ変換ブロック４は、電流スイッチングＤ／Ａとして８ビットの表示データの重み桁に対応する重み桁の多数の出力側トランジスタとこれに直列に接続されたスイッチ回路（図示せず）とで構成されている。重み桁に対応する各スイッチ回路がレジスタ６の表示データＤＡＴに応じてＯＮ／ＯＦＦされて、選択された出力側トランジスタの出力電流を合計した電流値をアナログ変換値として発生する。その合計電流値の出力が駆動電流として出力端子Ｐ1，…Ｐi，…Ｐnにそれぞれ出力される。

さて、ここでは、駆動電流を生成する基礎となる基準電流の発生に関しては、前記した設定信号ＳＥＬの３ビットのデータ設定によりドライバＩＣ１２がマスターチップ、ドライバＩＣ１１，１３がスレーブチップとなっている。
ドライバＩＣ１２の出力端子１２ｄは、配線ライン１４（図２参照）を介してスレーブチップ１１の入力端子１１ｂに接続され、ドライバＩＣ１２の出力端子１２ｅは、配線ライン１５（図２参照）を介してスレーブチップ１３の入力端子１３ａに接続されている。配線ライン１４，１５は、隣接する端子間を接続するもので非常に短いものである。
そこで、マスターチップのドライバＩＣ１２のトランジスタＴP1のドレインの電流が出力端子１２ｄ，配線ライン１４を介してスレーブチップのドライバ１１の入力端子１１ｂに短いパスで入力される。また、トランジスタＴP2のドレインの電流が出力端子１２ｅ，配線ライン１５を介してスレーブチップのドライバＩＣ１３の入力端子１３ａに短いパスで入力される。
出力端子１２ａ，１２ｂは、グランドＧＮＤに接続されている。なお、このとき各トランジスタＴP1，ＴP2の出力電流は、μＡオーダのものであるので、直接グランドＧＮＤへ流しても、全体の消費電力はほとんど増加しない。スレーブチップのドライバＩＣ１１の出力端子１１ａ，１１ｄ，１１ｅおよびスレーブチップのドライバＩＣ１３の出力端子１３ｂ，１３ｄ，１３ｅも同様にグランドＧＮＤに接続されている。

ドライバＩＣ１２は、マスターチップであるので、入力端子１２ａからの電流の入力はない。そこで、コントロール回路８から設定信号ＳＥＬ＝“１００”を受けてそれがシフトレジスタ２ｄに記憶されている。これにより、基準電流源１ａが選択され、基準電流Ｉrefが電流反転回路１ｂに入力される。
一方、スレーブチップのドライバＩＣ１１は、コントロール回路８から設定信号ＳＥＬ＝“０１０”を受けてそれがシフトレジスタ２ｄに記憶されている。これにより、入力端子１１ｂを選択して、自己の基準電流源１ａからの基準電流Ｉrefではなく、後段のマスタードライバＩＣ１２のトランジスタＴP1のドレインから送出された、その基準電流電流Ｉrefに対応する電流値の電流Ｉrを入力端子１１ｂ，アナログスイッチ２ｂを介してこれの電流反転回路１ｂに受ける。
スレーブチップのドライバＩＣ１３もコントロール回路８から設定信号ＳＥＬ＝“００１”を受けてそれがシフトレジスタ２ｄに記憶されている。これにより、入力端子１３ａを選択して、前段のドライバＩＣ１２のトランジスタＴP2のドレインから送出された基準電流Ｉrefに対応する電流値の電流Ｉrを入力端子１３ａ，アナログスイッチ２ｃを介してこれの電流反転回路１ｂに受ける。

これにより、ドライバＩＣ１１，１３は、ドライバＩＣ１２の基準電流発生回路１の基準電流源１ａの基準電流Ｉrefの電流値に相当するこれと同相の電流値の電流Ｉrを基準電流として自己の内部回路に供給する。ドライバＩＣ１１，１３は、この電流Ｉr（基準電流Ｉr）により、ドライバＩＣ１２と同様に同じ各ドライバ１１，１３の電流反転回路１ｂを経てそれぞれのホワイトバランス調整回路３の入力側ＰチャネルのＭＯＳトランジスタＴPaがそれぞれ駆動される。
その結果、スレーブチップのドライバＩＣ１１，１３のホワイトバランス調整回路３は、それぞれ基準電流Ｉrに基づいてＤ／Ａ３ａにおいて基準駆動電流Ｉroをそれぞれ生成して、それぞれにそれぞれの基準電流分配型Ｄ／Ａ変換回路４を駆動する。それにより、有機ＥＬパネル５の端子ピンに送出する駆動電流がそれぞれのドライバＩＣ１１，１３で生成される。
このように、ドライバＩＣ１２の基準電流発生回路１ａの基準電流Ｉrefを基準として短い配線ライン１４，１５を介して両隣のスレーブチップのドライバＩＣ１１，１３が実質的に同じ電流値の基準電流により同じ回路構成の回路を経て駆動電流を発生するので、各駆動電流のばらつきが低減される。

ところで、実施例では、電流反転回路１ｂをカレントミラー回路としているが、これは、例えば、オペアンプ等で構成される一般的な電流反転アンプが用いられてもよい。いずれの場合も、電流反転回路１ｂの入力電流値と出力電流値とが等しくなくてもよい。それぞれのドライバＩＣにおいて、マスターチップにおける基準電流源１ａの基準電流Ｉrefの電流値に相当する電流値の電流がそれぞれの入力端子、出力端子に得られる関係にあればよい。
また、実施例における出力端子１２ｄ，１２ｅ等に基準電流Ｉrを出力する回路は、基準電流Ｉrefあるいは基準電流Ｉrにより入力側トランジスタが駆動され、出力側トランジスタに基準電流Ｉrを発生するカレントミラー回路であれば、ホワイトバランス調整回路であることに限定されるものではない。
また、実施例で説明したホワイトバランス調整回路３は、Ｒ，Ｇ，Ｂ対応にそれぞれ設けられているとしているが、ホワイトバランス調整回路３を１つとしてＤ／Ａ３ａをＲ，Ｇ，Ｂ対応にそれぞれ設けて１個のカレントミラー回路として構成してもよい。この場合には、基準電流発生回路１からホワイトバランス調整回路３までをＲ，Ｇ，Ｂに対して共通の回路とすることができる。

さらに、実施例における入力端子１２ａ，１２ｂと出力端子１２ｄ，１２ｅとは、それぞれ隣接して配置されたＩＣにおける隣接する辺において対応する位置に入力端子と出力端子とが配置されるように左右の辺において上下の位置関係を逆にして対応させているが、これら端子は、対応する位置でなく、単に隣接する辺に配置しても端子間の接続ラインが多少長くなるだけか、配線がクロスするだけである。そこで、これら端子は、複数のＩＣを隣接配置した際に必ずしも対応する位置関係で配置される必要はない。
また、実施例の基準電流選択回路２は、コントロール回路８からマスター／スレーブの設定信号ＳＥＬを受けて内部の基準電流Ｉrefか、外部から入力される電流Ｉrかのいずれかを選択している。しかし、この基準電流選択回路２は、ＲＯＭデータと同一層にコンタクト配線パターンを形成してそのデータの書込みと同時に選択すべき側のコンタクトに接続するようにすることができる。このようにすれば、製造工程のＲＯＭのデータ書込みの際のマスクオプション処理で選択される選択回路とすることができる。したがって、この場合には選択するためのビットデータを基準電流選択回路２に入力する必要がない。しかも、この接続については、特別な論理回路等を伴うハードウエア回路が不要である。また、選択回路は、各配線ラインにヒューズを設けておき、製造過程で一方のヒューズを遮断するような回路であってもよい。
なお、実施例のように基準電流選択回路２がデータ設定によって、基準電流について自己の基準電流源１ａの基準電流Ｉrefか、外部から入力された電流Ｉrかの選択をするものであれば、スレーブチップのドライバＩＣについては、表示装置にドライバＩＣが組み込まれ、画面を表示したときの、画面上の輝度むらを見て後から各ＩＣ内部の基準電流Ｉrefを選択してマスターチップから切り離して動作させることが可能である。

以上説明してきたが、実施例では、有機ＥＬ表示装置に３個のドライバＩＣを設けた例を挙げているが、さらにドライバＩＣ１１の前段にスレーブドライバＩＣを設けて、ドライバＩＣ１１の出力端子１１ａを前段のスレーブドライバＩＣの入力端子に接続することで、前段のスレーブドライバＩＣにドライバＩＣ１１の電流Ｉrを送出することが可能である。同様に、ドライバＩＣ１３の後段にスレーブドライバＩＣをさらに設けてもドライバＩＣ１３の電流Ｉrを送出することが可能である。この場合には、スレーブドライバＩＣは、スレーブドライバであるとともにマスタードライバとなる。スレーブドライバＩＣの出力端子はグランドＧＮＤには接続されない。
したがって、この発明は、４個か、それ以上のドライバＩＣが有機ＥＬ表示装置に設けられていても適用できる。もちろん、スレーブチップは、ドライバＩＣ１１，１３のいずれか１つだけであってもよい。
また、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体として構成してもよいことはもちろんである。また、実施例のＮチャンネル型（あるいはｎｐｎ型トランジスタ）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬ表示装置のカラムドライバの内部構成の説明図である。 図２は、有機ＥＬ表示装置の全体的な構成を示すブロック図である。

符号の説明

１…基準電流発生回路、２…基準電流選択回路、
３…ホワイトバランス調整回路、
４…基準電流分配型Ｄ／Ａ変換回路、
５…有機ＥＬパネル、５ａ…ピクセル回路、
５ｂ…有機ＥＬ素子、６，７…レジスタ、
８…コントロール回路、９…ＭＰＵ、
９…ピクセル回路、９ａ…有機ＥＬ素子、
１０…有機ＥＬ表示装置、
１２、１１、１３…カラムドライバＩＣ、
１４，１５…配線ライン、
ＴN1，ＴN2…ＮチャネルＭＯＳトランジスタ、
ＴP1，ＴP2，ＴPa…ＰチャネルＭＯＳトランジスタ。

Claims (20)

1. 基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して前記有機ＥＬパネルを電流駆動するＩＣ化された有機ＥＬ駆動回路において、
   このＩＣの外部から前記基準電流に対して同相で前記基準電流の電流値に相当する電流値の電流を入力するために設けられた第１および第２の入力端子と、
   第１および第２の出力端子と、
   前記第１の入力端子から入力される電流、前記第２の入力端子から入力される電流、そして前記基準電流のいずれか１つを選択するための基準電流選択回路と、
   前記基準電流選択回路により選択された電流を前記基準電流に対して逆相に反転させる電流反転回路と、
   この電流反転回路の電流を入力側トランジスタに受けて第１および第２の出力側トランジスタに前記基準電流の電流値に相当する電流値の電流をそれぞれ生成して前記第１および第２の出力端子に出力するカレントミラー回路とを備え、
   前記ＩＣは矩形であって、前記第１および第２の入力端子は、このＩＣと同様な回路構成のＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、かつ、前記第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されている有機ＥＬ駆動回路。
2. さらに前記基準電流を発生する基準電流発生回路を有し、前記カレントミラー回路は、さらに第３の出力側トランジスタを有し、この第３の出力側トランジスタの出力電流に応じて前記駆動電流が生成される請求項１記載の有機ＥＬ駆動回路。
3. 前記第１および第２の出力側トランジスタは、前記入力側トランジスタに対して前記第３の出力側トランジスタより手前に配置されている請求項２記載の有機ＥＬ駆動回路。
4. 前記第１あるいは第２の出力側トランジスタの出力電流は、前記ＩＣと同一構成の他のＩＣにおける前記第１の入力端子あるいは前記第２の入力端子に供給される請求項３記載の有機ＥＬ駆動回路。
5. 前記第１の入力端子あるいは前記第２の入力端子は、前記ＩＣと同一構成の他のＩＣにおける前記第１あるいは第２の出力側トランジスタの出力電流を受ける請求項３記載の有機ＥＬ駆動回路。
6. 前記第１の入力端子と前記第１の出力端子が前記両側の一辺に配置され前記第２の入力端子と前記第２の出力端子が前記両側の残りの一辺に配置され、前記第２の入力端子と前記第２の出力端子の前記両側の一方の辺における配置は、前記第１の入力端子と前記第１の出力端子の前記両側の他方の辺における配置に対して位置関係が逆転している請求項２記載の有機ＥＬ駆動回路。
7. 前記ＩＣは、マスターのドライバとなる第１のＩＣであり、前記同様な回路構成のＩＣは、スレーブのドライバとなる第２のＩＣであり、前記第１のＩＣの前記第１および第２の出力端子のいずれか一方と前記第２のＩＣの前記第１および第２の入力端子のいずれか他方とが接続され、前記第１のＩＣの前記基準電流選択回路は、自己の前記基準電流発生回路からの基準電流を選択し、前記第２のＩＣの前記基準電流選択回路は、自己の前記第１および第２の入力端子のいずれか他方に入力された電流を選択する請求項６記載の有機ＥＬ駆動回路。
8. さらに、スレーブのドライバとなる前記第２のＩＣと同様な回路構成の第３のＩＣを有し、前記第１のＩＣの前記第１の出力端子と前記第２のＩＣの前記第２の入力端子とが接続され、前記第１のＩＣの前記第２の出力端子と前記第３のＩＣの前記第１の入力端子とが接続され、前記第２のＩＣの前記基準電流選択回路は、自己の前記第２の入力端子に入力された電流を選択し、前記第３のＩＣの前記基準電流選択回路は、自己の前記第１の入力端子に入力された電流を選択する請求項７記載の有機ＥＬ駆動回路。
9. 前記カレントミラー回路は、前記第３の出力側トランジスタが複数個設けられたＤ／Ａ変換ブロックを有し、前記入力側トランジスタに入力された電流に対して調整された電流を前記Ｄ／Ａ変換ブロックで発生し、前記Ｄ／Ａ変換ブロックの出力電流に応じて前記駆動電流が生成される請求項８記載の有機ＥＬ駆動回路。
10. 前記カレントミラー回路は、ＰチャネルＭＯＳトランジスタで構成され、前記Ｄ／Ａブロックの前記出力電流が別のカレントミラー回路に入力され、この別のカレントミラー回路は、これの複数の出力側トランジスタにより構成される別のＤ／Ａ変換ブロックを前記端子ピン対応に有する請求項９記載の有機ＥＬ駆動回路。
11. 前記基準電流選択回路は、製造過程での接続配線の選択によりあるいはこのＩＣの外部から第３の入力端子を介して所定の選択信号を受けることにより前記いずれか１つの電流を選択する請求項２記載の有機ＥＬ駆動回路。
12. 前記所定の選択信号は、所定の数のビットの信号であり、前記基準電流選択回路は、３個のアナログスイッチで構成され、これらアナログスイッチの１つの一端が前記基準電流発生回路に接続され、これらアナログスイッチの他の１つの一端が前記第１の入力端子に接続され、これらアナログスイッチの残りの１つの一端が前記第２の入力端子に接続され、前記３個のアナログスイッチの他端が共通に前記電流反転回路に接続されて前記ビットの信号により前記３つのアナログスイッチの１つがＯＮにされ、残りの２つがＯＦＦされる請求項１１記載の有機ＥＬ駆動回路。
13. 基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して前記有機ＥＬパネルを電流駆動するＩＣを複数個有する有機ＥＬ駆動回路において、
    各前記ＩＣは、それぞれ、外部から前記基準電流に対して同相で前記基準電流の電流値に相当する電流値の電流を入力するために設けられた第１および第２の入力端子と、第１および第２の出力端子と、前記第１の入力端子から入力される電流、前記第２の入力端子から入力される電流、そして前記基準電流のいずれか１つを選択するための基準電流選択回路と、前記基準電流選択回路により選択された電流を前記基準電流に対して逆相に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて第１および第２の出力側トランジスタに前記基準電流の電流値に相当する電流値の電流をそれぞれ生成して前記第１および第２の出力端子に出力するカレントミラー回路とを備え、
    各前記ＩＣは矩形であって、前記第１および第２の入力端子は、複数の前記ＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、かつ、前記第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されている有機ＥＬ駆動回路。
14. 各前記ＩＣは、さらに前記基準電流を発生する基準電流発生回路を有し、各前記ＩＣの前記カレントミラー回路は、さらに第３の出力側トランジスタをそれぞれ有し、各前記第３の出力側トランジスタの出力電流に応じて前記駆動電流がそれぞれの前記ＩＣにおいて生成される請求項１３記載の有機ＥＬ駆動回路。
15. 複数の前記ＩＣの１つの前記第１あるいは第２の出力側トランジスタの出力電流がそれの前記第１あるいは第２出力端子を介して残りの前記ＩＣの少なくとも１つの前記第１あるいは第２の入力端子に入力される請求項１３記載の有機ＥＬ駆動回路。
16. 複数の前記ＩＣの前記第１および第２の出力側トランジスタは、それぞれの前記入力側トランジスタに対してそれぞれの前記第３の出力側トランジスタより手前にそれぞれ配置されている請求項１５記載の有機ＥＬ駆動回路。
17. 基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して前記有機ＥＬパネルを電流駆動するＩＣを複数個有する有機表示装置において、
    各前記ＩＣは、それぞれ、外部から前記基準電流に対して同相で前記基準電流の電流値に相当する電流値の電流を入力するために設けられた第１および第２の入力端子と、第１および第２の出力端子と、前記第１の入力端子から入力される電流、前記第２の入力端子から入力される電流、そして前記基準電流のいずれか１つを選択するための基準電流選択回路と、前記基準電流選択回路により選択された電流を前記基準電流に対して逆相に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて第１および第２の出力側トランジスタに前記基準電流の電流値に相当する電流値の電流をそれぞれ生成して前記第１および第２の出力端子に出力するカレントミラー回路とを備え、
    各前記ＩＣは矩形であって、前記第１および第２の入力端子は、複数の前記ＩＣが隣接して配置されたときに隣接することになる両側の辺にそれぞれ配置され、かつ、前記第１および第２の出力端子も同様に前記両側の辺にそれぞれ配置されている有機ＥＬ表示装置。
18. 各前記ＩＣは、さらに前記基準電流を発生する基準電流発生回路を有し、各前記ＩＣの前記カレントミラー回路は、さらに第３の出力側トランジスタをそれぞれ有し、各前記第３の出力側トランジスタの出力電流に応じて前記駆動電流がそれぞれの前記ＩＣにおいて生成される請求項１７記載の有機ＥＬ表示装置。
19. 複数の前記ＩＣの１つの前記第１あるいは第２の出力側トランジスタの出力電流がそれの前記第１あるいは第２出力端子を介して残りの前記ＩＣの少なくとも１つの前記第１あるいは第２の入力端子に入力される請求項１８記載の有機ＥＬ表示装置。
20. 複数の前記ＩＣの前記第１および第２の出力側トランジスタは、それぞれの前記入力側トランジスタに対してそれぞれの前記第３の出力側トランジスタより手前にそれぞれ配置されている請求項１９記載の有機ＥＬ表示装置。

Images