JP4028805B2 - 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents
有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 Download PDFInfo
- Publication number
- JP4028805B2 JP4028805B2 JP2003005575A JP2003005575A JP4028805B2 JP 4028805 B2 JP4028805 B2 JP 4028805B2 JP 2003005575 A JP2003005575 A JP 2003005575A JP 2003005575 A JP2003005575 A JP 2003005575A JP 4028805 B2 JP4028805 B2 JP 4028805B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- organic
- side transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機等の表示画面の輝度むら調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ表示装置に関する。
【０００２】
【従来の技術】
携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
【０００３】
カレントミラー回路による出力回路は、ピン対応に配置され、そのドライブ段は、例えば、特願２００２−８２６６２号に示されるように、ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路とされて、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応にミラー電流を発生する。さらに、ピン対応にカレントミラーで構成されるＤ／Ａ変換回路を設けて、それぞれのＤ／Ａ変換回路が基準駆動電流として前記のミラー電流を受けてこの電流を基準としてそれぞれに表示データを受けてそれぞれにＤ／Ａ変換してピン対応に駆動電流を生成し、前記のカレントミラーの出力回路を駆動する。
【０００４】
このように、カレントミラー構成で駆動電流を生成することにより、例えば、パッシブマトリックスの場合には、数μＡ程度の微小な基準電流からｍＡあるいは１Ａ程度の大きな電流を電力ロスを抑えて電流増幅することができ、低消費電力の駆動回路を実現することができる。また、アクティブマトリックスの場合には、同様にして低消費電力で１ｎＡ〜１μＡの駆動電流を得ることがきる。
ところで、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落としてリセットする有機ＥＬ素子の駆動回路が特許文献１として公知である。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が特許文献２として公知である。
【０００５】
【特許文献１】
特開平９−２３２０７４号公報
【特許文献２】
特開２００１−１４３８６７号公報
【０００６】
【発明が解決しようとする課題】
前記したこの発明の先行技術の特願２００２−８２６６２号では、有機ＥＬ表示パネルをピンを介して電流駆動する電流駆動回路の集積効率を上げるために、入力トランジスタ１個に対してｎ個の出力トランジスタを持つ１対ｎのカレントミラー回路を設けて基準電流をピン対応に分配している。この場合に、ｎが３０以上になると、分配される基準電流が均一でなくなり、それが表示画面上で輝度むらとなって現れる。そこで、カレントミラー回路の入力側トランジスタを出力側トランジスタの中央に配置するようにしているが、輝度むらの低減に対する要求が高く、人の目は、輝度むらが気になると、細かい輝度むらまで映るようになり、現在では、製造段階でのトランジスタの特性のばらつきによる輝度むらが問題になってきている。
【０００７】
図３は、この発明の先行技術における基準電流分配回路を中心とした電流駆動回路の説明図である。
１は、基準電流発生回路であり、２は、基準電流調整回路、３は、基準電流分配回路、４は、カレントミラー構成の電流スイッチングＤ／Ａ変換回路（Ｄ／Ａ）、５は、出力段電流源、そしてＸ1，Ｘ2〜Ｘmは、カラム側の出力端子であり、有機ＥＬパネルのピンに接続される。
基準電流分配回路３は、Ｐチャネルの入力側トランジスタＴＰaとこの入力側トランジスタＴＰaに対して並列に接続されたカレントミラー接続のＰチャネルの出力側トランジスタＴＰb，ＴＰc〜ＴＰmからなり、トランジスタＴＰaが、基準電流発生回路１により生成され、基準電流調整回路２により調整された基準電流Ｉrefで駆動される。なお、基準電流調整回路２は、製造工程でレーザトリミング等により基準電流がＩrefになるように調整する回路であり、通常、Ｒ，Ｇ，Ｂに対応してそれぞれ設けられ、ホワイトバランス等の調整をするために利用される。２ａは、基準電流Ｉrefの出力端子である。
ここで、基準電流分配回路３では、カレントミラー回路を形成する出力側トランジスタに３０個以上のトランジスタが使用されるので、入力側トランジスタに対して各トランジスタのペア性が十分採れなくなって、トランジスタＴＰb，ＴＰc〜ＴＰmの特性の相違により、各ピン対応に分配された出力電流ｉ1〜ｉmにもばらつきが生じる。その結果、それぞれのＤ／Ａ４の出力電流Ｉ1〜Ｉmに同じようなばらつきが生じ、それが現在では、輝度むらとして問題視されるようになってきている。
この発明の目的は、このような従来技術の問題点を解決するものであって、携帯電話機等の表示画面の輝度むら調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置の特徴は、端子ピンに流す電流あるいはその基礎となる電流を受ける第１の入力側トランジスタとこの第１の入力側トランジスタに対してカレントミラー接続され端子ピン対応に設けられた多数の第１の出力側トランジスタとを有し、この第１の出力側トランジスタに所定の量のミラー電流を生成することで受けた電流を端子ピン対応に分配する電流分配回路と、この電流分配回路にそれぞれ設けられ、第１の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して端子ピン対応に前記分配される電流に対して加算する電流を発生する複数の第２の出力側トランジスタを有する複数の電流調整回路と、複数の電流調整回路のそれぞれに所定のデータを送出する外部からデータ書込が可能なメモリとを備えるものであって、
電流調整回路は、第１および第２のスイッチ回路を有し、メモリはシフトレジスタであり、それぞれの第１の出力側トランジスタは、複数のトランジスタからなり、その少なくとも１つは、第１のスイッチ回路を介して電源ラインあるいは分配電流の出力端子に接続され、複数の第２の出力側トランジスタのぞれぞれは、第１の入力側トランジスタにカレントミラー接続され、それぞれ第２のスイッチ回路を介して電源ラインに接続され、第１および第２のスイッチ回路は、所定のデータに応じてＯＮ／ＯＦＦされるものである。
また、他の発明の構成として前記の電流調整回路が端子ピンに対応して前記の電流分配回路にそれぞれ設けられ、前記複数の第２の出力側トランジスタが第２の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して端子ピン対応に分配される電流に対して加算する電流を発生し、さらに複数の電流調整回路のそれぞれに所定のデータを送出する外部からデータ書込が可能なメモリと第１および第２の入力側トランジスタを駆動するカレントミラー回路とを備えていて、メモリがシフトレジスタであり、第２の出力側トランジスタが第１の出力側トランジスタの出力電流に対して実質的に１／ｎ（ただしｎは２以上の数）の出力電流を発生するものである。
【０００９】
【発明の実施の形態】
このように、この発明にあっては、電流分配を行う１対ｎのカレントミラー回路の第１の入力側トランジスタにカレントミラー接続されあるいはこの第１の入力側トランジスタに流れる電流に対応する電流が流される第２の入力側トランジスタにカレントミラー接続された複数の第２の出力側トランジスタを有するカレントミラー回路として電流調整回路を構成する。そして、この電流調整回路を端子ピン対応に設けてそれぞれの回路の複数の第２の出力側トランジスタを所定のデータに応じて所定個数動作させて、その動作するトランジスタの個数に応じて分配する電流に対して電流を加算調整する。
これにより、分配する電流の電流値の調整を第２の出力側トランジスタの動作数を所定のデータとして設定するだけで行うことができる。
通常、この種の回路をＩＣ化した場合に、カレントミラー回路は、同じ単位トランジスタを選択的に接続して形成することになる。多数の単位トランジスタを縦横に配列する回路は、容易にＩＣ化できるので、単純な回路で電流値の調整がピン対応に可能になり、トランジスタの動作数で電流値の調整ができるので、その調整も容易である。
その結果、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度むらの調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。
【００１０】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバの電流分配回路を中心とするブロック図、図２は、分配電流値微調整回路を独立に設けたこの発明の他の実施例のブロック図である。なお、図３と同一の構成要素は同一の符号で示し、その説明を割愛する。
図１において、１００は、有機ＥＬ駆動回路のカラムドライバＩＣであって、１１は、その基準電流分配回路であり、１２は、カラムドライバＩＣ１００の総ピン数Ｐに対してＰ×４の段数のフリップフロップからなるシフトレジスタである。これにより１ピン当たり４段のフリップフロップが割り当てられる。
基準電流分配回路１１は、カレントミラーを構成する入力側のトランジスタＴＰaとこのトランジスタＴＰa、１個に対して、図３の出力側の１個のトランジスタは、複数個、例えば、図３のトランジスタＴＰbに対応するものとして、これを１０個のトランジスタＴＰ1，ＴＰ2〜ＴＰ10に分割して割り当て、さらに、２個の出力側トランジスタＴＰ11，ＴＰ12を追加する。
その結果、１ピン当たりの出力側トランジスタＴＰ1〜ＴＰ12で構成され、合計で出力側トランジスタが１２個からなるカレントミラー回路となる。トランジスタＴＰ1〜ＴＰ12のソース側は電源ライン＋ＶDD（例えば３Ｖ）に接続され、ドレイン側は共通に出力端子１１ｂに接続され、その出力電流がこの出力端子１１ｂを介してＤ／Ａ４に送出される。
ここで、トランジスタＴＰaは、ドレインに基準電流調整回路２から電流シンクの基準電流値Ｉrefを受ける。
【００１１】
出力側トランジスタＴＰ1〜ＴＰ12のうち後ろの４個のトランジスタＴＰ9〜ＴＰ12には、それぞれのソースと電源ライン＋ＶDDとの間に図示するようにスイッチ回路ＳＷ1〜ＳＷ4が設けられ、これらが電流調整回路を構成している。
各スイッチ回路ＳＷ1〜ＳＷ4は、シフトレジスタ１２のうち１ピン当たり、４段が割り当てられ、その各段のフリップフロップ（ＦＦ）１３からＱバー出力（Ｑ出力の反転出力）を受けて、フリップフロップに“１”がセットされたときにそれに対応するスイッチ回路がＯＮされ、“０”がセットされたときにＯＦＦにされる。
シフトレジスタ１２にセットされるデータは、ＭＰＵ８からその入力端子１２ｂに入力されるクロックＣＬＫに応じて電源投入時にその入力端子１２ａに送出されてシフトレジスタ１２に設定される。
６は、表示データレジスタであって、ＭＰＵ８から各ピン対応に表示データがセットされる。この表示データレジスタ６にセットされた各ピン対応の表示データは、それぞれにピン対応に設けられたＤ／Ａ４に送出されて、分配された基準電流を基準としてＤ／Ａ４によりアナログ値として変換される。
【００１２】
さて、ここでは、スイッチ回路ＳＷ1，ＳＷ2を基本的にＯＮ状態に設定することで、基準電流値Ｉrefを１０個のトランジスタに分割して生成して、これらトランジスタ１０個の合計電流値として各ピン対応の分配電流を発生する。なお、スイッチ回路ＳＷ 1 ，ＳＷ 2 は、発生する分配電流の電流値自体を調整するために設けられた本願発明の請求項２あるいは請求項６における第１のスイッチ回路の具体例である。
例えば、図３の基準電流を分配するピン対応の各トランジスタＴＰb，ＴＰc〜ＴＰmがそれぞれ４μＡの基準電流を分配電流として発生するものとすると、各トランジスタのチャネル幅（ゲート幅）の比を１：１とすれば、トランジスタＴＰ〜ＴＰ10の１０個のトランジスタの出力電流の総計が４μＡとなるので、ここでは、トランジスタＴＰ1〜ＴＰ10の各トランジスタの出力電流は、４００ｎＡとなる。そこで、このときの基準電流調整回路２から出力される基準電流値Ｉrefは４００ｎＡになる。
このように１０個のトランジスタを並列に駆動することで分配する基準電流を生成すると、１個のトランジスタで発生する場合のばらつきが平均化され、ばらつきを抑えることができる。さらに、スイッチ回路ＳＷ1〜ＳＷ4のＯＮ／ＯＦＦさせる４ビットのデータを所定の値に設定することで、この例では、−２０％〜＋２０％の範囲で分配する基準電流を１０％単位で加算調整することができる。
この調整データは、製品出荷段階の輝度むら調整により、ＭＰＵ８に内蔵された不揮発性メモリにデータとして設定される。なお、輝度むらは、画素単位で輝度を測定する輝度測定装置により画面の輝度を測定し、その結果として前記の設定データがＭＰＵ８に対する入力されてデータとして生成される。
【００１３】
実際の各ピン間の駆動電流値のばらつきは、基準電流調整回路２が設けられ、ここで、精度の高い基準電流が生成され、製造技術の向上により現在では±３％程度の範囲に抑えることができる。そこで、Ｒ，Ｇ，Ｂのホワイトバランス調整のときは別として、実際上は、−２０％〜＋２０％の範囲での補正は必要ではなく、また、１０％単位の補正では補正精度が粗い。
そこで、前記の回路において、電流値調整用の４個のうち後の２個のトランジスタＴＰ11〜ＴＰ12のチャネル幅（ゲート幅）の比をカレントミラーを構成する入力側のトランジスタＴＰaに対して２：１とすれば、−２０％〜＋１０％の範囲で５％単位で、分配する基準電流値を調整することができる。なお、さらに追加したトランジスタＴＰ 11 〜ＴＰ 12 に設けられているスイッチ回路ＳＷ 3 ，ＳＷ 4 は、分配電流の電流値に対して電流加算で調整するために設けられた本願発明の請求項２あるいは請求項６における第２のスイッチ回路に具体例である。
さらに、スイッチ回路を設けた出力側トランジスタを最後にスイッチ回路付きのトランジスタを１個追加して、入力側のトランジスタＴＰに対する、これら３個のトランジスタのチャネル幅（ゲート幅）の比を３：１とすれば、約３％単位で分配する基準電流値を調整することができる。また、スイッチ回路を設けた出力側トランジスタを最後にスイッチ回路付きトランジスタを２個追加して、入力側のトランジスタＴＰに対するこれら４個のトランジスタのチャネル幅（ゲート幅）の比を４：１とすれば、２．５％単位で分配する基準電流値を調整することができる。
ところで、チャネル幅（ゲート幅）の比は、ゲート幅で調整するのではなく、単位トランジスタを並列接続する個数により実現してもよいことはもちろんである。
【００１４】
さて、図１の実施例のスイッチ回路ＳＷ1〜ＳＷ4もトランジスタで構成されるので、２．５％単位以下のより精度の高い調整を行おうとすると、図１に示す電流値調整回路では、その分、トランジスタの数が多くならざるを得ない。しかも、電流調整回路は、各ピン対応に設けられるので、回路全体のトランジスタの数がかなり多くなる。
図２は、分配電流値微調整回路を独立に設けたこの発明の他の実施例のカラムドライバＩＣ１０１のブロック図であって、このような問題を解決している。
図２においては、図３の基準電流調整回路２に換えて基準電流調整回路７が設けられる。この基準電流調整回路７は、レーザトリミング等により基準電流がＩref−０．０３×Ｉrefの値に調整する。これにより、調整基準となる電流値が９７％×Ｉrefとされ、−３％下側に設定される。これは、製造技術の向上により基準電流分配回路１１により分配される基準電流値のばらつきが１００％±３％程度に抑えられることから、このばらつきの基準電流値の下限値に入力される基準電流値を設定するものである。
基準電流値分配回路２０は、図３の出力側トランジスタＴＰb，ＴＰc〜ＴＰmの各トランジスタに対して分配電流値微調整回路１４が設けられる。基準電流値のばらつきの下限値に相当する０．９７×Ｉrefの基準電流値Ｉrを前記基準電流調整回路７から受ける。
【００１５】
図３の出力側トランジスタＴＰbを代表として、その分配電流値微調整回路１４について以下説明すると、出力側トランジスタＴＰ bに対して、１個の入力側トランジスタＴＰ20と６個のＰチャネルの出力側トランジスタＴＰ21，ＴＰ22〜ＴＰ26からなるカレントミラー回路の分配電流値微調整回路１４が設けられる。図１と同様に、各トランジスタのソース側は、スイッチ回路ＳＷ1〜ＳＷ6を介して電源ライン＋ＶDDに接続され、ドレイン側は、共通に出力端子１１ｂに接続されている。トランジスタＴＰaは、下流に設けられたＮチャネルトランジスタのカレントミラー回路１７により駆動される。
なお、１１ｃは、図３の出力側トランジスタＴＰｃに対応する回路の同様な出力端子であり、縦の点線は、その境界ラインである。
カレントミラー回路１７は、入力側のトランジスタＴＮ1と出力側トランジスタＴＮ2とからなる回路であって、それぞれのソース側は、グランドＧＮＤに接続され、トランジスタＴＮ1のドレインに基準電流調整回路７から吐き出しの基準電流値Ｉrを受け、出力側トランジスタＴＮ2にシンク電流Ｉrを発生する。 トランジスタＴＮ1とトランジスタＴＮ2とのチャネル幅（ゲート幅）の比を１：１とし、図３の基準電流Ｉrefを４μＡとすると、基準電流値Ｉrは、３．８８μＡになる。
【００１６】
分配電流値微調整回路１４は、入力側トランジスタＴＰ20のドレインがＮチャネルのトランジスタＴＮ3のドレインに接続され、このトランジスタＴＮ3がカレントミラー回路１７の入力側トランジスタＮ1に出力側トランジスタとしてカレントミラー接続されている。
そして、トランジスタＴＮ1とトランジスタＴＮ3とのチャネル幅（ゲート幅）の比は、１：１／１００となっている。そこで、カレントミラー接続された出力側トランジスタＴＰ21〜ＴＰ25には、トランジスタＴＰａの１／１００の３８ｎＡの電流が流れる。なお、図では、説明上、トランジスタＴＮ3を１個のトランジスタで示して、チャネル幅（ゲート幅）の比は、１００：１としているが、実際上は、１０：１のカレントミラー回路を２段設けることで、１００：１の電流を生成する。
その結果、基準電流Ｉrefを４μＡの１／１００の約４０ｎＡ単位で電流値調整が可能となる。これにより、基準電流のばらつきの下限値である９７％×Ｉrefを下限として−３％〜＋３％の範囲で１％単位で出力側トランジスタＴＰａの出力電流値を調整することができる。
この実施例では、各スイッチ回路ＳＷ1〜ＳＷ6は、シフトレジスタ１２のうち１ピン当たり、６段が割り当てられ、その各段のフリップフロップ１３からＱバー出力（Ｑ出力の反転出力）を受けて、フリップフロップに“１”がセットされたときにＯＮし、“０”がセットされたときにＯＦＦする。なお、このときのシフトレジスタ１２の総段数は、この場合、総ピン数Ｐ×６段である。
【００１７】
以上説明してきたが、実施例では、スイッチ回路ＳＷ1〜ＳＷ6は、それぞれ各トランジスタのソースと電源ラインとの間に設けられているが、これは、ドレインと各出力端子１１ｂ，１１ｃ…との間にそれぞれ設けられていてもよい。
また、実施例では、基準電流調整回路２，基準電流調整回路７は、レーザトリミングによる電流調整回路としているが、これは、Ｄ／Ａ変換回路等により後からプログラム処理で調整するようなソフトウエハによる調整回路であってもよい。
また、シフトレジスタ１２は、ＭＰＵ８から電源投入時にデータが設定されるようになっているが、これは、不揮発性メモリで構成してもよく、製品出荷段階のテスト、調整段階でデータがＭＰＵ８を介してあるいは直接不揮発性メモリに設定されるものであってもよい。
なお、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のＮチャンネル型トランジスタ（あるいはｎｐｎ型）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
また、有機ＥＬパネルの端子ピンとこの端子ピンに接続されるカラムドライバＩＣの出力ピンとは、本来接続されて一体となるので、この明細書および特許請求の範囲においては特に区別されるべきものではない。
【００１８】
【発明の効果】
以上説明してきたように、この発明にあっては、電流分配を行う１対ｎのカレントミラー回路の第１の入力側トランジスタにカレントミラー接続されあるいはこの第１の入力側トランジスタに流れる電流に対応する電流が流される第２の入力側トランジスタにカレントミラー接続された複数の第２の出力側トランジスタを有するカレントミラー回路として電流調整回路を構成する。そして、この電流調整回路を端子ピン対応に設けてそれぞれの回路の複数の第２の出力側トランジスタを所定のデータに応じて所定個数動作させて、その動作するトランジスタの個数に応じて分配する電流に対して電流を加算調整する。
これにより、分配する電流の電流値の調整を第２の出力側トランジスタの動作数を所定のデータとして設定するだけで行うことができる。
その結果、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度むらの調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバの電流分配回路を中心とするブロック図である。
【図２】図２は、分配電流値微調整回路を独立に設けたこの発明の他の実施例のブロック図である。
【図３】図３は、この発明の先行技術における基準電流分配回路を中心とした電流駆動回路の説明図である。
【符号の説明】
１…基準電流発生回路、２…基準電流調整回路、
３，１１…基準電流分配回路、
４…Ｄ／Ａ変換回路（Ｄ／Ａ）、５…出力段電流源、
６…表示データレジスタ、８…ＭＰＵ、
１０，１００…カラムドライバＩＣ、
１２…シフトレジスタ、
１３…フリップフロップ、
Ｘ1〜Ｘm…カラム側の出力端子、
ＴPa〜TPn-1…トランジスタ。
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機等の表示画面の輝度むら調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ表示装置に関する。
【０００２】
【従来の技術】
携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
【０００３】
カレントミラー回路による出力回路は、ピン対応に配置され、そのドライブ段は、例えば、特願２００２−８２６６２号に示されるように、ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路とされて、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応にミラー電流を発生する。さらに、ピン対応にカレントミラーで構成されるＤ／Ａ変換回路を設けて、それぞれのＤ／Ａ変換回路が基準駆動電流として前記のミラー電流を受けてこの電流を基準としてそれぞれに表示データを受けてそれぞれにＤ／Ａ変換してピン対応に駆動電流を生成し、前記のカレントミラーの出力回路を駆動する。
【０００４】
このように、カレントミラー構成で駆動電流を生成することにより、例えば、パッシブマトリックスの場合には、数μＡ程度の微小な基準電流からｍＡあるいは１Ａ程度の大きな電流を電力ロスを抑えて電流増幅することができ、低消費電力の駆動回路を実現することができる。また、アクティブマトリックスの場合には、同様にして低消費電力で１ｎＡ〜１μＡの駆動電流を得ることがきる。
ところで、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落としてリセットする有機ＥＬ素子の駆動回路が特許文献１として公知である。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が特許文献２として公知である。
【０００５】
【特許文献１】
特開平９−２３２０７４号公報
【特許文献２】
特開２００１−１４３８６７号公報
【０００６】
【発明が解決しようとする課題】
前記したこの発明の先行技術の特願２００２−８２６６２号では、有機ＥＬ表示パネルをピンを介して電流駆動する電流駆動回路の集積効率を上げるために、入力トランジスタ１個に対してｎ個の出力トランジスタを持つ１対ｎのカレントミラー回路を設けて基準電流をピン対応に分配している。この場合に、ｎが３０以上になると、分配される基準電流が均一でなくなり、それが表示画面上で輝度むらとなって現れる。そこで、カレントミラー回路の入力側トランジスタを出力側トランジスタの中央に配置するようにしているが、輝度むらの低減に対する要求が高く、人の目は、輝度むらが気になると、細かい輝度むらまで映るようになり、現在では、製造段階でのトランジスタの特性のばらつきによる輝度むらが問題になってきている。
【０００７】
図３は、この発明の先行技術における基準電流分配回路を中心とした電流駆動回路の説明図である。
１は、基準電流発生回路であり、２は、基準電流調整回路、３は、基準電流分配回路、４は、カレントミラー構成の電流スイッチングＤ／Ａ変換回路（Ｄ／Ａ）、５は、出力段電流源、そしてＸ1，Ｘ2〜Ｘmは、カラム側の出力端子であり、有機ＥＬパネルのピンに接続される。
基準電流分配回路３は、Ｐチャネルの入力側トランジスタＴＰaとこの入力側トランジスタＴＰaに対して並列に接続されたカレントミラー接続のＰチャネルの出力側トランジスタＴＰb，ＴＰc〜ＴＰmからなり、トランジスタＴＰaが、基準電流発生回路１により生成され、基準電流調整回路２により調整された基準電流Ｉrefで駆動される。なお、基準電流調整回路２は、製造工程でレーザトリミング等により基準電流がＩrefになるように調整する回路であり、通常、Ｒ，Ｇ，Ｂに対応してそれぞれ設けられ、ホワイトバランス等の調整をするために利用される。２ａは、基準電流Ｉrefの出力端子である。
ここで、基準電流分配回路３では、カレントミラー回路を形成する出力側トランジスタに３０個以上のトランジスタが使用されるので、入力側トランジスタに対して各トランジスタのペア性が十分採れなくなって、トランジスタＴＰb，ＴＰc〜ＴＰmの特性の相違により、各ピン対応に分配された出力電流ｉ1〜ｉmにもばらつきが生じる。その結果、それぞれのＤ／Ａ４の出力電流Ｉ1〜Ｉmに同じようなばらつきが生じ、それが現在では、輝度むらとして問題視されるようになってきている。
この発明の目的は、このような従来技術の問題点を解決するものであって、携帯電話機等の表示画面の輝度むら調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置の特徴は、端子ピンに流す電流あるいはその基礎となる電流を受ける第１の入力側トランジスタとこの第１の入力側トランジスタに対してカレントミラー接続され端子ピン対応に設けられた多数の第１の出力側トランジスタとを有し、この第１の出力側トランジスタに所定の量のミラー電流を生成することで受けた電流を端子ピン対応に分配する電流分配回路と、この電流分配回路にそれぞれ設けられ、第１の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して端子ピン対応に前記分配される電流に対して加算する電流を発生する複数の第２の出力側トランジスタを有する複数の電流調整回路と、複数の電流調整回路のそれぞれに所定のデータを送出する外部からデータ書込が可能なメモリとを備えるものであって、
電流調整回路は、第１および第２のスイッチ回路を有し、メモリはシフトレジスタであり、それぞれの第１の出力側トランジスタは、複数のトランジスタからなり、その少なくとも１つは、第１のスイッチ回路を介して電源ラインあるいは分配電流の出力端子に接続され、複数の第２の出力側トランジスタのぞれぞれは、第１の入力側トランジスタにカレントミラー接続され、それぞれ第２のスイッチ回路を介して電源ラインに接続され、第１および第２のスイッチ回路は、所定のデータに応じてＯＮ／ＯＦＦされるものである。
また、他の発明の構成として前記の電流調整回路が端子ピンに対応して前記の電流分配回路にそれぞれ設けられ、前記複数の第２の出力側トランジスタが第２の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して端子ピン対応に分配される電流に対して加算する電流を発生し、さらに複数の電流調整回路のそれぞれに所定のデータを送出する外部からデータ書込が可能なメモリと第１および第２の入力側トランジスタを駆動するカレントミラー回路とを備えていて、メモリがシフトレジスタであり、第２の出力側トランジスタが第１の出力側トランジスタの出力電流に対して実質的に１／ｎ（ただしｎは２以上の数）の出力電流を発生するものである。
【０００９】
【発明の実施の形態】
このように、この発明にあっては、電流分配を行う１対ｎのカレントミラー回路の第１の入力側トランジスタにカレントミラー接続されあるいはこの第１の入力側トランジスタに流れる電流に対応する電流が流される第２の入力側トランジスタにカレントミラー接続された複数の第２の出力側トランジスタを有するカレントミラー回路として電流調整回路を構成する。そして、この電流調整回路を端子ピン対応に設けてそれぞれの回路の複数の第２の出力側トランジスタを所定のデータに応じて所定個数動作させて、その動作するトランジスタの個数に応じて分配する電流に対して電流を加算調整する。
これにより、分配する電流の電流値の調整を第２の出力側トランジスタの動作数を所定のデータとして設定するだけで行うことができる。
通常、この種の回路をＩＣ化した場合に、カレントミラー回路は、同じ単位トランジスタを選択的に接続して形成することになる。多数の単位トランジスタを縦横に配列する回路は、容易にＩＣ化できるので、単純な回路で電流値の調整がピン対応に可能になり、トランジスタの動作数で電流値の調整ができるので、その調整も容易である。
その結果、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度むらの調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。
【００１０】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバの電流分配回路を中心とするブロック図、図２は、分配電流値微調整回路を独立に設けたこの発明の他の実施例のブロック図である。なお、図３と同一の構成要素は同一の符号で示し、その説明を割愛する。
図１において、１００は、有機ＥＬ駆動回路のカラムドライバＩＣであって、１１は、その基準電流分配回路であり、１２は、カラムドライバＩＣ１００の総ピン数Ｐに対してＰ×４の段数のフリップフロップからなるシフトレジスタである。これにより１ピン当たり４段のフリップフロップが割り当てられる。
基準電流分配回路１１は、カレントミラーを構成する入力側のトランジスタＴＰaとこのトランジスタＴＰa、１個に対して、図３の出力側の１個のトランジスタは、複数個、例えば、図３のトランジスタＴＰbに対応するものとして、これを１０個のトランジスタＴＰ1，ＴＰ2〜ＴＰ10に分割して割り当て、さらに、２個の出力側トランジスタＴＰ11，ＴＰ12を追加する。
その結果、１ピン当たりの出力側トランジスタＴＰ1〜ＴＰ12で構成され、合計で出力側トランジスタが１２個からなるカレントミラー回路となる。トランジスタＴＰ1〜ＴＰ12のソース側は電源ライン＋ＶDD（例えば３Ｖ）に接続され、ドレイン側は共通に出力端子１１ｂに接続され、その出力電流がこの出力端子１１ｂを介してＤ／Ａ４に送出される。
ここで、トランジスタＴＰaは、ドレインに基準電流調整回路２から電流シンクの基準電流値Ｉrefを受ける。
【００１１】
出力側トランジスタＴＰ1〜ＴＰ12のうち後ろの４個のトランジスタＴＰ9〜ＴＰ12には、それぞれのソースと電源ライン＋ＶDDとの間に図示するようにスイッチ回路ＳＷ1〜ＳＷ4が設けられ、これらが電流調整回路を構成している。
各スイッチ回路ＳＷ1〜ＳＷ4は、シフトレジスタ１２のうち１ピン当たり、４段が割り当てられ、その各段のフリップフロップ（ＦＦ）１３からＱバー出力（Ｑ出力の反転出力）を受けて、フリップフロップに“１”がセットされたときにそれに対応するスイッチ回路がＯＮされ、“０”がセットされたときにＯＦＦにされる。
シフトレジスタ１２にセットされるデータは、ＭＰＵ８からその入力端子１２ｂに入力されるクロックＣＬＫに応じて電源投入時にその入力端子１２ａに送出されてシフトレジスタ１２に設定される。
６は、表示データレジスタであって、ＭＰＵ８から各ピン対応に表示データがセットされる。この表示データレジスタ６にセットされた各ピン対応の表示データは、それぞれにピン対応に設けられたＤ／Ａ４に送出されて、分配された基準電流を基準としてＤ／Ａ４によりアナログ値として変換される。
【００１２】
さて、ここでは、スイッチ回路ＳＷ1，ＳＷ2を基本的にＯＮ状態に設定することで、基準電流値Ｉrefを１０個のトランジスタに分割して生成して、これらトランジスタ１０個の合計電流値として各ピン対応の分配電流を発生する。なお、スイッチ回路ＳＷ 1 ，ＳＷ 2 は、発生する分配電流の電流値自体を調整するために設けられた本願発明の請求項２あるいは請求項６における第１のスイッチ回路の具体例である。
例えば、図３の基準電流を分配するピン対応の各トランジスタＴＰb，ＴＰc〜ＴＰmがそれぞれ４μＡの基準電流を分配電流として発生するものとすると、各トランジスタのチャネル幅（ゲート幅）の比を１：１とすれば、トランジスタＴＰ〜ＴＰ10の１０個のトランジスタの出力電流の総計が４μＡとなるので、ここでは、トランジスタＴＰ1〜ＴＰ10の各トランジスタの出力電流は、４００ｎＡとなる。そこで、このときの基準電流調整回路２から出力される基準電流値Ｉrefは４００ｎＡになる。
このように１０個のトランジスタを並列に駆動することで分配する基準電流を生成すると、１個のトランジスタで発生する場合のばらつきが平均化され、ばらつきを抑えることができる。さらに、スイッチ回路ＳＷ1〜ＳＷ4のＯＮ／ＯＦＦさせる４ビットのデータを所定の値に設定することで、この例では、−２０％〜＋２０％の範囲で分配する基準電流を１０％単位で加算調整することができる。
この調整データは、製品出荷段階の輝度むら調整により、ＭＰＵ８に内蔵された不揮発性メモリにデータとして設定される。なお、輝度むらは、画素単位で輝度を測定する輝度測定装置により画面の輝度を測定し、その結果として前記の設定データがＭＰＵ８に対する入力されてデータとして生成される。
【００１３】
実際の各ピン間の駆動電流値のばらつきは、基準電流調整回路２が設けられ、ここで、精度の高い基準電流が生成され、製造技術の向上により現在では±３％程度の範囲に抑えることができる。そこで、Ｒ，Ｇ，Ｂのホワイトバランス調整のときは別として、実際上は、−２０％〜＋２０％の範囲での補正は必要ではなく、また、１０％単位の補正では補正精度が粗い。
そこで、前記の回路において、電流値調整用の４個のうち後の２個のトランジスタＴＰ11〜ＴＰ12のチャネル幅（ゲート幅）の比をカレントミラーを構成する入力側のトランジスタＴＰaに対して２：１とすれば、−２０％〜＋１０％の範囲で５％単位で、分配する基準電流値を調整することができる。なお、さらに追加したトランジスタＴＰ 11 〜ＴＰ 12 に設けられているスイッチ回路ＳＷ 3 ，ＳＷ 4 は、分配電流の電流値に対して電流加算で調整するために設けられた本願発明の請求項２あるいは請求項６における第２のスイッチ回路に具体例である。
さらに、スイッチ回路を設けた出力側トランジスタを最後にスイッチ回路付きのトランジスタを１個追加して、入力側のトランジスタＴＰに対する、これら３個のトランジスタのチャネル幅（ゲート幅）の比を３：１とすれば、約３％単位で分配する基準電流値を調整することができる。また、スイッチ回路を設けた出力側トランジスタを最後にスイッチ回路付きトランジスタを２個追加して、入力側のトランジスタＴＰに対するこれら４個のトランジスタのチャネル幅（ゲート幅）の比を４：１とすれば、２．５％単位で分配する基準電流値を調整することができる。
ところで、チャネル幅（ゲート幅）の比は、ゲート幅で調整するのではなく、単位トランジスタを並列接続する個数により実現してもよいことはもちろんである。
【００１４】
さて、図１の実施例のスイッチ回路ＳＷ1〜ＳＷ4もトランジスタで構成されるので、２．５％単位以下のより精度の高い調整を行おうとすると、図１に示す電流値調整回路では、その分、トランジスタの数が多くならざるを得ない。しかも、電流調整回路は、各ピン対応に設けられるので、回路全体のトランジスタの数がかなり多くなる。
図２は、分配電流値微調整回路を独立に設けたこの発明の他の実施例のカラムドライバＩＣ１０１のブロック図であって、このような問題を解決している。
図２においては、図３の基準電流調整回路２に換えて基準電流調整回路７が設けられる。この基準電流調整回路７は、レーザトリミング等により基準電流がＩref−０．０３×Ｉrefの値に調整する。これにより、調整基準となる電流値が９７％×Ｉrefとされ、−３％下側に設定される。これは、製造技術の向上により基準電流分配回路１１により分配される基準電流値のばらつきが１００％±３％程度に抑えられることから、このばらつきの基準電流値の下限値に入力される基準電流値を設定するものである。
基準電流値分配回路２０は、図３の出力側トランジスタＴＰb，ＴＰc〜ＴＰmの各トランジスタに対して分配電流値微調整回路１４が設けられる。基準電流値のばらつきの下限値に相当する０．９７×Ｉrefの基準電流値Ｉrを前記基準電流調整回路７から受ける。
【００１５】
図３の出力側トランジスタＴＰbを代表として、その分配電流値微調整回路１４について以下説明すると、出力側トランジスタＴＰ bに対して、１個の入力側トランジスタＴＰ20と６個のＰチャネルの出力側トランジスタＴＰ21，ＴＰ22〜ＴＰ26からなるカレントミラー回路の分配電流値微調整回路１４が設けられる。図１と同様に、各トランジスタのソース側は、スイッチ回路ＳＷ1〜ＳＷ6を介して電源ライン＋ＶDDに接続され、ドレイン側は、共通に出力端子１１ｂに接続されている。トランジスタＴＰaは、下流に設けられたＮチャネルトランジスタのカレントミラー回路１７により駆動される。
なお、１１ｃは、図３の出力側トランジスタＴＰｃに対応する回路の同様な出力端子であり、縦の点線は、その境界ラインである。
カレントミラー回路１７は、入力側のトランジスタＴＮ1と出力側トランジスタＴＮ2とからなる回路であって、それぞれのソース側は、グランドＧＮＤに接続され、トランジスタＴＮ1のドレインに基準電流調整回路７から吐き出しの基準電流値Ｉrを受け、出力側トランジスタＴＮ2にシンク電流Ｉrを発生する。 トランジスタＴＮ1とトランジスタＴＮ2とのチャネル幅（ゲート幅）の比を１：１とし、図３の基準電流Ｉrefを４μＡとすると、基準電流値Ｉrは、３．８８μＡになる。
【００１６】
分配電流値微調整回路１４は、入力側トランジスタＴＰ20のドレインがＮチャネルのトランジスタＴＮ3のドレインに接続され、このトランジスタＴＮ3がカレントミラー回路１７の入力側トランジスタＮ1に出力側トランジスタとしてカレントミラー接続されている。
そして、トランジスタＴＮ1とトランジスタＴＮ3とのチャネル幅（ゲート幅）の比は、１：１／１００となっている。そこで、カレントミラー接続された出力側トランジスタＴＰ21〜ＴＰ25には、トランジスタＴＰａの１／１００の３８ｎＡの電流が流れる。なお、図では、説明上、トランジスタＴＮ3を１個のトランジスタで示して、チャネル幅（ゲート幅）の比は、１００：１としているが、実際上は、１０：１のカレントミラー回路を２段設けることで、１００：１の電流を生成する。
その結果、基準電流Ｉrefを４μＡの１／１００の約４０ｎＡ単位で電流値調整が可能となる。これにより、基準電流のばらつきの下限値である９７％×Ｉrefを下限として−３％〜＋３％の範囲で１％単位で出力側トランジスタＴＰａの出力電流値を調整することができる。
この実施例では、各スイッチ回路ＳＷ1〜ＳＷ6は、シフトレジスタ１２のうち１ピン当たり、６段が割り当てられ、その各段のフリップフロップ１３からＱバー出力（Ｑ出力の反転出力）を受けて、フリップフロップに“１”がセットされたときにＯＮし、“０”がセットされたときにＯＦＦする。なお、このときのシフトレジスタ１２の総段数は、この場合、総ピン数Ｐ×６段である。
【００１７】
以上説明してきたが、実施例では、スイッチ回路ＳＷ1〜ＳＷ6は、それぞれ各トランジスタのソースと電源ラインとの間に設けられているが、これは、ドレインと各出力端子１１ｂ，１１ｃ…との間にそれぞれ設けられていてもよい。
また、実施例では、基準電流調整回路２，基準電流調整回路７は、レーザトリミングによる電流調整回路としているが、これは、Ｄ／Ａ変換回路等により後からプログラム処理で調整するようなソフトウエハによる調整回路であってもよい。
また、シフトレジスタ１２は、ＭＰＵ８から電源投入時にデータが設定されるようになっているが、これは、不揮発性メモリで構成してもよく、製品出荷段階のテスト、調整段階でデータがＭＰＵ８を介してあるいは直接不揮発性メモリに設定されるものであってもよい。
なお、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体としても構成してもよいことはもちろんである。また、実施例のＮチャンネル型トランジスタ（あるいはｎｐｎ型）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
また、有機ＥＬパネルの端子ピンとこの端子ピンに接続されるカラムドライバＩＣの出力ピンとは、本来接続されて一体となるので、この明細書および特許請求の範囲においては特に区別されるべきものではない。
【００１８】
【発明の効果】
以上説明してきたように、この発明にあっては、電流分配を行う１対ｎのカレントミラー回路の第１の入力側トランジスタにカレントミラー接続されあるいはこの第１の入力側トランジスタに流れる電流に対応する電流が流される第２の入力側トランジスタにカレントミラー接続された複数の第２の出力側トランジスタを有するカレントミラー回路として電流調整回路を構成する。そして、この電流調整回路を端子ピン対応に設けてそれぞれの回路の複数の第２の出力側トランジスタを所定のデータに応じて所定個数動作させて、その動作するトランジスタの個数に応じて分配する電流に対して電流を加算調整する。
これにより、分配する電流の電流値の調整を第２の出力側トランジスタの動作数を所定のデータとして設定するだけで行うことができる。
その結果、携帯電話機，ＰＨＳ等の装置ごとの表示画面の輝度むらの調整が容易で、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のカラムドライバの電流分配回路を中心とするブロック図である。
【図２】図２は、分配電流値微調整回路を独立に設けたこの発明の他の実施例のブロック図である。
【図３】図３は、この発明の先行技術における基準電流分配回路を中心とした電流駆動回路の説明図である。
【符号の説明】
１…基準電流発生回路、２…基準電流調整回路、
３，１１…基準電流分配回路、
４…Ｄ／Ａ変換回路（Ｄ／Ａ）、５…出力段電流源、
６…表示データレジスタ、８…ＭＰＵ、
１０，１００…カラムドライバＩＣ、
１２…シフトレジスタ、
１３…フリップフロップ、
Ｘ1〜Ｘm…カラム側の出力端子、
ＴPa〜TPn-1…トランジスタ。
Claims (6)
- 有機ＥＬパネルの端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路において、
前記端子ピンに流す電流あるいはその基礎となる電流を受ける第１の入力側トランジスタとこの第１の入力側トランジスタに対してカレントミラー接続され前記端子ピン対応に設けられた多数の第１の出力側トランジスタとを有し、この第１の出力側トランジスタに所定の量のミラー電流を生成することで受けた前記電流を前記端子ピン対応に分配する電流分配回路と、
前記端子ピンに対応して前記電流分配回路にそれぞれ設けられ、前記第１の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して前記端子ピン対応に前記分配される電流に対して加算する電流を発生する複数の第２の出力側トランジスタを有する複数の電流調整回路と、
前記複数の電流調整回路のそれぞれに前記所定のデータを送出する外部からデータ書込が可能なメモリとを備え、
前記電流調整回路は、第１および第２のスイッチ回路を有し、前記メモリはシフトレジスタであり、それぞれの前記第１の出力側トランジスタは、複数のトランジスタからなり、その少なくとも１つは、第１のスイッチ回路を介して電源ラインあるいは分配電流の出力端子に接続され、複数の前記第２の出力側トランジスタのぞれぞれは、前記第１の入力側トランジスタにカレントミラー接続され、それぞれ第２のスイッチ回路を介して前記電源ラインに接続され、前記第１および第２のスイッチ回路は、前記所定のデータに応じてＯＮ／ＯＦＦされる有機ＥＬ駆動回路。 - 有機ＥＬパネルの端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路において、
前記端子ピンに流す電流あるいはその基礎となる電流を受ける第１の入力側トランジスタとこの第１の入力側トランジスタに対してカレントミラー接続され前記端子ピン対応に設けられた多数の第１の出力側トランジスタとを有し、この第１の出力側トランジスタに所定の量のミラー電流を生成することで受けた前記電流を前記端子ピン対応に分配する電流分配回路と、
前記端子ピンに対応して前記電流分配回路にそれぞれ設けられ、第２の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して前記端子ピン対応に前記分配される電流に対して加算する電流を発生する複数の第２の出力側トランジスタを有する複数の電流調整回路と、
前記複数の電流調整回路のそれぞれに前記所定のデータを送出する外部からデータ書込が可能なメモリと、
前記第１および第２の入力側トランジスタを駆動するカレントミラー回路とを備え、
前記メモリはシフトレジスタであり、前記第２の出力側トランジスタは、前記第１の出力側トランジスタの出力電流に対して実質的に１／ｎ（ただしｎは２以上の数）の出力電流を発生する有機ＥＬ駆動回路。 - 複数の前記第２の出力側トランジスタのぞれぞれは、それぞれ第１のスイッチ回路を介して電源ラインあるいは分配電流の出力端子に接続され、前記第１のスイッチ回路は、前記所定のデータに応じてＯＮ／ＯＦＦされる請求項２記載の有機ＥＬ駆動回路。
- 有機ＥＬパネルの端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路を有する有機ＥＬ表示装置において、
前記端子ピンに流す電流あるいはその基礎となる電流を受ける第１の入力側トランジスタとこの第１の入力側トランジスタに対してカレントミラー接続され前記端子ピン対応に設けられた多数の第１の出力側トランジスタとを有し、この第１の出力側トランジスタに所定の量のミラー電流を生成することで受けた前記電流を前記端子ピン対応に分配する電流分配回路と、
前記電流分配回路にそれぞれ設けられ、前記第１の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して前記端子ピン対応に前記分配される電流に対して加算する電流を発生する複数の第２の出力側トランジスタを有する複数の電流調整回路と、
前記複数の電流調整回路のそれぞれに前記所定のデータを送出する外部からデータ書込が可能なメモリとを備え、
前記電流調整回路は、第１および第２のスイッチ回路を有し、前記メモリはシフトレジスタであり、それぞれの前記第１の出力側トランジスタは、複数のトランジスタからなり、その少なくとも１つは、第１のスイッチ回路を介して電源ラインあるいは分配電流の出力端子に接続され、複数の前記第２の出力側トランジスタのぞれぞれは、前記第１の入力側トランジスタにカレントミラー接続され、それぞれ第２のスイッチ回路を介して前記電源ラインに接続され、前記第１および第２のスイッチ回路は、前記所定のデータに応じてＯＮ／ＯＦＦされる有機ＥＬ表示装置。 - 有機ＥＬパネルの端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路を有する有機ＥＬ表示装置において、
前記端子ピンに流す電流あるいはその基礎となる電流を受ける第１の入力側トランジスタとこの第１の入力側トランジスタに対してカレントミラー接続され前記端子ピン対応に設けられた多数の第１の出力側トランジスタとを有し、この第１の出力側トランジスタに所定の量のミラー電流を生成することで受けた前記電流を前記端子ピン対応に分配する電流分配回路と、
前記電流分配回路にそれぞれ設けられ、第２の入力側トランジスタにカレントミラー接続され所定のデータに応じて所定の個数が動作して前記端子ピン対応に前記分配される電流に対して加算する電流を発生する複数の第２の出力側トランジスタを有する複数の電流調整回路と、
前記複数の電流調整回路のそれぞれに前記所定のデータを送出する外部からデータ書込が可能なメモリとを備え、
前記第１および第２の入力側トランジスタを駆動するカレントミラー回路とを備え、
前記メモリはシフトレジスタであり、前記第２の出力側トランジスタは、前記第１の出力側トランジスタの出力電流に対して実質的に１／ｎ（ただしｎは２以上の数）の出力電流を発生する有機ＥＬ表示装置。 - 各前記第１の出力側トランジスタは１個のトランジスタであり、複数の前記第２の出力側トランジスタのぞれぞれは、それぞれ第１のスイッチ回路を介して電源ラインあるいは分配電流の出力端子に接続され、第１のスイッチ回路は、前記所定のデータに応じてＯＮ／ＯＦＦされる請求項５記載の有機ＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005575A JP4028805B2 (ja) | 2003-01-14 | 2003-01-14 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005575A JP4028805B2 (ja) | 2003-01-14 | 2003-01-14 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004219625A JP2004219625A (ja) | 2004-08-05 |
| JP4028805B2 true JP4028805B2 (ja) | 2007-12-26 |
Family
ID=32896206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005575A Expired - Fee Related JP4028805B2 (ja) | 2003-01-14 | 2003-01-14 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4028805B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7105855B2 (en) * | 2004-09-20 | 2006-09-12 | Eastman Kodak Company | Providing driving current arrangement for OLED device |
| GB2433638B (en) * | 2005-12-22 | 2011-06-29 | Cambridge Display Tech Ltd | Passive matrix display drivers |
-
2003
- 2003-01-14 JP JP2003005575A patent/JP4028805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004219625A (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3742357B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US6972526B2 (en) | Organic EL display device and driving circuits | |
| KR100656013B1 (ko) | 유기 ｅｌ 구동 회로 및 이를 이용하는 유기 ｅｌ 표시장치 | |
| KR100475844B1 (ko) | 유기 ｅｌ 구동회로 및 이를 이용한 디스플레이 장치 | |
| JP3924179B2 (ja) | Ｄ／ａ変換回路およびこれを用いる有機ｅｌ駆動回路 | |
| US7030841B2 (en) | Organic EL element drive circuit and organic EL display device using the same | |
| KR20030068426A (ko) | 유기 ｅｌ 구동 회로 및 이를 이용한 유기 ｅｌ디스플레이 장치 | |
| JPWO2005093958A1 (ja) | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| KR100498843B1 (ko) | 유기 ｅｌ 소자 구동 회로 및 유기 ｅｌ 디스플레이 장치 | |
| JPWO2007037220A1 (ja) | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| JP3636698B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP4028805B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP3647847B2 (ja) | 有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| KR100641442B1 (ko) | 유기 ｅｌ 구동 회로 및 이를 이용하는 유기 ｅｌ디스플레이 장치 | |
| JP3749993B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US20040263087A1 (en) | Organic EL element drive circuit and organic EL display device using the same drive circuit | |
| JP5068419B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2004219622A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP2005037915A (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| JP5068434B2 (ja) | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061201 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070720 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |