JP2005222030A - データ線駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

【課題】 電気光学装置の輝度を画素毎に調整する。
【解決手段】 データ線駆動回路２２は、画素の階調を表す階調データに応じた階調電流
を生成するＤＡＣ３１と、画素の輝度を補正するための補正電流を生成するＤＡＣ３２を
有する。データ線駆動回路２２は、ＤＡＣ３２で生成された補正電流とＤＡＣ３１で生成
された階調電流とを足し合わせて得られた電流に応じた電圧を生成してデータ線１２の各
々に印加する。
【選択図】 図５

Description

電気光学装置の画素の輝度を調整する技術に関する。

有機ＥＬ（Electro Luminescence）ディスプレイ等の電気光学装置の画素回路を駆動す
る駆動回路として、電流加算型のデジタル／アナログ変換回路（以下、ＤＡＣと呼ぶ）を
用いた駆動回路が広く知られている。電流加算型のＤＡＣは、電圧出力型のＤＡＣに比べ
て少ない配線で構成することができるため、電気光学装置の多階調化に対応しやすいとい
う利点を持っている。電流加算型のＤＡＣに関しては、種々の技術が提案されている（例
えば、特許文献１、２および３）。

特許文献１では、複数の電流源からの電流を階調データに応じて選択して加算する電流
加算型ＤＡＣについて記載されている。ここで、階調データはｎビット（ｎ≧１の整数）
であり、各電流源から供給される電流量は、階調データのビットに対応して、例えば１：
２：４：…：２^n-1の比を持つように構成されており、これによって、配線の数の削減を
図っている。特許文献２に記載の電流加算型のＤＡＣは、コンデンサに接続された複数の
電流源を階調データに応じてオン／オフさせ、コンデンサに蓄積された電荷を用いて画素
を駆動する。これによって、コンデンサの数を削減し、回路の大きさを縮小することがで
きるとしている。特許文献３に記載の電流加算型ＤＡＣは、階調データに応じて加算され
た電流を電圧に変換する際に、電圧が所定の範囲内の値を持つように調整することで、チ
ャネル毎の電圧のばらつきの解消を図っている。

特開平５−２１６４３９号公報 特開平８−９５５２２号公報 特開２００２−２６７２９号公報

ところで、電圧駆動型の画素回路を用いた有機ＥＬディスプレイにおいては、画素回路
に設けられた駆動トランジスタに階調データに応じた電圧が印加され、この電圧に応じた
電流が有機ＥＬ素子に供給されることにより、有機ＥＬ素子が階調データに応じた輝度に
て発光する。このような画素回路の例を図３に示す。トランジスタ１６２のソース・ドレ
イン間に流れる電流Ｉとゲート電圧Ｖｇｓとの関係は（１）式で表される。
Ｉ＝（１／２）β（Ｖｇｓ−Ｖｔｈ）² …（１）
ここで、β：利得係数、Ｖｔｈ：閾値電圧である。

ところが、βおよびＶｔｈが全ての駆動トランジスタについて同一であればＶｇｓによ
って電流Ｉが一意に定まるが、実際には、駆動トランジスタ毎にβやＶｔｈにばらつきを
持っているため、電流Ｉにもばらつきが生じ、その結果、輝度のばらつきが生じてしまう
。また、Ｖｔｈ補償機能を有する画素回路を用いたとしても、βのばらつきが残るため、
輝度のばらつきは解消されない。また、上記のいずれの特許文献においても、この問題を
解決するための構成は開示されていない。

その一方で、以下のような問題もある。画素回路に設けられた駆動トランジスタと駆動
回路で用いられるトランジスタとは、その製造プロセスが異なっている場合がある。多く
の場合、画素回路においてはＴＦＴ（Thin Film Transistor）が用いられ、駆動回路にお
いてはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成さ
れたＩＣ（Integrated Circuit）が用いられる。製造プロセスが異なるトランジスタでは
、（１）式に示した利得係数βおよびしきい値電圧Ｖｔｈが、製造プロセスの違いに起因
して異なることとなる。このように利得係数βやしきい値電圧Ｖｔｈが異なっている場合
、画素回路の駆動トランジスタでは階調データに応じた所望の電流値とは異なる電流値の
電流が生成されることとなり、有機ＥＬ素子を所望の輝度で発光させることができないと
いう問題が生じる。上記のいずれの特許文献においても、この問題を解決するための構成
は開示されていない。

本発明は、上述した背景の下になされたものであり、電気光学装置の輝度を画素毎に調
整することのできる技術の提供を目的とする。また、画素回路の駆動トランジスタと駆動
回路のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることのでき
る技術の提供を目的とする。

上述の課題を解決するために、本発明は、複数の走査線と複数のデータ線との交差の各
々に設けられた画素と、前記走査線の各々を順次選択するとともに、選択した走査線に選
択信号を供給する走査線駆動回路とを有する電気光学装置の前記データ線を駆動するデー
タ線駆動回路において、前記走査線の各々に選択信号が供給されている期間において、当
該走査線上に設けられた画素の階調を表す階調データに応じた階調電流を生成する階調電
流生成手段と、前記画素の輝度を補正するための補正電流を生成する補正電流生成手段と
、前記階調電流生成手段で生成された階調電流と前記補正電流生成手段で生成された補正
電流とを足し合わせて得られた電流に応じた電圧を生成する電流電圧変換手段と、前記電
流電圧変換手段で生成された電圧を前記データ線の各々に印加する手段とを有することを
特徴とするデータ線駆動回路を提供する。
この構成によれば、階調電流生成手段が階調電流を生成し、補正電流生成手段が画素の
輝度を補正するための補正電流を生成する。そして、データ線駆動回路は、補正電流と階
調電流を足し合わせて得られた電流に応じた電圧を生成してデータ線の各々に印加する。
これによって、電気光学装置の輝度を画素毎に調整することができる。

前記補正電流生成手段は、前記画素の各々の輝度を補正するための補正データに基づい
て補正電流を生成することが好ましい。この構成によれば、補正データに基づいて補正電
流が生成されるから、輝度の調整を的確に行うことができる。
また、前記階調電流生成手段は、複数の要素電流を生成し、該複数の要素電流の中から
前記階調データに基づいて選択された要素電流を加算して階調電流を生成する電流加算型
のデジタル／アナログ変換回路であることが好ましい。この構成によれば、複数の要素電
流を足し合わせることによって階調電流が生成されるから、輝度の調整を的確に行うこと
ができる。
前記補正電流生成手段は、複数の要素電流を生成し、該複数の要素電流の中から前記補
正データに基づいて選択された要素電流を加算して補正電流を生成する電流加算型のデジ
タル／アナログ変換回路であることが好ましい。この構成によれば、複数の要素電流を足
し合わせることによって補正電流が生成されるから、輝度の調整を的確に行うことができ
る。

さらに、前記データ線駆動回路は、前記補正データを記憶する記憶手段を有し、前記補
正電流生成手段は、前記記憶手段に記憶されている補正データを読み出し、該補正データ
に応じた補正電流を生成することが好ましい。この構成によれば、記憶手段に記憶されて
いる補正データを用いるから、効率よく輝度の調整を行うことができる。
また、前記補正電流生成手段は、前記データ線の各々に対応して複数設けられているこ
とが好ましい。この構成によれば、輝度の調整を画素毎に行うことができる。
また、前記データ線駆動回路は、電流源と、前記電流源から供給された電流を用いて電
圧を生成する基準電圧生成手段とを有し、前記階調電流生成手段は、前記基準電圧生成手
段で生成された電圧を用いて階調電流を生成し、前記補正電流生成手段は、前記基準電圧
生成手段で生成された電圧を用いて補正電流を生成することが好ましい。また、前記電流
源が発生する電流量は調整可能であることが好ましい。
また、前記補正データは、特定の階調帯に属する階調データであることも好ましい。こ
の構成によれば、階調帯ごとに画素の輝度を調整することができる。

また、上述の課題を解決するために、本発明は、複数の走査線と複数のデータ線との交
差の各々に設けられた画素と、前記走査線の各々を順次選択するとともに、選択した走査
線に選択信号を供給する走査線駆動回路とを有する電気光学装置の前記データ線を駆動す
るデータ線駆動回路において、階調電流を生成するための基準電圧を生成する基準電圧生
成手段と、前記基準電圧生成手段で生成された基準電圧を補正する補正手段と、前記補正
手段で補正された基準電圧を用いて階調電流を生成する階調電流生成手段と、前記階調電
流生成手段で生成された階調電流に応じた電圧を生成する電流電圧変換手段と、前記電流
電圧変換手段で生成された電圧を前記データ線の各々に印加する手段とを有することを特
徴とするデータ線駆動回路を提供する。
この構成によれば、基準電圧生成手段で生成された基準電圧が補正手段によって補正さ
れる。階調電流生成手段は、補正手段によって補正された基準電圧を用いて階調電流を生
成する。電流電圧変換手段は、階調電流に応じた電圧を生成する。データ線駆動回路は、
この電圧をデータ線の各々に印加する。
これによって、電気光学装置の輝度のダイナミックレンジを画素毎に調整することがで
きる。

前記補正手段は、前記画素の各々の輝度を補正するための補正データに基づいて前記基
準電圧を補正することが好ましい。この構成によれば、補正データに基づいて基準電圧が
補正されるから、輝度の調整を的確に行うことができる。
また、前記階調電流生成手段は、前記補正手段で補正された基準電圧を用いて複数の要
素電流を生成し、該複数の要素電流の中から画素の階調を表す階調データに基づいて選択
された要素電流を加算して階調電流を生成する電流加算型のデジタル／アナログ変換回路
であることが好ましい。この構成によれば、複数の要素電流を足し合わせて階調電流が生
成されるから、輝度の調整を的確に行うことができる。
また、前記補正手段は、前記基準電圧生成手段で生成された基準電圧を用いて複数の要
素電流を生成し、該複数の要素電流の中から前記補正データに基づいて選択された要素電
流を加算した電流に応じた電圧を生成する電流加算型のデジタル／アナログ変換回路であ
ることが好ましい。この構成によれば、複数の要素電流を足し合わせて得られた電流に応
じた電圧が生成されるから、輝度の調整を的確に行うことができる。

さらに、前記データ線駆動回路は、前記補正データを記憶する記憶手段を有し、前記補
正手段は、前記記憶手段に記憶されている補正データを読み出し、該補正データに基づい
て基準電圧を補正することが好ましい。この構成によれば、記憶手段に記憶されている補
正データを用いるから、効率よく輝度の調整を行うことができる。
また、前記補正手段は、前記データ線の各々に対応して複数設けられていることが好ま
しい。この構成によれば、輝度の調整を画素毎に行うことができる。
また、前記基準電圧生成手段は、電流量を調整可能な電流源を有し、該電流源から供給
された電流を用いて基準電圧を生成することが好ましい。この構成によれば、基準電圧を
生成する際に用いる電流の量が調整可能であるから、階調電流のダイナミックレンジを調
整することができる。

また、本発明は、階調電流を生成するための基準電圧を生成する基準電圧生成手段と、
前記基準電圧生成手段で生成された基準電圧を用いて階調電流を生成する階調電流生成手
段と、前記階調電流生成手段で生成された階調電流を補正する補正手段と、前記補正手段
で補正された階調電流に応じた電圧を生成する電流電圧変換手段と、前記電流電圧変換手
段で生成された電圧を前記データ線の各々に印加する手段とを有する構成としてもよい。
この構成によれば、階調電流生成手段で生成された階調電流を補正するから、電気光学装
置の輝度のダイナミックレンジを画素毎に調整することができる。

また、上述の課題を解決するために、本発明は、複数の走査線と複数のデータ線との各
交差に設けられているとともに、印加された電圧に応じて電流を生成する駆動トランジス
タと、該駆動トランジスタから供給された電流によって駆動される被駆動素子とを有する
画素回路と、前記複数の走査線の各々を順次選択するとともに、選択した走査線に選択信
号を供給する走査線駆動回路とを有する電気光学装置の前記データ線を駆動するデータ線
駆動回路において、前記走査線に選択信号が供給されている期間において、当該走査線上
に設けられた画素の階調を表す階調データに基づいた階調電流を生成する階調電流生成回
路と、ドレインとゲートとが短絡されているとともに該ゲートが前記データ線を介して前
記駆動トランジスタのゲートに接続された第１のトランジスタを備え、前記階調電流生成
回路で生成された階調電流を該第１のトランジスタに供給することにより該階調電流に応
じた電圧を生成する電流電圧変換回路とを有することを特徴とするデータ線駆動回路を提
供する。
この構成によれば、電流電圧生成回路が、前記階調電流生成回路で生成された階調電流
を前記第１のトランジスタに供給することにより前記階調電流に応じた電圧を生成し、こ
の電圧がデータ線の各々に印加される。これによって、画素回路の駆動トランジスタと駆
動回路のトランジスタの特性が異なっていても、特性の違いに応じた調整が可能となるか
ら、画素を所望の輝度で発光させることができる。

このデータ線駆動回路においては、階調電流を生成するための基準電圧を生成する基準
電圧生成回路を有し、前記階調電流生成回路は、前記基準電圧生成回路で生成された基準
電圧を用いて階調電流を生成することが好ましい。また、前記基準電圧生成回路は、ドレ
インとゲートとが短絡された第２のトランジスタと、電流量を調整可能な電流源とを有し
、前記電流源により生成された電流を前記第２のトランジスタに供給することにより基準
電圧を生成することが好ましい。この構成によれば、基準電圧を調整することができるか
ら、階調電流の大きさを調整することができる。これによって画素を所望の輝度で発光さ
せることができる。

また、このデータ線駆動回路においては、前記第１のトランジスタのしきい値電圧が前
記駆動トランジスタのしきい値電圧よりも低い場合には、前記第１のトランジスタの高位
側の電源電圧を、前記駆動トランジスタの高位側の電源電圧に対して、前記第１のトラン
ジスタと前記駆動トランジスタのしきい値電圧の差分だけ低い電圧とし、前記第１のトラ
ンジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも高い場合には、前
記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの高位側の電源電圧
に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値電圧の差分だけ高
い電圧とすることが好ましい。この構成によれば、画素回路の駆動トランジスタと電流電
圧変換回路のトランジスタのしきい値電圧が異なっていても、画素を所望の輝度で発光さ
せることができる。

また、前記第１のトランジスタは、ゲート同士が共通に接続された複数のトランジスタ
と、該複数のトランジスタの各々のドレインとゲートとを短絡させるとともに該ドレイン
同士を共通に接続させるスイッチとを有し、予め作成されたデータに基づいて前記スイッ
チをオン／オフさせることが好ましい。この構成によれば、第１のトランジスタの電流能
力を調整することができるから、画素を所望の輝度で発光させることができる。
また、前記階調電流生成回路は、複数の要素電流を生成し、該複数の要素電流の中から
前記階調データに基づいて選択された要素電流を加算して階調電流を生成する電流加算型
のデジタル／アナログ変換回路であることが好ましい。この構成によれば、複数の要素電
流を足し合わせることによって階調電流が生成されるから、輝度の調整を的確に行うこと
ができる。
また、このデータ線駆動回路においては、前記電流電圧変換回路で生成された電圧をバ
ッファリングして出力するバッファ回路を有することも好ましい。この構成によれば、電
圧を安定して出力することができる。

本発明のデータ線駆動回路は、複数の走査線と複数のデータ線との交差の各々に設けら
れた画素を駆動する電気光学装置に用いるのに好適である。また、この電気光学装置を電
子機器に備えることも好ましい。

＜第１実施形態＞
本発明の第１実施形態について説明する。図１は、第１実施形態にかかる電気光学装置
１００の構成を示す図である。本実施形態においては、本発明を有機ＥＬディスプレイに
適用した例について説明する。
電気光学パネル１０は、ｍ本の走査線１１とｎ本のデータ線１２とを有している。走査
線１１の各々とデータ線１２の各々とは互いに直交し、走査線１１とデータ線１２との交
差部の各々には画素回路１６が設けられている。画像メモリ８０は、データ線駆動回路２
２に供給される階調データを記憶している。制御装置６０は、ＣＰＵ（Central Processi
ng Unit），ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等からなり
、ＲＯＭに格納されているプログラムをＣＰＵが実行することにより電気光学装置１００
の各部を制御する。電源回路７０は、電気光学装置１００の各部に電源を供給する回路で
ある。

走査線駆動回路２１は、走査線１１の各々に走査信号を供給する回路である。図２は、
走査線駆動回路２１から供給される信号を示す図である。具体的には、走査線駆動回路２
１は、１垂直走査期間（１Ｆ）の開始時点から、１水平走査期間（１Ｈ）毎に１本ずつ順
番に走査線１１を選択して、選択した走査線１１にアクティブレベル（Ｈレベル）の走査
信号（選択信号）を、それ以外の走査線１１には非アクティブレベル（Ｌレベル）の走査
信号（非選択信号）を供給する。ここでは、ｉ行目（ｉ＝１、２、…、ｍ）の走査線に供
給される走査信号をＹｉと表記する。
一方、データ線駆動回路２２は、データ線１２を介して画素回路１６の各々に階調デー
タに応じた電圧を印加する回路である。データ線駆動回路２２の詳細については後述する
。

次に、画素回路１６の構成について説明する。図３は、画素回路１６の構成の一例を示
す図である。同図にはｉ行目の走査線１１とｊ列目（ｊ＝１、２、…、ｎ）のデータ線１
２との交差部に位置する画素回路１６のみ示されているが、他の画素回路１６も同様の構
成を有している。トランジスタ１６４はスイッチングトランジスタとして機能するｎチャ
ネル型トランジスタであり、そのゲートは走査線１１に接続され、そのソースはデータ線
１２に接続され、そのドレインはトランジスタ１６２のゲートおよび容量素子１６６の一
端に接続されている。容量素子１６６の他端は高位側の電源電圧Ｖｄｄが印加された電源
線１４に接続されている。トランジスタ１６２は、駆動トランジスタとして機能するｐチ
ャネル型トランジスタであり、そのソースは電源線１４に接続され、そのドレインは有機
ＥＬ素子１６８の陽極に接続されている。有機ＥＬ素子１６８の陰極は、低位側の電源電
圧Ｇｎｄに接続されている。有機ＥＬ素子１６８の陽極と陰極との間には、有機ＥＬ層が
挟持されている。

次に、ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に位置する画素回路１６
の動作について説明する。ｉ行目の走査線１１が選択され、走査信号ＹｉがＨレベルにな
ると、トランジスタ１６４がオン状態となり、トランジスタ１６２のゲートには電圧Ｖｏ
ｕｔが印加される。すると、トランジスタ１６２のソース・ドレイン間には、電圧Ｖｏｕ
ｔに応じた電流Ｉｏｕｔが流れ、この電流Ｉｏｕｔに応じた輝度にて有機ＥＬ素子１６８
が発光する。また、このとき、容量素子１６６には、電圧Ｖｏｕｔに応じた電荷が蓄積さ
れる。

続いて、ｉ行目の走査線１１が非選択となり、走査信号ＹｉがＬレベルになると、トラ
ンジスタ１６４はオフ状態となるが、トランジスタ１６２のゲート電圧は容量素子１６６
によって保持されているので、有機ＥＬ素子１６８にはトランジスタ１６４がオン状態の
ときと等しい大きさの電流Ｉｏｕｔが引き続き流れる。このため、有機ＥＬ素子１６８は
、ｉ行目の走査線１１が非選択となっても、選択時の電流Ｉｏｕｔに応じた輝度で発光し
続ける。
上記の動作がｉ行目の走査線１１と各データ線１２との交差部に位置するすべての画素
回路１６において行われる。さらに、走査線１１が順番に選択されることにより、すべて
の画素回路１６において同様な動作が行われ、これによって１フレームの画像が表示され
る。そして、この１フレームの画像の表示が１垂直走査期間毎に繰り返される。

次に、データ線駆動回路２２について説明する。図４は、データ線駆動回路２２の構成
を示す図である。ラインメモリ２２１は、走査線駆動回路１１によって選択された走査線
１１と各データ線１２との交差部に位置する画素に対応する階調データの供給を画像メモ
リ８０から受け、供給された階調データを格納する。基準電圧生成回路２２３は、基準電
圧を生成してＤＡＣ２２２に印加する。ＤＡＣ２２２は、画素回路１６の各々に対応する
階調データの供給をラインメモリ２２１から受け、供給された階調データに応じた電流を
生成し、生成された電流を電流電圧変換回路２２４に供給する。電流電圧変換回路２２４
は、供給された電流に応じた電圧（データ信号）を生成し、この電圧をバッファ回路２２
５を介してデータ線１２の各々に出力する。

次に、ＤＡＣ２２２について説明する。図５は、ＤＡＣ２２２および基準電圧生成回路
２２３の構成を示す図である。ＤＡＣ２２２は、データ線１２の各々に対応するｎ個のＤ
ＡＣ３１とｎ個のＤＡＣ３２とからなる。ＤＡＣ３１は、階調データに基づいて階調電流
を生成するためのＤＡＣであり、ＤＡＣ３２は、ＤＡＣ３１により生成された電流に加算
される補正電流を生成するためのＤＡＣである。
基準電圧生成回路２２３は、ＤＡＣ３１の各々に対応するｎ個の基準電圧生成回路３３
と、ＤＡＣ３２の各々に対応するｎ個の基準電圧生成回路３４とからなる。基準電圧生成
回路３３は、ＤＡＣ３１の各々に基準電圧を印加するための回路であり、基準電圧生成回
路３４は、ＤＡＣ３２の各々に基準電圧を印加するための回路である。
なお、図５においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２
に対応するＤＡＣ３１、ＤＡＣ３２、基準電圧生成回路３３および基準電圧生成回路３４
のみ示されている。

次に、ＤＡＣ３１および基準電圧生成回路３３の構成について説明する。ＤＡＣ３１は
、トランジスタ３１ａ、トランジスタ３１ｂ、トランジスタ３１ｃ、トランジスタ３１ｄ
を有する。トランジスタ３１ａ乃至ｄはいずれもｎチャネル型トランジスタであり、その
ソースは接地されている。また、トランジスタ３１ａ乃至ｄのドレインはスイッチ３１ｅ
、３１ｆ、３１ｇ、３１ｈの一端にそれぞれ接続されている。スイッチ３１ｅ乃至ｈの他
端はいずれも端子Ａに接続されている。基準電圧生成回路３３は、定電流源３３１とトラ
ンジスタ３３２を有している。トランジスタ３３２はｎチャネル型トランジスタであり、
そのドレインは定電流源３３１に接続され、そのソースは接地されている。ここで、トラ
ンジスタ３３２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そ
して、トランジスタ３３２のゲートとトランジスタ３１ａ乃至ｄのゲートとが接続される
ことにより、カレントミラー回路が形成されている。これによって、トランジスタ３３２
のゲート電圧と等しい大きさのゲート電圧がトランジスタ３１ａ乃至ｄのゲートに印加さ
れ、このゲート電圧に応じた電流（要素電流）がトランジスタ３１ａ乃至ｄのソース・ド
レイン間に流れることとなる。

ここで、トランジスタ３１ａ乃至ｄのチャネルのサイズ比について説明する。トランジ
スタ３１ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異
なっている。トランジスタ３１ａ、３１ｂ、３１ｃ、３１ｄのチャネル幅をそれぞれＷａ
、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８
となっている。トランジスタの利得係数βは、β＝μＣＷ／Ｌで表される。ここで、μ：
キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長である。従って、
トランジスタに流れる電流は、チャネル幅に比例する。よって、同一のゲート電圧が印加
された場合に、トランジスタ３１ａ、３１ｂ、３１ｃ、３１ｄに流れる電流の比も、１：
２：４：８となる。

本実施形態においては、階調データは４ビットの２進数からなる。この階調データがラ
インメモリ２２１を介してＤＡＣ３１に供給されると、この階調データに応じてスイッチ
３１ｅ乃至ｈのオン／オフが行われる。具体的には、各ビットは最下位のビットから順に
スイッチ３１ｅ、３１ｆ、３１ｇ、３１ｈに対応している。例えば、最下位ビットの値が
０のとき、スイッチ３１ｅがオフ状態とされ、１のときオン状態とされる。このように、
階調データに基づいてスイッチ３１ｅ乃至ｈがオン／オフされ、オン状態となったスイッ
チに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を
含む１６段階の電流値を持ち得ることとなり、階調データに応じた大きさの階調電流Ｉｄ
ａｔａ１が出力されることとなる。

ＤＡＣ３２はＤＡＣ３１と同様の構成を有しており、また、基準電圧生成回路３４は基
準電圧生成回路３３と同様の構成を有している。図５において、ＤＡＣ３２の各構成要素
の符号は、ＤＡＣ３１の各構成要素の符号における「３１」の部分を「３２」に読み替え
たものであり、また、基準電圧生成回路３４の各構成要素の符号は、基準電圧生成回路３
３の各構成要素の符号における「３３」の部分を「３４」に読み替えたものである。

ところで、ＤＡＣ３２には階調データの代わりに補正データが入力されるようになって
いる。有機ＥＬ素子は、温度や外光などの環境条件、有機ＥＬ素子自体の経時変化などの
影響により、その入出力特性が変化する。また、画素回路１６に設けられている駆動トラ
ンジスタの特性のばらつきによって、入出力特性にばらつきが生じる。従って、環境条件
の変化や経時変化の影響を考慮して、有機ＥＬ素子のピーク輝度やガンマ補正の傾きデー
タ等を画素毎に補正する必要が生じる。この補正を行うために用いられるデータが本実施
形態における補正データである。補正データもまた４ビットの２進数からなり、０を含む
１６段階の値を持つ。
なお、補正データは、特定の階調帯に属する階調データでもよい。このような補正デー
タを用いれば、階調帯ごとに画素の輝度を調整することができる。
なお、補正データは、階調データとともに画像メモリに格納されていてもよい。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。ＤＡＣ３１は、
基準電圧生成回路３３で生成された基準電圧を用いて、階調データに応じた階調電流Ｉｄ
ａｔａ１を生成する。ＤＡＣ３２は、基準電圧生成回路３４で生成された基準電圧を用い
て、補正データに応じた補正電流Ｉｄａｔａ２を生成する。そして、階調電流Ｉｄａｔａ
１と補正電流Ｉｄａｔａ２とが端子Ａにおいて足し合わされて電流Ｉｄａｔａ３となる。
電流Ｉｄａｔａ３は電流電圧変換回路２２４に供給され、電流電圧変換回路２２４は、
供給された電流Ｉｄａｔａ３に応じた電圧Ｖｏｕｔを生成してバッファ回路２２５に出力
し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の各々に印加する。データ線１２
に電圧Ｖｏｕｔが印加されると、上述した動作により、画素回路１６に設けられている有
機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応
じた輝度で有機ＥＬ素子が発光する。

以上、説明したように、本実施形態によれば、画素毎に作成された補正データに基づい
て補正電流を生成し、この補正電流を階調電流に加算することによって、画素毎に輝度の
調整を行うことができる、これによって、すべての画素にわたって、ばらつきのない均一
な発光を行わせることが可能となる。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図６は、ＤＡＣ３５を示す図である。
第２実施形態においては、第１実施形態におけるＤＡＣ３１および３２に代えて、ＤＡＣ
３５を用いる。なお、第１実施形態と同一の構成要素については、同一の符号を付してい
る。
なお、図６においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２
に対応するＤＡＣ３５、基準電圧生成回路３３および基準電圧生成回路３６のみ示されて
いる。

次に、ＤＡＣ３５の構成について説明する。ＤＡＣ３５は、第１実施形態におけるＤＡ
Ｃ３１を一部改変した構成となっている。ここでは、ＤＡＣ３５のＤＡＣ３１と異なる点
について説明する。ＤＡＣ３５は、ＤＡＣ３１の構成に加えてトランジスタ３５ａを有し
ている。トランジスタ３５ａのソースは接地されており、そのドレインは端子Ａに接続さ
れている。基準電圧生成回路３６は、電流源３６１とトランジスタ３６２を有している。
電流源３６１は、生成する電流が調整可能となっている。トランジスタ３６２はｎチャネ
ル型トランジスタであり、そのドレインは電流源３６１に接続され、そのソースは接地さ
れている。ここで、トランジスタ３６２のドレインとゲートとが短絡され、ダイオード接
続が形成されている。そして、トランジスタ３６２のゲートとトランジスタ３５ａのゲー
トとが接続されており、カレントミラー回路が形成されている。これによって、トランジ
スタ３６２のゲート電圧と等しい大きさのゲート電圧がトランジスタ３５ａのゲートに印
加され、このゲート電圧に応じた電流がトランジスタ３５ａのソース・ドレイン間に流れ
ることとなる。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。ＤＡＣ３５は、
基準電圧生成回路３３で生成された基準電圧を用いて、階調データに応じた階調電流Ｉｄ
ａｔａ１を生成する。基準電圧生成回路３６は、調整可能な電流源３６１によって、補正
電流Ｉｄａｔａ２を生成する。そして、階調電流Ｉｄａｔａ１と補正電流Ｉｄａｔａ２と
が端子Ａにおいて足し合わされて電流Ｉｄａｔａ３となる。
電流Ｉｄａｔａ３は電流電圧変換回路２２４に供給され、電流電圧変換回路２２４は、
供給された電流Ｉｄａｔａ３に応じた電圧Ｖｏｕｔを生成してバッファ回路２２５に出力
し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の各々に印加する。データ線１２
に電圧Ｖｏｕｔが印加されると、上述した動作により、画素回路１６に設けられている有
機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕｔに応
じた輝度で有機ＥＬ素子が発光する。

以上、説明したように、本実施形態によれば、画素毎に補正電流を生成し、この補正電
流を階調電流に加算することによって、画素毎に輝度の調整を行うことができる、これに
よって、すべての画素にわたって、ばらつきのない均一な発光を行わせることが可能とな
る。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。以下、第１実施形態と同一の構成要素
については、同一の符号を付し、その説明を省略する。
まず、ＤＡＣ２２２について説明する。図７は、ＤＡＣ２２２および基準電圧生成回路
２２３の構成を示す図である。ＤＡＣ２２２は、データ線１２の各々に対応するｎ個のＤ
ＡＣ４１とｎ個のＤＡＣ４２とからなる。ＤＡＣ４１は、階調データに基づいて階調電流
を生成するためのＤＡＣであり、ＤＡＣ４２は、補正データに基づいて補正電圧を生成し
、この補正電圧をＤＡＣ４１に印加するためのＤＡＣである。
基準電圧生成回路２２３は、ＤＡＣ４２の各々に対応するｎ個の基準電圧生成回路４４
からなり、ＤＡＣ４２の各々に基準電圧を印加する。
なお、図７においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２
に対応するＤＡＣ４１、ＤＡＣ４２および基準電圧生成回路４４のみ示されている。

次に、ＤＡＣ４２および基準電圧生成回路４４の構成について説明する。ＤＡＣ４２は
、トランジスタ４２ａ、トランジスタ４２ｂ、トランジスタ４２ｃ、トランジスタ４２ｄ
を有する。トランジスタ４２ａ乃至ｄはいずれもｐチャネル型トランジスタであり、その
ソースは高位側の電源電圧に接続されている。また、トランジスタ４２ａ乃至ｄのドレイ
ンはスイッチ４２ｅ、４２ｆ、４２ｇ、４２ｈの一端にそれぞれ接続されている。トラン
ジスタ４２ｋはｎチャネル型トランジスタであり、スイッチ４２ｅ乃至ｈの他端はいずれ
もトランジスタ４２ｋのドレインに接続されている。トランジスタ４２ｋのソースは接地
されている。基準電圧生成回路４４は、定電流源４４１とトランジスタ４４２を有してい
る。トランジスタ４４２はｐチャネル型トランジスタであり、そのドレインは定電流源４
４１に接続され、そのソースは高位側の電源電圧に接続されている。ここで、トランジス
タ４４２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、
トランジスタ４４２のゲートとトランジスタ４２ａ乃至ｄのゲートとが接続されることに
より、カレントミラー回路が形成されている。これによって、トランジスタ４４２のゲー
ト電圧と等しい大きさのゲート電圧がトランジスタ４２ａ乃至ｄのゲートに印加され、こ
のゲート電圧に応じた電流（要素電流）がトランジスタ４２ａ乃至ｄのソース・ドレイン
間に流れることとなる。

ここで、トランジスタ４２ａ乃至ｄのチャネルのサイズ比について説明する。トランジ
スタ４２ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異
なっている。トランジスタ４２ａ、４２ｂ、４２ｃ、４２ｄのチャネル幅をそれぞれＷａ
、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８
となっている。トランジスタの利得係数βは、β＝μＣＷ／Ｌで表される。ここで、μ：
キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長である。従って、
トランジスタに流れる電流は、チャネル幅に比例する。よって、同一のゲート電圧が印加
された場合に、トランジスタ４２ａ、４２ｂ、４２ｃ、４２ｄに流れる電流の比も、１：
２：４：８となる。

ここで、補正データについて説明する。有機ＥＬ素子は、温度や外光などの環境条件、
有機ＥＬ素子自体の経時変化などの影響により、その入出力特性が変化する。また、画素
回路１６に設けられている駆動トランジスタの特性のばらつきによって、入出力特性にば
らつきが生じる。従って、環境条件の変化や経時変化の影響を考慮して、有機ＥＬ素子の
ピーク輝度やガンマ補正の傾きデータ等を画素毎に補正する必要が生じる。この補正を行
うために用いられるデータが本実施形態における補正データである。
なお、補正データは、階調データとともに画像メモリに格納されていてもよい。

本実施形態においては、補正データは４ビットの２進数からなる。この補正データがラ
インメモリ２２１を介してＤＡＣ４２に供給されると、この補正データに応じてスイッチ
４２ｅ乃至ｈのオン／オフが行われる。具体的には、各ビットは最下位のビットから順に
スイッチ４２ｅ、４２ｆ、４２ｇ、４２ｈに対応している。例えば、最下位ビットの値が
０のとき、スイッチ４２ｅがオフ状態とされ、１のときオン状態とされる。このように、
階調データに基づいてスイッチ４２ｅ乃至ｈがオン／オフされ、オン状態となったスイッ
チに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を
含む１６段階の電流値を持ち得ることとなり、補正データに応じた大きさの補正電流Ｉｄ
ａｔａ１が出力されることとなる。そして、補正電流Ｉｄａｔａ１はトランジスタ４２ｋ
のドレインに供給され、補正電流Ｉｄａｔａ１の大きさに応じた補正電圧Ｖｄａｔａ１が
トランジスタ４２ｋのゲート・ソース間に発生する。

次に、ＤＡＣ４１について説明する。ＤＡＣ４１は、トランジスタ４１ａ、トランジス
タ４１ｂ、トランジスタ４１ｃ、トランジスタ４１ｄを有する。トランジスタ４１ａ乃至
ｄはいずれもｎチャネル型トランジスタであり、そのソースは接地されている。また、ト
ランジスタ４１ａ乃至ｄのドレインはスイッチ４１ｅ、４１ｆ、４１ｇ、４１ｈの一端に
それぞれ接続されている。ここで、ＤＡＣ４２のトランジスタ４２ｋのゲートとトランジ
スタ４１ａ乃至ｄのゲートとが接続されることにより、カレントミラー回路が形成されて
いる。これによって、トランジスタ４２ｋのゲート電圧と等しい大きさのゲート電圧がト
ランジスタ４１ａ乃至ｄのゲートに印加され、このゲート電圧に応じた電流がトランジス
タ４１ａ乃至ｄのソース・ドレイン間に流れることとなる。

トランジスタ４１ａ乃至ｄのチャネルのサイズ比も上述したトランジスタ４２ａ乃至ｄ
と同様に、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている
。トランジスタ４１ａ、４１ｂ、４１ｃ、４１ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗ
ｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となってい
る。これによって、同一のゲート電圧が印加された場合に、トランジスタ４１ａ、４１ｂ
、４１ｃ、４１ｄに流れる電流の比も、１：２：４：８となる。階調データもまた４ビッ
トの２進数からなり、０を含む１６段階の値を持つ。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。ＤＡＣ４２は、
基準電圧生成回路４４で生成された基準電圧に対して補正データを用いた補正を行い、補
正電圧Ｖｄａｔａ１（トランジスタ４２ｋのゲート電圧）を出力する。ＤＡＣ４２は、階
調データに応じた階調電流Ｉｄａｔａ２を生成する。この階調電流Ｉｄａｔａ２を生成す
る際に用いられる電圧は、ＤＡＣ４２のトランジスタ４２ｋから出力された補正電圧Ｖｄ
ａｔａ１である。つまり、階調電流Ｉｄａｔａ２を生成する際の基準電流を補正すること
により、階調電流のダイナミックレンジを調整することができるようになる。そして、Ｄ
ＡＣ４１は、生成された階調電流Ｉｄａｔａ２を電流電圧変換回路２２４に出力する。

電流電圧変換回路２２４は、供給された電流Ｉｄａｔａ２に応じた電圧Ｖｏｕｔを生成
してバッファ回路２２５に出力し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の
各々に印加する。データ線１２に電圧Ｖｏｕｔが印加されると、上述した動作により、画
素回路１６に設けられている有機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供
給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子が発光する。
なお、本実施形態では、基準電圧生成手段で生成された基準電圧を補正手段によって補
正し、補正された基準電圧を用いて階調電流生成手段が階調電流を生成する構成となって
いるが、階調電流生成手段が基準電流を用いて階調電流を生成し、この階調電流を補正手
段で補正する構成としてもよい。

以上、説明したように、本実施形態によれば、画素毎に作成された補正データに基づい
て補正電圧を生成し、この補正電圧を用いて階調データに応じた階調電流を生成すること
によって、画素毎に輝度のダイナミックレンジの調整を行うことができる、これによって
、すべての画素にわたって、ばらつきのない均一な発光を行わせることが可能となる。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。図８は、ＤＡＣ４５を示す図である。
第４実施形態においては、第３実施形態におけるＤＡＣ４１および４２に代えて、ＤＡＣ
４５を用いる。なお、第３実施形態と同一の構成要素については、同一の符号を付してい
る。
なお、図８においては、図面が複雑になることを避けるために、ｊ列目のデータ線１２
に対応するＤＡＣ４５および基準電圧生成回路４６のみ示されている。

次に、ＤＡＣ４５の構成について説明する。ＤＡＣ４５は、第１実施形態におけるＤＡ
Ｃ４１と同様の構成となっている。基準電圧生成回路４６は、定電流源４６１とトランジ
スタ４６２を有している。トランジスタ４６２はｎチャネル型トランジスタであり、その
ドレインは電流源４６１に接続され、そのソースは接地されている。ここで、トランジス
タ４６２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、
トランジスタ４６２のゲートとトランジスタ４５ａ乃至ｄのゲートとが接続されることに
より、カレントミラー回路が形成されている。これによって、トランジスタ４６２のゲー
ト電圧と等しい大きさのゲート電圧がトランジスタ４５ａ乃至ｄのゲートに印加され、こ
のゲート電圧に応じた電流がトランジスタ４５ａ乃至ｄのソース・ドレイン間に流れるこ
ととなる。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。基準電圧生成回
路４６は、調整可能な電流源４６１によって、補正電圧Ｖｄａｔａ１を出力する。ＤＡＣ
４５は、階調データに応じた階調電流Ｉｄａｔａ２を生成する。この階調電流Ｉｄａｔａ
２を生成する際に用いられる電圧は、基準電圧生成回路４６のトランジスタ４６２から出
力された補正電圧Ｖｄａｔａ１である。つまり、階調電流Ｉｄａｔａ２を生成する際の基
準電流を補正することにより、階調電流のダイナミックレンジを調整することができるよ
うになる。そして、ＤＡＣ４５は、生成された階調電流Ｉｄａｔａ２を電流電圧変換回路
２２４に出力する。
電流電圧変換回路２２４は、供給された電流Ｉｄａｔａ２に応じた電圧Ｖｏｕｔを生成
してバッファ回路２２５に出力し、バッファ回路２２５は電圧Ｖｏｕｔをデータ線１２の
各々に印加する。データ線１２に電圧Ｖｏｕｔが印加されると、上述した動作により、画
素回路１６に設けられている有機ＥＬ素子にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供
給され、この電流Ｉｏｕｔに応じた輝度で有機ＥＬ素子が発光する。

以上、説明したように、本実施形態によれば、画素毎に補正電圧を生成し、この補正電
圧を用いて階調データに応じた階調電流を生成することによって、画素毎に輝度のダイナ
ミックレンジの調整を行うことができる、これによって、すべての画素にわたって、ばら
つきのない均一な発光を行わせることが可能となる。

＜第５実施形態＞
次に、本発明の第５実施形態について説明する。以下、第１実施形態と同一の構成要素
については、同一の符号を付し、その説明を省略する。
まず、データ線駆動回路２２について説明する。図９は、データ線駆動回路２２の構成
を示す図である。ラインメモリ２２１は、走査線駆動回路１１によって選択された走査線
１１と各データ線１２との交差部に位置する画素に対応する階調データの供給を画像メモ
リ５０から受け、供給された階調データを格納する。基準電圧生成回路２２３は、基準電
圧を生成してＤＡＣ２２２に印加する。ＤＡＣ２２２は、画素回路１６の各々に対応する
階調データの供給をラインメモリ２２１から受け、供給された階調データに応じた電流を
生成し、生成された電流を電流電圧変換回路２２４に供給する。電流電圧変換回路２２４
は、供給された電流に応じた電圧（データ信号）を生成し、この電圧をデータ線１２の各
々に出力する。

次に、ＤＡＣ２２２、基準電圧生成回路２２３および電流電圧変換回路２２４の構成に
ついて説明する。図１０は、ＤＡＣ２２２、基準電圧生成回路２２３および電流電圧変換
回路２２４の構成を示す図である。ＤＡＣ２２２は、データ線１２の各々に対応するｎ個
のＤＡＣ５１からなる。ＤＡＣ５１は、階調データに基づいて階調電流を生成するための
ＤＡＣである。
基準電圧生成回路２２３は、ＤＡＣ５１の各々に対応するｎ個の基準電圧生成回路５３
からなり、ＤＡＣ５１の各々に基準電圧を印加する。
電流電圧変換回路２２４は、ＤＡＣ５１の各々に対応するｎ個の電流電圧変換回路５５
からなり、ＤＡＣ５１から供給された階調電流に応じた電圧を生成し、生成された電圧を
データ線１２の各々に出力する。
なお、図１０においては、図面が複雑になることを避けるために、ｊ列目のデータ線１
２に対応するＤＡＣ３１、基準電圧生成回路３３および電流電圧変換回路３５のみ示され
ている。また、図１０には、ｉ行目の走査線１１とｊ列目のデータ線１２の交差部に設け
られた画素回路１６が示されている。

次に、ＤＡＣ５１、基準電圧生成回路５３および電流電圧変換経路５５の構成について
説明する。
ＤＡＣ５１は、トランジスタ５１ａ、トランジスタ５１ｂ、トランジスタ５１ｃ、トラ
ンジスタ５１ｄを有する。トランジスタ５１ａ乃至ｄはいずれもｎチャネル型トランジス
タであり、そのソースは接地されている。また、トランジスタ５１ａ乃至ｄのドレインは
スイッチ５１ｅ、５１ｆ、５１ｇ、５１ｈの一端にそれぞれ接続されている。スイッチ５
１ｅ乃至ｈの他端は、電流電圧変換回路５５に設けられたトランジスタ５５１のドレイン
に共通に接続されている。

基準電圧生成回路５３は、電流源５３１とトランジスタ５３２を有している。電流源５
３１は、出力する電流の量を調整する機能を有している。トランジスタ５３２はｎチャネ
ル型トランジスタであり、そのドレインは電流源５３１に接続され、そのソースは接地さ
れている。ここで、トランジスタ５３２のドレインとゲートとが短絡され、ダイオード接
続が形成されている。そして、トランジスタ５３２のゲートとトランジスタ５１ａ乃至ｄ
のゲートとが接続されることにより、カレントミラー回路が形成されている。これによっ
て、トランジスタ５３２のゲート電圧と等しい大きさのゲート電圧がトランジスタ５１ａ
乃至ｄのゲートに印加され、このゲート電圧に応じた電流がトランジスタ５１ａ乃至ｄの
ソース・ドレイン間に流れることとなる。なお、基準電圧生成回路５３に代えて、外部入
力の電圧や抵抗等によって得られる電圧を用いることもできる。
電流電圧変換回路５５に設けられているｐチャネル型のトランジスタ５５１のソースは
高位側の電源電圧Ｖｄｄに接続され、ドレインとゲートとが短絡されてダイオード接続が
形成されている。さらに、トランジスタ５５１のゲートがデータ線１２に接続されている
。すなわち、ｉ行目の走査線１１が選択された期間においては、トランジスタ５５１とト
ランジスタ１６２とによってカレントミラー接続が形成されることとなる。

ここで、トランジスタ５１ａ乃至ｄのチャネルのサイズ比について説明する。トランジ
スタ５１ａ乃至ｄは、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異
なっている。トランジスタ５１ａ、５１ｂ、５１ｃ、５１ｄのチャネル幅をそれぞれＷａ
、Ｗｂ、Ｗｃ、Ｗｄとすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８
となっている。トランジスタの利得係数βは、β＝μＣＷ／Ｌで表される。ここで、μ：
キャリアの移動度、Ｃ：ゲート容量、Ｗ：チャネル幅、Ｌ：チャネル長である。従って、
トランジスタに流れる電流は、チャネル幅に比例する。よって、同一のゲート電圧が印加
された場合に、トランジスタ５１ａ、５１ｂ、５１ｃ、５１ｄに流れる電流の比も、１：
２：４：８となる。

本実施形態においては、階調データは４ビットの２進数からなる。この階調データがラ
インメモリ２２１を介してＤＡＣ５１に供給されると、この階調データに応じてスイッチ
５１ｅ乃至ｈのオン／オフが行われる。具体的には、各ビットは最下位のビットから順に
スイッチ５１ｅ、５１ｆ、５１ｇ、５１ｈに対応している。例えば、最下位ビットの値が
０のとき、スイッチ５１ｅがオフ状態とされ、１のときオン状態とされる。このように、
階調データに基づいてスイッチ５１ｅ乃至ｈがオン／オフされ、オン状態となったスイッ
チに対応するトランジスタに電流が流れる。よって、これらの電流を合計した電流は０を
含む１６段階の電流値を持ち得ることとなり、階調データに応じた大きさの階調電流Ｉｄ
ａｔａが出力されることとなる。

ところで、一般に、画素回路で用いられるトランジスタとデータ線駆動回路で用いられ
るトランジスタとは、その製造プロセスが異なっている。多くの場合、画素回路において
はＴＦＴが用いられ、データ線駆動回路においてはＭＯＳＦＥＴで構成されたＩＣが用い
られる。製造プロセスが異なるトランジスタでは、（１）式に示した利得係数βおよびし
きい値電圧Ｖｔｈが、製造プロセスの違いに起因して異なることとなる。本実施形態は、
このように利得係数βやしきい値電圧Ｖｔｈが異なっていても、有機ＥＬ素子１６８に所
望の電流を供給できるように構成されている。以下、この構成について説明する。

まず、利得係数βの違いを考慮した調整について説明する。（１）式に示されるとおり
、トランジスタによって供給される電流は利得係数βに比例する。仮に、画素回路１６の
トランジスタ１６２の利得係数βが電流電圧変換回路５５のトランジスタ５５１の利得係
数βの２倍であるとすると、トランジスタ１６２は、ＤＡＣ５１からトランジスタ５５１
に供給された階調電流Ｉｄａｔａの２倍の大きさの電流Ｉｏｕｔを出力することとなる。
本実施形態では、このことを考慮して、以下の関係を満たすように階調電流を調整する。
（トランジスタ５５１のβ）：（トランジスタ１６２のβ）＝Idata：Iout …（２）
階調電流の調整は、基準電圧生成回路５３の電流源５３１から供給される電流を調整する
ことによって行うことができる。これによって、トランジスタ１６２から所望の大きさの
出力電流Ｉｏｕｔが出力されることとなる。

次に、しきい値電圧の違いを考慮した調整について説明する。（１）式に示されるとお
り、トランジスタによって供給される電流は、ゲート電圧Ｖｇｓとしきい値電圧Ｖｔｈと
の差に依存する。仮に、電流電圧変換回路５５のトランジスタ５５１のしきい値電圧が画
素回路１６のトランジスタ１６２のしきい値電圧よりもＶ１だけ低いとすると、有機ＥＬ
素子に供給される電流は、所望の電流に対してＶ１に相当する分だけ少なくなってしまう
。反対に、トランジスタ５５１のしきい値電圧がトランジスタ１６２のしきい値電圧より
もＶ１だけ高いとすると、有機ＥＬ素子に供給される電流は、所望の電流に対してＶ１に
相当する分だけ多くなってしまう。その結果、有機ＥＬ素子を所望の輝度で発光させるこ
とができなくなる。このような不具合を回避するために、本実施形態では、画素回路１６
の駆動トランジスタ１６２と電流電圧変換回路５５のトランジスタ５５１とのしきい値電
圧の差を補償する電圧が画素回路１６に出力されるように構成されている。すなわち、ト
ランジスタ５５１のしきい値電圧がトランジスタ１６２のしきい値電圧よりもＶ１だけ低
い場合には、トランジスタ５５１の高位側の電源電圧Ｖｄｄをトランジスタ１６２の高位
側の電源電圧ＶｏｅｌよりもＶ１だけ低い電圧に設定する。反対に、トランジスタ５５１
のしきい値電圧がトランジスタ１６２のしきい値電圧よりもＶ１だけ高い場合には、電源
電圧Ｖｄｄを電源電圧ＶｏｅｌよりもＶ１だけ高い電圧に設定する。これによって、画素
回路の駆動トランジスタと電流電圧変換回路のトランジスタとのしきい値電圧の違いがあ
る場合にも、所望の階調電流Ｉｏｕｔが出力されることとなる。

上述の構成からなる電気光学装置１００の動作は以下のとおりである。
まず、ｉ行目の走査線１１が選択され、走査信号ＹｉがＨレベルになると、トランジス
タ１６４がオン状態となる。ＤＡＣ５１は、基準電圧生成回路５３で生成された基準電圧
を用いて、ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に設けられた画素に対
応する階調データに応じた階調電流Ｉｄａｔａを生成する。
電流Ｉｄａｔａは電流電圧変換回路５５に供給され、電流電圧変換回路５５は、供給さ
れた階調電流Ｉｄａｔａに応じた電圧Ｖｏｕｔを生成してデータ線１２の各々に出力する
。データ線１２に電圧Ｖｏｕｔが出力されると、上述した画素回路１６の動作により、有
機ＥＬ素子１６８にこの電圧Ｖｏｕｔに応じた電流Ｉｏｕｔが供給され、この電流Ｉｏｕ
ｔに応じた輝度で有機ＥＬ素子１６８が発光する。

以上、説明したように、本実施形態によれば、画素回路の駆動トランジスタと駆動回路
のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることができる。
なお、上記の説明においては、画素回路のトランジスタと電流電圧変換回路のトランジ
スタとの製造プロセスの違いに起因する利得係数βおよびしきい値電圧Ｖｔｈの違いに着
目したが、同種のトランジスタであっても利得係数βおよびしきい値電圧Ｖｔｈがことな
る場合がある。画素回路１６で用いられるトランジスタは、通常、ＴＦＴであることは既
に述べたが、ＴＦＴは利得係数βおよびしきい値電圧Ｖｔｈがばらつきやすいという性質
を持つ。その結果、画素の輝度が画素毎にばらついてしまうという問題が生じる。このよ
うな画素毎のばらつきが存在する場合においても、上述した調整方法は有効である。この
方法を用いた調整によって、画素毎の輝度のばらつきを調整することができるから、所望
の輝度で画素を発光させることができるようになる。

＜第６実施形態＞
次に、本発明の第６実施形態について説明する。図１１は、基準電圧生成回路５６を示
す図である。第６実施形態においては、第５実施形態における基準電圧生成回路５３に代
えて、基準電圧生成回路５６を用いる。なお、第５実施形態と同一の構成要素については
、同一の符号を付している。基準電圧生成回路５６は、データ線１２の各々に対応してｎ
個設けられている。
なお、図１１においては、図面が複雑になることを避けるために、ｊ列目のデータ線１
２に対応する基準電圧生成回路５６のみ示されている。

次に、基準電圧生成回路５６の構成について説明する。基準電圧生成回路５６は、トラ
ンジスタ５６ａ、トランジスタ５６ｂ、トランジスタ５６ｃ、トランジスタ５６ｄを有す
る。トランジスタ５６ａ乃至ｄはいずれもｐチャネル型トランジスタであり、そのソース
は高位側の電源電圧に接続されている。また、トランジスタ５６ａ乃至ｄのドレインはス
イッチ５６ｅ、５６ｆ、５６ｇ、５６ｈの一端にそれぞれ接続されている。トランジスタ
５６ｋはｎチャネル型トランジスタであり、スイッチ５６ｅ乃至ｈの他端はいずれもトラ
ンジスタ５６ｋのドレインに接続されている。トランジスタ５６ｋのソースは接地されて
いる。さらに、基準電圧生成回路５６は、電流源５６１とトランジスタ５６２を有してい
る。トランジスタ５６２はｐチャネル型トランジスタであり、そのドレインは電流源５６
１に接続され、そのソースは高位側の電源電圧に接続されている。ここで、トランジスタ
５６２のドレインとゲートとが短絡され、ダイオード接続が形成されている。そして、ト
ランジスタ５６２のゲートとトランジスタ５６ａ乃至ｄのゲートとが接続されることによ
り、カレントミラー回路が形成されている。これによって、トランジスタ５６２のゲート
電圧と等しい大きさのゲート電圧がトランジスタ５６ａ乃至ｄのゲートに印加され、この
ゲート電圧に応じた電流がトランジスタ５６ａ乃至ｄのソース・ドレイン間に流れること
となる。

トランジスタ５６ａ乃至ｄのチャネルのサイズ比は、第１実施形態におけるトランジス
タ５１ａ乃至ｄと同様のサイズ比となっており、これによって、トランジスタ５６ａ、５
６ｂ、５６ｃ、５６ｄに流れる電流の比は、１：２：４：８となる。４ビットの２進数か
らなる調整用データが入力されると、この調整用データに基づいてスイッチ５６ｅ乃至ｈ
がオン／オフされ、オン状態となったスイッチに対応するトランジスタに電流が流れる。
よって、これらの電流を合計した電流は０を含む１６段階の電流値を持ち得ることとなり
、調整用データに応じた大きさの基準電流が出力されることとなる。そして、基準電流は
トランジスタ５６ｋのドレインに供給され、基準電流の大きさに応じた基準電圧がトラン
ジスタ５６ｋのゲート・ソース間に発生する。
以上、説明したように、本実施形態によれば、画素回路の駆動トランジスタと駆動回路
のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることができる。

＜第７実施形態＞
次に、本発明の第７実施形態について説明する。図１２は、電流電圧変換回路５７を示
す図である。第７実施形態においては、第５実施形態における電流電圧変換回路５５に代
えて、電流電圧変換回路５７を用いる。なお、第５実施形態と同一の構成要素については
、同一の符号を付している。電流電圧変換回路５７は、データ線１２の各々に対応してｎ
個設けられている。
なお、図１２においては、図面が複雑になることを避けるために、ｊ列目のデータ線１
２に対応する電流電圧変換回路５７のみ示されている。

次に、電流電圧変換回路５７の構成について説明する。電流電圧変換回路５７は、トラ
ンジスタ５７ａ、トランジスタ５７ｂ、トランジスタ５７ｃ、トランジスタ５７ｄを有す
る。トランジスタ５７ａ乃至ｄはいずれもｐチャネル型トランジスタであり、そのソース
は高位側の電源電圧に接続されている。また、トランジスタ５７ａ乃至ｄのドレインはス
イッチ５７ｅ、５７ｆ、５７ｇ、５７ｈの一端にそれぞれ接続されている。さらに、トラ
ンジスタ５７ａ乃至ｄのゲートは共通に接続されており、スイッチ５７ｅ乃至ｈがオン状
態となった際にトランジスタ５７ａ乃至ｄのゲートが各々のドレインと短絡されることに
よりダイオード接続が形成されるようになっている。さらに、トランジスタ５７ａ乃至ｄ
のゲートがデータ線１２に接続されている。すなわち、ｉ行目の走査線１１が選択された
期間においては、トランジスタ５７ａ乃至ｄとトランジスタ１６２とによってカレントミ
ラー接続が形成されることとなる。

トランジスタ５７ａ乃至ｄのチャネルのサイズ比は、第５実施形態におけるトランジス
タ５１ａ乃至ｄと同様のサイズ比となっている。すなわち、トランジスタ５７ａ乃至ｄは
、いずれも同一のチャネル長Ｌ１を有する一方、そのチャネル幅が異なっている。トラン
ジスタ５７ａ、５７ｂ、５７ｃ、５７ｄのチャネル幅をそれぞれＷａ、Ｗｂ、Ｗｃ、Ｗｄ
とすると、それらの比は、Ｗａ：Ｗｂ：Ｗｃ：Ｗｄ＝１：２：４：８となっている。４ビ
ットの２進数からなる調整用データが入力されると、この調整用データに基づいてスイッ
チ５７ｅ乃至ｈがオン／オフされ、オン状態となったスイッチに対応するトランジスタに
電流が流れる。このとき、オン状態のスイッチに対応するトランジスタのチャネル幅の合
計をＷｓとすると、トランジスタ５７ａ乃至ｄは、チャネル幅Ｗｓを有する１個のトラン
ジスタと等価である。言い換えれば、本実施形態における電流電圧変換回路５７は、第５
実施形態におけるトランジスタ５５のチャネル幅を調整可能としたものに相当する。トラ
ンジスタの利得係数βはチャネル幅に比例することから、チャネル幅を調整することは利
得係数βを調整することに等しい。
以上、説明したように、本実施形態によれば、画素回路の駆動トランジスタと駆動回路
のトランジスタの特性が異なっていても、画素を所望の輝度で発光させることができる。

＜第８実施形態＞
次に、本発明の第８実施形態について説明する。図１３は、バッファ回路５８が設けら
れた構成を示す図である。第８実施形態においては、第５実施形態における電流電圧変換
回路５５から出力された電圧をバッファ回路５８を介してデータ線１２に出力する構成と
なっている。バッファ回路５８は、例えば、ボルテージフォロアである。なお、第５実施
形態と同一の構成要素については、同一の符号を付している。バッファ回路５８は、デー
タ線１２の各々に対応してｎ個設けられている。
なお、図１３においては、図面が複雑になることを避けるために、ｊ列目のデータ線１
２に対応するバッファ回路５８のみ示されている。

データ線１２は寄生容量を有しているため、画素回路１６の容量素子１６６に電荷を蓄
積する前に、この寄生容量に充電する（データを書き込む）ことが必要になる。データ線
にデータを書き込むのに要する時間は電流値に依存し、低階調のときには、書き込みにか
かる時間が長くなるという問題がある。
本実施形態においては、バッファ回路５８を介してデータ線１２に電圧を出力する。こ
の構成によれば、データ線１２にデータを書き込むのに要する時間はバッファ回路５８の
出力段の電流能力に依存するため、低階調であっても、データを書き込むのに要する時間
を短縮することができる。

＜第９実施形態＞
次に、本発明の第９実施形態について説明する。図１４は、画素回路１７の構成を示す
図である。第９実施形態においては、第５実施形態または第６実施形態における画素回路
１６に代えて、しきい値電圧補償型の画素回路１７を用いる構成となっている。同図には
ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に位置する画素回路１７のみ示さ
れているが、他の画素回路１７も同様の構成を有している。

トランジスタＴ１、Ｔ２はｐチャネル型のトランジスタであり、トランジスタＴ３、Ｔ
４，Ｔ５はｎチャネル型のトランジスタである。トランジスタＴ４は、有機ＥＬ素子Ｅ１
を駆動する駆動トランジスタとして機能し、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ５はスイ
ッチングトランジスタとして機能する。トランジスタＴ３のゲートは走査線１１に接続さ
れ、そのソースはデータ線１２に接続され、そのドレインはトランジスタＴ５のソースお
よび容量素子Ｃ１の一端に接続されている。容量素子Ｃ１の他端はトランジスタＴ１のゲ
ートおよびトランジスタＴ２のドレインに接続されている。トランジスタＴ５のゲートは
初期化制御線１１２に接続されており、そのドレインは、トランジスタＴ２のドレイン、
トランジスタＴ１のドレイン、およびトランジスタＴ４のドレインに接続されている。ト
ランジスタＴ２のゲートは点灯制御線１１４およびトランジスタＴ４のドレインに接続さ
れている。トランジスタＴ４のソースは、有機ＥＬ素子Ｅ１の陽極に接続され、有機ＥＬ
素子Ｒ１の陰極は接地されている。トランジスタＴ１のソースは、高位側の電源電圧ＶＥ
Ｌが印加された電源線１４に接続されている。
走査線駆動回路２１によって、走査線１１には走査信号ＧＷＲＴが供給され、初期化制
御線１１２には制御信号ＧＩＮＩＴが供給され、点灯制御線１１４には制御信号ＧＳＥＴ
が供給される。

次に、ｉ行目の走査線１１とｊ列目のデータ線１２との交差部に位置する画素回路１７
の動作について説明する。図１５は、画素回路１７の動作を示す図である。画素回路１７
の動作は４つの期間に分けられる。図１５におけるＳＴＥＰ１〜ＳＴＥＰ４は、それぞれ
期間（１）〜（４）に相当する。
まず、期間（１）において、走査線駆動回路２１は、制御信号ＧＳＥＴをＬレベルとし
、制御信号ＧＩＮＩＴをＨレベルとする。また、データ線駆動回路２２は、すべてのデー
タ線１２に供給するデータ信号を初期電圧ＶＳとする。ここで、ＶＳはＶＥＬより一定値
だけ低い電圧である。
図１５（ａ）に示されるように、期間（１）においては、トランジスタＴ２がオンする
ので、駆動トランジスタＴ１がダイオードとして機能する一方、トランジスタＴ４がオフ
するので、有機ＥＬ素子Ｅ１への電流経路が遮断される。また、制御信号ＧＩＮＩＴがＨ
レベルになることによってトランジスタＴ５がオンし、さらに、走査信号ＧＷＲＴがＨレ
ベルになることによってトランジスタＴ３もオンする。従って、駆動トランジスタＴ１の
ゲートは、データ線１２と略同一の初期電圧ＶＳとなる。

次の期間（２）において、走査線駆動回路２１は、制御信号ＧＳＥＴをＬレベルに維持
し、制御信号ＧＩＮＩＴをＬレベルに復帰させる。また、データ線駆動回路２２は、デー
タ信号を初期ＶＳとする状態を維持する。
図１５（ｂ）に示されるように、期間（２）においては、トランジスタＴ２のオンが継
続することによって、駆動トランジスタＴ１は引き続きダイオードとして機能するが、制
御信号ＧＩＮＩＴがＬレベルになることによってトランジスタＴ５がオフするので、電源
線１４からデータ線１２への電流経路は遮断される。
一方、トランジスタＴ２のオンが継続していることによって、容量Ｃ１の一端、すなわ
ちノードＡの電圧は、電源の高位側電圧ＶＥＬから駆動トランジスタＴ１のしきい値電圧
Ｖｔｈだけ減じた（ＶＥＬ−Ｖｔｈ）に変化しようとする。ただし、トランジスタＴ３の
オンによって、容量Ｃ１の他端がデータ線１２における初期電圧ＶＳにて一定に保たれて
いるので、ノードＡにおける電圧変化は、容量Ｃ１（および駆動トランジスタＴ１のゲー
ト容量）における充放電に応じて進行することになる。しかし、容量Ｃ１の電荷は、期間
（１）における短絡によってすでにクリアされているとともに、期間（１）からのノード
Ａの電圧変化は少ないので、期間（２）においてノードＡの電圧が（ＶＥＬ−Ｖｔｈ）に
達するまで、長い時間を必要とはしない。このため、期間（２）の終了タイミングにおけ
るノードＡの電圧は、（ＶＳ−（ＶＥＬ−Ｖｔｈ））になっている、と考えて良い。

次に、データ線駆動回路２２は、期間（３）において、データ信号Ｘの電圧を初期電圧
（ＶＥＬ−Ｖｔｈ）から電圧（ＶＥＬ−Ｖｔｈ−ΔＶ）に切り替える。ここで、ΔＶは、
ｉ行ｊ列の画素に応じた画像データによって決定され、当該画素の有機ＥＬ素子Ｅ１を暗
くするほどゼロに近くなる値である。したがって、電圧（ＶＥＬ−Ｖｔｈ−ΔＶ）は、有
機ＥＬ素子Ｅ１に流すべき電流量に応じた階調電圧を意味することになる。
図１５（ｃ）に示されるように、期間（３）においては、トランジスタＴ２がオフであ
るので、容量Ｃ１の一端（ノードＡ）は、駆動トランジスタＴ１のゲート容量のみによっ
て保持されているに過ぎない。このため、ノードＡは、電圧（ＶＥＬ−Ｖｔｈ）から、容
量Ｃ１の他端における電圧変化分であるΔＶを容量Ｃ１と駆動トランジスタＴ１のゲート
容量との容量比で配分した分だけ電圧減少することになる。詳細には、容量Ｃ１の大きさ
をＣｐｒｇとし、駆動トランジスタＴ１のゲート容量をＣｔｐとしたときに、ノードＡは
、オフ電圧（ＶＥＬ−Ｖｔｈ）から、｛ΔＶ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝だけ
減少し、これにより、ノードＡには、電圧｛ＶＥＬ−Ｖｔｈ−ΔＶ・Ｃｐｒｇ ／（Ｃｔ
ｐ＋Ｃｐｒｇ）｝が書き込まれることになる。
そして、有機ＥＬ素子Ｅ１には、ノードＡに書き込まれた電圧に応じた電流が流れて、
発光が開始されることになる。このときにノードＡに書き込まれた電圧が、有機ＥＬ素子
Ｅ１に流すべき電流に応じた目標電圧である。

次に、期間（４）において、走査線駆動回路２１は、走査信号ＧＷＲＴをＬレベルにし
、制御信号ＧＳＥＴをＨレベルにする。
図１５（ｄ）に示されるように、期間（４）においては、トランジスタＴ３はオフする
が、ノードＡは、駆動トランジスタＴ１のゲート容量（および容量Ｃ１）によって、目標
電圧｛ＶＥＬ−Ｖｔｈ−ΔＶ・Ｃｐｒｇ ／（Ｃｔｐ＋Ｃｐｒｇ）｝に保持される。した
がって、期間（４）において、当該目標電圧に応じた電流が有機ＥＬ素子Ｅ１に流れ続け
るので、有機ＥＬ素子Ｅ１は、画像データで指定された明るさで発光する状態が継続する
ことになる。
そして、期間（４）が終了して、制御信号ＧＳＥＴがＬレベルになると、トランジスタ
Ｔ４がオフして、有機ＥＬ素子Ｅ１への電流経路が遮断されるので、有機ＥＬ素子Ｅ１は
消灯することになる。

本実施形態によれば、駆動トランジスタのゲートに、有機ＥＬ素子に流すべき電流に応
じた目標電圧を書き込むことができるので、駆動トランジスタのしきい値電圧のばらつき
を補償することができる。これによって、駆動トランジスタのしきい値電圧のばらつきに
起因する輝度のばらつきを調整することができるから、所望の輝度で画素を発光させるこ
とができる。

＜変形例＞
以上説明した形態に限らず、本発明は種々の形態で実施可能である。例えば、上述の実
施形態を以下のように変形した形態でも実施可能である。
第１および第２実施形態においては、基準電圧生成回路３３から出力される基準電圧は
、外部入力の電圧や抵抗等によって得られる電圧であってもよい。さらに、この電圧を調
整可能とすることによって、ＤＡＣ３１またはＤＡＣ３５から出力される階調電流のダイ
ナミックレンジを調整することが可能となる。その結果、輝度のダイナミックレンジを画
素毎に調整することが可能となる。
また、補正電流は外部入力の電流や抵抗等によって得られる電流であってもよい。
また、補正電流を生成するためのＤＡＣ３２を複数のデータ線１２で共有する構成とし
てもよい。

第３実施形態においては、ＤＡＣ３１、３２に入力する基準電圧は、外部入力の電圧や
抵抗等によって得られる電圧であってもよい。さらに、この電圧を調整可能とすることに
よって、ＤＡＣ３１から出力される階調電流のダイナミックレンジを調整することが可能
となる。その結果、輝度のダイナミックレンジを画素毎に調整することが可能となる。
また、補正電流は外部入力の電流や抵抗等によって得られる電流であってもよい。
また、補正電流を生成するためのＤＡＣ３２を複数のデータ線１２で共有する構成とし
てもよい。

上述した実施形態では、本発明を有機ＥＬディスプレイに適用した例を示したが、本発
明は、有機ＥＬディスプレイ以外の電気光学装置にも適用され得る。すなわち、電流の供
給や電圧の印加といった電気的な作用を輝度や透過率の変化といった光学的な作用に変換
する電気光学物質を用いて画像を表示する装置であれば本発明は適用され得る。
例えば、能動素子としてＴＦＤ（薄膜ダイオード）を用いたアクティブマトリクス型の
電気光学パネル、帯状電極の交差によって液晶を挟持したパッシブマトリクス型の電気光
学装置、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを
電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り
分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒
色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンな
どの高圧ガスを電気光学物質として用いたプラズマディスプレイパネル（ＰＤＰ）など各
種の電気光学装置に本発明が適用される。

次に、本発明にかかる電気光学装置を用いた電子機器の例を説明する。
図１６は、この電気光学装置１００を用いたパーソナルコンピュータ２００を示す図で
ある。この図において、パーソナルコンピュータ２００は、キーボード２０１を備えた本
体部２０２と、本発明にかかる電気光学装置１００を用いた表示部２０３とを備えている
。
また、本発明にかかる電気光学装置が採用され得る電子機器としては、上記のパーソナ
ルコンピュータの他にも、携帯電話機、液晶テレビ、ビューファインダ型・モニタ直視型
のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワード
プロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラな
ど各種の機器が挙げられる。

第１実施形態にかかる電気光学装置１００の構成を示す図である。 走査線駆動回路２１から供給される信号を示す図である。 画素回路１６の構成の一例を示す図である。 データ線駆動回路２２の構成を示す図である。 ＤＡＣ２２２および基準電圧生成回路２２３の構成を示す図である。 ＤＡＣ３５を示す図である。 ＤＡＣ２２２および基準電圧生成回路２２３の構成を示す図である。 ＤＡＣ４５を示す図である。 データ線駆動回路２２の構成を示す図である。 ＤＡＣ２２２、基準電圧生成回路２２３および電流電圧変換回路２２４の構成を示す図である。 基準電圧生成回路５６を示す図である。 電流電圧変換回路５７を示す図である。 バッファ回路５８が設けられた構成を示す図である。 画素回路１７の構成を示す図である。 画素回路１７の動作を示す図である。 電気光学装置１００を用いたパーソナルコンピュータを示す図である。

符号の説明

１００…電気光学装置、１０…電気光学パネル、１１…走査線、１２…データ線、１４…
電源線、１６…画素回路、２１…走査線駆動回路、２２…データ線駆動回路、６０…制御
装置、７０…電源回路、８０…画像メモリ、２２１…ラインメモリ、２２２…ＤＡＣ、２
２３…基準電圧生成回路、２２４…電流電圧変換回路、２２５…バッファ回路、３１…Ｄ
ＡＣ、３２…ＤＡＣ、３３…基準電圧生成回路、３４…基準電圧生成回路、３５…ＤＡＣ
、３６…基準電圧生成回路、４１…ＤＡＣ、４２…ＤＡＣ、４４…基準電圧生成回路、４
５…ＤＡＣ、４６…基準電圧生成回路、５１…ＤＡＣ、５３…基準電圧生成回路、５５…
電流電圧変換回路、５６…基準電圧生成回路、５７…電流電圧変換回路、５８…バッファ
回路。

Claims (26)

1. 複数の走査線と複数のデータ線との交差の各々に設けられた画素と、
   前記走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査
   線駆動回路と
   を有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、
   前記走査線の各々に選択信号が供給されている期間において、当該走査線上に設けられ
   た画素の階調を表す階調データに応じた階調電流を生成する階調電流生成手段と、
   前記画素の輝度を補正するための補正電流を生成する補正電流生成手段と、
   前記階調電流生成手段で生成された階調電流と前記補正電流生成手段で生成された補正
   電流とを足し合わせて得られた電流に応じた電圧を生成する電流電圧変換手段と、
   前記電流電圧変換手段で生成された電圧を前記データ線の各々に印加する手段と
   を有することを特徴とするデータ線駆動回路。
2. 前記補正電流生成手段は、前記画素の各々の輝度を補正するための補正データに基づい
   て補正電流を生成することを特徴とする請求項１に記載のデータ線駆動回路。
3. 前記階調電流生成手段は、複数の要素電流を生成し、該複数の要素電流の中から前記階
   調データに基づいて選択された要素電流を加算して階調電流を生成する電流加算型のデジ
   タル／アナログ変換回路である
   ことを特徴とする請求項１に記載のデータ線駆動回路。
4. 前記補正電流生成手段は、複数の要素電流を生成し、該複数の要素電流の中から前記補
   正データに基づいて選択された要素電流を加算して補正電流を生成する電流加算型のデジ
   タル／アナログ変換回路である
   ことを特徴とする請求項２に記載のデータ線駆動回路。
5. 前記補正データを記憶する記憶手段を有し、
   前記補正電流生成手段は、前記記憶手段に記憶されている補正データを読み出し、該補
   正データに応じた補正電流を生成する
   ことを特徴とする請求項２または４に記載のデータ線駆動回路。
6. 前記補正電流生成手段は、前記データ線の各々に対応して複数設けられていることを特
   徴とする請求項１に記載のデータ線駆動回路。
7. 電流源と、
   前記電流源から供給された電流を用いて電圧を生成する基準電圧生成手段と
   を有し、
   前記階調電流生成手段は、前記基準電圧生成手段で生成された電圧を用いて階調電流を
   生成し、
   前記補正電流生成手段は、前記基準電圧生成手段で生成された電圧を用いて補正電流を
   生成する
   ことを特徴とする請求項１に記載のデータ線駆動回路。
8. 前記電流源が発生する電流の量は調整可能であることを特徴とする請求項７に記載のデ
   ータ線駆動回路。
9. 前記補正データは、特定の階調帯に属する階調データであることを特徴とする請求項２
   、４、５のいずれかに記載のデータ線駆動回路。
10. 複数の走査線と複数のデータ線との交差の各々に設けられた画素と、
    前記走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査
    線駆動回路と
    を有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、
    階調電流を生成するための基準電圧を生成する基準電圧生成手段と、
    前記基準電圧生成手段で生成された基準電圧を補正する補正手段と、
    前記補正手段で補正された基準電圧を用いて階調電流を生成する階調電流生成手段と、
    前記階調電流生成手段で生成された階調電流に応じた電圧を生成する電流電圧変換手段
    と、
    前記電流電圧変換手段で生成された電圧を前記データ線の各々に印加する手段と
    を有することを特徴とするデータ線駆動回路。
11. 前記補正手段は、前記画素の各々の輝度を補正するための補正データに基づいて前記基
    準電圧を補正することを特徴とする請求項１０に記載のデータ線駆動回路。
12. 前記階調電流生成手段は、前記補正手段で補正された基準電圧を用いて複数の要素電流
    を生成し、該複数の要素電流の中から前記階調データに基づいて選択された要素電流を加
    算して階調電流を生成する電流加算型のデジタル／アナログ変換回路である
    ことを特徴とする請求項１０に記載のデータ線駆動回路。
13. 前記補正手段は、前記基準電圧生成手段で生成された基準電圧を用いて複数の要素電流
    を生成し、該複数の要素電流の中から前記補正データに基づいて選択された要素電流を加
    算した電流に応じた電圧を生成する電流加算型のデジタル／アナログ変換回路である
    ことを特徴とする請求項１１に記載のデータ線駆動回路。
14. 前記補正データを記憶する記憶手段を有し、
    前記補正手段は、前記記憶手段に記憶されている補正データを読み出し、該補正データ
    に基づいて基準電圧を補正する
    ことを特徴とする請求項１１または１３に記載のデータ線駆動回路。
15. 前記補正手段は、前記データ線の各々に対応して複数設けられていることを特徴とする
    請求項１０に記載のデータ線駆動回路。
16. 前記基準電圧生成手段は、電流量を調整可能な電流源を有し、該電流源から供給された
    電流を用いて基準電圧を生成することを特徴とする請求項１０に記載のデータ線駆動回路
    。
17. 複数の走査線と複数のデータ線との交差の各々に設けられた画素と、
    前記走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給する走査
    線駆動回路と
    を有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、
    階調電流を生成するための基準電圧を生成する基準電圧生成手段と、
    前記基準電圧生成手段で生成された基準電圧を用いて階調電流を生成する階調電流生成
    手段と、
    前記階調電流生成手段で生成された階調電流を補正する補正手段と、
    前記補正手段で補正された階調電流に応じた電圧を生成する電流電圧変換手段と、
    前記電流電圧変換手段で生成された電圧を前記データ線の各々に印加する手段と
    を有することを特徴とするデータ線駆動回路。
18. 複数の走査線と複数のデータ線との各交差に設けられているとともに、印加された電圧
    に応じて電流を生成する駆動トランジスタと、該駆動トランジスタから供給された電流に
    よって駆動される被駆動素子とを有する画素回路と、
    前記複数の走査線の各々を順次選択するとともに、選択した走査線に選択信号を供給す
    る走査線駆動回路と
    を有する電気光学装置の前記データ線を駆動するデータ線駆動回路において、
    前記走査線に選択信号が供給されている期間において、当該走査線上に設けられた画素
    の階調を表す階調データに基づいた階調電流を生成する階調電流生成回路と、
    ドレインとゲートとが短絡されているとともに該ゲートが前記データ線を介して前記駆
    動トランジスタのゲートに接続された第１のトランジスタを備え、前記階調電流生成回路
    で生成された階調電流を該第１のトランジスタに供給することにより該階調電流に応じた
    電圧を生成する電流電圧変換回路と
    を有することを特徴とするデータ線駆動回路。
19. 階調電流を生成するための基準電圧を生成する基準電圧生成回路を有し、
    前記階調電流生成回路は、前記基準電圧生成回路で生成された基準電圧を用いて階調電
    流を生成する
    ことを特徴とする請求項１８に記載のデータ線駆動回路。
20. 前記基準電圧生成回路は、
    ドレインとゲートとが短絡された第２のトランジスタと、電流量を調整可能な電流源と
    を有し、
    前記電流源により生成された電流を前記第２のトランジスタに供給することにより基準
    電圧を生成する
    ことを特徴とする請求項１９に記載のデータ線駆動回路。
21. 前記第１のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも
    低い場合には、前記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの
    高位側の電源電圧に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値
    電圧の差分だけ低い電圧とし、
    前記第１のトランジスタのしきい値電圧が前記駆動トランジスタのしきい値電圧よりも
    高い場合には、前記第１のトランジスタの高位側の電源電圧を、前記駆動トランジスタの
    高位側の電源電圧に対して、前記第１のトランジスタと前記駆動トランジスタのしきい値
    電圧の差分だけ高い電圧とする
    ことを特徴とする請求項１８に記載のデータ線駆動回路。
22. 前記第１のトランジスタは、
    ゲート同士が共通に接続された複数のトランジスタと、該複数のトランジスタの各々の
    ドレインとゲートとを短絡させるとともに該ドレイン同士を共通に接続させるスイッチと
    を有し、
    予め作成されたデータに基づいて前記スイッチをオン／オフさせる
    ことを特徴とする請求項１８に記載のデータ線駆動回路。
23. 前記階調電流生成回路は、複数の要素電流を生成し、該複数の要素電流の中から前記階
    調データに基づいて選択された要素電流を加算して階調電流を生成する電流加算型のデジ
    タル／アナログ変換回路である
    ことを特徴とする請求項１８に記載のデータ線駆動回路。
24. 前記電流電圧変換回路で生成された電圧をバッファリングして出力するバッファ回路を
    有することを特徴とする請求項１８に記載のデータ線駆動回路。
25. 請求項１乃至２４のいずれかに記載のデータ線駆動回路を備えたことを特徴とする電気
    光学装置。
26. 請求項２５に記載の電気光学装置を備えたことを特徴とする電子機器。

Images