WO2013183393A1 - 表示装置、製造方法、電子機器 - Google Patents

表示装置、製造方法、電子機器 Download PDF

Info

Publication number
WO2013183393A1
WO2013183393A1 PCT/JP2013/062889 JP2013062889W WO2013183393A1 WO 2013183393 A1 WO2013183393 A1 WO 2013183393A1 JP 2013062889 W JP2013062889 W JP 2013062889W WO 2013183393 A1 WO2013183393 A1 WO 2013183393A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emission
variation
voltage
display device
drive transistor
Prior art date
Application number
PCT/JP2013/062889
Other languages
English (en)
French (fr)
Inventor
島山　努
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US14/402,326 priority Critical patent/US9601054B2/en
Priority to CN201380024040.3A priority patent/CN104272372A/zh
Priority to KR1020147033557A priority patent/KR101774632B1/ko
Publication of WO2013183393A1 publication Critical patent/WO2013183393A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Definitions

  • the present disclosure relates to a display device, a display method, and an electronic device that prevent the occurrence of interference fringes appearing on a screen.
  • Organic EL (Electro Luminescence) devices have high visibility due to self-coloring, are all solid-state displays unlike liquid crystal display devices, are excellent in impact resistance, have high response speed, are less affected by temperature change, and It has advantages such as a large viewing angle, and its use as a light-emitting element in a display device has attracted attention.
  • the organic EL display as in the liquid crystal display, there are a simple matrix method and an active matrix method as the drive method. Although the former has a simple structure, it is difficult to realize a large-sized and high-resolution display.
  • active matrix methods are being actively developed. In this method, the current flowing to the light emitting element in each pixel circuit is controlled by an active element (generally, a thin film transistor: TFT (Thin Film Transistor)) provided in the pixel circuit.
  • TFT Thin Film Transistor
  • Patent Document 1 discloses a configuration in which a barycentric position of a plurality of pixels is aperiodic in order to suppress interference fringes of a flat display.
  • An object of the present disclosure is to provide a display device that makes interference fringes less visible and has high visibility.
  • the display device of the present disclosure includes a pixel array unit in which a plurality of pixels are arranged in a matrix, and adds a predetermined amount of light emission variation to the light emission state of each pixel.
  • the period of the light emission state of the pixel array portion in the case of the addition is smaller than the period due to the light emission state of the pixel array portion before the light emission variation of the predetermined amount is added.
  • the electronic device of the present disclosure also includes such a display device.
  • a method of manufacturing a display device is a method of manufacturing a display device including a pixel array unit in which a plurality of pixels are arranged in a matrix, and adds a predetermined amount of light emission variation to the light emission state of each pixel. And the step of making the cycle of the light emission state of the pixel array part when added is smaller than the cycle due to the light emission state of the pixel array part before adding the light emission variation of the predetermined amount.
  • composition of a display of an embodiment It is a circuit diagram of a pixel circuit of an embodiment. It is explanatory drawing of a pixel circuit operation
  • FIG. 1 shows the configuration of the organic EL display device.
  • this organic EL display device includes an organic EL element as a light emitting element, and includes a pixel circuit 10 that performs light emission drive by an active matrix method.
  • the organic EL display device has a pixel array 20 in which a large number of pixel circuits 10 are arranged in a matrix in the column direction and the row direction (m rows ⁇ n columns).
  • Each of the pixel circuits 10 is a light emitting pixel of R (red), G (green) or B (blue), and the pixel circuits 10 of each color are arranged in a predetermined rule to constitute a color display device. .
  • a horizontal selector 11, a drive scanner 12, and a light scanner 13 are provided as components for driving each pixel circuit 10 to emit light. Further, signal lines DTL1, DTL2... DTL (n) which are selected by the horizontal selector 11 and which supply voltages corresponding to signal values (gradation values) of luminance signals as display data to the pixel circuit 10 are on the pixel array. Are arranged in the column direction. The signal lines DTL1, DTL2... DTL (n) are arranged for the number of columns (n columns) of the pixel circuits 10 arranged in a matrix in the pixel array 20.
  • write control lines WSL1, WSL2... WSL (m) and power control lines DSL1, DSL 2... DSL (m) are arranged in the row direction.
  • the write control lines WSL and the power control lines DSL are respectively provided for the number of rows (m rows) of the pixel circuits 10 arranged in a matrix in the pixel array 20.
  • the write control lines WSL (WSL 1 to WSL (m)) are driven by the write scanner 13.
  • the write scanner 13 sequentially supplies scan pulses WS (WS1, WS2... WS (m)) to the write control lines WSL1 to WSL (m) arranged in a row at a set predetermined timing. Then, the pixel circuits 10 are line-sequentially scanned row by row.
  • the power supply control lines DSL (DSL1 to DSL (m)) are driven by the drive scanner 12.
  • the drive scanner 12 supplies power supply pulses DS (DS1, DS2... DS (m)) to the power supply control lines DSL1 to DSL (m) arranged in a row in accordance with line sequential scanning by the write scanner 13. Do.
  • the power supply pulse DS (DS1, DS2... DS (m)) is a pulse voltage that switches to three values of the drive voltage Vcc, the initial voltage Vini, and the light emission pause voltage Vm.
  • the drive scanner 12 and the write scanner 13 set the timings of the power supply pulse DS and the scanning pulse WS based on the clock ck and the start pulse sp.
  • the horizontal selector 11 supplies a signal line voltage as an input signal to the pixel circuit 10 to the signal lines DTL1, DTL2,... Arranged in the column direction in line with the line sequential scanning by the light scanner 13.
  • the horizontal selector 11 time-divides the reference voltage Vofs used for threshold correction as the signal line voltage for each signal line and the video signal voltage Vsig which is a voltage according to the gradation by the video data. Supply.
  • FIG. 2 shows a configuration example of the pixel circuit 10 of the embodiment.
  • the pixel circuits 10 are arranged in a matrix like the pixel circuits 10 in the configuration of FIG. Note that FIG. 2 shows only one pixel circuit 10 disposed at the intersection of the signal line DTL, the write control line WSL, and the power control line DSL for simplification.
  • the pixel circuit 10 is configured to include an organic EL element 1 as a light emitting element, a holding capacitance Cs, a sampling transistor Ts, and a driving transistor Td.
  • the capacitance Coled is a parasitic capacitance of the organic EL element 1.
  • the sampling transistor Ts and the drive transistor Td are each formed of an n-channel thin film transistor).
  • the light emitting element of the pixel circuit 10 is, for example, an organic EL element 1 having a diode structure, and includes an anode and a cathode.
  • the anode of the organic EL element 1 is connected to the source of the drive transistor Td, and the cathode is connected to a predetermined wiring (cathode voltage Vcat).
  • the source and drain of the sampling transistor Ts are connected in series between the signal line DTL and the gate (node ND1) of the drive transistor Td. Therefore, when the sampling transistor Ts becomes conductive, the signal line voltage (video signal voltage Vsig / reference voltage Vofs) of the signal line DTL is input to the gate of the drive transistor Td.
  • the gate of the sampling transistor Ts is connected to the write control line WSL corresponding to the row of the pixel circuit 10.
  • the light emission drive of the organic EL element 1 is basically as follows. At the timing when the video signal voltage Vsig is applied to the signal line DTL, the sampling transistor Ts is turned on by the scanning pulse WS supplied from the write scanner 13 via the write control line WSL. As a result, the video signal voltage Vsig from the signal line DTL is written to the holding capacitance Cs.
  • the drive transistor Td supplies a current Ids to the organic EL element 1 by the current supply from the power supply control line DSL to which the drive scanner 12 applies the drive voltage Vcc, and causes the organic EL element 1 to emit light.
  • the current Ids becomes a value corresponding to the gate-source voltage Vgs of the drive transistor Td (a value corresponding to the voltage held by the storage capacitance Cs), and the organic EL element 1 emits light at a luminance according to the current value Do. That is, in the case of the pixel circuit 10, the voltage applied to the gate of the drive transistor Td is changed by writing the video signal voltage Vsig from the signal line DTL to the storage capacitance Cs, thereby controlling the current value flowing to the organic EL element 1. Light emission gradation.
  • the driving transistor Td functions as a constant current source for the organic EL element 1 by operating in the saturation region, and a current corresponding to the voltage Vgs between the gate and the source is supplied to the organic EL element 1 to make each frame period.
  • the organic EL element 1 light emission of luminance according to the gradation value of the video signal is performed.
  • the threshold value correction operation and the mobility correction operation themselves are conventionally performed, but the necessity will be briefly described.
  • the threshold voltage Vth of the drive transistor Td and the mobility ⁇ of the semiconductor thin film forming the channel of the drive transistor Td may change with time.
  • the transistor characteristics of the threshold voltage Vth and the mobility ⁇ may differ from pixel to pixel due to variations in the manufacturing process.
  • FIG. 3 shows a timing chart of the operation of the light emission cycle (each frame period) of the pixel circuit 10.
  • FIG. 3 shows the signal line voltage that the horizontal selector 11 applies to the signal line DTL.
  • the horizontal selector 11 uses the signal line voltage as a single predetermined voltage value, the threshold correction reference voltage Vofs, and the pulse voltage as the video signal voltage Vsig as signal lines.
  • FIG. 3 shows a scan pulse WS applied to the gate of the sampling transistor Ts by the write scanner 13 via the write control line WSL.
  • the n-channel sampling transistor Ts is turned on by setting the scanning pulse WS to the H level, and turned off by setting the scanning pulse WS to the L level.
  • FIG. 3 also shows the power supply pulse DS supplied from the drive scanner 12 via the power supply control line DSL.
  • Drive voltage Vcc or initial voltage Vini is applied as power supply pulse DS.
  • FIG. 3 shows changes in the gate voltage Vg and the source voltage Vs of the drive transistor Td as the voltages of the nodes ND1 and ND2 shown in FIG.
  • the time point ts in the timing chart of FIG. 3 is the start timing of one cycle in which the organic EL element 1 as the light emitting element is driven to emit light, for example, one frame period of image display.
  • the light emission state of the organic EL element 1 is a state in which the power supply pulse DS is the drive voltage Vcc and the sampling transistor Ts is turned off.
  • the drive transistor Td is set to operate in the saturation region, the current Ids flowing to the organic EL element 1 is represented by the above-mentioned equation 1 according to the gate-source voltage Vgs of the drive transistor Td. It becomes a value.
  • a period from the time point ts to the next time point ts is, for example, a period in which the light emission operation of one cycle is performed in the pixel circuit 10 as one frame period.
  • the period of one cycle is roughly divided into a non-emission period and a light emission period.
  • the periods LT1, LT2, and LT3 are non-emission periods
  • the period LT4 is a emission period.
  • Preparation for extinction and threshold correction is performed as a period LT1.
  • the power supply pulse DS initial voltage Vini.
  • the initial voltage Vini is smaller than the sum of the threshold voltage Vthel of the organic EL element 1 and the cathode voltage Vcat, that is, Vini
  • the power supply control line DSL becomes the source of the drive transistor Td.
  • the anode (node ND2) of the organic EL element 1 is charged to the initial voltage Vini.
  • the gate voltage (node ND1) of the drive transistor Td decreases as the source voltage decreases.
  • preparation for threshold correction is performed. That is, when the voltage of the signal line DTL is the threshold correction reference voltage Vofs, the scan pulse WS is set to H level and the sampling transistor Ts is turned on. Therefore, the gate (node ND1) of the drive transistor Td becomes the threshold correction reference voltage Vofs.
  • the voltage Vgs between the gate and the source of the drive transistor Td Vofs ⁇ Vini. Since the threshold correction operation can not be performed unless this Vofs-Vini is larger than the threshold voltage Vth of the drive transistor Td, the initial voltage Vini and the reference voltage Vofs are set such that Vofs-Vini> Vth. . That is, as preparation for the threshold correction, the gate-source voltage of the drive transistor is sufficiently expanded beyond the threshold voltage Vth.
  • threshold correction Vth correction
  • the write scanner 13 maintains the H level of the scanning pulse WS.
  • the drive scanner 12 sets the power supply pulse DS to the drive voltage Vcc.
  • the anode (node ND2) of the organic EL element 1 serves as the source of the drive transistor Td and current flows. Therefore, the source node (node ND2) rises while the gate (node ND1) of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
  • the anode voltage (voltage of the node ND2) of the organic EL element 1 is equal to or lower than Vcat + Vthel (the threshold voltage of the organic EL element 1)
  • the current of the drive transistor Td charges the storage capacitance Cs and the parasitic capacitance Coled and the storage capacitance Csub.
  • Vcat + Vthel the threshold voltage of the organic EL element 1
  • the leak current of the organic EL element 1 is considerably smaller than the current flowing to the drive transistor Td. Therefore, the voltage of the node ND2 (the source voltage of the drive transistor Td) rises with time.
  • the threshold correction is an operation of setting the gate-source voltage of the drive transistor Td to the threshold voltage Vth. Therefore, the source voltage of the drive transistor Td is increased until the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth. When a predetermined time passes, the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth.
  • the threshold correction operation is performed once in this example, the threshold correction operation is divided and performed a plurality of times in order to secure time for the gate-source voltage of the drive transistor Td to be the threshold voltage Vth. There is also.
  • the source voltage (node ND2: anode voltage of the organic EL element 1) Vofs ⁇ Vth ⁇ Vcat + Vthel. (Vcat is a cathode voltage and Vthel is a threshold voltage of the organic EL element 1)
  • the write scanner 13 sets the scanning pulse WS to L level, the sampling transistor Ts is turned off, and the threshold correction operation is completed.
  • the write scanner 13 sets the scanning pulse WS to the H level, and writing of the video signal voltage Vsig and mobility correction are performed. That is, the video signal voltage Vsig is input to the gate of the drive transistor Td.
  • the gate voltage of the drive transistor Td is the voltage of the video signal voltage Vsig
  • the power control line DSL is at the drive voltage Vcc
  • the source voltage of the drive transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1
  • the current of the drive transistor Td charges the storage capacitance Cs and the parasitic capacitance Coled and the auxiliary capacitance Csub. Used for That is, the condition is that the leak current of the organic EL element 1 is considerably smaller than the current flowing to the drive transistor Td.
  • the current supplied by the drive transistor Td reflects the mobility ⁇ . Specifically, when the mobility is large, the amount of current at this time is large, and the rise of the source is also fast. On the contrary, when the mobility is small, the amount of current is small and the rise of the source is delayed. As a result, the source voltage Vs of the drive transistor Td rises after the sampling transistor Ts is turned on during a period LT4 in which the scan pulse WS is at the H level, and the source voltage Vs has a mobility ⁇ when the sampling transistor Ts is turned off. Voltage that reflects the The gate-source voltage Vgs of the drive transistor Td becomes smaller reflecting the mobility, and becomes a voltage which completely corrects the mobility after a predetermined time has elapsed.
  • the gate-source voltage Vgs is determined, and a transition is made to the bootstrap state and the light emission state. That is, the scanning pulse WS is set to L level to turn off the sampling transistor Ts, the writing is completed, and the organic EL element 1 emits light.
  • the scanning pulse WS is set to L level to turn off the sampling transistor Ts, the writing is completed, and the organic EL element 1 emits light.
  • a current Ids according to the gate-source voltage Vgs of the drive transistor Td flows, the voltage of the node ND2 rises to a voltage at which the current flows in the organic EL element 1, and the organic EL element 1 emits light.
  • the sampling transistor Ts is off, and the gate (node ND1) of the drive transistor Td also rises at the same time as the voltage of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation) Thus, the light emission period as the period LT4 is started. Then, the light emission of the organic EL element 1 is continued until the start time ts of the next frame.
  • the pixel circuit 10 performs the light emission driving operation of the organic EL element 1 including the threshold correction operation and the mobility correction operation as the light emission driving operation of one cycle in one frame period.
  • the threshold correction operation a current according to the signal voltage Vsig can be applied to the organic EL element 1 regardless of variations in the threshold voltage Vth of the drive transistor Td in each pixel circuit 10 or fluctuations in the threshold voltage Vth due to temporal change. . That is, the variation in the threshold voltage Vth due to manufacturing or temporal change can be canceled, and high image quality can be maintained without generating uneven brightness and the like on the screen.
  • the drain current also fluctuates depending on the mobility of the drive transistor Td
  • the image quality is degraded due to the variation of the mobility of the drive transistor Td in each pixel circuit 10.
  • the mobility correction causes the magnitude of the mobility of the drive transistor Td Source voltage Vs is obtained according to As a result, since the voltage Vgs between the gate and the source is adjusted to absorb the variation in mobility of the drive transistor Td of each pixel circuit 10, the deterioration in image quality due to the variation in mobility is also eliminated.
  • the threshold correction operation is performed time-divisionally to secure a necessary period as the threshold correction period, and the voltage between the gate and the source of the drive transistor Td is made to converge on the threshold voltage Vth.
  • the interference fringe referred to here is a fringe pattern appearing on the screen due to the light emission variation (light emission unevenness).
  • FIG. 4 shows the case where the interference fringes can be viewed and the case where the interference fringes can not be viewed.
  • FIG. 4A shows the case where the interference fringes can not be visually recognized, and
  • FIG. 4B shows the case where the interference fringes can be visually recognized.
  • Vgs, Ids and Vds are the gate-source voltage, drain-source current and drain-source voltage of the drive transistor Td, respectively.
  • Vds is fixed at 10V.
  • the value of Vgs is changed to 0.6 to 3.0 as at the right end, and changes in the value of the current ratio (Ids) are shown at nine points on the display screen.
  • This current ratio (the vertical axis of the graph) is normalized around 100%.
  • the wavelength period is small as a whole.
  • interference fringes can not be visually recognized on the screen as shown in the upper diagram of FIG. 4A.
  • the positions of these nine points correspond to the portion of the braces.
  • interference fringes can be visually recognized on the screen.
  • the wavelength period is large over a plurality of pixels.
  • interference fringes are visually recognized on the screen as shown in the upper view of FIG. 4B. From the above, it can be seen that interference fringes hardly appear when the value of Ids periodically fluctuates at a wavelength smaller than that of the pixel.
  • MTF Modulation Transfer Function
  • FIG. 5 shows the spatial frequency characteristics of human eyes.
  • the horizontal axis is the spatial frequency (c / deg)
  • the vertical axis is the contrast (%).
  • the scale is a logarithmic scale.
  • the spatial frequency characteristic of human eyes As shown in FIG. 5, as the spatial frequency characteristic of human eyes, the characteristic in which the contrast is lowered in the low frequency region and the high frequency region is shown. In a word, coarse stripes and fine stripes are hard to see, and around 5c / deg is the most visible property.
  • the area under the curve can not be recognized as fringes (interference fringes) by the human eye.
  • the upper area shows that it can be recognized by the human eye. Therefore, it is considered that the stripe pattern can be made less visible by adjusting the values of the spatial frequency and the contrast% to be in the area under the characteristic curve of FIG.
  • Embodiment> A method for making it difficult to see interference fringes appearing on the screen of the display device will be described with reference to FIG. 6A to 6D show the change in light emission (brightness) of a pixel and the display state of interference fringes on the screen, and how interference fringes appear on the screen when the light emission state of the pixel is changed at a predetermined cycle.
  • the experimental results of FIG. 6A shows the case where there is no variation in light emission. As shown in FIG. 6A, interference fringes can not be recognized. It is a so-called ideal state. In practice, it is difficult to realize this because there is always a variation in the luminance for each pixel.
  • FIG. 6B shows the case where there is light emission variation but the period is small. As shown in FIG. 6B, the interference fringes can not be seen and can not be recognized by people.
  • FIGS. 6C and 6D show the case where the light emission state has a slightly larger cycle variation. These light emission states are normal states. That is, it is the state of the light emission variation of the display manufactured and completed normally. In this case, the interference fringes can be clearly recognized.
  • a state in which there is no variation in light emission (luminance) for each pixel as shown in FIG. 6A is ideal, and it is most desirable if this state can be realized. However, it is difficult to realize this because there is actually a variation in the luminance for each pixel.
  • the interference fringes can be recognized in FIG. 6C or 6D from the experiment performed this time, the interference fringes are not recognized in the display state of FIG. 6B in which the luminance cycle is shortened. It is considered that this is because the period of luminance exceeds the resolution of human eyes. Therefore, if this state can be realized, it is considered that the interference fringes can be erased (hidden). This fact (that the interference fringes disappear in the state of FIG. 6B) is also supported by the above-mentioned spatial frequency characteristics (MTF) of the human eye.
  • MTF spatial frequency characteristics
  • FIG. 6E schematically shows the magnitude of the light emission amount for each pixel and the magnitude of the light emission amount after correction.
  • the light emission variation is ⁇ 0%, and there is no light emission variation.
  • This state corresponds to the state of FIG. 6A.
  • the light emission variation exists between adjacent nine pixels as shown in the figure with respect to the light emission amount.
  • the maximum is about ⁇ 10% is shown.
  • This state corresponds to the states shown in FIGS. 6C and 6D. Therefore, if the light emission variation is added (corrected) to this actual light emission state, the luminance period can be shortened (the spatial frequency can be increased), and if the state of FIG. 6B can be obtained, the interference fringes can not be seen. It is believed that
  • the original is finally obtained as shown in the lower diagram of FIG. 6E.
  • Luminescent variation (concave and convex) of a cycle smaller than the cycle can be made.
  • the state shown in FIG. 6B can be obtained.
  • the light emission variation is ⁇ 25% from the state of FIG. 6A.
  • interference fringes can be made invisible by creating periodic height differences in the light emission state in adjacent pixels, and making the light emission variation of a cycle smaller than the original cycle and realizing the state of FIG. 6B.
  • the method in this case makes the state of FIG. 6B by shortening the cycle of the light emission variation (increases the spatial frequency) while increasing the overall light emission variation by correcting the original light emission variation. Try to hide the
  • the amount of light emission is essentially determined by the magnitude of Ids (drain-source current) in the above equation 1. Therefore, it can be realized by artificially changing Ids.
  • the light emission state can also be adjusted indirectly. For example, it can be realized by changing the pixel width.
  • an amorphous (non-crystalline) silicon film formed on a glass substrate is irradiated with an excimer laser (this is called laser annealing) to be reformed into polysilicon.
  • an excimer laser this is called laser annealing
  • the mobility ⁇ of the TFT can be adjusted by the magnitude of the irradiation energy of this excimer laser. If mobility ⁇ can be adjusted, Ids can be adjusted from Equation 1.
  • the energy of laser annealing for reforming amorphous silicon into polysilicon is changed for each TFT on the same line in the display device.
  • a predetermined variation for example, ⁇ 15% variation can be artificially added to the variation (for example, ⁇ 10%) of the original Ids, and at the same time, the variation of the cycle smaller than the cycle of the change of the original Ids It is possible to This can make the interference fringes less visible.
  • the channel width W is changed for each TFT on the same line in the display device.
  • This change in W changes Ids. Since this channel width is set as the design value of the TFT, it can be adjusted by adding a predetermined value to the original design value. Thereby, it is possible to artificially add a predetermined variation, for example, a variation of ⁇ 15% to the variation (for example, ⁇ 10%) of the original Ids. At the same time, it is possible to make the variation of the period smaller than the period of change of the original Ids. This can make the interference fringes less visible.
  • the channel length L may be changed. However, since Ids is inversely proportional to the channel length L, in this case, the same effect as the adjustment of the channel width W can be obtained by subtracting a predetermined value.
  • the structure of the TFT will be briefly described with reference to FIG.
  • the lower part of FIG. 9 is a cross-sectional view of the TFT.
  • the upper view of FIG. 9 is a top view thereof.
  • the drain region 1 and the source region 4 are formed on the left and right on the substrate, and the gate electrode 2 is disposed in the middle thereof.
  • the channel width W refers to the width of the drain region 1 in the vertical direction.
  • the channel length refers to the lateral length of the gate electrode 2.
  • the LDD (Lightly Doped Drain) 3 reduces the hot carrier effect, and the drain region 1 and the source region 4 are formed of two types of impurity regions of a low impurity concentration region and a high impurity region to suppress the generation of hot carriers. .
  • FIG. 12A shows the case where a predetermined voltage is added to the voltage of the signal line DTL.
  • FIG. 12B shows the case where a predetermined voltage is added to the voltage of the signal line DTL already supplied to the display device.
  • FIG. 12A will be described.
  • a predetermined voltage may be added to each output voltage of the horizontal selector 11, that is, the voltage of the signal line DTL.
  • a predetermined variation for example, a variation of ⁇ 15% to the variation (for example, ⁇ 10%) of the original light emission.
  • the variation of the cycle is smaller than the cycle of the change of the original light emitting state. This can make the interference fringes less visible.
  • the value of the added variation is determined based on the original light emission variation.
  • the following method can be considered as a specific method of adding variation.
  • the signal line DTL may be alternately changed for each frame signal to add variation.
  • FIG. 12B will be described.
  • the capacitor C1 is connected to the signal lines DTL1, 3 ⁇ of the horizontal selector 11 via the amplifier A1.
  • the voltage of the signal lines DTL1, 3 ⁇ already supplied to the display device Therefore, the voltage of the signal lines DTL1, 3... To which the capacitor C1 is connected becomes high, and the voltage of the signal lines DTL2, 4... Without the connection of the capacitor C1 becomes low.
  • a predetermined variation for example, a variation of ⁇ 15% to the variation (for example, ⁇ 10%) of the original light emission.
  • the capacitor C1 may be connected to the connection signal lines DTL2, 4 ⁇ , and the signal lines DTL1, 3 ⁇ may be connected with separation switches.
  • the insertion of the separation switch SW1 via A2 is for floating the signal line DTL. If the horizontal selector 11 is configured to be floating, the separation switch SW1 is not necessary.
  • the change of the voltage of the signal line DTL by the horizontal selector 11 is relatively easy to evaluate because there is no need to change the manufacturing process or design of the drive transistor Td, and the effect of the brightness adjustment (effect of Ids change) is obtained. Are expected to be For this reason, it is preferable to change the setting of the voltage of the signal line DTL of the horizontal selector 11 to suppress the interference fringes due to the periodicity of the luminance of the display device.
  • the display device of the embodiment is an image or an internally generated video signal or an internally generated video signal such as a television device, a digital camera, a notebook personal computer, a portable terminal such as a portable telephone, or a video camera.
  • the present invention can be applied to electronic devices of all fields displayed as images.
  • FIG. 13A illustrates an appearance of a television to which the display of the embodiment is applied.
  • the television apparatus has, for example, a video display screen unit 510 including a front panel 511 and a filter glass 512, and the video display screen unit 510 is configured by the display device according to the above embodiment. .
  • FIG. 13B illustrates the appearance of a notebook personal computer to which the display according to the above-described embodiment is applied.
  • the notebook personal computer includes, for example, a main body 531, a keyboard 532 for input operation of characters and the like, a display portion 533 for displaying an image, and the like, and the display portion 533 is a display according to the above embodiment. It is configured by a device.
  • FIG. 13C shows the appearance of a video camera to which the display device of the above embodiment is applied.
  • This video camera has, for example, a main body 541, a lens 542 for imaging a subject provided on the front side surface of the main body 541, a start / stop switch 543 at the time of imaging, a display 544, etc.
  • the unit 544 is configured by the display device according to the above embodiment.
  • FIG. 14A and FIG. 14B show the appearance of a digital camera to which the display device of the above embodiment is applied.
  • 14A shows the front side
  • FIG. 14B shows the rear side.
  • the digital camera includes, for example, a display unit 520 with a touch panel, an imaging lens 521, a light emitting unit 523 for flash, a shutter button 524, and the like
  • the display unit 520 is a display device according to the above embodiment. It is configured.
  • FIG. 15 shows an appearance of a mobile phone to which the display device of the above embodiment is applied.
  • 15A shows an operation surface and a display surface in a state where the housing is open
  • FIG. 15B shows a top surface side in a state where the housing is closed
  • FIG. 15C shows a bottom surface side in a state where the housing is closed.
  • FIGS. 15D and 15E are perspective views from the upper surface side and the bottom surface side of the closed state of the housing.
  • This mobile phone is, for example, an upper housing 550 and a lower housing 551 connected by a connecting portion (hinge portion) 556, and includes a display 552, a sub display 553, a key operation portion 554, a camera 555, and the like. doing.
  • the display 552 or the sub display 553 is configured by the display device according to the above embodiment.
  • the present technology can also adopt the following configuration.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

　干渉縞を見えにくくし、視認性の高い表示装置を実現することを目的とする。表示装置は、複数の画素がマトリクス状に配列された画素アレイ部を備え、各画素の発光状態に対して、所定量の発光ばらつきを付加する。発光ばらつきを付加した場合の上記画素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さくなっている。

Description

表示装置、製造方法、電子機器
　本開示は、画面上に表れる干渉縞の発生を防止する表示装置、表示方法、及び電子機器に関する。
特開２００４－３３３７２３号公報
　近年、有機ＥＬ表示装置などのフラットディスプレイが幅広く使用されている。
　有機ＥＬ（Electro
Luminescence）素子は、自己発色により視認性が高いこと、液晶表示装置と異なり全固体ディスプレイであるため耐衝撃性に優れていること、応答速度が速いこと、温度変化による影響が少ないこと、および、視野角が大きいことなどの利点を有しており、表示装置における発光素子としての利用が注目されている。
　有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ（Thin　Film　Transistor））によって制御するものである。
　ところで、上記フラットディスプレイにおいては、各画素の発光状態のばらつきにより干渉縞（発光ムラ）が観察される。この干渉縞は、画像がぼやけ、視認性が悪くなる要因である。
　特許文献１には、フラットディスプレイの干渉縞を抑制するために複数の画素の重心位置が非周期になるようにする構成が開示されている。
　本開示は、干渉縞を見えにくくし、さらに視認性の高い表示装置を提供することを目的とする。
　本開示の表示装置は、複数の画素がマトリクス状に配列された画素アレイ部を備え、　各画素の発光状態に対して、所定量の発光ばらつきを付加する。
　該付加した場合の上記画素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さくなっている。
　また本開示の電子機器は、このような表示装置を備える。
　本開示の表示装置の製造方法は、複数の画素がマトリクス状に配列された画素アレイ部を備える表示装置の製造方法であって、各画素の発光状態に対して、所定量の発光ばらつきを付加し、該付加した場合の上記画素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さくなるステップを有する。
　このような本開示の技術では、各画素の発光状態の周期が小さくなっているので干渉縞が認識しにくくなる。
　本開示によれば、干渉縞を見えにくくし、さらに視認性の高い表示装置を実現できるという効果がある。
実施の形態の表示装置の構成の説明図である。 実施の形態の画素回路の回路図である。 画素回路動作の説明図である。 干渉縞と駆動トランジスタの駆動電流の揺らぎの周期との相関を表す説明図である。 空間周波数とコントラストの関係を表す図である。 空間周波数特性を元にした画像の見え方を表す図である。 エキシマレーザによる駆動トランジスタの特性変更の方法を表す説明図である。 駆動トランジスタのチャンネル幅を変更する方法を表す説明図である。 駆動トランジスタの構造図である。 画素幅の変更を表す説明図である。 カラーフィルタの透過率の変更を表す図である。 水平セレクタからの信号電圧を変更する方法を表す図である。 実施の形態の適用例の電子機器の説明図である。 実施の形態の適用例の電子機器の説明図である。 実施の形態の適用例の電子機器の説明図である。
　以下、実施の形態を次の順序で説明する。
＜１．有機ＥＬ表示装置の概略＞
＜２．干渉縞の発生について＞
＜３．人間の目のＭＴＦについて＞
＜４．実施の形態＞
＜４－１．エキシマレーザによる駆動トランジスタの特性変更＞
＜４－２．駆動トランジスタのチャンネル幅の変更＞
＜４－３．画素幅の変更＞
＜４－４．カラーフィルタの透過率の変更＞
＜４－５．水平セレクタからの信号電圧の変更＞
＜５．その他電子機器への適用例、変形例＞
＜１．有機ＥＬ表示装置の概略＞
　表示装置の実施の形態として、有機ＥＬ表示装置の例でその概要を図１により説明する。図１は有機ＥＬ表示装置の構成を示すものである。
　図1に示すように、この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
　図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
　各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャ
ナ１２、ライトスキャナ１３を備える。
　また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
　また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
　書込制御線ＷＳＬ（ＷＳＬ１～ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
　ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１～ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
　電源制御線ＤＳＬ（ＤＳＬ１～ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１～ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと、初期電圧Ｖｉｎｉと、発光休止電圧Ｖｍの３値に切り替わるパルス電圧とされる。
　なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、電源パルスＤＳ、走査パルスＷＳのタイミングを設定する。
　水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本実施の形態では、水平セレクタ１１は、各信号線に対し信号線電圧として、閾値補正に用いる基準電圧Ｖｏｆｓと、映像データによる階調に応じた電圧である映像信号電圧Ｖｓｉｇとを時分割で供給する。　
　図２に実施の形態の画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
　なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
　この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓと、駆動トランジスタＴｄを有して構成される。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
　サンプリングトランジスタＴｓ、駆動トランジスタＴｄは、ｎチャネルの薄膜トランジスタ）で構成されている。
　保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
　駆動トランジスタＴｄのドレインは当該画素回路１０の行に対応する電源制御線ＤＳＬに接続されている。電源制御線ＤＳＬと駆動トランジスタＴｄの接続点をノードＮＤ３とする。

　画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電圧Ｖｃａｔ）に接続されている。
　サンプリングトランジスタＴｓは、そのソース・ドレインが信号線ＤＴＬと駆動トランジスタＴｄのゲート（ノードＮＤ１）の間で直列接続されている。
　従って、サンプリングトランジスタＴｓが導通したときに、駆動トランジスタＴｄのゲートに信号線ＤＴＬの信号線電圧（映像信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓ）が入力される構成となっている。
　このサンプリングトランジスタＴｓのゲートは、当該画素回路１０の行に対応する書込制御線ＷＳＬに接続されている。
　有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
　信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬを介してライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
　駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電圧Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
　このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
　つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
　駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
　Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ－Ｖｔｈ）2・・・（式１）
　但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
　この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
　このように基本的には、各フレーム期間において、画素回路１０に映像信号電圧（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
　そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
　ここで、本開示の理解のため、基本的な画素回路１０の動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。
　なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
　例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
　駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
　このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
　図３に画素回路１０の発光サイクル（各フレーム期間）の動作のタイミングチャートを示す。
　図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、単一の所定の電圧値としての閾値補正基準電圧Ｖｏｆｓと、映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
　また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
　また図３には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
　また図３には、図２に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
　図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
　この時点ｔｓに至る前は、前フレームの発光が行われている。
　即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。　
　時点ｔｓで今回のフレームの発光のための動作が開始される。
　時点ｔｓから次の時点ｔｓまでが、例えば１フレーム期間として、画素回路１０で１サイクルの発光動作が行われる期間となる。
　この１サイクルの期間は、非発光期間と発光期間に大別される。この図３では、期間ＬＴ１，ＬＴ２，ＬＴ３が非発光期間であり、期間ＬＴ４が発光期間となる。
　期間ＬＴ１として、消光及び閾値補正のための準備が行われる。
　まず電源パルスＤＳ＝初期電圧Ｖｉｎｉとされる。
　このとき、初期電圧Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ
≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トラン ジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電圧Ｖｉｎｉに充電される。
　また駆動トランジスタＴｄのゲート電圧（ノードＮＤ１）は、ソース電圧の低下に応じて低下する。
　一定期間後、閾値補正のための準備が行われる
　即ち、信号線ＤＴＬの電圧が閾値補正基準電圧Ｖｏｆｓである時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
　駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ－Ｖｉｎｉとなる。　このＶｏｆｓ－Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ－Ｖｉｎｉ＞Ｖｔｈとなるように、初期電圧Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
　即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
　続いて期間ＬＴ２として閾値補正（Ｖｔｈ補正）が行われる。
　即ち、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている間、ライトスキャナ１３は走査パルスＷＳのＨレベルを維持する。そしてドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
　この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノード（ノードＮＤ２）が上昇する。
　有機ＥＬ素子１のアノード電圧（ノードＮＤ２の電圧）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するために使われる。有機ＥＬ素子１のアノード電圧がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
　このためノードＮＤ２の電圧（駆動トランジスタＴｄのソース電圧）は、時間と共に上昇してゆく。
　この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作である。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電圧が上昇される。
　一定時間経過すると、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
　なお、この例では閾値補正動作を１回行うものとしているが、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる時間を確保するため、閾値補正動作が分割して複数回行われることもある。
　期間ＬＴ２の終了時点で、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなった時、ソース電圧（ノードＮＤ２：有機ＥＬ素子１のアノード電圧）＝Ｖｏｆｓ－Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電圧、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）このとき、ライトスキャナ１３は走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
　その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ３に、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
　駆動トランジスタＴｄのゲート電圧は映像信号電圧Ｖｓｉｇの電圧となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電圧は時間とともに上昇してゆく。
　このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
　そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
　具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
　これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
　このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。
　即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。
　この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電圧は、有機ＥＬ素子１にその電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電圧の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
　このように期間ＬＴ４としての発光期間が開始されることとなる。そして次のフレームの開始時点ｔｓまで有機ＥＬ素子１の発光が継続される。
　このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
　閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電圧Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
　また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電圧Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
　なお、図３では図示及び説明の簡略化のため、閾値補正を１回で行う例を述べたが、上述のように複数回分割して閾値補正を行うこともある。その場合、図３の期間ＬＴ３として示す映像信号電圧Ｖｓｉｇの書込を行う前に、信号線ＤＴＬの電圧が基準電圧Ｖｏｆｓのときに、走査パルスＷＳをオンとする動作を複数回行うこととなる。

　１サイクルの画素回路動作内で閾値補正動作を分割して複数回行うのは、表示装置の高速化（高周波数化）の要請による。
　高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。その場合、時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるようにする。　
　上記が有機ＥＬ表示装置の構成および画像表示をするときの動作の概要である。式１のＩｄｓの値により画質が大きな影響をうけることがわかる。また、かかる有機ＥＬ表示装置においては干渉縞が観察される。
＜２．干渉縞の発生について＞
　干渉縞がどんな原因で視認されるか図４により説明する。ここでいう干渉縞は、発光ばらつき（発光むら）に起因して画面上に表れる縞模様のことをいう。図４は干渉縞を視認できる場合と視認できない場合を表すものである。図４Ａは干渉縞の視認できない場合を示し、図４Ｂは干渉縞の視認できる場合を示している。
　図４Ａ上図に示すように、画面上に干渉縞を視認できない。図４Ａ下図はこの場合の条件を示している。ここで、Ｖｇｓ、ＩｄｓおよびＶｄｓはそれぞれ駆動トランジスタＴｄのゲート・ソース間電圧、ドレイン・ソース間電流およびドレイン・ソース間電圧である。Ｖｄｓは１０Ｖ固定としている。この状態でＶｇｓの値を右端のように０．６～３．０と変化させ、表示画面上の９点について電流比（Ｉｄｓ）の値の変化を示したものである。この電流比（グラフの縦軸）は１００%を中心に正規化したものである。この場合、グラフ中の矢印の付いた曲線が示すように全体として波長の周期が小さなものとなっている。このとき、図４Ａ上図のように画面上に干渉縞を視認することはできない。なお、この９点の位置は波括弧の部分に相当する。
　一方、図４Ｂ上図に示すように、画面上に干渉縞を視認できる。この場合、図４Ｂの下図のグラフ中の矢印の付いた曲線が示すように波長の周期が複数画素にわたる大きなものとなっている。このとき、図４Ｂ上図のように画面上に干渉縞が視認される。
　以上のことより、Ｉｄｓの値が画素に対して小さな波長で周期的に変動する場合には干渉縞が表れにくいことがわかる。
＜３．人間の目のＭＴＦについて＞
　人間の目のＭＴＦ（Modulation Transfer Function）について図５により説明する。ＭＴＦとは、空間周波数とコントラスト（明暗比）の関係を表すもので、空間周波数特性といわれる。人間の目についてこの関係をみることにより、空間周波数と人間の目の識別能力に一定の関係があることが示される。
　図５は人間の目の空間周波数特性である。ここで、横軸を空間周波数（ｃ／ｄｅｇ）とし、縦軸をコントラスト（％）としている。目盛りは対数目盛である。
　空間周波数とはここでは縞の細かさのことで、単位長（視覚１度）あたりの縞の本数とされる。したがって、縞の間隔を
ｗ度とすると、周波数 ｕ＝１／ｗ（cycles/degree、c/deg）となる。
　コントラストとは白黒の明暗対比のことで、振幅／平均輝度で表わす。振幅＝（最大輝度－最小輝度）／２、平均輝度＝（最大輝度＋最小輝度）／２となることから、コントラスト％＝（最大輝度－最小輝度）／（最大輝度＋最小輝度）×１００％と定義される。
　図５に示すように、人間の目の空間周波数特性として、低周波数域と高周波数域でコントラストが低下した特性を示している。要するに粗い縞模様や細かい縞模様は見えにくく、約５ｃ／ｄｅｇ付近が最も見えやすい特性となっている。この曲線の下側の領域は、人間の目には縞模様（干渉縞）が認識できない。上側の領域は、人間の目で認識できることを表している。
　したがって、空間周波数とコントラスト％の値を調整し、図５の特性曲線の下側の領域になるようにすれば、縞模様を見えにくくすることができると考えられる。
　＜４．実施の形態＞
　表示装置の画面上に表れる干渉縞を見えにくくするための手法について図６により説明する。図６Ａ～図６Ｄは画素の発光（輝度）の変化と画面上の干渉縞の表示状態を表すものであり、画素の発光状態を所定の周期で変化させたときの画面の干渉縞の表れ方の実験結果である。
　図６Ａは発光にばらつきのない場合を表している。図６Ａに示すように、干渉縞は認識できない。いわゆる理想状態である。実際には画素毎の輝度にばらつきが必ず存在するためこれを実現するのは難しいとされる。
　図６Ｂは、発光ばらつきはあるが、その周期が小さい場合を表している。図６Ｂに示すように干渉縞は見えず、人は認識できない。
　これに対し、図６Ｃおよび図６Ｄは発光状態が少し大きな周期のばらつきのある場合を示すものである。これらの発光状態が通常の状態である。すなわち、普通に製造して完成した表示装置の発光ばらつきの状態である。この場合、干渉縞がはっきりと認識できる。
　図６Ａのように画素毎の発光（輝度）にばらつきがない状態が理想的であり、この状態が実現できれば最も望ましい。しかし、実際には画素毎の輝度にばらつきが存在するためこれを実現するのは難しい。一方、今回行った実験から図６Ｃ若しくは図６Ｄでは干渉縞が認識できるが、輝度周期を短くした図６Ｂの表示状態では、干渉縞が認識されない。これは、輝度の周期が人の目の解像度を超えたためと考えられる。したがって、この状態を実現できれば干渉縞を消す（見えなくする）ことができると考えられる。このこと（図６Ｂの状態で干渉縞が見えなくなること）は、上述の人間の目の空間周波数特性（ＭＴＦ）からも裏付けられることである。　
　図６Ｅは各画素毎の発光量の大きさ、および補正後の発光量の大きさを模式的に示すものである。図に示すように理想的な状態では発光ばらつきは±０%であり、発光のばらつきは存在しない。この状態が図６Ａの状態に対応する。
　これに対して、現実のデバイスにおいては発光ばらつきが発光量に対して、図に示すように隣接した９つの画素間に存在する。ここでは例として最大±１０%程度存在する場合を示している。この状態が図６Ｃ、図６Ｄの状態に対応する。そこで、この現実の発光状態のものに発光ばらつきの付加（補正）を行い、輝度周期を短くし（空間周波数を高くする）、図６Ｂの状態にすることができれば、干渉縞を見えなくすることができると考えられる。
　そのために元の発光ばらつき（例：±１０%）よりも大きいオフセット（例：±１５%）を隣接した画素に対して交互にかけることで、最終的に図６Ｅの下図に示すように元の周期よりも小さい周期の発光ばらつき（凹凸）を作ることができる。これにより、図６Ｂの状態にすることができる。この場合、図６Ａの状態から±２５%の発光ばらつきとなる。このように隣接する画素に発光状態の周期的な高低差を作り、元の周期より小さい周期の発光ばらつきを作り図６Ｂの状態を実現することで、干渉縞を見えなくすることができる
と考えられる。
　ところで、発光ばらつきによる干渉縞をなくするための一般的な方法として、上述の式１におけるＩｄｓ（ドレイン－ソース間電流）の値のばらつきを小さくし（これにより発光ばらつきが小さくなる）、図６Ａの状態に近づけることが行われている。
　しかし、ここでの方法は元の発光ばらつきを補正することにより、全体の発光ばらつきを大きくしながら、発光ばらつきの周期を短くする（空間周波数を高くする）ことにより図６Ｂの状態にし、干渉縞を見えなくしようとするものである。　
　発光状態のばらつきに補正を加える具体的な方法として種々の方法が考えられる。発光量は、本質的には上述の式１におけるＩｄｓ（ドレイン－ソース間電流）の大きさで決まる。このためＩｄｓを人為的に変化させることにより実現できる。
　また、発光状態を間接的に調整することもできる。例えば、画素幅を変更すること等により実現できる。以下に各種の制御、調整の方法について説明する。
＜４－１．エキシマレーザによる駆動トランジスタの特性変更＞
　上述したように駆動トランジスタＴｄ（ＴＦＴ）のＩｄｓを変えれば発光状態のばらつきを変えることができる。ここでは、エキシマレーザアニールによるＴＦＴの特性を変更してＩｄｓを変更する方法について図７により説明する。
　ＴＦＴの製造プロセスにおいて、ガラス基盤上に成膜されたアモルファス(非結晶)シリコン膜にエキシマレーザを照射し（これをレーザアニールと呼ぶ）、ポリシリコンに改質することが行われる。このポリシリコンに改質する事により、特性の優れたＴＦＴを形成することができる。
　このエキシマレーザの照射エネルギーの大きさによりＴＦＴの移動度μを調整できる。移動度μが調整できれば、式１からＩｄｓを調整できることになる。
　図７に示すように、アモルファスシリコンをポリシリコンに改質するためのレーザアニールのエネルギーを、表示装置内の同一ライン上のＴＦＴ毎に変化させる。
　これにより、元のＩｄｓのばらつき（例えば、±１０%）に対し人工的に所定のばらつき、例えば±１５%のばらつきを付加することができ、同時に元のＩｄｓの変化の周期より小さい周期のばらつきとすることが可能である。これにより、干渉縞を見えにくくすることができる。
＜４－２．駆動トランジスタのチャンネル幅の変更＞
　式１より駆動トランジスタＴｄ（ＴＦＴ）のチャンネル幅Ｗを変更すればＩｄｓは変化する。したがって、ＴＦＴのチャンネル幅Ｗを変えれば、発光状態を変更できる。
　そこで、ＴＦＴのチャンネル幅Ｗの変更について図８，図９により説明する。図８は、ＴＦＴのチャンネル幅Ｗを変更する場合の概念図を表すものである。図９は、ＴＦＴの構造図を示すものである。
　図８に示すように、表示装置内の同一ライン上のＴＦＴ毎にチャンネル幅Ｗを変化させる。このＷの変更により、Ｉｄｓが変化する。このチャンネル幅はＴＦＴの設計値とされているので、元の設計値に対して、所定値を加算することにより調整できる。これにより、元のＩｄｓのばらつき（例えば、±１０%）に対し人工的に所定のばらつき、例えば±１５%のばらつきを付加することが可能である。同時に元のＩｄｓの変化の周期より小さい周期のばらつきとすることが可能である。これにより、干渉縞を見えにくくすることができる。
　チャンネル長Ｌを変化させても良い。ただし、Ｉｄｓはチャンネル長Ｌに逆比例するの
で、この場合所定値を減算することによりチャンネル幅Ｗの調整と同一の効果となる。
　図９により、ＴＦＴの構造を簡単に説明する。図９下図がＴＦＴの断面図である。図９上図がその上面図である。基板上の左右にドレイン領域１、ソース領域４が形成され、その中間にゲート電極２が配置されている。チャンネル幅Ｗは、ドレイン領域１の縦方向の幅をいう。チャンネル長はゲート電極２の横方向の長さをいう。ＬＤＤ（Lightly DopedDrain）３は、ホットキャリア効果を軽減するもので、ドレイン領域１とソース領域４とを低不純物濃度領域と高不純物領域の２種類の不純物領域で構成し、ホットキャリアの発生を抑える。
＜４－３．画素幅の変更＞
　画素幅の変更により画素の発光状態を変更できる。画素幅の変更について図１０により説明する。
　図１０に示すように、ＢＭ（ブラックマトリクス）の幅を可変することにより各画素の発光状態のばらつきを調整する。表示装置内の同一ライン上の画素毎にＢＭの幅を調整する。この幅は設計値とされているので、元の設計値に対して、所定値を加算することにより調整できる。この方法は、Ｉｄｓを調整して発光量を変えてやるというのではなく、すでに所定の輝度で発光しているものに対しＢＭの幅を調整し間接的に制御するものである。
　これにより、元の発光のばらつき（例えば、±１０%）に対し人工的に所定のばらつき、例えば±１５%のばらつきを付加することが可能である。同時に元の発光状態の変化の周期より小さい周期のばらつきとすることが可能である。これにより、干渉縞を見えにくくすることができる。図１０において、広挟の広は輝度を上げることを意味し、広挟の挟は輝度を下げることを意味する。
＜４－４．カラーフィルタの透過率の変更＞
　カラーフィルタの透過率を変更しても発光のばらつきを調整できる。カラーフィルタの透過率の変更を図１１により説明する。図１１に示すように表示装置内の同一ライン上の画素毎に配置されたカラーフィルタの透過率を調整する。この値は設計値とされているので、元の設計値に対して、所定値を加算することにより調整できる。
　これにより、元の発光のばらつき（例えば、±１０%）に対し人工的に所定のばらつき、例えば±１５%のばらつきを付加することが可能である。同時に元の発光状態の変化の周期より小さい周期のばらつきとすることが可能である。これにより、干渉縞を見えにくくすることができる。図１１において、透過率を大きくすることは輝度を上げることを意味し、透過率を小さくすることは輝度を下げることを意味する。
＜４－５．水平セレクタからの信号電圧の変更＞
　駆動トランジスタＴｄ（ＴＦＴ）の信号線ＤＴＬの電圧を変更することにより発光状態を変更できる。信号線ＤＴＬの電圧の変更について図１２により説明する。図１２Ａは信号線ＤＴＬの電圧に所定の電圧を付加する場合を示すものである。図１２Ｂは、すでに表示装置に供給された信号線ＤＴＬの電圧に対して所定の電圧を付加する場合を示すものである。
　まず図１２Ａから説明する。
　図１２Ａに示すように、水平セレクタ１１の各出力電圧、すなわち信号線ＤＴＬの電圧
に対して所定電圧を付加すればよい。これにより元の発光のばらつき（例えば、±１０%）に対し人工的に所定のばらつき、例えば±１５%のばらつきを付加することが可能である。同時に元の発光状態の変化の周期より小さい周期のばらつきとすることが可能である。これにより、干渉縞を見えにくくすることができる。この付加するばらつきの値は元の発光ばらつきに基づいて定められる。
　また、ばらつきを付加する具体的方法として次の方法が考えられる。
（ａ）信号線ＤＴＬ１、ＤＴＬ３、ＤＴＬ５、・・・・、ＤＴＬｎ－１に対して＋のばらつき、信号線ＤＴＬ２、ＤＴＬ４、ＤＴＬ６、・・・・、ＤＴＬｎに対して－のばらつきを付加する。
（ｂ）信号線ＤＴＬ１、ＤＴＬ３、ＤＴＬ５、・・・・、ＤＴＬｎ－１に対して＋のばらつき、信号線ＤＴＬ２、ＤＴＬ４、ＤＴＬ６、・・・・、ＤＴＬｎに対して０のばらつきを付加する。
（ｃ）信号線ＤＴＬ１、ＤＴＬ３、ＤＴＬ５、・・・・、ＤＴＬｎ－１に対して０のばらつき、信号線ＤＴＬ２、ＤＴＬ４、ＤＴＬ６、・・・・、ＤＴＬｎに対して＋のばらつきを付加する。
　さらに、上記の各方法に対しフレーム信号毎に信号線ＤＴＬを交互に変えてばらつきを付加してもよい。すなわち（ａ）の例でいえば、最初のフレームでは、上記の方法でばらつきを付加し、次のフレームでは、信号線ＤＴＬ２、ＤＴＬ４、ＤＴＬ６、・・・・、ＤＴＬｎに対して＋のばらつき、信号線ＤＴＬ１、ＤＴＬ３、ＤＴＬ５、・・・・、ＤＴＬｎ－１に対して－のばらつきを付加する。これをフレーム毎に交互に繰り返すものである。
　（ｂ）、（ｃ）も同じ方法が考えられる。
　次に図１２Ｂについて説明する。
　図１２Ｂに示すように、水平セレクタ１１の信号線ＤＴＬ１、３・・に増幅器Ａ１を経由してコンデンサＣ１を接続する。これにより、すでに表示装置に供給された信号線ＤＴＬ１、３・・の電圧にオフセットを与えることができる。したがって、コンデンサＣ１が接続されている信号線ＤＴＬ１，３・・の電圧は高くなり、コンデンサＣ１の接続がない信号線ＤＴＬ２、４・・の電圧は低くなる。これにより元の発光のばらつき（例えば、±１０%）に対し人工的に所定のばらつき、例えば±１５%のばらつきを付加することが可能である。同時に元の発光状態の変化の周期より小さい周期のばらつきとすることが可能である。これにより、干渉縞を見えにくくすることができる。この付加するばらつきの値は元の発光ばらつきに基づいて定められ、±１５%に限るものではない。また、接続信号線ＤＴＬ２、４・・のほうにコンデンサＣ１を接続し、信号線ＤＴＬ１、３・・は、切り離しスイッチを接続する構成にしてもよい。
　図１２Ｂにおいて、Ａ２を経由して切り離しスイッチＳＷ１が入っているのは信号線ＤＴＬをフローティングにするものである。水平セレクタ１１のなかでフローティングになる構成になっていれば、この切り離しスイッチＳＷ１は必要ない。
　水平セレクタ１１による信号線ＤＴＬの電圧の変更は、駆動トランジスタＴｄの製造プロセスや設計の変更が必要ないため評価が比較的容易であり、且つ確実な輝度調整の効果（Ｉｄｓ変更の効果）を得られることが予想される。この理由から、表示装置の輝度の周期性による干渉縞を抑制するのは、水平セレクタ１１の信号線ＤＴＬの電圧の設定変更が好適である。
＜５．その他電子機器への適用例、変形例＞
　以上、実施の形態を説明してきたが、上述した表示装置の構成は一例であり、また画素の構成も一例である。本開示の技術は、各種表示装置に用いられる装置構成において適用できるものである。

　また本開示は表示装置にかかわらず各種表示装置に広く適用できる。
　次に図１３～図１５を参照して、実施の形態で説明した表示装置の適用例について説明する。実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（適用例１）
　図１３Ａは、実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０等を有しており、この映像表示画面部５１０は、上記実施の形態に係る表示装置により構成されている。
（適用例２）
　図１３Ｂは、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１、文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３等を有しており、その表示部５３３は、上記実施の形態に係る表示装置により構成されている。
（適用例３）
　図１３Ｃは、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１、この本体部５４１の前方側面に設けられた被写体撮像用のレンズ５４２、撮像時のスタート／ストップスイッチ５４３および表示部５４４等を有しており、その表示部５４４は、上記実施の形態に係る表示装置により構成されている。
（適用例４）
　図１４Ａ、図１４Ｂは、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。図１４Ａは正面側、図１４Ｂは背面側の外観を示している。このデジタルカメラは、例えば、タッチパネル付きの表示部５２０、撮像レンズ５２１、フラッシュ用の発光部５２３、シャッターボタン５２４等を有しており、その表示部５２０は、上記実施の形態に係る表示装置により構成されている。
（適用例５）
　図１５は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。図１５Ａは筐体を開いた状態の操作面及び表示面、図１５Ｂは筐体を閉じた状態の上面側、図１５Ｃは筐体を閉じた状態の底面側をそれぞれ示している。図１５Ｄ、図１５Ｅは筐体を閉じた状態の上面側からと底面側からの斜視図である。
　この携帯電話機は、例えば、上側筐体５５０と下側筐体５５１とを連結部（ヒンジ部）５５６で連結したものであり、ディスプレイ５５２、サブディスプレイ５５３、キー操作部５５４、カメラ５５５等を有している。ディスプレイ５５２またはサブディスプレイ５５３は、上記実施の形態に係る表示装置により構成されている。
　なお本技術は以下のような構成も採ることができる。
　（１）複数の画素がマトリクス状に配列された画素アレイ部を備え、
　各画素の発光状態に対して、所定量の発光ばらつきを付加し、該付加した場合の上記画素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さい表示装置。

　（２）上記発光ばらつきの付加は駆動トランジスタのドレイン－ソース間電流を調整することによりなされている上記（１）に記載の表示装置。
　（３）上記駆動トランジスタのドレイン－ソース間電流の調整はチャネル幅を変えることによりされている上記（２）に記載の表示装置。　
　（４）上記駆動トランジスタのドレイン－ソース間電流の調整は駆動トランジスタの製造プロセスでのエキシマレーザの照射エネルギーの調整によりなされている上記（２）または（３）に記載の表示装置。　
　（５）上記発光ばらつきの付加は画素幅を調整することによりなされる上記（１）に記載の表示装置。
　（６）上記発光ばらつきの付加はカラーフィルタの透過率を調整することによりなされる上記（１）または（５）に記載の表示装置。
　１　有機ＥＬ素子、１０　画素回路、１１　水平セレクタ、１２　ドライブスキャナ、１３　ライトスキャナ、２０　画素アレイ部、Ｃｓ　保持容量、Ｔｓ　サンプリングトランジスタ、Ｔｄ　駆動トランジスタ、５１０　映像表示画面部、５１１　フロントパネル、５１２　フィルターガラス、５２０　表示部、５２１　撮像レンズ、５２３　発光部、５２４　シャッターボタン、５３１　本体、５３２　キーボード、５３３　表示部、５４１　本体部、５４２　レンズ、５４３　スタート／ストップスイッチ、５４４　表示部、５５０　上側筐体、５５１　下側筐体、５５２　ディスプレイ、５５３　サブディスプレイ、５５４　キー操作部、５５５　カメラ

Claims (9)

  1. 　複数の画素がマトリクス状に配列された画素アレイ部を備え、
    　各画素の発光状態に対して、所定量の発光ばらつきを付加し、該付加した場合の上記画素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さい表示装置。
  2. 　上記発光ばらつきの付加は駆動トランジスタのドレイン－ソース間電流を調整することによりなされている請求項１に記載の表示装置。
  3. 　上記駆動トランジスタのドレイン－ソース間電流の調整はチャネル幅を変えることによりされている請求項２に記載の表示装置。　
  4. 　上記駆動トランジスタのドレイン－ソース間電流の調整は駆動トランジスタの製造プロセスでのエキシマレーザの照射エネルギーの調整によりなされている請求項２に記載の表示装置。　
  5. 　上記発光ばらつきの付加は画素幅を調整することによりなされる請求項１に記載の表示装置。
  6. 　上記発光ばらつきの付加はカラーフィルタの透過率を調整することによりなされる請求項１に記載の表示装置。
  7. 　上記発光ばらつきの付加は信号線電圧を調整することによりなされる請求項１に記載の表示装置。
  8. 　複数の画素がマトリクス状に配列された画素アレイ部を備える表示装置の製造方法であって、
    　各画素の発光状態に対して、所定量の発光ばらつきを付加し、該付加した場合の上記画素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さくなるステップを有する製造方法。
  9. 　表示装置を有し、
    　上記表示装置は、
    　画素がマトリクス状に複数配列された画素アレイ部を備え、
    　各画素の発光状態に対して、所定量の発光ばらつきを付加し、該付加した場合の上記画
    　素アレイ部の発光状態の周期が上記所定量の発光ばらつきを付加する前の上記画素アレイ部の発光状態による周期より小さい電子機器。
PCT/JP2013/062889 2012-06-08 2013-05-08 表示装置、製造方法、電子機器 WO2013183393A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/402,326 US9601054B2 (en) 2012-06-08 2013-05-08 Display device, manufacturing method, and electronic apparatus
CN201380024040.3A CN104272372A (zh) 2012-06-08 2013-05-08 显示装置、制造方法和电子设备
KR1020147033557A KR101774632B1 (ko) 2012-06-08 2013-05-08 표시 장치, 제조 방법, 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-131029 2012-06-08
JP2012131029A JP2013254158A (ja) 2012-06-08 2012-06-08 表示装置、製造方法、電子機器

Publications (1)

Publication Number Publication Date
WO2013183393A1 true WO2013183393A1 (ja) 2013-12-12

Family

ID=49711794

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/062889 WO2013183393A1 (ja) 2012-06-08 2013-05-08 表示装置、製造方法、電子機器

Country Status (5)

Country Link
US (1) US9601054B2 (ja)
JP (1) JP2013254158A (ja)
KR (1) KR101774632B1 (ja)
CN (1) CN104272372A (ja)
WO (1) WO2013183393A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109978842A (zh) * 2019-03-14 2019-07-05 藏龙信息科技(苏州)有限公司 一种基于摄像头图像的能见度解析方法
WO2024105838A1 (ja) * 2022-11-17 2024-05-23 シャープディスプレイテクノロジー株式会社 自発光表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039791A (ja) * 1996-07-22 1998-02-13 Mitsubishi Electric Corp 有機エレクトロルミネッセンス表示装置
JP2003323130A (ja) * 2002-05-07 2003-11-14 Toyota Industries Corp 駆動用半導体装置及び表示装置ならびに輝度バランス調整方法
JP2004212557A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 表示装置とその作製方法
JP2005222030A (ja) * 2004-01-05 2005-08-18 Seiko Epson Corp データ線駆動回路、電気光学装置および電子機器
JP2007219496A (ja) * 2006-01-17 2007-08-30 Sony Corp 表示デバイス用の配線構造及び投射型表示装置
JP2009169339A (ja) * 2008-01-21 2009-07-30 Hitachi Ltd アクティブ駆動表示装置
WO2011152496A1 (ja) * 2010-06-04 2011-12-08 コニカミノルタホールディングス株式会社 照明装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004333723A (ja) 2003-05-06 2004-11-25 Nippon Telegr & Teleph Corp <Ntt> 表示用光学素子および２次元表示装置
US7495638B2 (en) * 2003-05-13 2009-02-24 Research Triangle Institute Visual display with increased field of view
JP2009258302A (ja) * 2008-04-15 2009-11-05 Eastman Kodak Co 有機ｅｌ表示装置のムラ補正データ取得方法、有機ｅｌ表示装置およびその製造方法
JP2010266848A (ja) * 2009-04-17 2010-11-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置及びその駆動方法
JP2010266493A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路の駆動方法、表示装置
JP5560077B2 (ja) * 2010-03-25 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置及びその製造方法
KR101065405B1 (ko) * 2010-04-14 2011-09-16 삼성모바일디스플레이주식회사 표시장치 및 그 구동 방법
KR101152464B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6157178B2 (ja) * 2013-04-01 2017-07-05 ソニーセミコンダクタソリューションズ株式会社 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039791A (ja) * 1996-07-22 1998-02-13 Mitsubishi Electric Corp 有機エレクトロルミネッセンス表示装置
JP2003323130A (ja) * 2002-05-07 2003-11-14 Toyota Industries Corp 駆動用半導体装置及び表示装置ならびに輝度バランス調整方法
JP2004212557A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 表示装置とその作製方法
JP2005222030A (ja) * 2004-01-05 2005-08-18 Seiko Epson Corp データ線駆動回路、電気光学装置および電子機器
JP2007219496A (ja) * 2006-01-17 2007-08-30 Sony Corp 表示デバイス用の配線構造及び投射型表示装置
JP2009169339A (ja) * 2008-01-21 2009-07-30 Hitachi Ltd アクティブ駆動表示装置
WO2011152496A1 (ja) * 2010-06-04 2011-12-08 コニカミノルタホールディングス株式会社 照明装置

Also Published As

Publication number Publication date
US20150097494A1 (en) 2015-04-09
CN104272372A (zh) 2015-01-07
US9601054B2 (en) 2017-03-21
JP2013254158A (ja) 2013-12-19
KR20150023320A (ko) 2015-03-05
KR101774632B1 (ko) 2017-09-04

Similar Documents

Publication Publication Date Title
JP2011112723A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011112724A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011112722A (ja) 表示装置およびその駆動方法ならびに電子機器
TWI444956B (zh) 顯示裝置及電子裝置
JP2008309910A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010243938A (ja) 表示装置およびその駆動方法
JP2011118301A (ja) 表示装置およびその駆動方法ならびに電子機器
JP5716292B2 (ja) 表示装置、電子機器、表示装置の駆動方法
JP2009251205A (ja) 表示装置と電子機器
JP2010224416A (ja) 表示装置および電子機器
JP2011022462A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2010002736A (ja) Ｅｌ表示装置
JP2009080367A (ja) 表示装置及びその駆動方法と電子機器
WO2013183393A1 (ja) 表示装置、製造方法、電子機器
JP2012137513A (ja) 信号処理装置および表示装置
JP2008304690A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009047746A (ja) 表示装置および電子機器
JP2008203655A (ja) 表示装置及びその駆動方法
JP6789796B2 (ja) 表示装置および駆動方法
JP2010091641A (ja) 表示装置及びその駆動方法と電子機器
JP2011102932A (ja) 表示装置およびその駆動方法、電子機器、ならびに表示パネル
JP2010002801A (ja) Ｅｌ表示装置。
JP2011022239A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2018097234A (ja) 画素回路および表示装置
JP2008287140A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13801392

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14402326

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20147033557

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13801392

Country of ref document: EP

Kind code of ref document: A1