JP2010243938A - 表示装置およびその駆動方法 - Google Patents

Abstract

【課題】発光期間に自由度を持たせつつ、パネルの焼き付きを防止することの可能な表示装置およびその駆動方法を提供する。
【解決手段】映像信号２０Ａに対応する発光電位が選択対象の画素回路１４（駆動トランジスタＴｒ₁のゲート−ソース間）に書き込まれたのち（Ｔ₅）、書き込み・μ補正期間およびブートストラップ期間（Ｔ_b）が経過した時に立ち下がり信号２５Ａが出力される（Ｔ₈）。その後、発光休止期間が経過した時に立ち上がり信号２５Ｂが出力され（Ｔ₉）、Ｔ_bよりも長い発光期間（Ｔ_e）が経過した時に立ち下がり信号２５Ａが出力される（Ｔ₁）。
【選択図】図３

Description

本発明は、発光素子を備えた表示装置およびその駆動方法に関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間の電圧Ｖ_gsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。

また、駆動トランジスタの閾値電圧Ｖ_thや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖ_thや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖ_thや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖ_thや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタの閾値電圧Ｖ_thや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。

特開２００８−０８３２７２号公報

ところで、上述したＶ_th補正に際して、駆動トランジスタのソース電圧をマイナスの電位にし、有機ＥＬ素子に大きな逆バイアスをかけている。このとき、有機ＥＬ素子には、わずかにリーク電流が流れるが、このリーク電流の大きさが画素ごとに異なる場合には、リーク電流の大きさに応じて有機ＥＬ素子のアノード電圧も異なってしまう。例えば、白表示と黒表示を含む所定のパターンを長時間表示させた場合には、白表示に対応する画素におけるリーク電流の大きさと、黒表示に対応する画素におけるリーク電流の大きさとが大きく異なってしまう。その結果、そのパターンに対応した輝度変化が残り、焼き付きが生じてしまう。

そこで、例えば、有機ＥＬ素子に大きな逆バイアスをかける期間を短くするために、Ｖ_th補正を開始する直前まで、有機ＥＬ素子を発光させることが考えられる。しかし、この方式では、発光期間を固定することが必要となるので、発光期間を変えることができない。その結果、発光期間による輝度のコントロールを行うことができないという問題があった。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、発光期間に自由度を持たせつつ、パネルの焼き付きを防止することの可能な表示装置およびその駆動方法を提供することにある。

本発明の表示装置は、行状に配置された複数の走査線および複数の発光消光制御線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部を備えている。この表示装置は、また、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択する走査線駆動回路と、映像信号に対応する信号電位を各信号線に印加して、信号電位に対応する発光電位を選択対象の画素回路に書き込む信号線駆動回路とを備えている。この表示装置は、さらに、複数の発光消光制御線に発光制御信号を順次印加して、発光電位に対応する定常電流を選択対象の発光素子に流すと共に、複数の発光消光制御線に消光制御信号を順次印加して、選択対象の発光素子に流れる定常電流を停止する制御回路を備えている。ここで、制御回路は、１フレーム期間ごとに、信号線駆動回路によって発光電位が選択対象の画素回路に書き込まれたのち第１期間が経過した時に消光制御信号（第１消光制御信号）を出力するようになっている。さらに、制御回路は、その後、第２期間が経過した時に発光制御信号を出力し、その後、第１期間よりも長い第３期間が経過した時に消光制御信号（第２消光制御信号）を出力するようになっている。

本発明の表示装置の駆動方法は、以下に示した表示装置において、１フレーム期間ごとに、以下の３つの工程を実行するものである。
（１）信号線駆動回路によって発光電位が選択対象の画素回路に書き込まれたのち第１期間が経過した時に消光制御信号（第１消光制御信号）を出力する工程
（２）その後、第２期間が経過した時に前記発光制御信号を出力する工程
（３）その後、第１期間よりも長い第３期間が経過した時に消光制御信号（第２消光制御信号）を出力する工程

ここで、上記工程の実施に際して用いられる表示装置は、行状に配置された複数の走査線および複数の発光消光制御線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部を備えている。この表示装置は、また、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択する走査線駆動回路と、映像信号に対応する信号電位を各信号線に印加して、信号電位に対応する発光電位を選択対象の画素回路に書き込む信号線駆動回路とを備えている。この表示装置は、さらに、複数の発光消光制御線に発光制御信号を順次印加して、発光電位に対応する定常電流を選択対象の発光素子に流すと共に、複数の発光消光制御線に消光制御信号を順次印加して、選択対象の発光素子に流れる定常電流を停止する制御回路を備えている。

本発明の表示装置およびその駆動方法では、信号線駆動回路によって発光電位が選択対象の画素回路に書き込まれたのち第１期間が経過した時に消光制御信号が出力される。その後、第２期間が経過した時に発光制御信号が出力され、その後、第１期間よりも長い第３期間が経過した時に消光制御信号が出力される。これにより、第２期間に対応する発光休止期間の長さを適宜、調整することにより、第３期間に対応する発光期間を変えることができる。

本発明の表示装置およびその駆動方法によれば、発光休止期間の長さを適宜、調整することにより発光期間を変えることができるようにしたので、発光期間に自由度を持たせつつ、パネルの焼き付きを防止することができる。

本発明の一実施の形態に係る表示装置の概略構成図である。 画素回路アレイ部の一例の構成図である。 図１の表示装置の動作の一例について説明するための波形図である。 図１の表示パネルに表示したモノクロ画像の一例を表す模式図と、そのモノクロ画像を表示した後の表示パネルの輝度を表す特性図である。 図２の有機ＥＬ素子のＩ−Ｖ特性を表す特性図である。 一比較例にかかる表示装置の動作の一例について説明するための波形図である。 他の比較例にかかる表示装置の動作の一例について説明するための波形図である。 図１の表示装置の動作の他の例について説明するための波形図である。 図１の表示装置の動作のその他の例について説明するための波形図である。 図１の画素回路アレイ部の他の例の構成図である。 図１の画素回路アレイ部のその他の例の構成図である。 上記各実施の形態の発光装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態
１．１ 表示装置の概略構成
１．２ 表示装置の動作
１．３ 作用・効果
２．変形例
３．モジュールおよび適用例

＜１．実施の形態＞
（１．１ 表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５（制御回路）を有している。

［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された電源線ＤＳＬ（発光消光制御線）とを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＤＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。

［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。

信号線駆動回路２３は、映像信号処理回路２１から入力されたアナログの映像信号（映像信号２０Ａに対応する信号電圧）を、各信号線ＤＴＬに印加して、信号電圧に対応する発光電位を選択対象の画素１４に書き込むものである。発光電位は、具体的には、駆動トランジスタＴｒ₁のゲート−ソース間に印加される電圧のことである。信号線駆動回路２３は、例えば、映像信号２０Ａに対応する信号電圧Ｖ_sigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ₁のゲートに印加する電圧Ｖ_ofsとを出力することが可能となっている。ここで、電圧Ｖ_ofsは、有機ＥＬ素子１１の閾値電圧Ｖ_elよりも低い電圧値（一定値）となっており、かつ信号電圧Ｖ_sigの最小電圧よりも高い電圧値となっている。

走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ₂をオンさせるときに印加する電圧Ｖ_onと、書き込みトランジスタＴｒ₂をオフさせるときに印加する電圧Ｖ_offとを出力することが可能となっている。ここで、電圧Ｖ_onは、書き込みトランジスタＴｒ₂のオン電圧以上の値（一定値）となっている。電圧Ｖ_offは、書き込みトランジスタＴｒ₂のオン電圧よりも低い値（一定値）となっている。

電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、有機ＥＬ素子１１の発光および消光を制御するものである。より具体的には、電源線駆動回路２５は、複数の電源線ＤＳＬに発光制御信号を順次印加して、発光電位に対応する定常電流を選択対象の有機ＥＬ素子１１に流すようになっている。さらに、電源線駆動回路２５は、複数の電源線ＤＳＬに消光制御信号を順次印加して、選択対象の有機ＥＬ素子１１に流れる定常電流を停止するようになっている。

ここで、消光制御信号は、駆動トランジスタＴｒ₁のドレイン−ソース間に流れる電流Ｉ_dを停止する信号である。消光制御信号は、例えば、駆動トランジスタＴｒ₁のゲートがフローティングとなっているときに、電源線ＤＳＬの電位を、後述の電圧Ｖ_ccから電圧Ｖ_iniに変化させる立ち下がり信号２５Ａ（図３参照）である。消光制御信号は、後述するように、１フレーム期間において書き込み期間が経過した後に電源線ＤＳＬに印加される。発光制御信号は、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dを流す信号である。発光制御信号は、例えば、駆動トランジスタＴｒ₁のゲートがフローティングとなっているときに、電源線ＤＳＬの電位を、後述の電圧Ｖ_iniから電圧Ｖ_ccに変化させる立ち上がり信号２５Ｂ（図３参照）である。発光制御信号は、後述するように、１フレーム期間において書き込み期間が経過した後であって、かつ消光制御信号が電源線ＤＳＬに印加された後に電源線ＤＳＬに印加される。

電源線駆動回路２５は、例えば、駆動トランジスタＴｒ₁に定常電流を流すときに印加する電圧Ｖ_ccと、駆動トランジスタＴｒ₁に定常電流を流さないときに印加する電圧Ｖ_iniとを出力することが可能となっている。ここで、電圧Ｖ_iniは、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソードの電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）である。Ｖ_ccは、電圧（Ｖ_el＋Ｖ_ca）以上の電圧値（一定値）である。

（１．２ 表示装置の動作）
図３は、表示装置１を駆動させたときの各種波形の一例を表したものである。図３（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶ_sig、Ｖ_ofsが交互に印加され、走査線ＷＳＬにＶ_on、Ｖ_offが所定のタイミングで印加され、電源線ＤＳＬにＶ_cc、Ｖ_iniが所定のタイミングで印加されている様子が示されている。図３（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。

［Ｖ_th補正準備期間］
まず、Ｖ_th補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_ccからＶ_iniに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_iniとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖ_gがＶ_ofsに下がる。次に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_sigからＶ_ofsに切り替えたのち、電源線ＤＳＬの電圧がＶ_iniとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げる。なお、Ｖ_th補正準備期間が、本発明の「第４期間」の一具体例に相当する。

ここで、このＶ_th補正準備期間、具体的には、有機ＥＬ素子１１が消光した時から、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_iniからＶ_ccに上げる時までの間（Ｔ₁〜Ｔ₃）は、おおよそ１ｍｓ（ミリ秒）以下、好ましくはおおよそ０．５ｍｓ（ミリ秒）以下となっている。なお、Ｖ_th補正準備期間の好ましい長さについての詳細な説明は後述する。

［最初のＶ_th補正期間］
次に、Ｖ_thの補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっている間に、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_iniからＶ_ccに上げる（Ｔ₂）。すると、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₃）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、Ｖ_thの補正が一旦停止する。

［最初のＶ_th補正休止期間］
Ｖ_th補正が休止している期間中は、先のＶ_th補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖ_th補正が不十分である場合、すなわち、駆動トランジスタＴｒ₁のゲート−ソース間の電位差Ｖ_gsが駆動トランジスタＴｒ₁の閾値電圧Ｖ_thよりも大きい場合には、以下のようになる。すなわち、Ｖ_th補正休止期間中にも、先のＶ_th補正を行った行（画素）において、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dsが流れ、ソース電圧Ｖ_sが上昇し、保持容量Ｃ_sを介したカップリングによりゲート電圧Ｖ_gも上昇する。

［２回目のＶ_th補正期間］
Ｖ_th補正休止期間が終了した後、Ｖ_thの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっており、Ｖ_th補正が可能となっている時に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₄）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖ_sが（Ｖ_ofs−Ｖ_th）よりも低い場合（Ｖ_th補正がまだ完了していない場合）には、駆動トランジスタＴｒ₁がカットオフするまで（電位差Ｖ_gsがＶ_thになるまで）、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、保持容量Ｃ_sがＶ_thに充電され、電位差Ｖ_gsがＶ_thとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₅）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなるので、電位差Ｖ_gsを信号線ＤＴＬの電圧の大きさに拘わらずＶ_thのままで維持することができる。このように、電位差Ｖ_gsをＶ_thに設定することにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすることができる。

［２回目のＶ_th補正休止期間］
その後、Ｖ_th補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える。

［書き込み・μ補正期間］
Ｖ_th補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_sigとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₆）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sigとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dsは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶだけ上昇し、やがて電位差Ｖ_gsがＶ_sig＋Ｖ_th−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ₁の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖ_gsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。

［ブートストラップ期間（Ｔ_b）］
次に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₇）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsを一定に維持した状態で、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、ソース電圧Ｖ_sが上昇し、それに連動して駆動トランジスタＴｒ₁のゲートも上昇する。なお、書き込み・μ補正期間およびブートストラップ期間が、本発明の「第１期間」の一具体例に相当する。

［発光休止期間］
次に、先のブートストラップ期間において有機ＥＬ素子１１が発光を開始する直前、発光を開始した瞬間もしくは発光を開始した直後に、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_ccからＶ_iniに下げる（Ｔ₉）。すると、ソース電圧Ｖ_sがＶ_iniまで下がり、有機ＥＬ素子１１が発光せずにいるか、もしくは有機ＥＬ素子１１の発光が瞬時に停止する。つまり、電源線駆動回路２５は、電源線ＤＳＬに立ち下がり信号２５Ａ（第１消光制御信号）を印加して、選択対象の有機ＥＬ素子１１に流れる定常電流を停止する。

ここで、ブートストラップ期間（Ｔ₇〜Ｔ₈）は、有機ＥＬ素子１１が発光を開始する時にまで到達しない程度に短い。または、ブートストラップ期間（Ｔ₇〜Ｔ₈）は、ブートストラップ期間における有機ＥＬ素子１１の発光と、後述の発光期間における有機ＥＬ素子１１の発光とを観察者（図示せず）が区別することができない程度に短い。また、この発光休止期間（Ｔ₈〜Ｔ₉）は、後述の発光期間に応じて変化するものであり、発光期間を変える際の調整期間としての役割を有している。なお、発光休止期間が、本発明の「第２期間」の一具体例に相当する。

［発光期間（Ｔ_e）］
次に、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_iniからＶ_ccに上げる（Ｔ₉）。すると、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsを一定に維持した状態で、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。つまり、電源線駆動回路２５は、電源線ＤＳＬに立ち上がり信号２５Ｂ（発光制御信号）を印加して、選択対象の有機ＥＬ素子１１に定常電流を流す。その結果、ソース電圧Ｖ_sが上昇し、それに連動して駆動トランジスタＴｒ₁のゲートも上昇する。このように、再度、ブートストラップが生じ、その結果、有機ＥＬ素子１１が所望の輝度で発光する。なお、発光期間が、本発明の「第３期間」の一具体例に相当する。

［Ｖ_th補正準備期間（Ｔ_d）］
この後は、表示装置１は、１フレーム期間ごとに、上述した一連のプロセス（Ｖ_th補正準備期間、Ｖ_th補正期間、Ｖ_th補正休止期間、書き込み・μ補正期間、ブートストラップ期間、発光休止期間および発光期間）を実行する。ここで、先のフレーム期間（図３では第ｎフレーム期間）と、次フレーム期間（図３では第ｎ＋１フレーム期間）との境界において、電源線駆動回路２５は、電源線ＤＳＬに消光制御信号（立ち下がり信号２５Ａ）を印加して、選択対象の有機ＥＬ素子１１に流れる定常電流を停止する。つまり、電源線駆動回路２５は、電源線ＤＳＬに立ち下がり信号２５Ａ（第１消光制御信号）を印加して、選択対象の有機ＥＬ素子１１に流れる定常電流を停止する。

本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。

以下に、Ｖ_th補正準備期間（Ｔ_d）の好ましい長さについて説明する。図４（Ａ）は、表示パネル１０に表示したモノクロ画像の一例を模式的に表したものである。なお、図４（Ａ）には、モノクロ画像において、白表示に対応する領域（第１領域１５）が表示パネル１０の表示領域の外縁に配置され、黒表示に対応する領域（第２領域１６）が中央に配置されている場合が例示されている。図４（Ｂ）は、図４（Ａ）のモノクロ画像を表示し続けた後に、表示パネル１０の表示領域全体を白表示したときに表示パネル１０に表示される画像の一例を模式的に表したものである。図４（Ｃ）は、Ｔ_dを、３ミリ秒、２ミリ秒、１ミリ秒、０．５ミリ秒と変化させたときに、第１領域１５および第２領域１６のそれぞれの輝度を表したものである。なお、図４（Ｃ）には、Ｔ_dを３ミリ秒としたときの第２領域１６の輝度を１として規格化した値が示されている。また、図４（Ｃ）において、Ｔ_dの値は、右から順に、３ミリ秒、２ミリ秒、１ミリ秒、０．５ミリ秒となっている。

図４（Ａ）〜（Ｃ）から、Ｔ_dが２ミリ秒〜３ミリ秒程度の場合には、第１領域１５および第２領域１６の輝度差が０．５だけ存在していることがわかる。一方、Ｔ_dが１ミリ秒程度の場合には、輝度差が０．３と若干小さくなっており、Ｔ_dが０．５ミリ秒程度の場合には、輝度差がほとんどないことがわかる。このことから、Ｔ_dを１ミリ秒以下とした場合には、静止画像を表示し続けた後に、表示パネル１０の表示領域全体を白表示した場合であっても、焼き付きを低減ないしはなくすることができることがわかる。

図５（Ａ）は、有機ＥＬ素子１１に印加される電圧Ｖと、有機ＥＬ素子１１に流れる電流Ｉ_dとの関係の一例を表したものである。図５（Ａ）中の黒丸および破線は、第１領域１５に対応して配置された有機ＥＬ素子１１の結果を表し、図５（Ａ）中の白丸は、第２領域１６に対応して配置された有機ＥＬ素子１１の結果を表している。図５（Ａ）中の黒丸および白丸は、Ｔ_dを３ミリ秒としたときの結果であり、図５（Ａ）中の破線は、Ｔ_dを１ミリ秒としたときの結果である。

図５（Ａ）から、Ｔ_dを短くすると、有機ＥＬ素子１１の逆方向電流が増加することがわかる。このことから、Ｔ_dを短くすると、第１領域１５および第２領域１６の輝度差が小さくなるのは、有機ＥＬ素子１１の逆方向電流の増加により、第１領域１５および第２領域１６における有機ＥＬ素子１１のリーク電流の差が小さくなったものと推察される。

図５（Ｂ）は、Ｔ_dと、Ｔ_eとの関係の一例を表したものである。図５（Ｂ）中の斜線領域は、静止画像を表示し続けた後、表示パネル１０の表示領域全体を白表示したときに、焼き付きが生じなかった領域を示している。図５（Ｂ）から、Ｔ_dの上限は、Ｔ_eの大きさに依存しており、Ｔ_eが大きくなるにつれて大きくなることがわかる。例えば、Ｔ_eが３ｍｓの場合には、Ｔ_dの上限は、０．４５ｍｓとなる。なお、Ｔ_dの上限がＴ_eの大きさによって大きく制限されるのは、Ｔ_eが小さい場合であり、Ｔ_eが十分に大きい場合には、Ｔ_eの大きさによって実質的に制限されていないといえる。

（１．３ 作用・効果）
従来では、例えば、図６に示したように、発光期間（Ｔ₇〜Ｔ₁）が経過した後に、長時間の間（Ｔ₁〜Ｔ₂）、Ｖ_th補正準備期間が設けられていた。この間、有機ＥＬ素子には大きな逆バイアスが印加されており、わずかにリーク電流が流れるので、リーク電流の大きさが画素ごとに異なる場合には、リーク電流の大きさに応じて有機ＥＬ素子のアノード電圧も異なってしまっていた。例えば、白表示と黒表示を含む所定のパターンを長時間表示させた場合には、白表示に対応する画素におけるリーク電流の大きさと、黒表示に対応する画素におけるリーク電流の大きさとが大きく異なってしまっていた。その結果、そのパターンに対応した輝度変化が残り、焼き付きが生じていた。

そこで、例えば、有機ＥＬ素子に大きな逆バイアスがかかる期間を短くするために、Ｖ_th補正を開始する直前まで、有機ＥＬ素子を発光させることが考えられる。しかし、このようにした場合には、発光期間を固定することが必要となるので、発光期間を変えることができない。その結果、発光期間による輝度のコントロールを行うことができないという問題がある。

また、例えば、図７に示したように、Ｖ_th補正準備期間の直前に、発光期間（Ｔ₉〜Ｔ₁）をわずかに設け、有機ＥＬ素子１１の逆方向電流を増加させ、有機ＥＬ素子１１ごとのリーク電流の差を小さくすることが考えられる。しかし、このようにした場合には、１フィールド期間内で２回の発光が生じてしまい、画像ボケが生じてしまう。

一方、本実施の形態では、信号線駆動回路２３によって、映像信号２０Ａに対応する発光電位が選択対象の画素回路１４（駆動トランジスタＴｒ₁のゲート−ソース間）に書き込まれる。その後、電源線駆動回路２５によって、書き込み・μ補正期間およびブートストラップ期間（Ｔ_b）が経過した時に立ち下がり信号２５Ａが出力される。その後、電源線駆動回路２５によって、発光休止期間が経過した時に立ち上がり信号２５Ｂが出力され、その後、Ｔ_bよりも長い発光期間（Ｔ_e）が経過した時に立ち下がり信号２５Ａが出力される。これにより、発光休止期間の長さを適宜、調整することにより、発光期間（Ｔ_e）を変えることができる。その結果、発光期間に自由度を持たせつつ、パネルの焼き付きを防止することができる。

また、本実施の形態では、ブートストラップ期間（Ｔ₈〜Ｔ₉）は、有機ＥＬ素子１１が発光を開始する時にまで到達しない程度に短い。または、ブートストラップ期間（Ｔ₈〜Ｔ₉）は、ブートストラップ期間における有機ＥＬ素子１１の発光と、発光期間における有機ＥＬ素子１１の発光とを観察者（図示せず）が区別することができない程度に短い。そのため、１フィールド期間内で、観察者が視認可能な発光は１回しか存在しないので、画像ボケが生じる虞がない。

＜２．変形例＞
上記実施の形態では、電源線駆動回路２５によって立ち下がり信号２５Ａが出力された後の電位（発光休止期間（Ｔ₈〜Ｔ₉）の電位）をＶ_iniとしていたが、例えば、図８に示したように、Ｖ_iniよりも高い電位Ｖ_ini2（中間電位）としてもよい。そのようにした場合には、書き込みトランジスタＴｒ₂を介して駆動トランジスタＴｒ₁のゲート電位の減少を低減することができる。さらに、例えば、図９に示したように、発光休止期間（Ｔ₈〜Ｔ₉）だけでなく、Ｖ_th補正準備期間（Ｔ₁〜Ｔ₂）の少なくとも一部においても、Ｖ_iniよりも高い電位Ｖ_ini2（中間電位）としてもよい。

また、上記実施の形態では、画素回路１４が２Ｔｒ１Ｃの回路構成となっていたが、例えば、図１０、図１１に示したような他の回路構成となっていてもよい。

＜３．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

（モジュール）
上記実施の形態の表示装置は、例えば、図１２に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。

（適用例１）
図１３は、上記各実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。

（適用例２）
図１４は、上記各実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。

（適用例３）
図１５は、上記各実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。

（適用例４）
図１６は、上記各実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。

（適用例５）
図１７は、上記各実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。

１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…カソード電極、１５…第１領域、１６…第２領域、２０…駆動回路、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、２５Ａ…立ち下がり信号、２５Ｂ…立ち上がり信号、３１…基板、３２…封止用基板、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃ_s…保持容量、ＤＳＬ，ＤＳＬ１，ＤＳＬ２，ＤＳＬ３…電源線、ＤＴＬ…信号線、Ｉ_d…電流、ＧＮＤ…グラウンド線、Ｔ₁〜Ｔ₉…時刻、Ｔ_b…ブートストラップ期間、Ｔ_d…Ｖ_th補正準備期間、Ｔ_e…発光期間、Ｔｒ₁…駆動トランジスタ、Ｔｒ₂…書き込みトランジスタ、Ｔｒ₃，Ｔｒ₄，Ｔｒ₅…トランジスタ、Ｖ_cc，Ｖ_on，Ｖ_ini，Ｖ_ini2，Ｖ_off，Ｖ_ofs，Ｖ_ss，Ｖ_ss1…電圧、Ｖ_ca…カソード電圧、Ｖ_el，Ｖ_th…閾値電圧、Ｖ_gs…ゲート−ソース間の電圧、Ｖ_s…ソース電圧、Ｖ_sig…信号電圧、ＷＳＬ…走査線、ΔＶ…補正量。

Claims (6)

1. 行状に配置された複数の走査線および複数の発光消光制御線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
   前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と、
   映像信号に対応する信号電位を各信号線に印加して、前記信号電位に対応する発光電位を選択対象の画素回路に書き込む信号線駆動回路と、
   前記複数の発光消光制御線に発光制御信号を順次印加して、前記発光電位に対応する定常電流を選択対象の発光素子に流すと共に、前記複数の発光消光制御線に消光制御信号を順次印加して、前記選択対象の発光素子に流れる定常電流を停止する制御回路と
   を備え、
   前記制御回路は、フレーム期間ごとに、前記信号線駆動回路によって前記発光電位が選択対象の画素回路に書き込まれたのち第１期間が経過した時に前記消光制御信号（第１消光制御信号）を出力し、その後、第２期間が経過した時に前記発光制御信号を出力し、その後、前記第１期間よりも長い第３期間が経過した時に前記消光制御信号（第２消光制御信号）を出力する
   表示装置。
2. 前記制御回路は、第ｎフレーム期間（ｎは正の整数）と第ｎ＋１フレーム期間との境界において前記第２消光制御信号を出力し、その後、第４期間が経過した時に、前記画素回路のうち前記発光電位の書き込まれる部位の電位の補正を開始する補正開始信号を出力する
   請求項１に記載の表示装置。
3. 前記第４期間は、１ミリ秒以下である
   請求項２に記載の表示装置。
4. 前記第１期間は、前記発光電位が書き込まれたことによって前記発光素子が発光を開始する時にまで到達しない程度に短いか、または、前記発光電位が書き込まれたことによる前記発光素子の発光と、前記発光制御信号が出力されたことによる前記発光素子の発光とを観察者が区別することができない程度に短い
   請求項１ないし請求項３のいずれか一項に記載の表示装置。
5. 前記制御回路は、前記第１消光制御信号を、前記発光素子が発光を開始する直前、発光を開始した瞬間もしくは発光を開始した直後に出力する
   請求項４に記載の表示装置。
6. 行状に配置された複数の走査線および複数の発光消光制御線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
   前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と、
   映像信号に対応する信号電位を各信号線に印加して、前記信号電位に対応する発光電位を選択対象の画素回路に書き込む信号線駆動回路と、
   前記複数の発光消光制御線に発光制御信号を順次印加して、前記発光電位に対応する定常電流を選択対象の発光素子に流すと共に、前記複数の発光消光制御線に消光制御信号を順次印加して、前記選択対象の発光素子に流れる定常電流を停止する制御回路と
   を備えた表示装置において、１フレーム期間ごとに、前記信号線駆動回路によって前記発光電位が選択対象の画素回路に書き込まれたのち第１期間が経過した時に前記消光制御信号（第１消光制御信号）を出力し、その後、第２期間が経過した時に前記発光制御信号を出力し、その後、前記第１期間よりも長い第３期間が経過した時に前記消光制御信号（第２消光制御信号）を出力する工程を含む
   表示装置の駆動方法。

Images