JP4191931B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4191931B2 JP4191931B2 JP2002024729A JP2002024729A JP4191931B2 JP 4191931 B2 JP4191931 B2 JP 4191931B2 JP 2002024729 A JP2002024729 A JP 2002024729A JP 2002024729 A JP2002024729 A JP 2002024729A JP 4191931 B2 JP4191931 B2 JP 4191931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- signal
- gradation
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0606—Manual adjustment
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は複数の表示画素が発光特性の異なる複数種の発光素子により構成される表示装置に関し、例えば赤色、緑色、または青色で発光する有機ＥＬ(Electro Luminescence)素子を発光素子として用いた表示装置に関する。
【０００２】
【従来の技術】
近年では、有機ＥＬ表示装置が軽量、薄型、高輝度という特徴を持つことから携帯用情報機器のモニタディスプレイとして注目されている。典型的な有機ＥＬ表示装置は、マトリクス状に配列される複数の表示画素により画像を表示するように構成される。この有機ＥＬ表示装置では、複数の走査線がこれら表示画素の行に沿って配置され、複数の信号線がこれら表示画素の列に沿って配置され、複数の画素スイッチがこれら走査線および信号線の交差位置近傍に配置される。各表示画素は有機ＥＬ素子、一対の電源端子間でこの有機ＥＬ素子に直列に接続される駆動素子、およびこの駆動素子のゲート電圧を保持する容量素子により構成される。各画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給されるアナログ映像信号を駆動素子のゲートに書き込む。駆動素子はこのアナログ映像信号に応じた駆動電流を有機ＥＬ素子に供給する。
【０００３】
有機ＥＬ素子は赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。アノード電極はＩＴＯ等で構成される透明電極であり、カソード電極はアルミニウム等の金属で構成される反射電極である。この構成により、有機ＥＬ素子は１０Ｖ以下の印加電圧でも１００〜１０００００ｃｄ／ｍ２程度の輝度を得ることができる。
【０００４】
【発明が解決しようとする課題】
ところで、有機ＥＬ表示装置が例えば赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する有機ＥＬ素子を用いた複数の表示画素を有する場合、発光効率および電流−輝度特性のような発光特性がこれらＲＧＢの表示画素間で異なることが一般的である。従って、これら複数の表示画素を階調データに対応して一様に駆動すると、ＲＧＢのホワイトバランスおよび階調の乱れが生じる。
【０００５】
このような問題をガンマ補正により解消しようとすると、これら表示画素の駆動回路の規模が増大し、携帯情報機器への組み込みが困難になり易い。
【０００６】
本発明の目的は、全体的な回路規模を増大させることなく表示品質を向上させることが可能な表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一観点によれば、基板上に配置される複数の信号線と、信号線に略直交して配置される複数の走査線と、これら信号線および走査線の交点付近に配置される複数の画素スイッチと、複数の画素スイッチによりそれぞれ選択される複数の表示画素と、複数の信号線にアナログ映像信号を出力する信号線駆動回路とを備えた表示装置であって、複数の表示画素の各々は、外部に放出する光の発光色がそれぞれ異なる２種類以上の発光素子の１つを含み、走査線方向に異なる種類の発光素子が順次配列するよう配置され、信号線駆動回路は互いに異なる階調基準電圧群を発生する少なくとも２個の電圧発生器と、複数の信号線を各々所定数の信号線からなる複数の信号線ブロックに区分し、種類に応じた複数の階調基準電圧群に基づき、信号線ブロック毎に外部から入力されるデジタル信号をアナログ信号に変換するＤＡコンバータを含み、アナログ信号をアナログ映像信号としてシリアルに出力する変換回路と、変換回路からのアナログ映像信号を信号線ブロックの対応する信号線に順次振り分ける信号線選択回路とを備えた表示装置が提供される。
【０００８】
この表示装置では、複数の信号線が所定数の信号線からなる複数の信号線ブロックに区分され、ＤＡコンバータが種類に応じた複数の階調基準電圧群に基づき、信号線ブロック毎に外部から入力されるデジタル信号をアナログ信号に変換してこのアナログ信号をアナログ映像信号としてシリアルに出力し、信号線選択回路がこの変換回路からのアナログ映像信号を信号線ブロックの対応する信号線に順次振り分ける。この場合、各信号線ブロック毎にデジタル信号をアナログ形式に変換するためのハードウェアを共通化できる。これにより変換出力部の回路規模が大幅に減少するため、階調基準電圧発生部の規模が複数の階調基準電圧群を発生するために増大しても、全体的な回路規模を増大させることが回避される。また、この変換において異なる発光素子の種類に対して独立なガンマ補正を行うことができる。従って、全体的な回路規模を増大させることなく表示品質を向上させることが可能である。
【０００９】
【発明の実施の形態】
以下、本発明の第１実施形態に係る有機ＥＬ表示装置について添付図面を参照して説明する。有機ＥＬ表示装置は有機ＥＬパネルとこの有機ＥＬパネルを駆動する外部回路とを有する。
【００１０】
図１はこの有機ＥＬパネル１０の構成を示す。この有機ＥＬパネル１０は、ガラス等の絶縁基板上で表示部ＤＳを構成するように略マトリクス状に配置される複数の表示画素ＰＸ、これら表示画素ＰＸの行に沿って配置される複数の走査線１１、これら表示画素ＰＸの列に沿って配置される複数の信号線１２、これら走査線１１および信号線１２の交差位置近傍にそれぞれ配置される複数の画素スイッチ１３、表示部ＤＳの外側に配置され複数の走査線１１を駆動する走査線ドライバ１４、および表示部ＤＳの外側に配置され複数の信号線１２を駆動する信号線ドライバ１５を備える。各表示画素ＰＸは赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの発光色で発光する有機ＥＬ素子１６、一対の電源端子ＶＤＤ，ＶＳＳ間でこの有機ＥＬ素子１６に直列に接続され、例えばＰチャネル薄膜トランジスタでなる駆動素子１７、およびこの駆動素子１７のゲート電圧を保持する容量素子１８により構成される。電源端子ＶＤＤおよびＶＳＳは外部電源電圧により例えば＋１２．５Ｖおよび０Ｖの電位に設定される。表示画素ＰＸは各行で赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する３種の有機ＥＬ素子１６を規則的に配列して構成され、発光効率および電流−輝度特性のような発光特性が発光色に依存して互いに異なる。
【００１１】
各画素スイッチ１３は例えばＮチャネル薄膜トランジスタにより構成され、対応走査線１１から供給される走査信号により制御され、対応信号線１２に供給されるアナログ映像信号を駆動素子１７のゲートに印加すると共に、アナログ映像信号を容量素子１８に書き込む。駆動素子１７はこのアナログ映像信号に応じた駆動電流Ｉｄを有機ＥＬ素子１６に供給する。有機ＥＬ素子１６は蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。ここで、例えば画素スイッチ１３を構成するＮチャネル薄膜トランジスタおよび駆動素子１７を構成するＰチャネル薄膜トランジスタは、その半導体層に多結晶シリコン膜を用いて構成されている。また、走査線ドライバ１４および信号線ドライバ１５は、画素スイッチ１３および駆動素子１７と同一工程で形成される多結晶シリコン膜を用いたＮチャネル薄膜トランジスタあるいはＰチャネル薄膜トランジスタにより構成され、同一絶縁基板上に一体的に形成される。
【００１２】
走査線ドライバ１４は外部回路から供給される垂直走査制御信号を受け取り、この垂直走査制御信号の制御により１フレーム期間（１Ｆ）において順次複数の走査線１１に走査信号を供給する。すなわち、画素スイッチ１３は各走査線１１毎に互いに異なる１水平書込期間において走査信号により駆動される。信号線ドライバ１５は外部回路から供給されるデジタル映像信号および水平走査制御信号を受け取り、この水平走査制御信号の制御により各水平走査期間においてデジタル映像信号の階調データＤＡＴＡを順次階調電圧に変換し、これら階調電圧を複数の信号線１２にアナログ映像信号として出力する。
【００１３】
各行の画素スイッチ１３は対応走査線１１から供給される走査信号により１水平書込期間に導通し、走査信号が再び１フレーム期間後に供給されるまで非導通となる。駆動素子１７はこれら画素スイッチ１３を介して容量素子１８に保持されたアナログ映像信号に対応した駆動電流Ｉｄを有機ＥＬ素子１６にそれぞれ供給する。このアナログ映像信号は容量素子１８に書き込まれ所定期間保持し、映像信号の更新周期である１フレーム期間（１Ｆ）毎に更新される。
【００１４】
図２は信号線ドライバ１５の構成をさらに詳細に示す。ここで、有機ＥＬパネルとして、対角１０．４型ＸＧＡのパネルを例にとり説明する。
【００１５】
信号線ドライバ１５は複数の表示画素ＰＸを行方向において各々２以上の所定数、例えば画面を４分割して得られる複数の小領域をそれぞれ駆動可能に構成される。つまり７６８画素（２５６×ＲＧＢ）を一単位とした小領域をそれぞれ独立して駆動し、画面に対して４並列に駆動する。
【００１６】
詳しく説明すると、信号線ドライバ１５は、３種の有機ＥＬ素子１６の発光特性にそれぞれ割り当てられる３つ階調基準電圧群ＶＲ１〜ＶＲｍ、ＶＧ１〜ＶＧｍ、ＶＢ１〜ＶＢｍを発生する基準電圧発生部２０、各小領域を構成する所定数の表示画素ＰＸに対して供給されるデジタル形式の階調データＤＡＴＡをアナログ変換し、表示画素ＰＸに対応したアナログ映像信号として出力する変換出力部２１、基準電圧発生部２０により発生される３つの階調基準電圧群ＶＲ１〜ＶＲｍ、ＶＧ１〜ＶＧｍ、ＶＢ１〜ＶＢｍの各々を所定のタイミングで選択する基準電圧群切換回路２３Ａおよびアナログ映像信号を対応する信号線に出力する信号線切換回路２３Ｂを含む。
【００１７】
この信号線ドライバ１５より出力されるアナログ映像信号は、走査線ドライバ１４より出力される走査信号に基づいて、対応する表示画素ＰＸに供給される。
【００１８】
基準電圧発生部２０は赤、緑および青用の階調基準電圧群ＶＲ１〜ＶＲｍ、ＶＧ１〜ＶＧｍ、ＶＢ１〜ＶＢｍをそれぞれ発生する電圧発生器２０Ｒ，２０Ｇ，２０Ｂを有する。電圧発生器２０Ｒは基準電源端子ＶＲＬおよびＶＲＨ間に供給される赤用電源電圧を抵抗分割することにより赤用階調基準電圧群、すなわちｍ個の基準電圧ＶＲ１〜ＶＲｍを発生する分圧回路である。電圧発生器２０Ｇは基準電源端子ＶＧＬおよびＶＧＨ間に供給される緑用電源電圧を抵抗分割することにより緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＧ１〜ＶＧｍを発生する分圧回路である。基準電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間に供給される青用電源電圧を抵抗分割することにより青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ１〜ＶＢｍを発生する分圧回路である。ここで、赤、緑および青用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００１９】
基準電圧群切換回路２３Ａは選択的に高レベルに設定される切換制御信号ＶＣＯＮＴ１、ＶＣＯＮＴ２、およびＶＣＯＮＴ３の制御によりこれら電圧発生器２０Ｒ，２０Ｇ，２０Ｂからの赤、緑、および青用階調基準電圧群の選択を切り換える。基準電圧群切換回路２３Ａは切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチを含む。赤、緑および青用の階調基準電圧群の各々は基準電圧切換回路２３Ａからｍ本の基準電圧信号線を介して変換出力部２１に供給される。また、これら切換制御信号は、水平走査期間においてＲＧＢ各色に対応した基準電圧を順次出力するよう制御される。
【００２０】
変換出力部２１は複数の小領域毎に設けられ、それぞれ独立して動作する複数の変換回路２４およびこれら変換回路２４にそれぞれ接続される複数の出力回路２５を含む。各変換回路２４は水平走査制御信号を順次次段に転送するシフトレジスタ２４Ａ、このシフトレジスタ２４の各段の出力により階調データＤＡＴＡを順次直並列変換し、ラッチするラッチ回路２４Ｂ、およびロード信号ＬＯＡＤの制御によりラッチ回路２４Ｂから並列的に出力される階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換するＤ／Ａ変換器２４Ｃを含む。このＤ／Ａ変換器２４Ｃは、所定出力数分のＤＡＣを配置してなり、例えば赤の表示画素ＰＸに対する階調データＤＡＴＡが供給される場合、Ｄ／Ａ変換器２４Ｃは基準電圧群切換回路２３Ａにより選択される赤用階調基準電圧群を参照して階調データＤＡＴＡをアナログ形式に変換する。同様に緑の表示画素ＰＸに対する階調データＤＡＴＡが供給される場合、Ｄ／Ａ変換器２４Ｃは基準電圧群切換回路２３Ａにより選択される緑用階調基準電圧群を参照して階調データＤＡＴＡをアナログ形式に変換する。さらに、同様に青の表示画素ＰＸに対する階調データＤＡＴＡが供給される場合、Ｄ／Ａ変換器２４Ｃは基準電圧群切換回路２３Ａにより選択される青用階調基準電圧群を参照して階調データＤＡＴＡをアナログ形式に変換する。各出力回路２５には対応小領域の表示画素に対してＤ／Ａ変換器２４Ｃから得られる階調電圧をそれぞれ所定割合で増幅し、アナログ映像信号として出力する出力アンプ２５Ａが、各ＤＡＣに対応して配置される。
【００２１】
また信号線切換回路２３Ｂは、出力回路２５の各出力アンプ２５Ａから供給されるアナログ映像信号を対応する信号線に振り分ける。つまり、所定数の信号線、ここではＲＧＢ各色に対応する表示画素ＰＸに対応する信号線を少なくともを含む３×ｎ（ｎ＝１，２，３，・・・）本の信号線からなる信号線ブロック毎に、且つＤＡＣに対応して配置されるスイッチ回路を備え、所定のタイミングで対応する信号線を選択し、アナログ映像信号を対応信号線に出力する。この実施例では３本の信号線を１信号線ブロックとし、信号線ブロック毎にスイッチ回路が配置される。そして、各スイッチ回路は、対応する信号線ブロックの信号線数に応じた数のスイッチで構成され、切換制御信号ＡＳＷ１、ＡＳＷ２、およびＡＳＷ３の制御により各出力アンプ２５Ａに対して３本の対応隣接信号線１２を切り換える。つまり、ここでは信号線切換回路２３Ｂは切換制御信号ＡＳＷ１が高レベルであるときに各出力回路２５の出力アンプ２５Ａに対して赤画素用の対応信号線１２をそれぞれ選択する（全信号線数／１信号線ブロック内の信号線数）個のスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに各出力回路２５の出力アンプ２５Ａに対して緑画素用の対応信号線１２をそれぞれ選択する（全信号線数／１信号線ブロック内の信号線数）個のスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに各出力回路２５の出力アンプ２５Ａに対して青画素用の対応信号線１２をそれぞれ選択する（全信号線数／１信号線ブロック内の信号線数）個のスイッチを含む。
【００２２】
図３はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、緑画素、および青画素用の階調データＤＡＴＡが各行毎にデジタル映像信号として順次供給される。具体的には、各行に対応する赤画素用の階調データＤＡＴＡ、緑画素用の階調データＤＡＴＡ、および青画素用の階調データＤＡＴＡがそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。各変換回路２４では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡを期間Ｔ１で順次ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃは電圧発生器２０Ｒからの階調基準電圧群ＶＲ１〜ＶＲｍを参照して赤画素用の階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換し、各信号線ブロックに対応する出力アンプ２５Ａに並列的に供給する。これら階調電圧は、出力アンプ２５Ａにて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２にそれぞれ供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡを順次ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤ／Ａ変換器２４Ｃに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換し、出力アンプ２５Ａに並列的に供給する。これら階調電圧は、出力アンプ２５Ａにて増幅され、アナログ映像信号として各信号線ブロックの緑画素用の対応信号線１２にそれぞれ供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡを順次ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｂからの階調基準電圧群ＶＢ１〜ＶＢｍを参照して青画素用の階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換し、出力アンプ２５Ａに並列的に供給する。これら階調電圧は、出力アンプ２５Ａにて増幅され、アナログ映像信号として各信号線ブロックの青画素用の対応信号線１２にそれぞれ供給される。
【００２３】
上述の実施形態の有機ＥＬ表示装置では、信号線ブロック毎に複数の信号線を切替えて駆動するとともに、各表示画素に対応する色の階調基準電圧群を切り替えて駆動するので、各信号線ブロックの階調データを階調電圧に変換するためのハードウェアを共通化できる。これにより変換出力部２１の回路規模が大幅に減少するため、階調基準電圧発生部２０の規模が複数の階調基準電圧群を発生するために増大しても、全体的な回路規模を増大させることが回避される。また、階調データが赤、緑および青の有機ＥＬ素子１６の発光特性に割り当てられた３つの階調基準電圧群を参照して階調電圧に変換されるため、この変換において異なる発光特性に対して独立なガンマ補正を行い、ＲＧＢホワイトバランスおよび階調の乱れを解消することができる。従って、全体的な回路規模を増大させることなく表示品質を向上させることが可能である。
【００２４】
尚、この実施形態では、図４に示すように基準電圧発生部２０、基準電圧群切換回路２３Ａ、変換出力部２１、信号線切換回路２３Ｂが表示部ＤＳと共に表示パネル１０上に配置される。しかし、基準電圧発生部２０は図５に示すように表示パネル１０から独立した駆動回路基板３０上に配置されてもよい。また、基準電圧群切換回路２３Ａは図６に示すように基準電圧発生部２０と一緒に駆動回路基板３０上に配置してもよい。さらに、変換出力部２１は図７に示すように基準電圧発生部２０および基準電圧群切換回路２３Ａと一緒に駆動回路基板３０上に配置してもよい。
【００２５】
ところで、第１実施形態では、信号線選択回路２３Ｂは図３に示すように各小領域で赤画素、緑画素、青画素に対応する信号線がそれぞれ同時に選択されるように設定される。一般に各表示画素ＰＸの駆動素子１７のゲートは画素スイッチ１３がオフすることにより電気的にフローティング状態となるため、このゲート配線と容量結合した隣接信号線１２の電位変動の影響を受けやすい。赤画素用、緑画素用、および青画素用信号線１２が水平走査期間毎に図８の（ａ）に示すような順序で駆動されると、画面両端部の信号線１２を除いて赤画素用信号線１２は２回、緑画素用信号線１２は１回、青画素用信号線は０回、水平走査期間毎に電位変動することになり、本来の階調電圧を維持できなくなる。すなわち、これら信号線１２が上述の順序で駆動されると、隣接する信号線への映像信号の書込みにより、複数の信号線１２の電位が不均一に変動し易い。この電位変動を全体的に低減するためには、例えば図８の（ｂ）−１,（ｂ）−２，（ｃ）−１,（ｃ）−２，（ｄ），または（ｅ）に示すような順序でこれら信号線１２を駆動することが好ましい。
【００２６】
以下、本発明の第２実施形態に係る有機ＥＬ表示装置について図９を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化するように構成されることを除いて図２に示す第１実施形態の有機ＥＬ表示装置と同様である。このため、図９において同様部分を同一参照符号で表し、その説明を簡略化または省略する。
【００２７】
具体的には、図９に示すように、各信号線ブロックに対応して配置されるＤＡＣにそれぞれ独立に供給される階調データＤＡＴＡ１，ＤＡＴＡ２，…が供給される。さらに、基準電圧群切換回路２３Ａが複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＳＳ１，ＳＳ２，…を有する。これらスイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…は奇数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチを含み、赤、緑および青用の階調基準電圧群の各々を奇数番目の信号線ブロックに割り当てられた対応ＤＡＣに供給する。また、スイッチ群ＳＳ２，ＳＳ４，ＳＳ６，…は偶数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチを含み、赤、緑および青用の階調基準電圧群の各々を変換出力部２１の対応変換回路２４に供給する。すなわち、スイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…とスイッチ群ＳＳ２，ＳＳ４，ＳＳ６，…とは互いに逆相となるように赤、緑および青用の階調基準電圧群を切り換える。
【００２８】
信号線切換回路２３Ｂは複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＤＤ１，ＤＤ２，…を有する。スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は奇数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチを含む。スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は偶数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチを含む。各スイッチ群ＤＤ１，ＤＤ２，…は出力回路２５から得られた赤用のアナログ映像信号を赤画素用の対応信号線１２に供給し、出力回路２５から得られた緑用のアナログ映像信号を緑画素用の対応信号線１２に供給し、さらに出力回路２５から得られた青用のアナログ映像信号をそれぞれ青画素用の対応信号線１２に供給する。すなわち、スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…とは互いに逆相となるように赤、緑および青画素用の信号線１２をそれぞれ切り換える。
【００２９】
図１０はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、緑画素、および青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…がデジタル映像信号として奇数番目および偶数番目の信号線ブロックに対して順次供給される。具体的には、ある信号線ブロックに赤画素用の階調データＤＡＴＡ１、緑画素用の階調データＤＡＴＡ１、および青画素用の階調データＤＡＴＡ１がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。また、これと並行して、これに隣接する信号線ブロックに青画素用の階調データＤＡＴＡ２、緑画素用の階調データＤＡＴＡ２、および赤画素用の階調データＤＡＴＡ２がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。このように、各信号線ブロックに対応してそれぞれ並べ替えられた階調データＤＡＴＡｎが供給され、ラッチ回路２４Ｂにて各期間Ｔ１，Ｔ２，Ｔ３にラッチした階調データＤＡＴＡｎが、ロード信号ＬＯＡＤに応答して順次Ｄ／Ａ変換器２４Ｃの各ＤＡＣに供給される。
【００３０】
各変換回路２４の奇数段目では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で奇数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０Ｒからの階調基準電圧群ＶＲ１〜ＶＲｍを参照して赤画素用の階調データＤＡＴＡ１をアナログ形式の階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、奇数段目のＤＡＣが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡ１をアナログ形式の階調電圧に変換し、奇数段目の出力アンプに供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として信号線ブロックの緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４で奇数段目のＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｂからの階調基準電圧群を参照して青画素用の階調データＤＡＴＡ１をアナログ形式の階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として奇数段目の信号線ブロックにおいて青画素用の対応信号線１２に供給される。
【００３１】
他方、各変換回路２４の偶数段目では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で偶数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０Ｂからの階調基準電圧群を参照して青画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧を出力アンプ２５Ａにて増幅し、アナログ映像信号として偶数段目の信号線ブロックにおいて青画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、偶数段目のＤＡＣが電圧発生器２０Ｇからの階調基準電圧群を参照して緑用の階調データＤＡＴＡ２をアナログ形式の階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として偶数段目の信号線ブロックにおいて緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、偶数段目のＤＡＣが電圧発生器２０Ｒからの階調基準電圧群を参照して赤画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧を出力アンプ２５Ａにて増幅し、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。
【００３２】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。これにより、複数の信号線１２が図８の（ｅ）に示すように最も電位変動を低減可能な順序で駆動される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３の立ち上げタイミングは信号線１２が図８の（ｂ）−１、（ｂ）−２，（ｃ）−１,（ｃ）−２，および（ｄ）に示す順序のいずれかで駆動されるように設定されてもよい。
【００３３】
また、上述の第１実施形態と同様に信号線ブロックを３×ｎ本の隣接信号線（ここではｎ＝１）で構成する場合について説明したが、第２実施形態においてはこれに限定されず、所定数の信号線により信号線ブロックを構成することができ、１つのＤＡＣに対して各色の電圧発生器を選択可能な基準電圧群切換回路のスイッチ群を１組備えていることが重要である。
【００３４】
上述の第２実施形態の有機ＥＬ表示装置では、１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を所定の垂直走査期間および水平走査期間の少なくとも一方で変化させることにより、第１実施形態と同様の効果に加えて書込電圧が変動する画素を時間的あるいは空間的に分散させることができる。
【００３５】
以下、本発明の第３実施形態に係る有機ＥＬ表示装置について図１１を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化すると共に電圧発生器を色間で共通化するように構成されることを除いて図９に示す第２実施形態の有機ＥＬ表示装置と同様である。このため、図１１において同様部分を同一参照符号で表し、その説明を簡略化または省略する。
【００３６】
具体的には、ガンマ特性がほぼ同じ発光材料を用いる色間で、例えば赤用および青用の階調基準電圧群を共通化するものである。図１１に示すように、基準電圧発生部２０が赤および青用の階調基準電圧群を発生する電圧発生器２０ＲＢおよび緑用の階調基準電圧群を発生する電圧発生器２０Ｇを有する。電圧発生器２０ＲＢは基準電源端子ＶＲＢＬおよびＶＲＢＨ間に供給される赤および青用電源電圧を階調データＤＡＴＡの階調数ｍに対応して抵抗分割することにより赤および青用階調基準電圧群、すなわちｍ個の基準電圧ＶＲＢ１〜ＶＲＢｍを発生する分圧回路である。電圧発生器２０Ｇは基準電源端子ＶＧＬおよびＶＧＨ間に供給される緑用電源電圧を階調データＤＡＴＡの階調数ｍに対応して抵抗分割することにより緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＧ１〜ＶＧｍを発生する分圧回路である。ここで、赤および青用並びに緑用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００３７】
さらに、基準電圧群切換回路２３Ａが複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＳＳ１，ＳＳ２，…を有する。これらスイッチ群ＳＳ１，ＳＳ２、…は、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲＢ１〜ＶＲＢｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチを含み、赤および青用と緑用の階調基準電圧群の各々を信号線ブロックに割り当てられた対応ＤＡＣに供給する。
【００３８】
信号線切換回路２３Ｂは複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＤＤ１，ＤＤ２，…を有する。スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は奇数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチを含む。スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は偶数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチを含む。各スイッチ群ＤＤ１，ＤＤ２，…は出力回路２５から得られた赤用のアナログ映像信号を赤画素用の対応信号線１２に供給し、出力回路２５から得られた緑用のアナログ映像信号を緑画素用の対応信号線１２に供給し、さらに出力回路２５から得られた青用のアナログ映像信号をそれぞれ青画素用の対応信号線１２に供給する。すなわち、スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…とは互いに逆相となるように赤、緑および青画素用の信号線１２をそれぞれ切り換える。
【００３９】
図１２はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、緑画素、および青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各水平走査期間毎にデジタル映像信号として信号線ブロックに対して供給される。具体的には、奇数番目の信号線ブロックには赤画素用の階調データＤＡＴＡ１、緑画素用の階調データＤＡＴＡ１、および青画素用の階調データＤＡＴＡ１がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。また、これと並行して、偶数番目の信号線ブロックには、青画素用の階調データＤＡＴＡ２、緑画素用の階調データＤＡＴＡ２、および赤画素用の階調データＤＡＴＡ２がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。
【００４０】
各変換回路２４の奇数段目では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で奇数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して赤用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して青画素用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの青画素用の対応信号線１２に供給される。
【００４１】
他方、各変換回路２４の偶数段目では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して青画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの青画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路にて増幅され、アナログ映像信号として信号線ブロックの緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して赤画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。
【００４２】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。これにより、複数の信号線１２が図８の（ｅ）に示すように最も電位変動を低減可能な順序で駆動される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３の立ち上げタイミングは信号線１２が図８の（ｂ）−１,（ｂ）−２，（ｃ）−１,（ｃ）−２，および（ｄ）に示す順序のいずれかで駆動されるように設定されてもよい。
【００４３】
上述の第３実施形態の有機ＥＬ表示装置では、第２実施形態と同様に１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を所定の垂直走査期間および水平走査期間の少なくとも一方で変化させることにより階調電圧が変動する画素を時間的あるいは空間的に分散させることができる。さらに、基準電圧発生部２０において、電圧発生器２０ＲＢにより発生される階調基準電圧群が赤および青用の階調データのＤ／Ａ変換に共通に用いられるため、信号線ドライバ１５の規模をさらに縮小できる。
【００４４】
以下、本発明の第４実施形態に係る有機ＥＬ表示装置について図１３を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化する一方で異なる色間で電圧発生器を共通化するもので、例えば電圧発生器を赤および緑について共通化するように構成されること、また各信号線ブロックが３×２本（６本）の信号線から構成されることを除いて図９に示す第２実施形態の有機ＥＬ表示装置と同様である。このため、図１３において同様部分を同一参照符号で表し、その説明を簡略化または省略する。
【００４５】
具体的には、図１３に示すように、基準電圧発生部２０が赤および緑用の階調基準電圧群をそれぞれ発生する電圧発生器２０ＲＧおよび青用の階調基準電圧群を発生する電圧発生器２０Ｂを有する。電圧発生器２０ＲＧは基準電源端子ＶＲＧＬおよびＶＲＧＨ間に供給される赤用電源電圧を抵抗分割することにより赤用階調基準電圧群、すなわちｍ個の基準電圧ＶＲ１〜ＶＲｍを発生し、また、基準電源端子ＶＲＧＬおよびＶＲＧＨ間に供給される緑用電源電圧を抵抗分割することにより緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＧ１〜ＶＧｍ、を発生する分圧回路である。電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間に供給される青用電源電圧を抵抗分割することにより青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ１〜ＶＢｍを発生する分圧回路である。ここで、赤および緑用並びに青用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００４６】
また、信号線切換回路２３Ｂは第１実施形態と同様に構成されるが、基準電圧群切換回路２３Ａのスイッチ群ＳＳ１，ＳＳ２，…は次のように構成される。すなわち、スイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…は奇数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチを含み、赤および青用と緑用の階調基準電圧群の各々を奇数番目の信号線ブロックに割り当てられた対応変換回路２４に供給する。また、スイッチ群ＳＳ２，ＳＳ４，ＳＳ６，…は偶数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチを含み、赤および青用と緑用の階調基準電圧群の各々を変換出力部２１の対応ＤＡＣ２４Ｃに供給する。
【００４７】
図１４は信号線ドライバ１５の動作を示す。この信号線ドライバ１５では、赤画素、緑画素、および青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各水平走査期間毎にデジタル映像信号として奇数番目および偶数番目の信号線ブロックに対して順次供給される。具体的には、赤画素Ｒ１用、緑画素Ｇ１用、青画素Ｂ１用、赤画素Ｒ２用、緑画素Ｇ２用、および青画素Ｂ２用の階調データＤＡＴＡ１が水平走査期間から水平ブランキング期間を除いた水平書込期間を６分割した期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給される。また、これと並行して、青画素Ｂ４用、緑画素Ｇ４用、赤画素Ｒ４用、青画素Ｂ３用、緑画素Ｇ３用、赤画素Ｒ３用の階調データＤＡＴＡ２が期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給される。
【００４８】
例えば信号線ブロックの奇数段目では、ラッチ回路２４Ｂが赤画素Ｒ１用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣ２４Ｃに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ１用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ１用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素Ｇ１用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣ２４Ｃに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ１用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑素Ｇ１用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素Ｂ１用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣ２４Ｃに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ１用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて青画素Ｂ１用の対応信号線１２に供給される。さらにこの期間Ｔ４では、ラッチ回路２４Ｂが赤画素Ｒ２用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ５にＤＡＣ２４Ｃに供給する。この期間Ｔ５では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ４が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０ＲＢからの階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ２用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ２用の対応信号線１２に供給される。さらにこの期間Ｔ５では、ラッチ回路２４Ｂが緑画素Ｇ２用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ６にＤＡＣ２４Ｃに供給する。期間Ｔ６では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ５が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ２用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑素Ｇ２用の対応信号線１２に供給される。さらに期間Ｔ６では、ラッチ回路２４Ｂが青画素Ｂ２用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ７でＤＡＣ変換器２４Ｃに供給する。期間Ｔ７では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ２用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は信号線ブロックにおいて青画素Ｂ２用の対応信号線１２に供給される。
【００４９】
他方、例えば信号線ブロックの偶数段目では、ラッチ回路２４Ｂが青画素Ｂ４用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣ２４Ｃに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ４用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて青画素Ｂ４用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素Ｇ４用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣ２４Ｃに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの緑用階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ４用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑画素Ｇ４用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素Ｒ４用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣ２４Ｃに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの赤用階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ４用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ４用の対応信号線１２に供給される。さらにこの期間Ｔ４では、ラッチ回路２４Ｂが青画素Ｂ３用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ５でＤＡＣ２４Ｃに供給する。期間Ｔ５では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ４が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ３用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて青画素Ｂ３用の対応信号線１２に供給される。さらにこの期間Ｔ５では、ラッチ回路２４Ｂが緑画素Ｇ３用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ６にＤＡＣ２４Ｃに供給する。期間Ｔ６では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ５が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ３用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑画素Ｇ３用の対応信号線１２に供給される。さらに期間Ｔ６では、ラッチ回路２４Ｂが赤画素Ｒ３用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ７でＤＡＣ２４Ｃに供給する。期間Ｔ７では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ３用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ３用の対応信号線１２に供給される。
【００５０】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の１水平走査期間毎に階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても１水平走査期間毎に階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３、切換制御信号ＶＣＯＮＴ１およびＡＳＷ４、切換制御信号ＶＣＯＮＴ２およびＡＳＷ５、切換制御信号ＶＣＯＮＴ３およびＡＳＷ６の立ち上げタイミングを設定してもよい。
【００５１】
上述の第４実施形態の有機ＥＬ表示装置では、第３実施形態と同様に１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を一定垂直走査期間および一定水平走査期間の少なくとも一方で変化させることにより階調電圧が変動する画素を時間的あるいは空間的に分散させることができる。さらに、基準電圧発生部２０において、電圧発生器２０ＲＧの基準電圧端子ＶＲＧＨ、ＶＲＧＬに供給される基準電圧を可変とし、赤画素および緑画素用階調基準電圧群をそれぞれ出力することができるため、信号線ドライバ１５の規模を縮小できる。
【００５２】
以下、本発明の第５実施形態に係る有機ＥＬ表示装置について図１５を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化すると共に、発光色間で電圧発生器の共有化をさらに進めるように構成されることを除いて図１１に示す第３実施形態の有機ＥＬ表示装置とほぼ同様である。第３実施形態においては、ガンマ特性のほぼ同じ発光材料がＲとＢの場合について説明したが、本実施形態ではＲとＧがほぼ同じである場合について説明する。このため、図１５において同様部分を同一参照符号で表し、その説明を簡略化または省略する。ちなみに、複数の画素ＰＸは行方向において赤、青、緑という順序に配列される。
【００５３】
具体的には、ガンマ特性がほぼ同じ発光材料を用いる色間で、ここでは赤用および緑用の階調基準電圧群を共通化し、青用の階調電圧群を独立とするもので、かつ１カラー画素の配列順は赤、青、緑の画素の順となり、青用の画素が１カラー画素の中央にくるよう配置される。つまり、青用画素に接続する信号線は、１カラー画素の両隣となる赤用画素に接続する信号線および青用画素に接続する信号線間に配置される。図１５に示すように、基準電圧発生部２０が赤および緑用の階調基準電圧群を発生する電圧発生器２０ＲＧおよび青用の階調基準電圧群を発生する電圧発生器２０Ｂを有する。電圧発生器２０ＲＧは基準電源端子ＶＲＧＬおよびＶＲＧＨ間に供給される赤および緑用電源電圧を抵抗分割することにより赤および緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＲＧ１〜ＶＲＧｍを発生する分圧回路である。電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間に供給される青用電源電圧を抵抗分割することにより青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ１〜ＶＢｍを発生する分圧回路である。ここで、赤および緑用並びに青用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００５４】
さらに、基準電圧群切換回路２３Ａが複数の信号線ブロックにそれぞれ割り当てられる２組のスイッチ群ＳＳ１，ＳＳ２有する。これらスイッチ群ＳＳ１，ＳＳ２は、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲＧ１〜ＶＲＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチをそれぞれ含み、赤および緑用の階調基準電圧群の各々と青用の階調基準電圧群の各々を信号線ブロックに割り当てられた対応ＤＡＣ２４Ｃに供給する。
【００５５】
信号線切換回路２３Ｂは複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＤＤ１，ＤＤ２，…を有する。スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は奇数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するスイッチを含む。スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は偶数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチを含む。各スイッチ群ＤＤ１，ＤＤ２，…は出力回路２５から得られた赤用のアナログ映像信号を赤画素用の対応信号線１２に供給し、出力回路２５から得られた青用のアナログ映像信号を青画素用の対応信号線１２に供給し、さらに出力回路２５から得られた緑用のアナログ映像信号をそれぞれ緑画素用の対応信号線１２に供給する。すなわち、スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…とは互いに逆相となるように赤、青および緑画素用の信号線１２をそれぞれ切り換える。
【００５６】
図１６はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、青画素、および緑画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各水平走査期間毎にデジタル映像信号として信号線ブロックに対して供給される。具体的には、奇数番目の信号線ブロックには赤画素用の階調データＤＡＴＡ１、青画素用の階調データＤＡＴＡ１、および緑画素用の階調データＤＡＴＡ１がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。また、これと並行して、偶数番目の信号線ブロックには、緑画素用の階調データＤＡＴＡ２、青画素用の階調データＤＡＴＡ２、および赤画素用の階調データＤＡＴＡ２がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。
【００５７】
各変換回路２４の奇数段目では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で奇数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して赤用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｂからの階調基準電圧群ＶＢ１〜ＶＢｍを参照して青用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの青素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して緑画素用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの緑画素用の対応信号線１２に供給される。
【００５８】
他方、各変換回路２４の偶数段目では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して緑画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの緑画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｂからの階調基準電圧群ＶＢ１〜ＶＢｍを参照して青用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路にて増幅され、アナログ映像信号として信号線ブロックの青素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して赤画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。
【００５９】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。これにより、複数の信号線１２が図８の(ｃ)−1に示すように電位変動を低減可能な順序で駆動される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３の立ち上げタイミングは信号線１２が図８の(ｂ)−1〜(ｃ)−2に示す順序のいずれかで駆動されるように設定されてもよい。さらに、フレーム毎に駆動順序を変え、図８（ｄ），（ｅ）に示すような駆動に設定してもよい。また、信号線切換回路２３Ｂの接続関係を変更し、図８の（ａ）に示すような駆動を行ってもよい。
【００６０】
上述の第５実施形態の有機ＥＬ表示装置では、１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を所定の垂直走査期間および水平走査期間の少なくとも一方で変化させることにより階調電圧が変動する画素を時間的あるいは空間的に分散させることができる。さらに、基準電圧発生部２０において、電圧発生器２０ＲＧにより発生される階調基準電圧群が赤および緑用の階調データのＤ／Ａ変換に共通に用いられるため、信号線ドライバ１５の規模をさらに縮小できる。
【００６１】
尚、本実施形態では、図１７に示すように基準電圧発生部２０、基準電圧群切換回路２３Ａ、変換出力部２１、信号線切換回路２３Ｂが表示部ＤＳと共に表示パネル１０上に配置される。しかし、基準電圧発生部２０は図１８に示すように表示パネル１０から独立した駆動回路基板３０上に配置されてもよい。また、基準電圧群切換回路２３Ａは図１９に示すように基準電圧発生部２０と一緒に駆動回路基板３０上に配置してもよい。さらに、変換出力部２１は図２０に示すように基準電圧発生部２０および基準電圧群切換回路２３Ａと一緒に駆動回路基板３０上に配置してもよい。
【００６２】
ところで、本実施形態では、信号線選択回路２３Ｂは各小領域で赤画素、青画素、緑画素に対応する信号線がそれぞれ同時に選択されるように設定される。一般に各表示画素ＰＸの駆動素子１７のゲートは画素スイッチ１３がオフすることにより電気的にフローティング状態となるため、このゲート配線と容量結合した隣接信号線１２の電位変動の影響を受けやすい。赤画素用、青画素用、および緑画素用信号線１２が水平走査期間毎に図８の（ａ）に示すような順序で駆動されると、画面両端部の信号線１２を除いて赤画素用信号線１２は２回、青画素用信号線１２は１回、緑画素用信号線は０回、水平走査期間毎に電位変動することになり、本来の階調電圧を維持できなくなる。すなわち、これら信号線１２が上述の順序で駆動されると、隣接する信号線への映像信号の書込みにより、複数の信号線１２の電位が不均一に変動し易い。この電位変動を全体的に低減するためには、例えば図８の(ｂ)−1〜（ｅ）に示すいずれかの順序でこれら信号線１２を駆動することが好ましい。上述の実施形態では、複数の信号線１２が図８の（ｅ）に示すように最も電位変動の影響を低減可能な順序で駆動される。例えば図８の(ｂ)−1または(ｂ)−2に示すように１垂直走査期間毎または１水平走査期間毎に駆動順序を逆にしない場合でも、電位変動の影響を２回受けるような画素を無くすことができる。
【００６３】
【発明の効果】
以上のように本発明によれば、全体的な回路規模を増大させることなく表示品質を向上させることが可能な表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る有機ＥＬ表示装置の構成を概略的に示す回路図である。
【図２】図１に示す信号線ドライバの構成を示す回路図である。
【図３】図２に示す信号線ドライバの動作を示すタイムチャートである。
【図４】図２に示す基準電圧発生部、基準電圧群切換回路、変換出力部、信号線切換回路、および表示部を組み込んだ表示パネルを示す図である。
【図５】図２に示す基準電圧発生部が組み込まれた駆動回路基板を基準電圧群切換回路、変換出力部、信号線切換回路、および表示部が組み込まれた表示パネルと共に示す図である。
【図６】図２に示す基準電圧発生部および基準電圧群切換回路が組み込まれた駆動回路基板を変換出力部および信号線切換回路が組み込まれた表示パネルと共に示す図である。
【図７】図２に示す基準電圧発生部、基準電圧群切換回路、および変換出力部が組み込まれた駆動回路基板を信号線切換回路が組み込まれた表示パネルと共に示す図である。
【図８】赤画素、緑画素、および青画素用信号線の電位が変動する回数をこれら信号線の駆動順序との関係を説明するための図である。
【図９】本発明の第２実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１０】図９に示す信号線ドライバの動作を示すタイムチャートである。
【図１１】本発明の第３実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１２】図１１に示す信号線ドライバの動作を示すタイムチャートである。
【図１３】本発明の第４実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１４】図１３に示す信号線ドライバの動作を示すタイムチャートである。
【図１５】本発明の第５実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１６】図１５に示す信号線ドライバの動作を示すタイムチャートである。
【図１７】図１５に示す第５実施形態において基準電圧発生部、基準電圧群切換回路、変換出力部、信号線切換回路、および表示部を組み込んだ表示パネルを示す図である。
【図１８】図１７に示す基準電圧発生部が組み込まれた駆動回路基板を基準電圧群切換回路、変換出力部、信号線切換回路、および表示部が組み込まれた表示パネルと共に示す図である。
【図１９】図１７に示す基準電圧発生部および基準電圧群切換回路が組み込まれた駆動回路基板を変換出力部および信号線切換回路が組み込まれた表示パネルと共に示す図である。
【図２０】図１７に示す基準電圧発生部、基準電圧群切換回路、および変換出力部が組み込まれた駆動回路基板を信号線切換回路が組み込まれた表示パネルと共に示す図である。
【符号の説明】
ＰＸ…表示画素
ＤＳ…表示部
１０…表示パネル
１４…走査線ドライバ
１５…信号線ドライバ
１６…有機ＥＬ素子
２０…基準電圧発生部
２１…変換出力部
２３…選択部
２３Ａ…基準電圧群切換回路
２３Ｂ…信号線切換回路
２４…変換回路
２４Ａ…シフトレジスタ
２４Ｂ…ラッチ回路
２４Ｃ…Ｄ／Ａ変換器
２５…出力回路
【発明の属する技術分野】
本発明は複数の表示画素が発光特性の異なる複数種の発光素子により構成される表示装置に関し、例えば赤色、緑色、または青色で発光する有機ＥＬ(Electro Luminescence)素子を発光素子として用いた表示装置に関する。
【０００２】
【従来の技術】
近年では、有機ＥＬ表示装置が軽量、薄型、高輝度という特徴を持つことから携帯用情報機器のモニタディスプレイとして注目されている。典型的な有機ＥＬ表示装置は、マトリクス状に配列される複数の表示画素により画像を表示するように構成される。この有機ＥＬ表示装置では、複数の走査線がこれら表示画素の行に沿って配置され、複数の信号線がこれら表示画素の列に沿って配置され、複数の画素スイッチがこれら走査線および信号線の交差位置近傍に配置される。各表示画素は有機ＥＬ素子、一対の電源端子間でこの有機ＥＬ素子に直列に接続される駆動素子、およびこの駆動素子のゲート電圧を保持する容量素子により構成される。各画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給されるアナログ映像信号を駆動素子のゲートに書き込む。駆動素子はこのアナログ映像信号に応じた駆動電流を有機ＥＬ素子に供給する。
【０００３】
有機ＥＬ素子は赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。アノード電極はＩＴＯ等で構成される透明電極であり、カソード電極はアルミニウム等の金属で構成される反射電極である。この構成により、有機ＥＬ素子は１０Ｖ以下の印加電圧でも１００〜１０００００ｃｄ／ｍ２程度の輝度を得ることができる。
【０００４】
【発明が解決しようとする課題】
ところで、有機ＥＬ表示装置が例えば赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する有機ＥＬ素子を用いた複数の表示画素を有する場合、発光効率および電流−輝度特性のような発光特性がこれらＲＧＢの表示画素間で異なることが一般的である。従って、これら複数の表示画素を階調データに対応して一様に駆動すると、ＲＧＢのホワイトバランスおよび階調の乱れが生じる。
【０００５】
このような問題をガンマ補正により解消しようとすると、これら表示画素の駆動回路の規模が増大し、携帯情報機器への組み込みが困難になり易い。
【０００６】
本発明の目的は、全体的な回路規模を増大させることなく表示品質を向上させることが可能な表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一観点によれば、基板上に配置される複数の信号線と、信号線に略直交して配置される複数の走査線と、これら信号線および走査線の交点付近に配置される複数の画素スイッチと、複数の画素スイッチによりそれぞれ選択される複数の表示画素と、複数の信号線にアナログ映像信号を出力する信号線駆動回路とを備えた表示装置であって、複数の表示画素の各々は、外部に放出する光の発光色がそれぞれ異なる２種類以上の発光素子の１つを含み、走査線方向に異なる種類の発光素子が順次配列するよう配置され、信号線駆動回路は互いに異なる階調基準電圧群を発生する少なくとも２個の電圧発生器と、複数の信号線を各々所定数の信号線からなる複数の信号線ブロックに区分し、種類に応じた複数の階調基準電圧群に基づき、信号線ブロック毎に外部から入力されるデジタル信号をアナログ信号に変換するＤＡコンバータを含み、アナログ信号をアナログ映像信号としてシリアルに出力する変換回路と、変換回路からのアナログ映像信号を信号線ブロックの対応する信号線に順次振り分ける信号線選択回路とを備えた表示装置が提供される。
【０００８】
この表示装置では、複数の信号線が所定数の信号線からなる複数の信号線ブロックに区分され、ＤＡコンバータが種類に応じた複数の階調基準電圧群に基づき、信号線ブロック毎に外部から入力されるデジタル信号をアナログ信号に変換してこのアナログ信号をアナログ映像信号としてシリアルに出力し、信号線選択回路がこの変換回路からのアナログ映像信号を信号線ブロックの対応する信号線に順次振り分ける。この場合、各信号線ブロック毎にデジタル信号をアナログ形式に変換するためのハードウェアを共通化できる。これにより変換出力部の回路規模が大幅に減少するため、階調基準電圧発生部の規模が複数の階調基準電圧群を発生するために増大しても、全体的な回路規模を増大させることが回避される。また、この変換において異なる発光素子の種類に対して独立なガンマ補正を行うことができる。従って、全体的な回路規模を増大させることなく表示品質を向上させることが可能である。
【０００９】
【発明の実施の形態】
以下、本発明の第１実施形態に係る有機ＥＬ表示装置について添付図面を参照して説明する。有機ＥＬ表示装置は有機ＥＬパネルとこの有機ＥＬパネルを駆動する外部回路とを有する。
【００１０】
図１はこの有機ＥＬパネル１０の構成を示す。この有機ＥＬパネル１０は、ガラス等の絶縁基板上で表示部ＤＳを構成するように略マトリクス状に配置される複数の表示画素ＰＸ、これら表示画素ＰＸの行に沿って配置される複数の走査線１１、これら表示画素ＰＸの列に沿って配置される複数の信号線１２、これら走査線１１および信号線１２の交差位置近傍にそれぞれ配置される複数の画素スイッチ１３、表示部ＤＳの外側に配置され複数の走査線１１を駆動する走査線ドライバ１４、および表示部ＤＳの外側に配置され複数の信号線１２を駆動する信号線ドライバ１５を備える。各表示画素ＰＸは赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの発光色で発光する有機ＥＬ素子１６、一対の電源端子ＶＤＤ，ＶＳＳ間でこの有機ＥＬ素子１６に直列に接続され、例えばＰチャネル薄膜トランジスタでなる駆動素子１７、およびこの駆動素子１７のゲート電圧を保持する容量素子１８により構成される。電源端子ＶＤＤおよびＶＳＳは外部電源電圧により例えば＋１２．５Ｖおよび０Ｖの電位に設定される。表示画素ＰＸは各行で赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）で発光する３種の有機ＥＬ素子１６を規則的に配列して構成され、発光効率および電流−輝度特性のような発光特性が発光色に依存して互いに異なる。
【００１１】
各画素スイッチ１３は例えばＮチャネル薄膜トランジスタにより構成され、対応走査線１１から供給される走査信号により制御され、対応信号線１２に供給されるアナログ映像信号を駆動素子１７のゲートに印加すると共に、アナログ映像信号を容量素子１８に書き込む。駆動素子１７はこのアナログ映像信号に応じた駆動電流Ｉｄを有機ＥＬ素子１６に供給する。有機ＥＬ素子１６は蛍光性有機化合物を含む薄膜である発光層をカソード電極およびアノード電極間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。ここで、例えば画素スイッチ１３を構成するＮチャネル薄膜トランジスタおよび駆動素子１７を構成するＰチャネル薄膜トランジスタは、その半導体層に多結晶シリコン膜を用いて構成されている。また、走査線ドライバ１４および信号線ドライバ１５は、画素スイッチ１３および駆動素子１７と同一工程で形成される多結晶シリコン膜を用いたＮチャネル薄膜トランジスタあるいはＰチャネル薄膜トランジスタにより構成され、同一絶縁基板上に一体的に形成される。
【００１２】
走査線ドライバ１４は外部回路から供給される垂直走査制御信号を受け取り、この垂直走査制御信号の制御により１フレーム期間（１Ｆ）において順次複数の走査線１１に走査信号を供給する。すなわち、画素スイッチ１３は各走査線１１毎に互いに異なる１水平書込期間において走査信号により駆動される。信号線ドライバ１５は外部回路から供給されるデジタル映像信号および水平走査制御信号を受け取り、この水平走査制御信号の制御により各水平走査期間においてデジタル映像信号の階調データＤＡＴＡを順次階調電圧に変換し、これら階調電圧を複数の信号線１２にアナログ映像信号として出力する。
【００１３】
各行の画素スイッチ１３は対応走査線１１から供給される走査信号により１水平書込期間に導通し、走査信号が再び１フレーム期間後に供給されるまで非導通となる。駆動素子１７はこれら画素スイッチ１３を介して容量素子１８に保持されたアナログ映像信号に対応した駆動電流Ｉｄを有機ＥＬ素子１６にそれぞれ供給する。このアナログ映像信号は容量素子１８に書き込まれ所定期間保持し、映像信号の更新周期である１フレーム期間（１Ｆ）毎に更新される。
【００１４】
図２は信号線ドライバ１５の構成をさらに詳細に示す。ここで、有機ＥＬパネルとして、対角１０．４型ＸＧＡのパネルを例にとり説明する。
【００１５】
信号線ドライバ１５は複数の表示画素ＰＸを行方向において各々２以上の所定数、例えば画面を４分割して得られる複数の小領域をそれぞれ駆動可能に構成される。つまり７６８画素（２５６×ＲＧＢ）を一単位とした小領域をそれぞれ独立して駆動し、画面に対して４並列に駆動する。
【００１６】
詳しく説明すると、信号線ドライバ１５は、３種の有機ＥＬ素子１６の発光特性にそれぞれ割り当てられる３つ階調基準電圧群ＶＲ１〜ＶＲｍ、ＶＧ１〜ＶＧｍ、ＶＢ１〜ＶＢｍを発生する基準電圧発生部２０、各小領域を構成する所定数の表示画素ＰＸに対して供給されるデジタル形式の階調データＤＡＴＡをアナログ変換し、表示画素ＰＸに対応したアナログ映像信号として出力する変換出力部２１、基準電圧発生部２０により発生される３つの階調基準電圧群ＶＲ１〜ＶＲｍ、ＶＧ１〜ＶＧｍ、ＶＢ１〜ＶＢｍの各々を所定のタイミングで選択する基準電圧群切換回路２３Ａおよびアナログ映像信号を対応する信号線に出力する信号線切換回路２３Ｂを含む。
【００１７】
この信号線ドライバ１５より出力されるアナログ映像信号は、走査線ドライバ１４より出力される走査信号に基づいて、対応する表示画素ＰＸに供給される。
【００１８】
基準電圧発生部２０は赤、緑および青用の階調基準電圧群ＶＲ１〜ＶＲｍ、ＶＧ１〜ＶＧｍ、ＶＢ１〜ＶＢｍをそれぞれ発生する電圧発生器２０Ｒ，２０Ｇ，２０Ｂを有する。電圧発生器２０Ｒは基準電源端子ＶＲＬおよびＶＲＨ間に供給される赤用電源電圧を抵抗分割することにより赤用階調基準電圧群、すなわちｍ個の基準電圧ＶＲ１〜ＶＲｍを発生する分圧回路である。電圧発生器２０Ｇは基準電源端子ＶＧＬおよびＶＧＨ間に供給される緑用電源電圧を抵抗分割することにより緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＧ１〜ＶＧｍを発生する分圧回路である。基準電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間に供給される青用電源電圧を抵抗分割することにより青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ１〜ＶＢｍを発生する分圧回路である。ここで、赤、緑および青用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００１９】
基準電圧群切換回路２３Ａは選択的に高レベルに設定される切換制御信号ＶＣＯＮＴ１、ＶＣＯＮＴ２、およびＶＣＯＮＴ３の制御によりこれら電圧発生器２０Ｒ，２０Ｇ，２０Ｂからの赤、緑、および青用階調基準電圧群の選択を切り換える。基準電圧群切換回路２３Ａは切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチを含む。赤、緑および青用の階調基準電圧群の各々は基準電圧切換回路２３Ａからｍ本の基準電圧信号線を介して変換出力部２１に供給される。また、これら切換制御信号は、水平走査期間においてＲＧＢ各色に対応した基準電圧を順次出力するよう制御される。
【００２０】
変換出力部２１は複数の小領域毎に設けられ、それぞれ独立して動作する複数の変換回路２４およびこれら変換回路２４にそれぞれ接続される複数の出力回路２５を含む。各変換回路２４は水平走査制御信号を順次次段に転送するシフトレジスタ２４Ａ、このシフトレジスタ２４の各段の出力により階調データＤＡＴＡを順次直並列変換し、ラッチするラッチ回路２４Ｂ、およびロード信号ＬＯＡＤの制御によりラッチ回路２４Ｂから並列的に出力される階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換するＤ／Ａ変換器２４Ｃを含む。このＤ／Ａ変換器２４Ｃは、所定出力数分のＤＡＣを配置してなり、例えば赤の表示画素ＰＸに対する階調データＤＡＴＡが供給される場合、Ｄ／Ａ変換器２４Ｃは基準電圧群切換回路２３Ａにより選択される赤用階調基準電圧群を参照して階調データＤＡＴＡをアナログ形式に変換する。同様に緑の表示画素ＰＸに対する階調データＤＡＴＡが供給される場合、Ｄ／Ａ変換器２４Ｃは基準電圧群切換回路２３Ａにより選択される緑用階調基準電圧群を参照して階調データＤＡＴＡをアナログ形式に変換する。さらに、同様に青の表示画素ＰＸに対する階調データＤＡＴＡが供給される場合、Ｄ／Ａ変換器２４Ｃは基準電圧群切換回路２３Ａにより選択される青用階調基準電圧群を参照して階調データＤＡＴＡをアナログ形式に変換する。各出力回路２５には対応小領域の表示画素に対してＤ／Ａ変換器２４Ｃから得られる階調電圧をそれぞれ所定割合で増幅し、アナログ映像信号として出力する出力アンプ２５Ａが、各ＤＡＣに対応して配置される。
【００２１】
また信号線切換回路２３Ｂは、出力回路２５の各出力アンプ２５Ａから供給されるアナログ映像信号を対応する信号線に振り分ける。つまり、所定数の信号線、ここではＲＧＢ各色に対応する表示画素ＰＸに対応する信号線を少なくともを含む３×ｎ（ｎ＝１，２，３，・・・）本の信号線からなる信号線ブロック毎に、且つＤＡＣに対応して配置されるスイッチ回路を備え、所定のタイミングで対応する信号線を選択し、アナログ映像信号を対応信号線に出力する。この実施例では３本の信号線を１信号線ブロックとし、信号線ブロック毎にスイッチ回路が配置される。そして、各スイッチ回路は、対応する信号線ブロックの信号線数に応じた数のスイッチで構成され、切換制御信号ＡＳＷ１、ＡＳＷ２、およびＡＳＷ３の制御により各出力アンプ２５Ａに対して３本の対応隣接信号線１２を切り換える。つまり、ここでは信号線切換回路２３Ｂは切換制御信号ＡＳＷ１が高レベルであるときに各出力回路２５の出力アンプ２５Ａに対して赤画素用の対応信号線１２をそれぞれ選択する（全信号線数／１信号線ブロック内の信号線数）個のスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに各出力回路２５の出力アンプ２５Ａに対して緑画素用の対応信号線１２をそれぞれ選択する（全信号線数／１信号線ブロック内の信号線数）個のスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに各出力回路２５の出力アンプ２５Ａに対して青画素用の対応信号線１２をそれぞれ選択する（全信号線数／１信号線ブロック内の信号線数）個のスイッチを含む。
【００２２】
図３はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、緑画素、および青画素用の階調データＤＡＴＡが各行毎にデジタル映像信号として順次供給される。具体的には、各行に対応する赤画素用の階調データＤＡＴＡ、緑画素用の階調データＤＡＴＡ、および青画素用の階調データＤＡＴＡがそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。各変換回路２４では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡを期間Ｔ１で順次ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃは電圧発生器２０Ｒからの階調基準電圧群ＶＲ１〜ＶＲｍを参照して赤画素用の階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換し、各信号線ブロックに対応する出力アンプ２５Ａに並列的に供給する。これら階調電圧は、出力アンプ２５Ａにて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２にそれぞれ供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡを順次ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤ／Ａ変換器２４Ｃに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換し、出力アンプ２５Ａに並列的に供給する。これら階調電圧は、出力アンプ２５Ａにて増幅され、アナログ映像信号として各信号線ブロックの緑画素用の対応信号線１２にそれぞれ供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡを順次ラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤ／Ａ変換器２４Ｃに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｂからの階調基準電圧群ＶＢ１〜ＶＢｍを参照して青画素用の階調データＤＡＴＡをアナログ形式の階調電圧にそれぞれ変換し、出力アンプ２５Ａに並列的に供給する。これら階調電圧は、出力アンプ２５Ａにて増幅され、アナログ映像信号として各信号線ブロックの青画素用の対応信号線１２にそれぞれ供給される。
【００２３】
上述の実施形態の有機ＥＬ表示装置では、信号線ブロック毎に複数の信号線を切替えて駆動するとともに、各表示画素に対応する色の階調基準電圧群を切り替えて駆動するので、各信号線ブロックの階調データを階調電圧に変換するためのハードウェアを共通化できる。これにより変換出力部２１の回路規模が大幅に減少するため、階調基準電圧発生部２０の規模が複数の階調基準電圧群を発生するために増大しても、全体的な回路規模を増大させることが回避される。また、階調データが赤、緑および青の有機ＥＬ素子１６の発光特性に割り当てられた３つの階調基準電圧群を参照して階調電圧に変換されるため、この変換において異なる発光特性に対して独立なガンマ補正を行い、ＲＧＢホワイトバランスおよび階調の乱れを解消することができる。従って、全体的な回路規模を増大させることなく表示品質を向上させることが可能である。
【００２４】
尚、この実施形態では、図４に示すように基準電圧発生部２０、基準電圧群切換回路２３Ａ、変換出力部２１、信号線切換回路２３Ｂが表示部ＤＳと共に表示パネル１０上に配置される。しかし、基準電圧発生部２０は図５に示すように表示パネル１０から独立した駆動回路基板３０上に配置されてもよい。また、基準電圧群切換回路２３Ａは図６に示すように基準電圧発生部２０と一緒に駆動回路基板３０上に配置してもよい。さらに、変換出力部２１は図７に示すように基準電圧発生部２０および基準電圧群切換回路２３Ａと一緒に駆動回路基板３０上に配置してもよい。
【００２５】
ところで、第１実施形態では、信号線選択回路２３Ｂは図３に示すように各小領域で赤画素、緑画素、青画素に対応する信号線がそれぞれ同時に選択されるように設定される。一般に各表示画素ＰＸの駆動素子１７のゲートは画素スイッチ１３がオフすることにより電気的にフローティング状態となるため、このゲート配線と容量結合した隣接信号線１２の電位変動の影響を受けやすい。赤画素用、緑画素用、および青画素用信号線１２が水平走査期間毎に図８の（ａ）に示すような順序で駆動されると、画面両端部の信号線１２を除いて赤画素用信号線１２は２回、緑画素用信号線１２は１回、青画素用信号線は０回、水平走査期間毎に電位変動することになり、本来の階調電圧を維持できなくなる。すなわち、これら信号線１２が上述の順序で駆動されると、隣接する信号線への映像信号の書込みにより、複数の信号線１２の電位が不均一に変動し易い。この電位変動を全体的に低減するためには、例えば図８の（ｂ）−１,（ｂ）−２，（ｃ）−１,（ｃ）−２，（ｄ），または（ｅ）に示すような順序でこれら信号線１２を駆動することが好ましい。
【００２６】
以下、本発明の第２実施形態に係る有機ＥＬ表示装置について図９を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化するように構成されることを除いて図２に示す第１実施形態の有機ＥＬ表示装置と同様である。このため、図９において同様部分を同一参照符号で表し、その説明を簡略化または省略する。
【００２７】
具体的には、図９に示すように、各信号線ブロックに対応して配置されるＤＡＣにそれぞれ独立に供給される階調データＤＡＴＡ１，ＤＡＴＡ２，…が供給される。さらに、基準電圧群切換回路２３Ａが複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＳＳ１，ＳＳ２，…を有する。これらスイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…は奇数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチを含み、赤、緑および青用の階調基準電圧群の各々を奇数番目の信号線ブロックに割り当てられた対応ＤＡＣに供給する。また、スイッチ群ＳＳ２，ＳＳ４，ＳＳ６，…は偶数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチを含み、赤、緑および青用の階調基準電圧群の各々を変換出力部２１の対応変換回路２４に供給する。すなわち、スイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…とスイッチ群ＳＳ２，ＳＳ４，ＳＳ６，…とは互いに逆相となるように赤、緑および青用の階調基準電圧群を切り換える。
【００２８】
信号線切換回路２３Ｂは複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＤＤ１，ＤＤ２，…を有する。スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は奇数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチを含む。スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は偶数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチを含む。各スイッチ群ＤＤ１，ＤＤ２，…は出力回路２５から得られた赤用のアナログ映像信号を赤画素用の対応信号線１２に供給し、出力回路２５から得られた緑用のアナログ映像信号を緑画素用の対応信号線１２に供給し、さらに出力回路２５から得られた青用のアナログ映像信号をそれぞれ青画素用の対応信号線１２に供給する。すなわち、スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…とは互いに逆相となるように赤、緑および青画素用の信号線１２をそれぞれ切り換える。
【００２９】
図１０はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、緑画素、および青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…がデジタル映像信号として奇数番目および偶数番目の信号線ブロックに対して順次供給される。具体的には、ある信号線ブロックに赤画素用の階調データＤＡＴＡ１、緑画素用の階調データＤＡＴＡ１、および青画素用の階調データＤＡＴＡ１がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。また、これと並行して、これに隣接する信号線ブロックに青画素用の階調データＤＡＴＡ２、緑画素用の階調データＤＡＴＡ２、および赤画素用の階調データＤＡＴＡ２がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。このように、各信号線ブロックに対応してそれぞれ並べ替えられた階調データＤＡＴＡｎが供給され、ラッチ回路２４Ｂにて各期間Ｔ１，Ｔ２，Ｔ３にラッチした階調データＤＡＴＡｎが、ロード信号ＬＯＡＤに応答して順次Ｄ／Ａ変換器２４Ｃの各ＤＡＣに供給される。
【００３０】
各変換回路２４の奇数段目では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で奇数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０Ｒからの階調基準電圧群ＶＲ１〜ＶＲｍを参照して赤画素用の階調データＤＡＴＡ１をアナログ形式の階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、奇数段目のＤＡＣが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡ１をアナログ形式の階調電圧に変換し、奇数段目の出力アンプに供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として信号線ブロックの緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４で奇数段目のＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０Ｂからの階調基準電圧群を参照して青画素用の階調データＤＡＴＡ１をアナログ形式の階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として奇数段目の信号線ブロックにおいて青画素用の対応信号線１２に供給される。
【００３１】
他方、各変換回路２４の偶数段目では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で偶数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０Ｂからの階調基準電圧群を参照して青画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧を出力アンプ２５Ａにて増幅し、アナログ映像信号として偶数段目の信号線ブロックにおいて青画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、偶数段目のＤＡＣが電圧発生器２０Ｇからの階調基準電圧群を参照して緑用の階調データＤＡＴＡ２をアナログ形式の階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力アンプ２５Ａにて増幅され、アナログ映像信号として偶数段目の信号線ブロックにおいて緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、偶数段目のＤＡＣが電圧発生器２０Ｒからの階調基準電圧群を参照して赤画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧を出力アンプ２５Ａにて増幅し、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。
【００３２】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。これにより、複数の信号線１２が図８の（ｅ）に示すように最も電位変動を低減可能な順序で駆動される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３の立ち上げタイミングは信号線１２が図８の（ｂ）−１、（ｂ）−２，（ｃ）−１,（ｃ）−２，および（ｄ）に示す順序のいずれかで駆動されるように設定されてもよい。
【００３３】
また、上述の第１実施形態と同様に信号線ブロックを３×ｎ本の隣接信号線（ここではｎ＝１）で構成する場合について説明したが、第２実施形態においてはこれに限定されず、所定数の信号線により信号線ブロックを構成することができ、１つのＤＡＣに対して各色の電圧発生器を選択可能な基準電圧群切換回路のスイッチ群を１組備えていることが重要である。
【００３４】
上述の第２実施形態の有機ＥＬ表示装置では、１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を所定の垂直走査期間および水平走査期間の少なくとも一方で変化させることにより、第１実施形態と同様の効果に加えて書込電圧が変動する画素を時間的あるいは空間的に分散させることができる。
【００３５】
以下、本発明の第３実施形態に係る有機ＥＬ表示装置について図１１を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化すると共に電圧発生器を色間で共通化するように構成されることを除いて図９に示す第２実施形態の有機ＥＬ表示装置と同様である。このため、図１１において同様部分を同一参照符号で表し、その説明を簡略化または省略する。
【００３６】
具体的には、ガンマ特性がほぼ同じ発光材料を用いる色間で、例えば赤用および青用の階調基準電圧群を共通化するものである。図１１に示すように、基準電圧発生部２０が赤および青用の階調基準電圧群を発生する電圧発生器２０ＲＢおよび緑用の階調基準電圧群を発生する電圧発生器２０Ｇを有する。電圧発生器２０ＲＢは基準電源端子ＶＲＢＬおよびＶＲＢＨ間に供給される赤および青用電源電圧を階調データＤＡＴＡの階調数ｍに対応して抵抗分割することにより赤および青用階調基準電圧群、すなわちｍ個の基準電圧ＶＲＢ１〜ＶＲＢｍを発生する分圧回路である。電圧発生器２０Ｇは基準電源端子ＶＧＬおよびＶＧＨ間に供給される緑用電源電圧を階調データＤＡＴＡの階調数ｍに対応して抵抗分割することにより緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＧ１〜ＶＧｍを発生する分圧回路である。ここで、赤および青用並びに緑用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００３７】
さらに、基準電圧群切換回路２３Ａが複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＳＳ１，ＳＳ２，…を有する。これらスイッチ群ＳＳ１，ＳＳ２、…は、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲＢ１〜ＶＲＢｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチを含み、赤および青用と緑用の階調基準電圧群の各々を信号線ブロックに割り当てられた対応ＤＡＣに供給する。
【００３８】
信号線切換回路２３Ｂは複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＤＤ１，ＤＤ２，…を有する。スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は奇数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチを含む。スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は偶数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチを含む。各スイッチ群ＤＤ１，ＤＤ２，…は出力回路２５から得られた赤用のアナログ映像信号を赤画素用の対応信号線１２に供給し、出力回路２５から得られた緑用のアナログ映像信号を緑画素用の対応信号線１２に供給し、さらに出力回路２５から得られた青用のアナログ映像信号をそれぞれ青画素用の対応信号線１２に供給する。すなわち、スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…とは互いに逆相となるように赤、緑および青画素用の信号線１２をそれぞれ切り換える。
【００３９】
図１２はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、緑画素、および青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各水平走査期間毎にデジタル映像信号として信号線ブロックに対して供給される。具体的には、奇数番目の信号線ブロックには赤画素用の階調データＤＡＴＡ１、緑画素用の階調データＤＡＴＡ１、および青画素用の階調データＤＡＴＡ１がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。また、これと並行して、偶数番目の信号線ブロックには、青画素用の階調データＤＡＴＡ２、緑画素用の階調データＤＡＴＡ２、および赤画素用の階調データＤＡＴＡ２がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。
【００４０】
各変換回路２４の奇数段目では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で奇数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して赤用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して青画素用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの青画素用の対応信号線１２に供給される。
【００４１】
他方、各変換回路２４の偶数段目では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して青画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの青画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｇからの階調基準電圧群ＶＧ１〜ＶＧｍを参照して緑用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路にて増幅され、アナログ映像信号として信号線ブロックの緑素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＢからの階調基準電圧群ＶＲＢ１〜ＶＲＢｍを参照して赤画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。
【００４２】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。これにより、複数の信号線１２が図８の（ｅ）に示すように最も電位変動を低減可能な順序で駆動される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３の立ち上げタイミングは信号線１２が図８の（ｂ）−１,（ｂ）−２，（ｃ）−１,（ｃ）−２，および（ｄ）に示す順序のいずれかで駆動されるように設定されてもよい。
【００４３】
上述の第３実施形態の有機ＥＬ表示装置では、第２実施形態と同様に１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を所定の垂直走査期間および水平走査期間の少なくとも一方で変化させることにより階調電圧が変動する画素を時間的あるいは空間的に分散させることができる。さらに、基準電圧発生部２０において、電圧発生器２０ＲＢにより発生される階調基準電圧群が赤および青用の階調データのＤ／Ａ変換に共通に用いられるため、信号線ドライバ１５の規模をさらに縮小できる。
【００４４】
以下、本発明の第４実施形態に係る有機ＥＬ表示装置について図１３を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化する一方で異なる色間で電圧発生器を共通化するもので、例えば電圧発生器を赤および緑について共通化するように構成されること、また各信号線ブロックが３×２本（６本）の信号線から構成されることを除いて図９に示す第２実施形態の有機ＥＬ表示装置と同様である。このため、図１３において同様部分を同一参照符号で表し、その説明を簡略化または省略する。
【００４５】
具体的には、図１３に示すように、基準電圧発生部２０が赤および緑用の階調基準電圧群をそれぞれ発生する電圧発生器２０ＲＧおよび青用の階調基準電圧群を発生する電圧発生器２０Ｂを有する。電圧発生器２０ＲＧは基準電源端子ＶＲＧＬおよびＶＲＧＨ間に供給される赤用電源電圧を抵抗分割することにより赤用階調基準電圧群、すなわちｍ個の基準電圧ＶＲ１〜ＶＲｍを発生し、また、基準電源端子ＶＲＧＬおよびＶＲＧＨ間に供給される緑用電源電圧を抵抗分割することにより緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＧ１〜ＶＧｍ、を発生する分圧回路である。電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間に供給される青用電源電圧を抵抗分割することにより青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ１〜ＶＢｍを発生する分圧回路である。ここで、赤および緑用並びに青用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００４６】
また、信号線切換回路２３Ｂは第１実施形態と同様に構成されるが、基準電圧群切換回路２３Ａのスイッチ群ＳＳ１，ＳＳ２，…は次のように構成される。すなわち、スイッチ群ＳＳ１，ＳＳ３，ＳＳ５，…は奇数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチを含み、赤および青用と緑用の階調基準電圧群の各々を奇数番目の信号線ブロックに割り当てられた対応変換回路２４に供給する。また、スイッチ群ＳＳ２，ＳＳ４，ＳＳ６，…は偶数番目の信号線ブロックに割り当てられ、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチ、切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＧ１〜ＶＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ３が高レベルであるときに基準電圧ＶＲ１〜ＶＲｍを選択するｍ個のスイッチを含み、赤および青用と緑用の階調基準電圧群の各々を変換出力部２１の対応ＤＡＣ２４Ｃに供給する。
【００４７】
図１４は信号線ドライバ１５の動作を示す。この信号線ドライバ１５では、赤画素、緑画素、および青画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各水平走査期間毎にデジタル映像信号として奇数番目および偶数番目の信号線ブロックに対して順次供給される。具体的には、赤画素Ｒ１用、緑画素Ｇ１用、青画素Ｂ１用、赤画素Ｒ２用、緑画素Ｇ２用、および青画素Ｂ２用の階調データＤＡＴＡ１が水平走査期間から水平ブランキング期間を除いた水平書込期間を６分割した期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給される。また、これと並行して、青画素Ｂ４用、緑画素Ｇ４用、赤画素Ｒ４用、青画素Ｂ３用、緑画素Ｇ３用、赤画素Ｒ３用の階調データＤＡＴＡ２が期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６でそれぞれ供給される。
【００４８】
例えば信号線ブロックの奇数段目では、ラッチ回路２４Ｂが赤画素Ｒ１用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣ２４Ｃに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ１用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ１用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素Ｇ１用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣ２４Ｃに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、Ｄ／Ａ変換器２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ１用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑素Ｇ１用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが青画素Ｂ１用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣ２４Ｃに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ１用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて青画素Ｂ１用の対応信号線１２に供給される。さらにこの期間Ｔ４では、ラッチ回路２４Ｂが赤画素Ｒ２用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ５にＤＡＣ２４Ｃに供給する。この期間Ｔ５では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ４が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０ＲＢからの階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ２用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ２用の対応信号線１２に供給される。さらにこの期間Ｔ５では、ラッチ回路２４Ｂが緑画素Ｇ２用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ６にＤＡＣ２４Ｃに供給する。期間Ｔ６では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ５が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ２用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑素Ｇ２用の対応信号線１２に供給される。さらに期間Ｔ６では、ラッチ回路２４Ｂが青画素Ｂ２用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ７でＤＡＣ変換器２４Ｃに供給する。期間Ｔ７では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ２用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は信号線ブロックにおいて青画素Ｂ２用の対応信号線１２に供給される。
【００４９】
他方、例えば信号線ブロックの偶数段目では、ラッチ回路２４Ｂが青画素Ｂ４用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣ２４Ｃに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ４用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて青画素Ｂ４用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが緑画素Ｇ４用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣ２４Ｃに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの緑用階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ４用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑画素Ｇ４用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素Ｒ４用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣ２４Ｃに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの赤用階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ４用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ４用の対応信号線１２に供給される。さらにこの期間Ｔ４では、ラッチ回路２４Ｂが青画素Ｂ３用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ５でＤＡＣ２４Ｃに供給する。期間Ｔ５では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ４が高レベルに維持される。これにより、ＤＡＣ２４Ｃは電圧発生器２０Ｂからの階調基準電圧群（基準電圧ＶＢ１〜ＶＢｍ）を参照して青画素Ｂ３用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて青画素Ｂ３用の対応信号線１２に供給される。さらにこの期間Ｔ５では、ラッチ回路２４Ｂが緑画素Ｇ３用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ６にＤＡＣ２４Ｃに供給する。期間Ｔ６では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ５が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＧ１〜ＶＧｍ）を参照して緑画素Ｇ３用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて緑画素Ｇ３用の対応信号線１２に供給される。さらに期間Ｔ６では、ラッチ回路２４Ｂが赤画素Ｒ３用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ７でＤＡＣ２４Ｃに供給する。期間Ｔ７では、切換制御信号ＶＣＯＮＴ３およびＡＳＷ６が高レベルに維持される。これにより、ＤＡＣ２４Ｃが電圧発生器２０ＲＧからの階調基準電圧群（基準電圧ＶＲ１〜ＶＲｍ）を参照して赤画素Ｒ３用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧はアナログ映像信号として信号線ブロックにおいて赤画素Ｒ３用の対応信号線１２に供給される。
【００５０】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の１水平走査期間毎に階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても１水平走査期間毎に階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３、切換制御信号ＶＣＯＮＴ１およびＡＳＷ４、切換制御信号ＶＣＯＮＴ２およびＡＳＷ５、切換制御信号ＶＣＯＮＴ３およびＡＳＷ６の立ち上げタイミングを設定してもよい。
【００５１】
上述の第４実施形態の有機ＥＬ表示装置では、第３実施形態と同様に１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を一定垂直走査期間および一定水平走査期間の少なくとも一方で変化させることにより階調電圧が変動する画素を時間的あるいは空間的に分散させることができる。さらに、基準電圧発生部２０において、電圧発生器２０ＲＧの基準電圧端子ＶＲＧＨ、ＶＲＧＬに供給される基準電圧を可変とし、赤画素および緑画素用階調基準電圧群をそれぞれ出力することができるため、信号線ドライバ１５の規模を縮小できる。
【００５２】
以下、本発明の第５実施形態に係る有機ＥＬ表示装置について図１５を参照して説明する。この有機ＥＬ表示装置は上述のような隣接信号線１２の電位変動の影響を均一化すると共に、発光色間で電圧発生器の共有化をさらに進めるように構成されることを除いて図１１に示す第３実施形態の有機ＥＬ表示装置とほぼ同様である。第３実施形態においては、ガンマ特性のほぼ同じ発光材料がＲとＢの場合について説明したが、本実施形態ではＲとＧがほぼ同じである場合について説明する。このため、図１５において同様部分を同一参照符号で表し、その説明を簡略化または省略する。ちなみに、複数の画素ＰＸは行方向において赤、青、緑という順序に配列される。
【００５３】
具体的には、ガンマ特性がほぼ同じ発光材料を用いる色間で、ここでは赤用および緑用の階調基準電圧群を共通化し、青用の階調電圧群を独立とするもので、かつ１カラー画素の配列順は赤、青、緑の画素の順となり、青用の画素が１カラー画素の中央にくるよう配置される。つまり、青用画素に接続する信号線は、１カラー画素の両隣となる赤用画素に接続する信号線および青用画素に接続する信号線間に配置される。図１５に示すように、基準電圧発生部２０が赤および緑用の階調基準電圧群を発生する電圧発生器２０ＲＧおよび青用の階調基準電圧群を発生する電圧発生器２０Ｂを有する。電圧発生器２０ＲＧは基準電源端子ＶＲＧＬおよびＶＲＧＨ間に供給される赤および緑用電源電圧を抵抗分割することにより赤および緑用階調基準電圧群、すなわちｍ個の基準電圧ＶＲＧ１〜ＶＲＧｍを発生する分圧回路である。電圧発生器２０Ｂは基準電源端子ＶＢＬおよびＶＢＨ間に供給される青用電源電圧を抵抗分割することにより青用階調基準電圧群、すなわちｍ個の基準電圧ＶＢ１〜ＶＢｍを発生する分圧回路である。ここで、赤および緑用並びに青用の階調基準電圧群の基準電圧はそれぞれ有機ＥＬ素子１６間のホワイトバランスおよび階調の乱れを解消するガンマ補正を行うように選定される。
【００５４】
さらに、基準電圧群切換回路２３Ａが複数の信号線ブロックにそれぞれ割り当てられる２組のスイッチ群ＳＳ１，ＳＳ２有する。これらスイッチ群ＳＳ１，ＳＳ２は、切換制御信号ＶＣＯＮＴ１が高レベルであるときに基準電圧ＶＲＧ１〜ＶＲＧｍを選択するｍ個のスイッチ、および切換制御信号ＶＣＯＮＴ２が高レベルであるときに基準電圧ＶＢ１〜ＶＢｍを選択するｍ個のスイッチをそれぞれ含み、赤および緑用の階調基準電圧群の各々と青用の階調基準電圧群の各々を信号線ブロックに割り当てられた対応ＤＡＣ２４Ｃに供給する。
【００５５】
信号線切換回路２３Ｂは複数の信号線ブロックにそれぞれ割り当てられるスイッチ群ＤＤ１，ＤＤ２，…を有する。スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…は奇数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するスイッチを含む。スイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…は偶数番目の信号線ブロックにそれぞれ割り当てられ、各々切換制御信号ＡＳＷ１が高レベルであるときに出力回路２５に対して緑画素用の対応信号線１２を選択するスイッチ、切換制御信号ＡＳＷ２が高レベルであるときに出力回路２５に対して青画素用の対応信号線１２を選択するのスイッチ、および切換制御信号ＡＳＷ３が高レベルであるときに出力回路２５に対して赤画素用の対応信号線１２を選択するスイッチを含む。各スイッチ群ＤＤ１，ＤＤ２，…は出力回路２５から得られた赤用のアナログ映像信号を赤画素用の対応信号線１２に供給し、出力回路２５から得られた青用のアナログ映像信号を青画素用の対応信号線１２に供給し、さらに出力回路２５から得られた緑用のアナログ映像信号をそれぞれ緑画素用の対応信号線１２に供給する。すなわち、スイッチ群ＤＤ１，ＤＤ３，ＤＤ５，…とスイッチ群ＤＤ２，ＤＤ４，ＤＤ６，…とは互いに逆相となるように赤、青および緑画素用の信号線１２をそれぞれ切り換える。
【００５６】
図１６はこの有機ＥＬ表示装置の動作を示す。この有機ＥＬ表示装置では、赤画素、青画素、および緑画素用の階調データＤＡＴＡ１，ＤＡＴＡ２，…が各水平走査期間毎にデジタル映像信号として信号線ブロックに対して供給される。具体的には、奇数番目の信号線ブロックには赤画素用の階調データＤＡＴＡ１、青画素用の階調データＤＡＴＡ１、および緑画素用の階調データＤＡＴＡ１がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。また、これと並行して、偶数番目の信号線ブロックには、緑画素用の階調データＤＡＴＡ２、青画素用の階調データＤＡＴＡ２、および赤画素用の階調データＤＡＴＡ２がそれぞれ期間Ｔ１，Ｔ２，Ｔ３で供給される。
【００５７】
各変換回路２４の奇数段目では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ１を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２で奇数段目のＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して赤用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｂからの階調基準電圧群ＶＢ１〜ＶＢｍを参照して青用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの青素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ１をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して緑画素用の階調データＤＡＴＡ１を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅されアナログ映像信号として信号線ブロックの緑画素用の対応信号線１２に供給される。
【００５８】
他方、各変換回路２４の偶数段目では、ラッチ回路２４Ｂが緑画素用の階調データＤＡＴＡ２を期間Ｔ１でラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ２でＤＡＣに供給する。期間Ｔ２では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１が高レベルに維持される。これにより、ＤＡＣは電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して緑画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの緑画素用の対応信号線１２に供給される。さらにこの期間Ｔ２では、ラッチ回路２４Ｂが青画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ３にＤＡＣに供給する。期間Ｔ３では、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０Ｂからの階調基準電圧群ＶＢ１〜ＶＢｍを参照して青用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路にて増幅され、アナログ映像信号として信号線ブロックの青素用の対応信号線１２に供給される。さらに期間Ｔ３では、ラッチ回路２４Ｂが赤画素用の階調データＤＡＴＡ２をラッチし、ロード信号ＬＯＡＤに応答して期間Ｔ４でＤＡＣに供給する。期間Ｔ４では、切換制御信号ＶＣＯＮＴ１およびＡＳＷ３が高レベルに維持される。これにより、ＤＡＣが電圧発生器２０ＲＧからの階調基準電圧群ＶＲＧ１〜ＶＲＧｍを参照して赤画素用の階調データＤＡＴＡ２を階調電圧に変換し、出力回路２５に供給する。この階調電圧は出力回路２５にて増幅され、アナログ映像信号として信号線ブロックの赤画素用の対応信号線１２に供給される。
【００５９】
このように１水平走査期間で複数の信号線１２が駆動されると、後続の水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序がそれぞれ逆にされ上述の動作が繰り返され、１画面の表示が行われる。さらに次のフレーム期間（垂直走査期間）についても水平走査期間では階調データ、階調基準電圧群の選択順序、信号線選択順序が各水平走査期間毎にそれぞれ逆に設定される。これにより、複数の信号線１２が図８の(ｃ)−1に示すように電位変動を低減可能な順序で駆動される。尚、切換制御信号ＶＣＯＮＴ１およびＡＳＷ１、切換制御信号ＶＣＯＮＴ２およびＡＳＷ２、切換制御信号ＶＣＯＮＴ３およびＡＳＷ３の立ち上げタイミングは信号線１２が図８の(ｂ)−1〜(ｃ)−2に示す順序のいずれかで駆動されるように設定されてもよい。さらに、フレーム毎に駆動順序を変え、図８（ｄ），（ｅ）に示すような駆動に設定してもよい。また、信号線切換回路２３Ｂの接続関係を変更し、図８の（ａ）に示すような駆動を行ってもよい。
【００６０】
上述の第５実施形態の有機ＥＬ表示装置では、１水平走査期間に複数の信号線１２を駆動する際、信号線の駆動順序を最適化することによりフローティング状態による電位変化の回数を減らし、またこれら信号線１２の駆動順序を所定の垂直走査期間および水平走査期間の少なくとも一方で変化させることにより階調電圧が変動する画素を時間的あるいは空間的に分散させることができる。さらに、基準電圧発生部２０において、電圧発生器２０ＲＧにより発生される階調基準電圧群が赤および緑用の階調データのＤ／Ａ変換に共通に用いられるため、信号線ドライバ１５の規模をさらに縮小できる。
【００６１】
尚、本実施形態では、図１７に示すように基準電圧発生部２０、基準電圧群切換回路２３Ａ、変換出力部２１、信号線切換回路２３Ｂが表示部ＤＳと共に表示パネル１０上に配置される。しかし、基準電圧発生部２０は図１８に示すように表示パネル１０から独立した駆動回路基板３０上に配置されてもよい。また、基準電圧群切換回路２３Ａは図１９に示すように基準電圧発生部２０と一緒に駆動回路基板３０上に配置してもよい。さらに、変換出力部２１は図２０に示すように基準電圧発生部２０および基準電圧群切換回路２３Ａと一緒に駆動回路基板３０上に配置してもよい。
【００６２】
ところで、本実施形態では、信号線選択回路２３Ｂは各小領域で赤画素、青画素、緑画素に対応する信号線がそれぞれ同時に選択されるように設定される。一般に各表示画素ＰＸの駆動素子１７のゲートは画素スイッチ１３がオフすることにより電気的にフローティング状態となるため、このゲート配線と容量結合した隣接信号線１２の電位変動の影響を受けやすい。赤画素用、青画素用、および緑画素用信号線１２が水平走査期間毎に図８の（ａ）に示すような順序で駆動されると、画面両端部の信号線１２を除いて赤画素用信号線１２は２回、青画素用信号線１２は１回、緑画素用信号線は０回、水平走査期間毎に電位変動することになり、本来の階調電圧を維持できなくなる。すなわち、これら信号線１２が上述の順序で駆動されると、隣接する信号線への映像信号の書込みにより、複数の信号線１２の電位が不均一に変動し易い。この電位変動を全体的に低減するためには、例えば図８の(ｂ)−1〜（ｅ）に示すいずれかの順序でこれら信号線１２を駆動することが好ましい。上述の実施形態では、複数の信号線１２が図８の（ｅ）に示すように最も電位変動の影響を低減可能な順序で駆動される。例えば図８の(ｂ)−1または(ｂ)−2に示すように１垂直走査期間毎または１水平走査期間毎に駆動順序を逆にしない場合でも、電位変動の影響を２回受けるような画素を無くすことができる。
【００６３】
【発明の効果】
以上のように本発明によれば、全体的な回路規模を増大させることなく表示品質を向上させることが可能な表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る有機ＥＬ表示装置の構成を概略的に示す回路図である。
【図２】図１に示す信号線ドライバの構成を示す回路図である。
【図３】図２に示す信号線ドライバの動作を示すタイムチャートである。
【図４】図２に示す基準電圧発生部、基準電圧群切換回路、変換出力部、信号線切換回路、および表示部を組み込んだ表示パネルを示す図である。
【図５】図２に示す基準電圧発生部が組み込まれた駆動回路基板を基準電圧群切換回路、変換出力部、信号線切換回路、および表示部が組み込まれた表示パネルと共に示す図である。
【図６】図２に示す基準電圧発生部および基準電圧群切換回路が組み込まれた駆動回路基板を変換出力部および信号線切換回路が組み込まれた表示パネルと共に示す図である。
【図７】図２に示す基準電圧発生部、基準電圧群切換回路、および変換出力部が組み込まれた駆動回路基板を信号線切換回路が組み込まれた表示パネルと共に示す図である。
【図８】赤画素、緑画素、および青画素用信号線の電位が変動する回数をこれら信号線の駆動順序との関係を説明するための図である。
【図９】本発明の第２実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１０】図９に示す信号線ドライバの動作を示すタイムチャートである。
【図１１】本発明の第３実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１２】図１１に示す信号線ドライバの動作を示すタイムチャートである。
【図１３】本発明の第４実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１４】図１３に示す信号線ドライバの動作を示すタイムチャートである。
【図１５】本発明の第５実施形態に係る有機ＥＬ表示装置の信号線ドライバの構成を示す回路図である。
【図１６】図１５に示す信号線ドライバの動作を示すタイムチャートである。
【図１７】図１５に示す第５実施形態において基準電圧発生部、基準電圧群切換回路、変換出力部、信号線切換回路、および表示部を組み込んだ表示パネルを示す図である。
【図１８】図１７に示す基準電圧発生部が組み込まれた駆動回路基板を基準電圧群切換回路、変換出力部、信号線切換回路、および表示部が組み込まれた表示パネルと共に示す図である。
【図１９】図１７に示す基準電圧発生部および基準電圧群切換回路が組み込まれた駆動回路基板を変換出力部および信号線切換回路が組み込まれた表示パネルと共に示す図である。
【図２０】図１７に示す基準電圧発生部、基準電圧群切換回路、および変換出力部が組み込まれた駆動回路基板を信号線切換回路が組み込まれた表示パネルと共に示す図である。
【符号の説明】
ＰＸ…表示画素
ＤＳ…表示部
１０…表示パネル
１４…走査線ドライバ
１５…信号線ドライバ
１６…有機ＥＬ素子
２０…基準電圧発生部
２１…変換出力部
２３…選択部
２３Ａ…基準電圧群切換回路
２３Ｂ…信号線切換回路
２４…変換回路
２４Ａ…シフトレジスタ
２４Ｂ…ラッチ回路
２４Ｃ…Ｄ／Ａ変換器
２５…出力回路
Claims (16)
- 基板上に配置される複数の信号線と、
前記信号線に略直交して配置される複数の走査線と、
これら信号線および走査線の交点付近に配置される複数の画素スイッチと、
前記複数の画素スイッチによりそれぞれ選択される複数の表示画素と、
前記複数の信号線にアナログ映像信号を出力する信号線駆動回路と、
を備えた表示装置であって、
前記複数の表示画素の各々は、外部に放出する光の発光色がそれぞれ異なる２種類以上の発光素子の１つを含み、前記走査線方向に異なる種類の発光素子が順次配列するよう配置され、
前記信号線駆動回路は、
前記発光色毎の発光特性に対応して互いに異なる階調基準電圧群を発生する少なくとも２個の電圧発生器と、
前記少なくとも２個の電圧発生器から発生される階調基準電圧群を切り換える切換回路と、
前記複数の信号線を各々所定数の信号線からなる複数の信号線ブロックに区分し、前記信号線ブロック毎に外部から入力されるデジタル信号を前記切換回路により得られる前記発光色毎の対応階調基準電圧群に基づきアナログ信号にそれぞれ変換する複数のＤＡコンバータを含み、前記アナログ信号をアナログ映像信号としてシリアルに出力する変換回路と、
前記変換回路から各信号線ブロックに対して出力される前記発光色毎のアナログ映像信号を前記信号線ブロックの対応信号線に順次振り分ける信号線選択回路と、
を備え、前記階調基準電圧群の基準電圧は前記ＤＡコンバータによる変換において前記発光色毎の発光特性に対してガンマ補正を行うようにそれぞれ選定されていることを特徴とする表示装置。 - 前記表示画素は、外部に放出する光の発光色が異なる３種の表示素子の１つを含んで構成されることを特徴とする請求項１に記載の表示装置。
- 前記信号線ブロックは前記所定数として３の自然数倍の前記信号線を含むことを特徴とする請求項２に記載の表示装置。
- 前記少なくとも２個の電圧発生器が第１発光色用表示画素によって使用される第１電圧発生器、並びに第２および第３発光色用表示画素によって使用される第２電圧発生器からなり、前記第１発光色用表示画素を前記第１、第２および第３発光色用表示画素の中央に配置することを特徴とする請求項２に記載の表示装置。
- 前記少なくとも２個の電圧発生器が第１発光色用表示画素によって使用される第１電圧発生器、並びに第２および第３発光色用表示画素によって使用される第２電圧発生器からなり、前記第１発光色用表示画素に対応した信号線を前記第２および第３発光色用表示画素に対応した信号線の中央に配置することを特徴とする請求項２に記載の表示装置。
- 前記切換回路は、偶数番目の信号線ブロックに対応するＤＡコンバータに第１電圧発生器を接続し、奇数番目の信号線ブロックに対応するＤＡコンバータに第２電圧発生器を接続する動作を行うことを特徴とする請求項２に記載の表示装置。
- 前記切換回路は、第１電圧発生器あるいは第２電圧発生器のどちらか一方を各信号線ブロックに対応するＤＡコンバータに接続する動作を行うことを特徴とする請求項２に記載の表示装置。
- 前記信号線駆動回路は赤、緑、および青画素用に３種の階調基準電圧群をそれぞれ発生する３個の基準電圧発生器を含むことを特徴とする請求項２に記載の表示装置。
- 前記信号線選択回路が前記基板上に組み込まれることを特徴とする請求項１に記載の表示装置。
- 前記ＤＡコンバータがさらに前記基板上に組み込まれることを特徴とする請求項９に記載の表示装置。
- 前記切換回路がさらに前記基板に組み込まれることを特徴とする請求項２に記載の表示装置。
- 前記電圧発生器がさらに前記基板に組み込まれることを特徴とする請求項１１に記載の表示装置。
- 前記信号線選択回路は、各水平走査期間において、最初の選択期間に隣接する信号線ブロックの隣接する信号線へ同時に前記アナログ映像信号を供給し、前記選択期間に続く次の選択期間では各信号線ブロック内で隣接する信号線を順次選択することを特徴とする請求項１に記載の表示装置。
- 前記信号線選択回路の信号線選択順序は所定水平走査期間毎に逆転されることを特徴とする請求項１３に記載の表示装置。
- 前記信号線選択回路の信号線選択順序は垂直走査期間毎に逆転されることを特徴とする請求項１３に記載の表示装置。
- 前記信号線選択回路の信号線選択順序は各水平走査期間毎に逆転され、さらに各垂直走査期間毎に逆転されることを特徴とする請求項１２に記載の表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024729A JP4191931B2 (ja) | 2001-09-04 | 2002-01-31 | 表示装置 |
| TW091119756A TW558700B (en) | 2001-09-04 | 2002-08-30 | Display equipment |
| KR10-2002-0052276A KR100484463B1 (ko) | 2001-09-04 | 2002-08-31 | 표시 장치 |
| US10/233,404 US7091937B2 (en) | 2001-09-04 | 2002-09-04 | Display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-267518 | 2001-09-04 | ||
| JP2001267518 | 2001-09-04 | ||
| JP2002024729A JP4191931B2 (ja) | 2001-09-04 | 2002-01-31 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003157051A JP2003157051A (ja) | 2003-05-30 |
| JP4191931B2 true JP4191931B2 (ja) | 2008-12-03 |
Family
ID=26621635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024729A Expired - Lifetime JP4191931B2 (ja) | 2001-09-04 | 2002-01-31 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7091937B2 (ja) |
| JP (1) | JP4191931B2 (ja) |
| KR (1) | KR100484463B1 (ja) |
| TW (1) | TW558700B (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273749A (ja) | 2002-03-18 | 2003-09-26 | Seiko Epson Corp | 信号伝送装置及び信号伝送方法、電子装置並びに電子機器 |
| JP2004037498A (ja) * | 2002-06-28 | 2004-02-05 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法 |
| JP2004053715A (ja) * | 2002-07-17 | 2004-02-19 | Sanyo Electric Co Ltd | 表示装置とそのγ補正方法 |
| CN1685391A (zh) * | 2002-09-27 | 2005-10-19 | 皇家飞利浦电子股份有限公司 | 液晶有源矩阵阵列装置 |
| EP1556851A2 (en) * | 2002-10-31 | 2005-07-27 | Casio Computer Co., Ltd. | Display device and method for driving display device |
| GB0227356D0 (en) * | 2002-11-23 | 2002-12-31 | Koninkl Philips Electronics Nv | Colour active matrix electroluminescent display devices |
| JP2004279482A (ja) * | 2003-03-12 | 2004-10-07 | Sharp Corp | 表示装置 |
| JP4363881B2 (ja) * | 2003-04-10 | 2009-11-11 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2004325716A (ja) * | 2003-04-24 | 2004-11-18 | Sharp Corp | カラー画像表示のための駆動回路およびこれを備えた表示装置 |
| US7095407B1 (en) * | 2003-04-25 | 2006-08-22 | National Semiconductor Corporation | Method and apparatus for reducing noise in a graphics display system |
| KR100742063B1 (ko) * | 2003-05-26 | 2007-07-23 | 가시오게산키 가부시키가이샤 | 전류생성공급회로 및 표시장치 |
| JP2004354625A (ja) * | 2003-05-28 | 2004-12-16 | Renesas Technology Corp | 自発光表示装置及び自発光表示用駆動回路 |
| JP4304585B2 (ja) * | 2003-06-30 | 2009-07-29 | カシオ計算機株式会社 | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| JP4103079B2 (ja) * | 2003-07-16 | 2008-06-18 | カシオ計算機株式会社 | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| WO2005045798A1 (en) * | 2003-11-10 | 2005-05-19 | Koninklijke Philips Electronics N.V. | Color display device |
| JP2005148679A (ja) * | 2003-11-20 | 2005-06-09 | Sony Corp | 表示素子、表示装置、半導体集積回路及び電子機器 |
| JP2005222030A (ja) * | 2004-01-05 | 2005-08-18 | Seiko Epson Corp | データ線駆動回路、電気光学装置および電子機器 |
| WO2005069064A1 (en) * | 2004-01-19 | 2005-07-28 | Sharp Kabushiki Kaisha | Display apparatus and display element |
| JP4199141B2 (ja) * | 2004-02-23 | 2008-12-17 | 東芝松下ディスプレイテクノロジー株式会社 | 表示信号処理装置および表示装置 |
| JP4511218B2 (ja) | 2004-03-03 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム |
| JP4239095B2 (ja) * | 2004-03-30 | 2009-03-18 | ソニー株式会社 | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP2005284037A (ja) * | 2004-03-30 | 2005-10-13 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP4674443B2 (ja) * | 2004-04-09 | 2011-04-20 | ソニー株式会社 | フラットディスプレイ装置 |
| JP2005316188A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| US8115705B2 (en) * | 2004-05-17 | 2012-02-14 | Global Oled Technology Llc | Display device |
| JP4016968B2 (ja) | 2004-05-24 | 2007-12-05 | セイコーエプソン株式会社 | Ｄａ変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器 |
| JP2005338421A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| KR100658616B1 (ko) * | 2004-05-31 | 2006-12-15 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 표시 패널과 구동 방법 |
| TWI238374B (en) * | 2004-06-17 | 2005-08-21 | Au Optronics Corp | Organic light emitting diode display, display luminance compensating device thereof, and compensating method thereof |
| US7317433B2 (en) * | 2004-07-16 | 2008-01-08 | E.I. Du Pont De Nemours And Company | Circuit for driving an electronic component and method of operating an electronic device having the circuit |
| CN100592368C (zh) * | 2004-07-21 | 2010-02-24 | 夏普株式会社 | 有源矩阵型显示装置以及其使用的驱动控制电路 |
| JP4676183B2 (ja) * | 2004-09-24 | 2011-04-27 | パナソニック株式会社 | 階調電圧生成装置，液晶駆動装置，液晶表示装置 |
| JP2006267999A (ja) * | 2005-02-28 | 2006-10-05 | Nec Electronics Corp | 駆動回路チップ及び表示装置 |
| KR100696691B1 (ko) * | 2005-04-13 | 2007-03-20 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
| KR100696693B1 (ko) * | 2005-04-13 | 2007-03-20 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
| KR100626077B1 (ko) * | 2005-05-02 | 2006-09-20 | 삼성에스디아이 주식회사 | 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치 |
| WO2006132361A1 (ja) * | 2005-06-10 | 2006-12-14 | Sharp Kabushiki Kaisha | 表示素子および表示装置 |
| JP4830367B2 (ja) * | 2005-06-27 | 2011-12-07 | ソニー株式会社 | 階調表現デバイスの駆動方法 |
| KR100635509B1 (ko) * | 2005-08-16 | 2006-10-17 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| KR100666640B1 (ko) * | 2005-09-15 | 2007-01-09 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| US8111358B2 (en) * | 2005-09-20 | 2012-02-07 | Sharp Kabushiki Kaisha | Dispay panel and display apparatus |
| JP4786996B2 (ja) * | 2005-10-20 | 2011-10-05 | 株式会社 日立ディスプレイズ | 表示装置 |
| EP1788548A1 (en) * | 2005-11-16 | 2007-05-23 | Deutsche Thomson-Brandt Gmbh | Display method in an active matrix display device |
| TWI319557B (en) * | 2006-01-06 | 2010-01-11 | Himax Tech Ltd | A data driver |
| JP5130633B2 (ja) * | 2006-03-02 | 2013-01-30 | ソニー株式会社 | 画像表示デバイスおよび画像表示装置 |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| EP1873744A1 (en) * | 2006-06-30 | 2008-01-02 | Deutsche Thomson Brandt | Active matrix organic light emitting display (amoled) device |
| JP4259551B2 (ja) * | 2006-08-08 | 2009-04-30 | セイコーエプソン株式会社 | 電気光学装置、駆動回路および電子機器 |
| JP5403860B2 (ja) | 2006-10-10 | 2014-01-29 | 株式会社ジャパンディスプレイ | カラー液晶表示装置 |
| JP2008197278A (ja) * | 2007-02-09 | 2008-08-28 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| KR100865329B1 (ko) * | 2007-03-29 | 2008-10-27 | 삼성전자주식회사 | 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법 |
| US8300032B2 (en) * | 2007-09-05 | 2012-10-30 | Himax Technologies Limited | Method for transmitting image data to driver of display |
| JP4627078B2 (ja) * | 2007-10-25 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
| JP5638181B2 (ja) | 2007-11-09 | 2014-12-10 | セイコーエプソン株式会社 | 駆動装置及び方法、並びに電気光学装置及び電子機器 |
| JP2009139774A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | 表示装置 |
| KR101000288B1 (ko) * | 2008-07-08 | 2010-12-13 | 주식회사 실리콘웍스 | 감마전압생성기 및 상기 감마전압생성기를 구비하는 ｄａｃ |
| JP5324174B2 (ja) * | 2008-09-26 | 2013-10-23 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR20100078386A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 디스플레이 장치 및 그의 소스 라인 구동 방법 |
| TWI410053B (zh) * | 2009-10-15 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 多段式轉換之數位-類比轉換器 |
| JP2011112728A (ja) * | 2009-11-24 | 2011-06-09 | Hitachi Displays Ltd | 表示装置 |
| CA2687631A1 (en) * | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| KR101818213B1 (ko) | 2011-04-08 | 2018-02-22 | 삼성디스플레이 주식회사 | 구동 장치 및 이를 포함하는 표시 장치 |
| JP5642230B2 (ja) * | 2013-05-13 | 2014-12-17 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN105810143B (zh) * | 2014-12-29 | 2018-09-28 | 昆山工研院新型平板显示技术中心有限公司 | 一种数据驱动电路及其驱动方法和有机发光显示器 |
| US20200135110A1 (en) * | 2017-03-24 | 2020-04-30 | Sharp Kabushiki Kaisha | Display device and driving method therefor |
| US10950183B2 (en) | 2017-03-24 | 2021-03-16 | Sharp Kabushiki Kaisha | Display device and driving method thereof |
| JP2018200343A (ja) * | 2017-05-25 | 2018-12-20 | キヤノン株式会社 | 表示装置、電子機器および表示装置の駆動方法 |
| JP7141241B2 (ja) * | 2018-05-17 | 2022-09-22 | キヤノン株式会社 | 表示装置 |
| CN110910834B (zh) * | 2019-12-05 | 2021-05-07 | 京东方科技集团股份有限公司 | 源极驱动器、显示面板及其控制方法、显示装置 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0460583A (ja) * | 1990-06-29 | 1992-02-26 | Toshiba Corp | 液晶表示装置の駆動回路 |
| JPH04135323A (ja) * | 1990-09-27 | 1992-05-08 | Nec Corp | ディジタルアナログ変換回路 |
| CA2112431C (en) * | 1992-12-29 | 2000-05-09 | Masato Yamanobe | Electron source, and image-forming apparatus and method of driving the same |
| KR950029830A (ko) * | 1994-04-19 | 1995-11-24 | 가네꼬 히사시 | 액정 디스플레이 셀 |
| US6067066A (en) * | 1995-10-09 | 2000-05-23 | Sharp Kabushiki Kaisha | Voltage output circuit and image display device |
| AU2546897A (en) * | 1996-03-25 | 1997-10-17 | Rainbow Displays, Inc. | Tiled, flat-panel displays with color-correction capability |
| KR100205371B1 (ko) * | 1996-03-26 | 1999-07-01 | 구자홍 | 액정의 다계화 구동회로 |
| US5982424A (en) * | 1997-04-23 | 1999-11-09 | Scientific-Atlanta, Inc. | CCD camera with adaptive compression control mechanism |
| US6377249B1 (en) * | 1997-11-12 | 2002-04-23 | Excel Tech | Electronic light pen system |
| JP3472473B2 (ja) * | 1998-03-25 | 2003-12-02 | シャープ株式会社 | 液晶パネルの駆動方法および液晶表示装置 |
| KR20000003327A (ko) * | 1998-06-27 | 2000-01-15 | 전주범 | Pdp의 화이트 밸런스 제어를 위한 전압가변장치 |
| US6608612B2 (en) * | 1998-11-20 | 2003-08-19 | Fujitsu Limited | Selector and multilayer interconnection with reduced occupied area on substrate |
| JP2000311587A (ja) * | 1999-02-26 | 2000-11-07 | Canon Inc | 電子放出装置及び画像形成装置 |
| JP4742401B2 (ja) * | 2000-03-31 | 2011-08-10 | ソニー株式会社 | デジタルアナログ変換回路およびこれを搭載した表示装置 |
| TW493152B (en) * | 1999-12-24 | 2002-07-01 | Semiconductor Energy Lab | Electronic device |
| JP3697997B2 (ja) * | 2000-02-18 | 2005-09-21 | ソニー株式会社 | 画像表示装置と階調補正データ作成方法 |
| TW526464B (en) * | 2000-03-10 | 2003-04-01 | Sharp Kk | Data transfer method, image display device and signal line driving circuit, active-matrix substrate |
| EP1202244A4 (en) * | 2000-03-14 | 2005-08-31 | Mitsubishi Electric Corp | PICTURE DISPLAY DEVICE AND METHOD |
| JP2001343941A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | 表示装置 |
| JP3512710B2 (ja) * | 2000-05-30 | 2004-03-31 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP3594125B2 (ja) * | 2000-07-25 | 2004-11-24 | シャープ株式会社 | Ｄａ変換器およびそれを用いた液晶駆動装置 |
| JP2002055662A (ja) * | 2000-08-11 | 2002-02-20 | Nec Corp | 液晶表示装置及びその駆動方法 |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| GB0209502D0 (en) * | 2002-04-25 | 2002-06-05 | Cambridge Display Tech Ltd | Display driver circuits |
| GB2389951A (en) * | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Display driver circuits for active matrix OLED displays |
| JP4304585B2 (ja) * | 2003-06-30 | 2009-07-29 | カシオ計算機株式会社 | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 |
| JP2005031430A (ja) * | 2003-07-14 | 2005-02-03 | Tohoku Pioneer Corp | 発光表示パネルの駆動方法および駆動装置 |
| JP5152448B2 (ja) * | 2004-09-21 | 2013-02-27 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
-
2002
- 2002-01-31 JP JP2002024729A patent/JP4191931B2/ja not_active Expired - Lifetime
- 2002-08-30 TW TW091119756A patent/TW558700B/zh not_active IP Right Cessation
- 2002-08-31 KR KR10-2002-0052276A patent/KR100484463B1/ko active IP Right Grant
- 2002-09-04 US US10/233,404 patent/US7091937B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100484463B1 (ko) | 2005-04-22 |
| US20030043132A1 (en) | 2003-03-06 |
| TW558700B (en) | 2003-10-21 |
| JP2003157051A (ja) | 2003-05-30 |
| US7091937B2 (en) | 2006-08-15 |
| KR20030020832A (ko) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191931B2 (ja) | 表示装置 | |
| US9595228B2 (en) | Pixel array and organic light emitting display device including the same | |
| US7224303B2 (en) | Data driving apparatus in a current driving type display device | |
| CN109961736B (zh) | 一种数字驱动像素电路及其驱动方法和显示装置 | |
| KR100535286B1 (ko) | 표시 장치 및 그 구동 방법 | |
| US20070120868A1 (en) | Method and apparatus for displaying an image | |
| JP2013029816A (ja) | 表示装置 | |
| JP2003076334A (ja) | 表示装置 | |
| JP2010266848A (ja) | Ｅｌ表示装置及びその駆動方法 | |
| WO2004100119A1 (ja) | 電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法 | |
| US8094097B2 (en) | Data line driving circuit, electro-optical device, data line driving method, and electronic apparatus | |
| KR100536535B1 (ko) | 표시 장치 및 그 구동 방법 | |
| US8072398B2 (en) | Electroluminescence display device having a look-up table and driving method thereof | |
| US20070236422A1 (en) | Display device and driving method of the same | |
| US7250929B2 (en) | Active matrix display device and digital-to-analog converter | |
| JP2003036054A (ja) | 表示装置 | |
| US20100085388A1 (en) | Active matrix display device | |
| KR20170080881A (ko) | 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 | |
| KR100881229B1 (ko) | Ｐｍ-ｏｌｅｄ패널의 휘도간섭 보상 회로 | |
| KR100629177B1 (ko) | 유기 전계발광 표시장치 | |
| US11929026B2 (en) | Display device comprising pixel driving circuit | |
| KR100707619B1 (ko) | 데이터 구동회로 및 이를 구비한 유기 전계발광 표시장치 | |
| KR100590032B1 (ko) | 전류 구동형 디스플레이 소자의 데이터 구동 장치 | |
| KR20070101545A (ko) | 표시 장치 | |
| JP2006243060A (ja) | 表示装置およびその駆動方法、電子情報機器、表示制御プログラム、可読記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4191931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |