KR100626077B1

KR100626077B1 - 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치

Info

Publication number: KR100626077B1
Application number: KR1020050036701A
Authority: KR
Inventors: 유영욱
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-05-02
Filing date: 2005-05-02
Publication date: 2006-09-20
Also published as: US20060244692A1; JP2006313306A; CN1858835A; CN100559438C; US7629950B2

Abstract

본 발명은 전압레벨의 흔들림을 최소화하여 안정적인 감마 기준전압을 발생시키기 위한 것으로서, 감마 보정된 데이터 신호에 의해 패널이 구동되도록 하기 위한 감마 기준전압 발생회로에 있어서, 서로 다른 전압레벨을 가지는 2개의 전원전압 사이에 직렬로 연결되는 복수 개의 저항으로 이루어지며, 상기 각 저항에 의해 분압된 전원전압을 출력하는 저항 어레이와; 상기 복수 개의 저항들에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 각각 연결되는 복수 개의 제1 커패시터들과; 상기 발생되는 감마 기준전압이 안정화되도록, 복수 개의 저항들과 각각 병렬 연결된 복수 개의 제2 커패시터들;을 구비하는 것을 특징으로 한다.

감마 기준전압 발생회로, 저항 어레이, 커패시터

Description

감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치{Gamma reference voltage generating circuit and flat panel display having the same}

도 1은 종래의 유기EL의 구조를 나타낸 개략도이다.

도 2는 종래의 감마 기준전압 발생회로를 나타내는 도이다.

도 3는 본 발명에 따른 감마 기준전압 발생회로를 나타내는 도이다.

도 4는 본 발명에 따른 평판 표시장치를 나타내는 개략도이다.

도 5은 도 4에 도시된 픽셀에 형성되는 회로의 일예를 나타내는 도이다.

도 6은 도 4에 도시된 데이터 구동부를 나타내는 블록도이다.

도 7은 도 6에 도시된 DA 컨버터를 나타내는 회로도이다.

본 발명은 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치에 관한 것으로, 보다 자세하게는 전압레벨의 흔들림을 최소화하여 안정적인 기준전압을 출력할 수 있도록 하는 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치에 관한 것이다.

평판 표시장치는 퍼스널 컴퓨터, 이동통신 단말기 등의 표시장치로서 널리 이용되고 있다. 최근에는, 유기 전계발광 표시장치(이하 유기EL이라 함)와 같은 자기 발광소자를 이용한 표시장치에 대한 연구 개발이 행해지고 있다. 상기 유기EL은 박형경량화에 지장을 주는 백라이트를 필요로 하지 않고, 고속의 응답성으로 인해 동화상 재생에 적합한 장점을 갖는 것이 특징이다.

도 1은 종래의 유기EL의 일 예의 구조를 개략적으로 나타낸 것이다.

도시된 바와 같이 유기EL은 표시패널(11), 주사 구동부(12) 및 데이터 구동부(13)를 포함하며, 상기 표시패널(11)에는 세로 방향으로 복수의 데이터선(D[1]-D[m]), 가로 방향으로 복수의 선택신호선(S[1]-S[n])이 뻗어 있다.

또한, 상기 데이터선(D[1]-D[m]) 및 선택신호선(S[1]-S[n])에 의해 하나 이상의 픽셀이 정의되며, 상기 각 픽셀에는 픽셀회로(14)가 형성되어 있다.

상기 픽셀회로(14)는 트랜지스터 소자, 커패시터 소자 및 유기 발광소자를 포함하여 이루어지는데, 일반적으로 유기EL의 경우 상기 데이터 구동부(13)로부터 공급되는 데이터 신호에 의해 구동 트랜지스터 소자의 소스 단자 및 게이트 단자간의 전압을 조절하고, 이에 대응하는 전류를 흘려 상기 유기 발광소자를 발광시키게 된다.

한편, 상기 데이터 구동부(13)는 감마 기준전압을 수신하여, 계조 데이터에 의거하여 패널을 구동하기 위한 데이터 신호를 디지털/아날로그 변환하여 출력하는데, 상기 감마 기준전압을 생성하는 감마 기준전압 발생회로를 도 2를 참조하여 설명한다.

도 2는 종래의 감마 기준전압 발생회로의 일 예를 도시한 회로도이다.

상기 도 2에 도시된 바와 같이 종래의 감마 기준전압 발생회로는, 복수 개의 저항(R1 내지 RN, R은 정수)이 2개의 전원전압 사이에 직렬 연결되어 있다. 또한 상기 복수 개의 저항(R1 내지 RN)들에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 복수 개의 커패시터(C1 내지 C(N-1))들이 각각 연결되어 있다. 상기 전원전압 중 하나의 전원전압은 정극성의 높은 전원전압(Vcc)이며, 다른 전원전압은 낮은 전원전압으로서 그라운드 전압(GND)으로 이루어지는 것이 일반적이다.

상기와 같이 구성되는 감마 기준전압 발생회로는 상기 2개의 전원전압을 복수 개의 저항에 의해 분압하여 데이터 구동부(13)로 출력하는데, 상기 감마 기준전압은 이를 수신하는 데이터 구동부(13)의 저항 load에 따라 전압의 흔들림이 발생하는 등의 불안정한 상태로 수신될 수 있다.

이러한 현상이 발생하게 되면 불안정하게 출력된 기준전압에 의해 변환되어 출력된 데이터 신호가 픽셀회로(14)로 인가됨에 따라, 목적하는 화상의 계조를 올바르게 구현할 수 없는 문제가 발생한다.

특히, 상기와 같은 문제점은 데이터 신호를 디지털/아날로그 변환하는데 있어서, 고속으로 동작하는 하위비트로 갈수록 더욱 심각하게 되어 상기 유기EL 화면의 화질저 SELECT distinct cl_mainfile.refer_no,

cl_cd.name cl_c,

cl_mainfile.case_grade as case_grade,

cl_mainfile.o_app_no,

cl_mainfile.app_div.suname app_div,

cl_mainfile.o_refer_no||cl_mainfile.app_name as app_name,

cl_mainfile.inventor,

cl_mainfile.inv_blng,

cl_mainfile.apl_no,

cl_mainfile.apl_date,

CASE WHEN cl_mainfile.prio_yn = 'Y' THEN '有'

WHEN cl_mainfile.prio_yn = 'N' THEN '無'

ELSE cl_mainfile.prio_yn END prio_yn,

CASE WHEN cl_mainfile.exam_demd_yn = 'Y' THEN '有'

WHEN cl_mainfile.exam_demd_yn = 'N' THEN '無'

ELSE cl_mainfile.exam_demd_yn END exam_demd_yn,

cl_mainfile.app_date,

cl_mainfile.dlvry_date,

cl_mainfile.case_chrgr.k_name case_chrgr,

cl_mainfile.cl_refer_no,

cl_mainfile.cl_chrgr,

cl_mainfile.remark,

(select set(select cl_c.k_name from cl_mainfile_apl where cl_m = cl_mainfile)

from cl_mainfile_apl

where cl_m = cl_mainfile

and rownum = 1) as cl_c_name

/* ' ' cl_c_name*/

FROM cl_mainfile

WHERE app_div.sucode in ('01', '02', '03') and regn_div.sucode = '01' and apl_date between '20050430' and '20050430' and cl_cd.cl_code in ('SS') AND mid_yn = 'N' 하에 큰 영향을 미치게 된다.

본 발명이 이루고자 하는 기술적 과제는, 전압레벨의 흔들림을 최소화하여 안정적인 감마 기준전압을 출력함으로써, 디지털/아날로그 변환되어 픽셀회로로 인가되는 데이터 신호를 안정화함에 따라, 계조 표현시 발생할 수 있는 오류를 감소시킬 수 있는 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 감마 기준전압 발생회로는, 감마 보정된 데이터 신호에 의해 패널이 구동되도록 하기 위한 감마 기준전압 발생회로에 있어서, 서로 다른 전압레벨을 가지는 2개의 전원전압 사이에 직렬로 연결되는 복수 개의 저항으로 이루어지며, 상기 각 저항에 의해 분압된 전원전압을 출력하는 저항 어레이와; 상기 복수 개의 저항들에서 인접하는 저항들간의 공통노 드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 각각 연결되는 복수 개의 제1 커패시터들과; 상기 발생되는 감마 기준전압이 안정화되도록, 복수 개의 저항들과 각각 병렬 연결된 복수 개의 제2 커패시터들;을 구비하는 것을 특징으로 한다.

한편 본 발명에 따른 평판 표시장치는, 복수의 픽셀과, 상기 복수의 픽셀 각각에 구비된 픽셀회로를 포함하며, 상기 픽셀회로로 전달되는 데이터 신호에 대응하여 계조를 구현하는 표시패널; 감마 보정된 데이터 신호에 의해 패널이 구동되도록 감마 기준전압을 생성하는 감마 기준전압 발생회로; 상기 감마 기준전압 발생회로에 의해 생성된 감마 기준전압으로부터 계조 데이터에 의거하여 패널을 구동하기 위한 데이터 신호를 출력하는 데이터 구동부;를 포함하며, 상기 감마 기준전압 발생회로는, 서로 다른 전압레벨을 가지는 2개의 전원전압 사이에 직렬로 연결되는 복수 개의 저항으로 이루어지며, 상기 각 저항에 의해 분압된 전원전압을 출력하는 저항 어레이와; 상기 복수 개의 저항들에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 각각 연결되는 복수 개의 제1 커패시터들과; 상기 발생되는 감마 기준전압이 안정화되도록, 복수 개의 저항들과 각각 병렬 연결된 복수 개의 제2 커패시터들;을 구비하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명에 따른 감마 기준전압 발생회로를 나타내는 도이다.

상기 도 3에 도시된 바와 같이, 본 발명의 감마 기준전압 발생회로의 일 예에 따르면, 서로 다른 전압레벨을 가지는 2개의 전원전압 사이에 직렬로 연결되는 복수 개의 저항(R1 내지 RN)으로 이루어지는 저항 어레이를 구비한다. 이때, 상기 2개의 전원전압은 높은 준위의 제1 전원전압(Vcc)과 낮은 준위의 제2 전원전압(GND)으로 이루어질 수 있다. 상기 낮은 준위의 제2 전원전압(GND)은 그라운드 준위로 이루어질 수 있다.

또한, 상기 저항 어레이에는 복수 개의 제1 커패시터들(Cn1 내지 Cn(N-1))이 연결되며, 특히 상기 제1 커패시터들(Cn1 내지 Cn(N-1))은 상기 복수 개의 저항들(R1 내지 RN)에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 각각 연결되도록 한다. 또한, 상기 제1 커패시터들(Cn1 내지 Cn(N-1))의 일 노드와 연결되는 전원전압은, 2개의 전원전압들 중에서 낮은 준위의 전원전압인 제2 전원전압(GND)이 연결되도록 하는 것이 바람직하다.

또한, 복수 개의 용량성 소자가 상기 복수 개의 저항(R1 내지 RN)들과 각각 병렬 연결되어지며, 상기 도 3에서는 상기 복수 개의 용량성 소자는 복수 개의 제2 커패시터(Cm1 내지 Cm(N))로 이루어지는 것을 도시한다.

상술한 바와 같이 구성되는 감마 기준전압 발생회로는, 제1 전원전압(Vcc) 및 제2 전원전압(GND) 사이의 전압이, 상기 두 전원전압 사이에 직렬로 연결되는 저항 어레이(R1 내지 RN)에 의해 분압되어 진다.

한편, 상기 복수 개의 제1 커패시터들(Cn1 내지 Cn(N-1))에서, 첫 번째 커패시터(Cn1)는, 저항 R1 및 R2간의 공통노드(b)와 제2 전원전압(GND) 사이의 전압에 해당하는 값을 저장한다.

또한, 제1 커패시터들(Cn1 내지 Cn(N-1))에서 두 번째 커패시터(Cn2)는, 저항 R2 및 R3간의 공통노드(c)와 제2 전원전압(GND) 사이의 전압에 해당하는 값을 저장하며, n-1 번째 커패시터(Cn(N-1))는 저항 R(N-1) 및 RN간의 공통노드(j)와 제2 전원전압(GND) 사이의 전압에 해당하는 값을 저장한다.

한편, 상기 복수 개의 제2 커패시터(Cm1 내지 Cm(N))들은 상기 각 저항에 의해 분압되어진 전압에 해당하는 값을 저장하며, 이에 따라 상기 제2 커패시터에서 첫 번째 커패시터(Cm1)는 저항 R1에 분압되는 a 및 b 노드간의 전압에 해당하는 값을 저장한다.

이와 마찬가지로, 상기 제2 커패시터에서 두 번째 커패시터(Cm2)는 저항 R2에 분압되는 전압값인 b 및 c 노드간의 전압에 해당하는 값을 저장하며, N 번째 커패시터 (Cm(N))는 저항 RN에 분압되는 전압값인 j노드와 제2 전원전압(GND)간의 전압에 해당하는 값을 저장한다.

상기 도 3에서 두 개의 전원전압(Vcc, GND)은 상기 전원전압 사이에 직렬 연결된 복수 개의 저항(R1 내지 RN)에 의해 분압되어지며, 상기 분압된 전원전압을 감마 기준전압으로 하여 외부로 출력된다. 이 경우 상기 감마 기준전압을 수신하는 수신부의 저항 load에 의해, 전압의 흔들림이 발생하는 등의 불안정한 상태로 수신 되어질 수 있다.

본 발명에 적용되는 복수 개의 커패시터들은 상술한 바와 같이 감마 기준전압 발생회로가 불안정한 상태의 감마 기준전압을 출력하는 것을 방지하기 위한 것으로서, 상기 저항 어레이(R1 내지 RN)에 제1 커패시터들(Cn1 내지 Cn(N-1)) 및 제2 커패시터들(Cm1 내지 Cm(N))을 추가로 연결함으로써, 상기 각각의 저항에 분압되어 출력되어지는 감마 기준전압이 안정화되도록 한다.

상기 커패시터(C)는 용량성 소자로서, 소정의 저항(R)과 병렬로 연결되는 경우에 상기 저항에 분압되는 전압에 해당하는 값을 저장하게 되며, 특히 전압을 저장하는데 있어서 소정의 시정수(RC)를 가진다.

이에 따라 커패시터(C)에 저장되어지는 전압은 상기 시정수(RC)에 의하여 완만하게 상승하게 되며, 커패시터(C) 고유의 커패시턴스의 값이 커지는 경우에는 상기 시정수(RC)값이 증가하게 되므로, 저항(R)에 분배되어진 전압에 해당하는 값을 저장하는 시간이 증가하게 된다.

상술한 바와 같이 구성되는 감마 기준전압 발생회로는, 상기 복수 개의 저항(R1 내지 RN)에서 인접하는 저항간의 공통노드와 연결된 출력단을 통해 감마 기준전압(Vref1 내지 Vref(N-1))을 외부로 출력하게 된다.

이 경우, 제1 커패시터들(Cn1 내지 Cn(N-1))에서 첫 번째 커패시터(Cn1)는, 상기 복수 개의 저항(R1 내지 RN)에서 첫 번째 저항(R1) 및 두 번째 저항(R2)간의 공통노드 b에 해당하는 전압값을 저장한다. 상기 첫 번째 커패시터(Cn1)는 소정의 시정수(RC) 값에 의해 완만한 기울기를 가지며 상기 공통노드 b에 해당하는 전압값 을 저장하므로, 외부로 출력되어지는 감마 기준전압(Vref1 내지 Vref(N-1))의 흔들림을 방지하여 안정한 감마 기준전압(Vref1 내지 Vref(N-1))을 발생시킬 수 있다.

상술한 바와 동일한 원리로써, 상기 제1 커패시터들(Cn1 내지 Cn(N-1))에서 두 번째 커패시터(Cn2) 내지 N-1 번째 커패시터(Cn(N-1))는, 상기 복수 개의 저항(R1 내지 RN)에서 인접하는 저항간의 공통노드(c 내지 j)에 해당하는 전압값을 저장한다. 또한, 외부로 출력되어지는 감마 기준전압을 안정화할 수 있다.

한편, 본 발명의 감마 기준전압 발생회로는, 상기 두 개의 전원전압(Vcc, GND)이 복수 개의 저항(R1 내지 RN)에 의해 분압되는 경우에 있어서, 상기 복수 개의 저항(R1 내지 RN)은 제2 커패시터들(Cm1 내지 Cm(N))과 각각 병렬 연결되어지므로, 상기 제2 커패시터들(Cm1 내지 Cm(N))의 공통 노드(p 내지 z)에 해당하는 전압이 상기 제1 커패시터들(Cn1 내지 Cn(N-1))에 저장된다.

이에 따라 상기 복수 개의 저항(R1 내지 RN)에 의해 분압된 전압이 제2 커패시터들(Cm1 내지 Cm(N))에 의해 완만한 곡선을 그리는 형태로 저장되며, 상기 제1 커패시터들(Cn1 내지 Cn(N-1))은 안정된 전압을 갖는 공통 노드(p 내지 z)에 해당하는 전압값을 저장하므로 외부로 출력되는 감마 기준전압(Vref1 내지 Vref(N-1))을 더욱 안정화시킬 수 있다.

상기 공통 노드(p 내지 z)의 전압은 제2 전원전압(GND)을 기준으로 하여 정의되는 전압값을 의미하며, 상기 언급한 바와 같이 제2 전원전압(GND)은 상기 제1 전원전압(Vcc)보다 낮은 값을 갖도록 하는 것이 일반적이며, 제2 전원전압(GND)은 그라운드 전위값으로 이루어지도록 할 수 있다.

한편, 본 발명에 따른 감마 기준전압 발생회로에 포함되는 제2 커패시터들(Cm1 내지 Cm(N))은, 일반적으로 포함되는 제1 커패시터들(Cn1 내지 Cn(N-1))보다 더 큰 값의 커패시턴스를 갖도록 하는 것이 바람직하다. 이에 따라 상기 저항 및 커패시터에 의한 회로의 시정수(RC) 값을 증가시켜, 발생하는 감마 기준전압의 안정도를 더욱 향상시킬 수 있다. 상기 도 3의 경우, 제1 커패시터들(Cn1 내지 Cn(N-1))의 커패시턴스 값이 대략 1uF 임에 비해, 상기 제2 커패시터들(Cm1 내지 Cm(N))은 대략 10uF의 커패시턴스 값을 갖는다.

또한, 상기 감마 기준전압 발생회로에 구비되는 복수 개의 저항(R1 내지 RN)은 대략 동일한 저항 값을 갖도록 하는 것이 바람직하다. 이는 상기 감마 기준전압 발생회로로부터 출력되는 감마 기준전압(Vref1 내지 Vref(N-1))이 일정한 크기의 간격을 갖도록 하는 것이, 상기 감마 기준전압 발생회로가 구비되는 화상 표시장치가 다단계의 계조를 균일하게 표현하는데 적합하기 때문이다.

이와 마찬가지로, 상기 제1 커패시터들(Cn1 내지 Cn(N-1))의 커패시턴스 값도 각각 동일한 값을 갖도록 하는 것이 바람직하다. 이에 따라 상기 출력단을 통해 출력되는 감마 기준전압(Vref1 내지 Vref(N-1))이 균일한 안정도를 갖도록 한다.

상술한 바와 같은 이유로, 제2 커패시터들(Cm1 내지 Cm(N))의 커패시턴스 값도 각각 동일한 값을 갖도록 하는 것이 바람직하다.

또한, 상기 제2 커패시터들(Cm1 내지 Cm(N))은 극성을 갖는 커패시터로 이루어지도록 하는 것이 바람직하다. 극성 커패시터가 적용되는 경우 직류 전압에 존재하는 미세한 교류성분을 효과적으로 제거할 수 있으므로, 상기 감마 기준전압이 안 정해지도록 하는데 더욱 효과적이다.

한편, 본 발명에 따른 평판 표시장치를 도면을 참조하여 설명하면 다음과 같다.

도 4는 본 발명에 따른 평판 표시장치를 나타내는 개략도이며, 도 5는 도 4에 도시된 픽셀에 형성되는 회로의 일 예를 나타내는 도이다. 특히, 도 4는 본 발명의 일실시예로서 유기 전계발광 표시장치(이하 유기EL이라 함)가 적용된 경우를 도시하며, 기준전압을 이용하여 패널을 구동하기 위한 데이터 신호를 출력하는 기타 평판 표시장치에도 동일하게 적용되어질 수 있다.

상기 도 4에 도시된 바와 같이 본 발명에 따른 평판 표시장치(100)는 복수의 픽셀과, 상기 복수의 픽셀 각각에 구비된 픽셀회로(140) 및 상기 픽셀회로(140)로 전달되는 데이터 신호에 대응하여 계조를 구현하는 표시패널(110)을 포함한다.

또한, 상기 도 4의 표시패널(110)에는 복수의 스캔신호선이 표시패널(110)를 따라 가로 방향으로 뻗어 있으며, 데이터 신호를 전달하기 위한 데이터 선은 세로 방향으로 뻗어있다.

한편, 주사 구동부(120)는 상기 스캔신호선을 통해 스캔신호(S[1] 내지 S[n])를 표시패널(110)로 출력함으로써, 상기 표시패널(110)을 구성하는 복수 개의 픽셀들을 라인단위로 선택한다.

또한, 데이터 구동부(130)는 상기 데이터 신호선을 통해 발광의 정도를 제어하는 데이터 신호(D[1]-D[m])를 표시패널(110)로 출력한다. 이에 따라 상기 스캔신호(S[1] 내지 S[n])에 의하여 선택된 픽셀들에는 데이터 신호(D[1] 내지 D[m])의 정보가 전달된다. 한편, 상기 표시패널(110)에는 소정의 전원전압 라인(미도시)이 별도로 형성되어 상기 복수 개의 픽셀회로(140)로 일정한 전압을 공급한다.

한편, 본 발명에 따른 평판 표시장치는 감마 보정된 데이터 신호에 의해 패널이 구동되도록 감마 기준전압을 생성하는 감마 기준전압 발생회로(150)를 더 포함한다. 상기 감마 기준전압 발생회로(150)는 두 개의 전원전압(Vcc, GND)을 복수 개의 저항(R1 내지 RN)을 통해 분압하며, 이로 인해 발생된 감마 기준전압을 외부로 출력한다. 또한, 흔들림을 방지하여 안정적인 감마 기준전압을 출력하기 위하여 복수 개의 용량성 소자들이 더 구비되어 있다.

특히 상기 복수 개의 용량성 소자로서, 소정의 커패시턴스 값을 갖는 복수 개의 커패시터가 적용되는 것이 바람직하다.

상기 두 개의 전원전압은 높은 준위의 제1 전원전압(Vcc)과 낮은 준위의 제2 전원전압(GND)으로 이루어질 수 있다. 또한, 상기 낮은 준위의 제2 전원전압(GND)은 그라운드 준위로 이루어질 수 있다.

또한, 상기 복수 개의 커패시터들은 제1 커패시터들(Cn1 내지 Cn(N-1))을 포함하며, 상기 제1 커패시터들(Cn1 내지 Cn(N-1))은 상기 복수 개의 저항들(R1 내지 RN)에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 낮은 준위의 전원전압인 제2 전원전압(GND) 사이에 각각 위치한다.

또한, 복수 개의 저항(R1 내지 RN)들과 각각 병렬 연결되어지는 복수 개의 제2 커패시터들(Cm1 내지 Cm(N))을 더 포함한다.

상기와 같이 구성되는 평판 표시장치에 포함되는 감마 기준전압 발생회로 (150)는, 도 3에 도시된 감마 기준전압 발생회로와 동일하게 동작을 하게 되며, 이에 따라 출력되는 감마 기준전압(Vref1 내지 Vref(N-1))을 안정화시킬 수 있게 된다.

도 5는 도 4에 도시된 픽셀에 형성되는 회로의 일 예를 나타내는 도이며, 상기 픽셀회로는 평판 표시장치에 요구되는 동작 및 특성에 따라, 회로에 적용되는 소자의 종류, 개수 및 연결상태와 관련하여 다소 변형이 가능하다.

상기 도 5에 도시된 바와 같이, 픽셀회로는 유기 발광소자(OLED), 두 개의 트랜지스터(M1, M2) 및 하나의 커패시터(Cst)를 구비한다.

상기 두 개의 트랜지스터에서 제1 트랜지스터(M1)는 구동 트랜지스터로 사용되며, 제2 트랜지스터(M2)는 스위칭 트랜지스터로 사용된다. 또한, 상기 제1, 제2 트랜지스터(M1, M2)는 박막 트랜지스터(TFT)로 구현되는 것이 바람직하다.

상기 제2 트랜지스터(M2)의 제1전극은 데이터선에 연결되고, 주전극으로 스캔신호(S[n])를 인가받는다. 이때 상기 제2 트랜지스터(M2)는 스캔신호(S[n])에 응답하여 온/오프 제어된다. 도 5에서와 같이 트랜지스터가 PMOS인 경우 상기 제2 트랜지스터(M2)는 로우 레벨의 스캔신호(S[n])에 의해 온 되어지며, 상기 데이터선을 통해 데이터 신호(D[m])가 픽셀회로(140) 내부로 인가된다.

상기 커패시터(Cst)는 제1 트랜지스터(M1)의 제1전극과 주전극 사이에 연결되어, 상기 제2 트랜지스터(M2)를 통해 인가되는 데이터 신호에 따른 데이터 전압(Vdata)을 일정기간 유지한다. 또한, 상기 제1 트랜지스터(M1)는 상기 커패시터(Cst)의 양 단자 사이에 걸린 전압에 대응하는 전류를 상기 OLED로 공급한다.

상기 커패시터(Cst)의 양 단자에 저장되는 전압은, 소정의 전원전압(VDD) 및 데이터 전압(Vdata)에 관계되므로, 상기 픽셀회로(150)로 인가되는 데이터 신호가 불안정한 경우에는 계조 표현시 오류가 발생하게 된다.

따라서, 상기 도 4에 도시된 바와 같이 감마 기준전압이 안정화되어 출력되도록 하는 감마 기준전압 발생회로(150)를 평판 표시장치에 적용함으로써, 종래에 발생할 수 있었던 불안정한 데이터 신호에 따른 계조 표현의 오류를 효과적으로 방지할 수 있다.

본 발명에 따른 평판 표시장치에 있어서도 앞서 설명한 바와 같이, 상기 감마 기준전압 발생회로(150)에 구비되는 복수 개의 저항(R1 내지 RN)값은 대략 동일한 저항 값을 갖도록 하는 것이 바람직하다.

또한, 상기 제1 커패시터(Cn1 내지 Cn(N-1)) 및 상기 제2 커패시터(Cm1 내지 Cm(N))의 커패시턴스 또한, 각 커패시터 열마다 대략 동일한 커패시턴스 값을 갖도록 하는 것이 바람직하다.

이에 따라 상기 감마 기준전압 발생회로(150)가 구비되는 평판 표시장치(100)가, 다단계의 계조를 균일하게 표현할 수 있다. 또한, 상기 커패시턴스의 값을 동일하게 함으로써, 출력단을 통해 출력되는 감마 기준전압(Vref1 내지 Vref(N-1))이 균일한 안정도를 갖도록 한다.

또한, 앞서 언급한 바와 같은 이유로 인해서 제2 커패시터(Cm1 내지 Cm(N))의 커패시턴스 값을 상기 제1 커패시터(Cn1 내지 Cn(N-1))의 커패시턴스 값보다 더 크도록 하는 것이 바람직하며, 상기 제2 커패시터(Cm1 내지 Cm(N))는 극성을 갖는 커패시터들로 이루어지도록 하는 것이 바람직하다.

상술한 바와 같은 안정화된 감마 기준전압이 출력되는 데이터 구동부 및 상기 데이터 구동부에 구비되는 DA 컨버터를 도 6 및 도 7을 참조하여 설명한다.

도 6은 도 4에 도시된 데이터 구동부를 나타내는 블록도, 도 7은 도 6에 도시된 DA 컨버터를 나타내는 회로도이다.

도 6에 도시된 데이터 드라이버(130)는, 감마 기준전압 발생회로에 의해 생성된 감마 기준전압(Vref)으로부터 계조 데이터에 의거하여 패널을 구동하기 위한 데이터 신호(D[m])를 출력한다. 이를 위하여 상기 데이터 드라이버(130)는, 디지털 신호를 아날로그 변환하는 DA 컨버터(133)를 구비하며, 상기 감마 기준전압 발생회로는 발생한 감마 기준전압(Vref)을 상기 데이터 드라이버(130)에 구비된 DA 컨버터(133)로 출력한다.

또한, 상기 데이터 드라이버(130)는 클락 신호(CLK)에 동기하여 시작신호(SP)를 순차적으로 시프트시켜 출력하는 시프트 레지스터(131)와, 상기 시프트 레지스터(131)로부터 출력된 신호에 동기하여 계조 데이터(R/G/B data)의 출력을 제어하는 래치(132)를 더 구비할 수 있다.

상기 DA 컨버터(133)는, 감마 기준전압 발생회로(150)로부터 출력되는 감마 기준전압(Vref)을 수신하는 감마 기준전압 수신부(133a)를 포함하며, 상기 감마 기준전압(Vref)으로부터 디지털 형식의 계조 데이터(R/G/B data)에 의거하여 생성된 아날로그 형식의 데이터 신호(D[m])을 표시패널로 출력한다.

도 7에 도시된 바와 같이, 일반적으로 상기 DA 컨버터(133)는, 감마 기준전 압(Vref)과 소정의 제2 전압(GND) 사이에 직렬 연결되는 복수 개의 저항(Rd1 내지 Rd(L-1))으로 이루어지는 저항 어레이를 포함한다. 상기 저항 어레이(Rd1 내지 Rd(L-1))에 의하여 감마 기준전압(Vref)과 소정의 제2 전압(GND) 사이의 전압이 분배되어진다.

또한 상기 DA 컨버터(133)는, 디지털 형식의 계조 데이터에 응답하여, 상기 저항 어레이(Rd1 내지 Rd(L-1))에 의해 분배되어진 전압을 외부로 출력(Vout)하는 복수 개의 스위칭 소자(S1 내지 SL)를 포함하여 구성된다. 상기 복수 개의 스위칭 소자(S1 내지 SL)는, 소정의 계조 데이터에 따라 상기 저항 어레이(Rd1 내지 Rd(L-1))에 의해 분배되어지는 특정 전압을 선택함으로써, 디지털/아날로그 변환을 수행한다.

DA 컨버터(133)는 도 7에 도시된 바와 같이 감마 기준전압 수신부(133a)를 통해, 상기 감마 기준전압 발생회로(150)로부터 출력된 감마 기준전압(Vref)를 수신한다. 이 경우 상기 감마 기준전압 수신부(133a)는 앞서 언급한 바와 같이 저항 어레이(Rd1 내지 Rd(L-1))가 연결되어 있어, 상기 저항 로드(load)에 의해, 수신되는 감마 기준전압의 흔들림이 발생할 수 있다. 특히 이 경우 데이터 신호의 DA 변환에 있어서, 고속으로 동작하는 하위비트로 갈수록 화질 저하에 큰 영향을 미치게 된다.

따라서, 상술한 바와 같이 상기 감마 기준전압 발생회로에 구비되는 저항 어레이에 제1 커패시터들 및 제2 커패시터들을 더 연결시켜 감마 기준전압을 안정화하여 발생시킴에 따라, 상기 표시패널로 인가되어지는 데이터 신호를 안정화할 수 있으므로, 계조 구현시 오류 발생을 효과적으로 방지할 수 있게 된다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 감마 기준전압 발생회로 및 이를 구비하는 평판 표시장치는, 전압레벨의 흔들림을 최소화하여 안정적인 감마 기준전압을 출력하므로, 표시패널로 안정적인 데이터 신호를 출력하여 계조 구현시 오류의 발생을 방지하며, 이에 따른 평판 표시장치의 화상 구현 성능을 최적화할 수 있는 효과가 있다.

Claims

감마 보정된 데이터 신호에 의해 패널이 구동되도록 하기 위한 감마 기준전압 발생회로에 있어서,

서로 다른 전압레벨을 가지는 2개의 전원전압 사이에 직렬로 연결되는 복수 개의 저항으로 이루어지며, 상기 각 저항에 의해 분압된 전원전압을 출력하는 저항 어레이와;

상기 복수 개의 저항들에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 각각 연결되는 복수 개의 제1 커패시터들과;

상기 발생되는 감마 기준전압이 안정화되도록, 복수 개의 저항들과 각각 병렬 연결된 복수 개의 제2 커패시터들;을 구비하는 것을 특징으로 하는 감마 기준전압 발생회로.
제 1항에 있어서,

상기 복수 개의 제2 커패시터들은, 상기 인접하는 저항들간의 공통 노드들과 상기 2개의 전원전압들 중에서 낮은 준위의 전원전압 사이에 각각 위치하는 것을 특징으로 하는 감마 기준전압 발생회로.
제 2항에 있어서,

상기 복수 개의 저항들은, 대략 동일한 저항 값을 갖는 것을 특징으로 하는 감마 기준전압 발생회로.
제 2항에 있어서,

상기 복수 개의 제1 커패시터들은, 대략 동일한 커패시턴스를 갖는 것을 특징으로 하는 감마 기준전압 발생회로.
제 2항에 있어서,

상기 복수 개의 제2 커패시터들은, 대략 동일한 커패시턴스를 갖는 것을 특징으로 하는 감마 기준전압 발생회로.
제 2항에 있어서,

상기 복수 개의 제2 커패시터들은 상기 복수 개의 제1 커패시터들보다 큰 값의 커패시턴스를 갖는 것을 특징으로 하는 감마 기준전압 발생회로.
제 2항에 있어서,

상기 제2 커패시터들은 극성 커패시터로 이루어지는 것을 특징으로 하는 감마 기준전압 발생회로.
복수의 픽셀과, 상기 복수의 픽셀 각각에 구비된 픽셀회로를 포함하며, 상기 픽셀회로로 전달되는 데이터 신호에 대응하여 계조를 구현하는 표시패널;

감마 보정된 데이터 신호에 의해 패널이 구동되도록 감마 기준전압을 생성하는 감마 기준전압 발생회로;

상기 감마 기준전압 발생회로에 의해 생성된 감마 기준전압으로부터 계조 데이터에 의거하여 패널을 구동하기 위한 데이터 신호를 출력하는 데이터 구동부;를 포함하며,

상기 감마 기준전압 발생회로는, 서로 다른 전압레벨을 가지는 2개의 전원전압 사이에 직렬로 연결되는 복수 개의 저항으로 이루어지며, 상기 각 저항에 의해 분압된 전원전압을 출력하는 저항 어레이와;

상기 복수 개의 저항들에서 인접하는 저항들간의 공통노드와, 상기 2개의 전원전압들 중에서 하나의 전원전압 사이에 각각 연결되는 복수 개의 제1 커패시터들과;

상기 발생되는 감마 기준전압이 안정화되도록, 복수 개의 저항들과 각각 병렬 연결된 복수 개의 제2 커패시터들;을 구비하는 것을 특징으로 하는 평판 표시장치.
제 8항에 있어서,

상기 복수 개의 제2 커패시터들은, 상기 인접하는 저항들간의 공통 노드들과 상기 2개의 전원전압들 중에서 낮은 준위의 전원전압사이에 각각 위치하는 것을 특징으로 하는 평판 표시장치.
제 9항에 있어서,

상기 복수 개의 저항들은, 대략 동일한 저항 값을 갖는 것을 특징으로 하는 평판 표시장치.
제 9항에 있어서,

상기 복수 개의 제1 커패시터들은, 대략 동일한 커패시턴스를 갖는 것을 특징으로 하는 평판 표시장치.
제 9항에 있어서,

상기 복수 개의 제2 커패시터들은, 대략 동일한 커패시턴스를 갖는 것을 특징으로 하는 평판 표시장치.
제 9항에 있어서,

상기 복수 개의 제2 커패시터들은 상기 복수 개의 제1 커패시터들보다 큰 값의 커패시턴스를 갖는 것을 특징으로 하는 평판 표시장치.
제 9항에 있어서,

상기 제2 커패시터들은 극성 커패시터로 이루어지는 것을 특징으로 하는 평판 표시장치.
제 8항에 있어서,

상기 데이터 구동부는, 디지털 신호를 아날로그 신호로 변환하는 DA 컨버터를 구비하며,

상기 감마 기준전압 발생회로는, 생성된 감마 기준전압을 상기 DA 컨버터로 출력하는 것을 특징으로 하는 평판 표시장치.
제 15항에 있어서,

상기 DA 컨버터는 감마 기준전압 수신부를 더 포함하는 것을 특징으로 하는 평판 표시장치.
제16항에 있어서,

상기 데이터 구동부는, 클락 신호에 동기하여 시작신호를 순차적으로 시프트시켜 출력하는 시프트 레지스터와; 상기 시프트 레지스터로부터 출력된 신호에 동기하여 계조 데이터의 출력을 제어하는 래치를 더 구비하는 것을 특징으로 하는 평판 표시장치.
제17항에 있어서,

상기 DA 컨버터는 제 1전원 및 제 2전원 사이에 직렬로 연결된 복수 개의 저항으로 이루어지는 저항 어레이; 상기 저항의 각 단자에 접속되어 상기 복수 개의 저항 각각에 의해 분압되어지는 특정 전압을 선택하는 복수 개의 스위칭 소자;를 포함하는 것을 특징으로 하는 평판 표시장치.
제18항에 있어서,

상기 제 1전원은 상기 감마 기준전압 수신부가 수신한 감마 기준전압인 것을 특징으로 하는 평판 표시장치.
제 8항에 있어서,

상기 평판 표시장치는 유기 전계발광 표시장치인 것을 특징으로 하는 평판 표시장치.