KR100658266B1 - 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 - Google Patents

데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 Download PDF

Info

Publication number
KR100658266B1
KR100658266B1 KR1020050073048A KR20050073048A KR100658266B1 KR 100658266 B1 KR100658266 B1 KR 100658266B1 KR 1020050073048 A KR1020050073048 A KR 1020050073048A KR 20050073048 A KR20050073048 A KR 20050073048A KR 100658266 B1 KR100658266 B1 KR 100658266B1
Authority
KR
South Korea
Prior art keywords
voltage
data
transistor
current
period
Prior art date
Application number
KR1020050073048A
Other languages
English (en)
Inventor
류도형
정보용
권오경
Original Assignee
삼성에스디아이 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사, 한양대학교 산학협력단 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050073048A priority Critical patent/KR100658266B1/ko
Priority to US11/501,245 priority patent/US8659511B2/en
Priority to EP06118729A priority patent/EP1752955B1/en
Application granted granted Critical
Publication of KR100658266B1 publication Critical patent/KR100658266B1/ko
Priority to US14/150,614 priority patent/US9812065B2/en
Priority to US15/782,780 priority patent/US10192491B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명은 균일한 휘도의 영상을 표시할 수 있도록 한 데이터 구동회로에 관한 것이다.
본 발명의 데이터 구동회로는 데이터선과 접속된 화소로 프리차징 전압을 공급하기 위한 적어도 하나의 프리 차징부와, 상기 화소로부터 소정의 전류를 공급받는 적어도 하나의 전류 싱크부와, 상기 소정의 전류가 흐를 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와, 외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와, 상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부를 구비한다.

Description

데이터 구동회로와 이를 이용한 발광 표시장치 및 그의 구동방법{Data Driving Circuit and Driving Method of Light Emitting Display Using the same}
도 1은 종래의 발광 표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 일례를 나타내는 회로도이다.
도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다.
도 5는 도 2에 도시된 화소의 다른례를 나타내는 회로도이다.
도 6은 도 2에 도시된 데이터 구동회로의 제 1실시예를 나타내는 블록도이다.
도 7은 도 2에 도시된 데이터 구동회로의 제 2실시예를 나타내는 블록도이다.
도 8은 도 6에 도시된 전압 생성부, 디지털-아날로그 변환기, 프리 차징부, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소 연결관계의 실시예를 나타내는 도면이다.
도 9는 도 8에 도시된 제어신호의 구동파형을 나타내는 파형도이다.
도 10은 도 8에 도시된 스위칭부의 다른례를 나타내는 도면이다.
도 11은 도 6에 도시된 전압 생성부, 디지털-아날로그 변환기, 프리 차징부, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소 연결관계의 다른 실시예를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 주사 구동부 120 : 데이터 구동부
130 : 화소부 140 : 화소
142 : 화소회로 150 : 타이밍 제어부
200 : 데이터 구동회로 210 : 쉬프트 레지스터부
220 : 샘플링 래치부 230 : 홀딩 래치부
240 : 감마 전압부 250 : 디지털-아날로그 변환부
260,270 : 버퍼부 280 : 전류 공급부
290 : 선택부 300 : 전압 공급부
310 : 레벨 쉬프터부
본 발명은 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의 구동방법에 관한 것으로, 특히 균일한 휘도의 영상을 표시할 수 있도록 한 데이터 구동회로 와 이를 이용한 발광 표시장치 및 그의 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판 표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광소자를 이용하여 영상을 표시한다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
도 1은 종래의 발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)과 접속된 복수의 화소들(40)을 포함하는 화소부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.
주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.
데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다.
화소부(30)는 외부로부터 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 발광소자를 경유하여 제 2전원(ELVSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다.
즉, 종래의 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터들의 문턱전압 불균일 및 전자 이동도(electron mobility)의 편차에 의하여 원하는 휘도의 영상을 표시하지 못하는 문제점이 있다. 실제로, 화소들(40) 각각에 포함되는 트랜지스터들의 문턱전압은 화소들(40)에 포함되는 화소회로의 구조를 제어함으로써 어느 정도 보상할 수 있으나, 전자 이동도의 편차는 보상되지 못한다. 따라서, 전자 이동도의 편차와 무관하게 균일한 화상을 표시할 수 있는 발광 표시장치가 요구되고 있다.
따라서, 본 발명의 목적은 균일한 휘도의 영상을 표시할 수 있도록 한 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 데이터선과 접속된 화소로 프리차징 전압을 공급하기 위한 적어도 하나의 프리 차징부와, 상기 화소로부터 소정의 전류를 공급받는 적어도 하나의 전류 싱크부와, 상기 소정의 전류가 흐를 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와, 외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와, 상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부를 구비하는 데이터 구동회로를 제공한다.
바람직하게, 상기 프리 차징부는 상기 디지털-아날로그 변환기와 상기 스위칭부 사이에 위치된다. 상기 프리 차징부는 프리차징 전압원과 상기 스위칭부 사이에 설치되어 각 수평기간의 제 1기간 동안 턴-온되는 제 1트랜지스터와, 상기 디지털-아날로그 변환기와 상기 스위칭부 사이에 설치되어 각 수평기간의 제 3기간 동안 턴-온되는 제 2트랜지스터를 구비한다. 상기 프리차징 전압원의 전압값은 상기 화소에서 상기 소정의 전류가 흐를 수 있도록 설정된다.
본 발명의 제 2측면은 주사선들, 데이터선들 및 발광 제어선들과 접속되도록 위치되는 복수의 화소를 포함하는 화소부와; 상기 주사선들로 주사신호를 순차적으로 공급하며, 상기 발광 제어선들로 발광 제어신호를 순차적으로 공급하기 위한 주사 구동부와; 각 수평기간의 제 1기간 동안 상기 주사신호에 선택된 화소들로 프리차징 전압을 공급하며 제 2기간 동안 상기 화소들로부터 소정의 전류를 공급받고, 제 3기간 동안 상기 화소들로 데이터신호를 공급하기 위한 데이터 구동부를 구비하는 발광 표시장치를 제공한다.
바람직하게, 상기 데이터 구동부는 상기 제 2기간 동안 상기 소정의 전류가 공급될 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하고, 상기 재설정된 계조전압들 중 어느 하나를 선택하여 상기 데이터신호로 공급한다. 상기 데이터 구동부는 적어도 하나의 데이터 구동회로를 구비하며 상기 데이터 구동회로 각각은 상기 프리차징 전압을 공급하기 위한 적어도 하나의 프리 차징부와, 상기 화소로부터 소정의 전류를 공급받기 위한 적어도 하나의 전류 싱크부와, 상기 보상전압을 이용하여 상기 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와, 외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와, 상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부와, 상기 프리 차징부와 상기 스위칭부 사이에 설치되는 적어도 하나의 제 1버퍼와, 상기 전류 싱크부와 상기 전압 생성부 사이에 설치되는 적어도 하나의 제 2버퍼를 구비한다.
본 발명의 제 3측면은 주사신호에 의하여 선택된 화소로 소정의 프리차징 전압을 공급하는 단계와, 상기 프리차징 전압이 공급된 화소로부터 데이터 구동회로로 소정의 전류가 공급되는 단계와, 상기 소정의 전류가 공급될 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하는 단계와, 외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하여 상기 화소로 공급하는 단계를 포함하는 발광 표시장치의 구동방법을 제공한다.
바람직하게, 상기 소정의 전류는 상기 화소가 최대 휘도로 발광할 때 흐르는 전류와 동일한 전류값으로 설정된다. 상기 프리차징 전압의 전압값은 상기 화소에서 소정의 전류가 흐를 수 있도록 설정된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 11을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되는 복수의 화소들(140)을 포함하는 화소부(130)와, 주사선들(S1 내지 Sn) 및 발광 제어선들 (E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.
화소부(130)는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 구비한다. 화소들(140)은 외부로부터 제 1전원(ELVDD), 제 2전원(ELVSS) 및 기준전원(Vref)을 공급받는다. 기준전원(Vref)을 공급받은 화소들(140) 각각은 기준전원(Vref)과 제 1전원(ELVDD)의 차값을 이용하여 제 1전원(ELVDD)의 전압강하를 보상한다. 그리고, 화소들(140) 각각은 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 발광소자(미도시)를 경유하여 제 2전원(ELVSS)으로 소정의 전류를 공급한다. 이를 위하여, 화소들(140) 각각은 도 3 또는 도 5와 같이 구성될 수 있다. 도 3 또는 도 5에 도시된 화소(140)의 상세한 구조는 후술하기로 한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.
주사 구동부(110)는 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급한다. 그리고, 주사 구동제어신호(SCS)를 공급받은 주사 구동부 (110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 순차적으로 공급한다. 여기서, 발광 제어신호는 2개의 주사신호와 중첩되도록 공급된다. 이를 위하여, 발광 제어신호의 폭은 주사신호의 폭과 같거나 넓게 설정된다.
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 각 수평기간의 제 1기간 동안 주사신호에 의하여 선택된 화소들(140)로 프리차징 전압을 공급하고, 제 2기간 동안 화소들(140)로부터 소정의 전류를 공급받는다. 여기서, 데이터 구동부(120)는 제 2기간 동안 소정의 전류가 공급될 때 생성되는 보상전압들을 이용하여 감마 전압부(도시되지 않음)의 전압을 재설정하고, 재설정된 감마 전압부의 전압을 이용하여 데이터신호들 생성한다. 그리고, 데이터 구동부(120)는 제 3기간 동안 주사신호에 선택된 화소들(140)로 데이터신호들을 공급한다. 이를 위해, 데이터 구동부(120)는 적어도 하나의 데이터 구동회로(200)를 구비한다.
도 3은 도 2에 도시된 화소의 일례를 나타내는 도면이다. 도 3에서는 설명의 편의성을 위하여 제 m데이터선(Dm), 제 n-1 및 제 n주사선(Sn-1, Sn) 및 제 n발광 제어선(En)과 접속된 화소를 도시하기로 한다.
도 3을 참조하면, 본 발명의 화소(140)는 발광소자(OLED), 발광소자(OLED)로 전류를 공급하기 위한 화소회로(142)를 구비한다.
발광소자(OLED)는 화소회로(142)로부터 공급되는 전류에 대응하여 소정 색의 빛을 생성한다. 이를 위하여, 발광소자(OLED)는 유기물질 등으로 형성된다.
화소회로(142)는 제 n-1주사선(Sn-1)(이전 주사선)으로 주사신호가 공급될 때 제 1전원(ELVDD)의 전압강하와 제 4트랜지스터(M4)의 문턱전압을 보상하고, 제 n주사선(Sn)(현재 주사선)으로 주사신호가 공급될 때 데이터신호에 대응되는 전압을 충전한다. 이를 위해, 화소회로(142)는 제 1 내지 제 6트랜지스터(M1 내지 M6)와, 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다.
제 1트랜지스터(M1)의 제 1전극은 데이터선(Dm)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 1노드(N1)를 전기적으로 접속시킨다.
제 2트랜지스터(M2)의 제 1전극은 데이터선(Dm)에 접속되고, 제 2전극은 제 4트랜지스터(M4)의 제 2전극에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 4트랜지스터(M4)의 제 2전극을 전기적으로 접속시킨다.
제 3트랜지스터(M3)의 제 1전극은 기준전원(Vref)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 기준전원(Vref)과 제 1노드(N1)를 전기적으로 접속시킨다.
제 4트랜지스터(M4)의 제 1전극은 제 1전원(ELVDD)에 접속되고, 제 2전극은 제 6트랜지스터(M6)의 제 1전극에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 2노드(N2)에 인가되는 전압, 즉 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압에 대응되는 전류를 제 6트랜지스터(M6)의 제 1전극으로 공급한다.
제 5트랜지스터(M5)의 제 2전극은 제 2노드(N2)에 접속되고, 제 1전극은 제 4트랜지스터(M4)의 제 2전극에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 제 4트랜지스터(M4)를 다이오드 형태로 접속시킨다.
제 6트랜지스터(M6)의 제 1전극은 제 4트랜지스터(M4)의 제 2전극에 접속되고, 제 2전극은 발광소자(OLED)의 애노드전극에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 n발광 제어선(En)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 n발광 제어선(En)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다. 여기서, 제 n발광 제어선(En)으로 공급되는 발광 제어신호는 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 공급되는 주사신호와 중첩되게 공급된다. 따라서, 제 6트랜지스터(M6)는 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 주사신호가 공급되어 제 1커패시터(C1) 및 제 2커패시터(C2)에 소정의 전압이 충전될 때 턴-오프되고, 그 외의 경우에 턴-온되어 제 4트랜지스터(M4)와 발광소자(OLED)를 전기적으로 접속시킨다. 한편, 도 3에서는 설명의 편의 성을 위하여 트랜지스터들(M1 내지 M6)을 피모스(PMOS) 타입으로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다.
그리고, 도 3에 도시된 화소에서 기준전원(Vref)은 발광소자(OLED)로 전류를 공급하지 않는다. 즉, 기준전원(Vref)은 화소들(140)로 전류를 공급하지 않기 때문에 전압강하가 발생되지 않고, 이에 따라 화소들(140)의 위치와 무관하게 동일한 전압값을 유지할 수 있다. 여기서, 기준전원(Vref)의 전압값은 제 1전원(ELVDD)과 동일하게 설정되거나, 상이하게 설정될 수 있다.
도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다. 도 4에서 1수평기간(1H)은 제 1기간, 제 2기간 및 제 3기간으로 나뉘어 구동된다.
제 1기간에는 데이터 구동회로(200)로부터 데이터선들(D1 내지 Dm)을 경유하여 화소들(140)로 소정의 프리차징 전압(Vp)이 공급되고, 제 2기간에는 화소(140)로부터 데이터선들(D1 내지 Dm)을 경유하여 데이터 구동회로(200)로 소정의 전류(PC : Predetermined Current)가 공급된다.(Current Sink) 그리고, 제 3기간에는 데이터 구동회로(200)로부터 화소(140)로 데이터신호(DS)가 공급된다. 이후, 설명의 편의성을 위하여 기준전원(Vref)과 제 1전원(ELVDD)의 초기 전압값이 동일하게 설정된다고 가정하기로 한다.
도 3 및 도 4를 결부하여 동작과정을 상세히 설명하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 3트랜지스터(M3) 및 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 4트랜지스터(M4)가 다이오드 형태로 접속된다. 제 4트랜지스터(M4)가 다이오드 형태로 접속되면 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 4트랜지스터(M4)의 문턱전압을 감한 전압값이 인가된다.
그리고, 제 3트랜지스터(M3)가 턴-온되면 기준전원(Vref)의 전압이 제 1노드(N1)로 인가된다. 이때, 제 2커패시터(C2)는 제 1노드(N1)와 제 2노드(N2)의 차에 대응되는 전압을 충전한다. 이 경우, 기준전원(Vref)과 제 1전원(ELVDD)의 전압값이 동일하다고 가정하면 제 2커패시터(C2)에는 제 4트랜지스터(M4)의 문턱전압에 대응되는 전압이 충전된다. 그리고, 제 1전원(ELVDD)에서 소정의 전압강하가 발생된다면 제 2커패시터(C2)에는 제 4트랜지스터(M4)의 문턱전압 및 제 1전원(ELVDD)의 전압강하 전압이 충전된다. 즉, 본 발명에서는 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간 동안 제 1전원(ELVDD)의 전압강하 전압 및 제 4트랜지스터(M4)의 문턱전압이 제 2커패시터(C2)에 충전되고, 이에 따라 제 1전원(ELVDD)의 전압강하를 보상할 수 있다.
제 2커패시터(C2)에 소정의 전압이 충전된 후 제 n주사선(Sn)으로 주사신호가 공급된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 1수평기간의 제 1기간 동안 프리차징 전압(Vp)이 데이터선(Dm) 및 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. 그러면, 프리차징 전압(Vp)에 대응하여 소정의 전압이 제 1커패시터(C1)에 충전된다. 여기서, 제 2노드(N2)는 플로팅 상태로 설정되기 때문에 제 2커패시터(C2)에 충전된 전압값은 변화되지 않는다.
제 1커패시터(C1)에 소정의 전압이 충전된 후 수평기간의 제 2기간 동안 소정의 전류(PC)가 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 2트랜지스터(M2) 및 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. 즉, 수평기간의 제 2기간 동안 데이터 구동회로(200)는 소정의 전류(PC)를 싱크한다. 이때, 제 1커패시터(C1)에 소정의 전압이 충전되어 있기 때문에 데이터 구동회로(200)는 빠른 시간안에 원하는 시간안에 소정의 전류(PC)를 싱크할 수 있다.
한편, 데이터 구동회로(200)는 소정의 전류(PC)가 싱크될 때 발생되는 소정의 전압값(이후 "보상전압"이라 함)을 이용하여 감마 전압부(도시되지 않음)의 전압값을 재설정하고, 재설정된 감마 전압부의 전압을 이용하여 데이터신호(DS)를 생성한다. 이후, 데이터 구동회로(200)는 수평기간의 제 3기간 동안 데이터신호(DS)를 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급한다. 그러면, 제 1커패시터(C1)에는 데이터신호(DS)에 대응하는 전압이 충전된다. 이때, 제 2노드(N2)는 플로팅 상태로 설정되기 때문에 제 2커패시터(C2)의 충전 전압값은 변화되지 않는다.
즉, 본 발명에서는 이전 주사선(Sn-1)으로 주사신호가 공급되는 기간 동안 제 2커패시터(C2)에 제 4트랜지스터(M4)의 문턱전압 및 제 1전원(ELVDD)의 전압강하에 대응하는 전압을 충전함으로써 제 1전원(ELVDD)의 전압강하 및 제 4트랜지스터(M4)의 문턱전압을 보상할 수 있다. 그리고, 본 발명에서는 현재 주사선(Sn)으로 주사신호가 공급되는 기간 동안 화소(140)에 포함된 트랜지스터들의 이동도 등이 보상되도록 감마 전압부의 전압을 재설정하고, 재설정된 감마 전압을 이용하여 생성된 데이터신호가 화소(140)로 공급된다. 따라서, 본 발명에서는 트랜지스터의 문턱전압, 이동도 등의 불균일 등을 보상하여 균일한 화상을 표시할 수 있다. 감마 전압부의 전압이 재설정되는 과정등은 후술 하기로 한다.
도 5는 도 2에 도시된 화소의 다른례를 나타내는 도면이다. 도 5는 제 1커패시터(C1)가 제 2노드(N2)와 제 1전원(ELVDD) 사이에 설치되는 것을 제외하고는 도 3과 동일한 구성으로 설정된다.
도 4 및 도 5를 참조하여 동작과정을 상세히 설명하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 3트랜지스터(M3) 및 제 5트랜지터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 4트랜지스터(M4)가 다이오드 형태로 접속된다. 제 4트랜지스터(M4)가 다이오드 형태로 접속되면 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 4트랜지스터(M4)의 문턱전압을 감한 전압값이 인가된다. 따라서, 제 1커패시터(C1)에는 제 4트랜지스터(M4)의 문턱전압에 대응되는 전압이 충전된다. 그리고, 제 3트랜지스터(M3)가 턴-온되면 기준전원(Vref)의 전압이 제 1노드(N1)로 인가된다. 그러면, 제 2커패시터(C2)는 제 1노드(N1)와 제 2노드(N2)의 차에 대응되는 전압이 충전된다.
이후, 제 n주사선(Sn)으로 주사신호가 공급되어 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 1수평기간의 제 1기간 동안 프리차징 전압(Vp)이 데이터선(Dm) 및 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. 그러면, 프리차징 전압(Vp)에 대응하여 제 1커패시터 (C1) 및 제 2커패시터(C2)에 소정의 전압이 충전된다.
커패시터들(C1, C2)에 소정의 전압이 충전된 후 수평기간의 제 2기간 동안 소정의 전류(PC)가 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 2트랜지스터(M2) 및 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. 이때, 제 1기간 동안 커패시터들(C1,C2)에 소정의 전압이 충전되어 있기 때문에 제 2기간 동안 소정의 전류(PC)가 빠른 시간안에 데이터 구동회로(200)로 공급될 수 있다.
한편, 데이터 구동회로(200)는 소정의 전류(PC)가 싱크될 때 발생되는 보상전압을 이용하여 감마 전압부의 전압값을 재설정하고, 재설정된 감마 전압부의 전압을 이용하여 데이터신호(DS)를 생성한다. 이후, 데이터 구동회로(200)는 수평기간의 제 3기간 동안 데이터신호(DS)를 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급한다. 그러면, 제 1커패시터(C1) 및 제 2커패시터(C2)에는 데이터신호(DS)에 대응되는 전압이 충전된다.
도 6은 도 2에 도시된 데이터 구동회로의 제 1실시예를 나타내는 블록도이다. 도 6에서는 설명의 편의성을 위하여 데이터 구동회로(200)가 j(j는 2이상의 자연수)개의 채널을 갖는다고 가정하기로 한다.
도 6을 참조하면, 본 발명의 제 1실시예에 의한 데이터 구동회로(200)는 쉬프트 레지스터부(210), 샘플링 래치부(220), 홀딩 래치부(230), 감마 전압부(240), 디지털-아날로그 변환부(이하 "DAC부"라 함)(250), 제 1버퍼부(270), 제 2버퍼부(260), 전류 공급부(280) 및 선택부(290) 및 전압 공급부(300)를 구비한다.
쉬프트 레지스터부(210)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(210)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링 신호를 생성한다. 이를 위해, 쉬프트 레지스터부(210)는 j개의 쉬프트 레지스터(2101 내지 210j)를 구비한다.
샘플링 래치부(220)는 쉬프트 레지스터부(210)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(220)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2201 내지 220j)를 구비한다. 그리고, 각각의 샘플링 래치들(2201 내지 220j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2201 내지 220i) 각각은 k비트의 크기로 설정된다.
홀딩 래치부(230)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치부(220)로부터 데이터(Data)들을 입력받아 저장한다. 그리고, 홀딩 래치부(230)는 소스 출력 인에이블(SOE)가 입력될 때 자신에게 저장된 데이터(Data)들을 DAC부(250)로 공급한다. 여기서, 홀딩 래치부(230)는 j개의 데이터(Data)를 저장하기 위하여 j개의 홀딩 래치(2301 내지 230j)를 구비한다. 그리고, 각각의 홀딩 래치들(2301 내지 230j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 홀딩 래치들(2301 내지 230j) 각각은 데이터(Data)들이 저장될 수 있도록 k비트로 설정된다.
감마 전압부(240)는 k비트의 데이터(Data)에 대응하여 소정의 계조전압을 생성하기 위한 j개의 전압 생성부(2401 내지 240j)를 구비한다. 각각의 전압 생성부(2401 내지 240j)는 도 8에 도시된 바와 같이 복수의 분압 저항들(R1 내지 Rl)로 구성되어 2k개의 계조전압을 생성한다. 여기서, 전압 생성부(2401 내지 240j) 각각은 제 2버퍼부(260)로부터 공급되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하고, 재설정된 계조전압들을 DAC들(2501 내지 250j)로 공급한다.
DAC부(250)는 데이터(Data)의 비트값에 대응하여 데이터신호(DS)를 생성하는 j개의 DAC(2501 내지 250j)를 구비한다. DAC(2501 내지 250j)들 각각은 홀딩 래치부(230)로부터 공급되는 데이터(Data)의 비트값에 대응하여 복수의 계조전압들 중 어느 하나를 선택하여 데이터신호(DS)를 생성한다.
전압 공급부(300)는 각 수평기간의 제 1기간 동안 소정의 프리차징 전압(Vp)을 제 1버퍼부(270)로 공급한다. 그리고, 전압 공급부(300)는 각 수평기간의 제 3기간 동안 DAC부(250)와 제 1버퍼부(270)를 전기적으로 접속시킨다. 이를 위하여, 전압 공급부(300)는 j개의 프리 차징부(3001 내지 300j)를 구비한다.
제 1버퍼부(270)는 프리 차징부(3001 내지 300j)로부터 공급되는 프리차징 전압 및 DAC부(250)로부터 공급되는 데이터신호들(DS)을 선택부(290j)로 공급한다. 이를 위하여, 제 1버퍼부(270)는 j개의 제 1버퍼(2701 내지 270j)를 구비한다.
선택부(290)는 데이터선들(D1 내지 Dj)과 제 1버퍼들(2701 내지 270j)의 전기적 연결을 제어한다. 실제로, 선택부(290)는 프리차징 전압(Vp)이 공급되는 제 1기간 및 데이터신호(DS)가 공급되는 제 3기간 동안 제 1버퍼들(2701 내지 270j)과 데이터선들(D1 내지 Dj)을 접속시키고, 그 외에는 제 1버퍼들(2701 내지 270j)과 데이터선들(D1 내지 Dj)을 접속시키지 않는다. 이를 위해, 선택부(290)는 j개의 스위칭부(2901 내지 290j)를 구비한다.
전류 공급부(280)는 1수평기간의 제 2기간 동안 데이터선들(D1 내지 Dj)과 접속되어 주사신호에 의하여 선택된 화소들(140)로부터 소정의 전류(PC)를 싱크한다. 실제로, 전류 공급부(280)는 각각의 화소들(140)에서 흐를 수 있는 맥시멈 전류, 즉 화소(140)가 최대 휘도로 발광될 때 발광소자(OLED)로 공급되어야 할 전류를 싱크한다. 그리고, 전류 공급부(280)는 전류가 싱크될 때 발생되는 소정의 보상전압을 제 2버퍼부(260)로 공급한다. 이를 위해, 전류 공급부(280)는 j개의 전류 싱크부(2801 내지 280j)를 구비한다.
제 2버퍼부(260)는 전류 공급부(280)로부터 공급되는 보상전압을 감마 전압부(240)로 공급한다. 이를 위해, 제 2버퍼부(260)는 j개의 제 2버퍼(2601 내지 260j)를 구비한다.
한편, 본 발명의 데이터 구동회로(200)는 도 7과 같이 홀딩 래치부(230)의 다음단에 레벨 쉬프터부(310)를 더 포함할 수 있다.(제 2실시예) 레벨 쉬프터부(310)는 홀딩 래치부(230)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 DAC부(250)로 공급한다. 외부 시스템으로부터 데이터 구동회로(200)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되어 높은 내압을 가지는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 구 동회로(200)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬프터부(310)에서 높은 전압레벨로 승압시킨다.
도 8은 특정 채널에 설치되는 전압 생성부, DAC, 프리 차징부, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소의 연결관계를 나타내는 도면이다. 도 8에서는 설명의 편의성을 위하여 j번째 채널을 도시하며, 데이터선(Dj)이 도 3에 도시된 화소(140)와 접속된다고 가정하기로 한다.
도 8을 참조하면, 전압 생성부(240j)는 복수의 분압 저항들(R1 내지 Rl)을 구비한다. 분압 저항들(R1 내지 Rl)은 기준전원(Vref)과 제 2버퍼(260j) 사이에 위치되어 전압을 분압한다. 실제로, 분압 저항들(R1 내지 Rl)은 기준전원(Vref)과 제 2버퍼(260j)로부터 공급되는 보상전압 사이의 전압을 분압하여 복수의 계조전압(V0 내지 V2k-1)을 생성하고, 생성된 계조전압들(V0 내지 V2k-1)을 DAC(250j)로 공급한다.
DAC(250j)는 데이터(Data)의 비트값에 대응하여 계조전압들(V0 내지 V2k-1)들 중 어느 하나의 계조전압을 선택하고, 선택된 계조전압을 프리 차징부(300j)로 공급한다. 여기서, DAC(250j)에서 선택된 계조전압은 데이터신호(DS)로 이용된다.
프리 차징부(300j)는 제 14트랜지스터(M14) 및 제 15트랜지스터(M15)를 구비한다. 제 14트랜지스터(M14)는 DAC(250j)와 제 1버퍼(270j) 사이에 설치되어 도 9 에 도시된 제 3제어신호(CS3)에 의하여 제어된다. 즉, 제 14트랜지스터(M14)는 수평기간의 제 3기간에 턴-온되어 DAC(250j)로부터 공급되는 데이터신호(DS)를 제 1버퍼(270j)로 공급한다.
제 15트랜지스터(M15)는 프리차징 전압원(Vp)과 제 1버퍼(270j) 사이에 설치되어 제 4제어신호(CS4)에 의하여 제어된다. 즉, 제 15트랜지스터(M15)는 수평기간의 제 1기간에 턴-온되어 프리차징 전압(Vp)을 제 1버퍼(270j)로 공급한다.
제 1버퍼(270j)는 프리 차징부(300j)로부터 공급되는 프리차징 전압(Vp) 및 데이터신호(DS)를 스위칭부(290j)로 전달한다.
스위칭부(290j)는 제 11트랜지스터(M11)를 구비한다. 이와 같은 제 11트랜지스터(M11)는 제 1제어신호(CS1)에 의하여 제어된다. 즉, 제 11트랜지스터(M11)는 수평기간의 제 1기간 및 제 3기간에 턴-온되어 프리차징 전압(Vp) 및 데이터신호(DS)를 데이터선(Dj)으로 공급한다.
전류 싱크부(280j)는 제 2제어신호(CS2)에 의하여 제어되는 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)와, 제 13트랜지스터(M13)의 제 1전극에 접속되는 전류원(Imax)과, 제 3노드(N3)와 기저전압원(GND) 사이에 접속되는 제 3커패시터(C3)를 구비한다.
제 12트랜지스터(M12)의 게이트전극은 제 13트랜지스터(M13)의 게이트전극에 접속되고, 제 2전극은 제 13트랜지스터(M13)의 제 2전극과 데이터선(Dj)에 접속된다. 그리고, 제 12트랜지스터(M12)의 제 1전극은 제 2버퍼(260j)에 접속된다. 이와 같은 제 12트랜지스터(M12)는 제 2제어신호(CS2)에 의하여 수평기간의 제 2기간 동안 턴-온된다.
제 13트랜지스터(M13)의 게이트전극은 제 12트랜지스터(M12)의 게이트전극에 접속되고, 제 2전극은 데이터선(Dj)에 접속된다. 그리고, 제 13트랜지스터(M13)의 제 1전극은 전류원(Imax)에 접속된다. 이와 같은 제 13트랜지스터(M13)는 제 2제어신호(CS2)에 의하여 1수평기간(1H)의 제 2기간 동안 턴-온된다.
전류원(Imax)은 화소(140)가 최대 휘도로 발광될 때 발광소자(OLED)로 공급되어야 할 전류를 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온되는 제 2기간 동안 화소(140)로부터 공급받는다.
제 3커패시터(C3)는 전류원(Imax)에 의하여 화소(140)로부터 전류가 싱크될 때 제 3노드(N3)에 인가되는 보상전압을 저장한다. 실제로, 제 3커패시터(C3)는 제 2기간 동안 제 3노드(N3)에 인가되는 보상전압을 충전하고, 제 12트랜지스터(M13) 및 제 13트랜지스터(M13)가 턴-오프되더라도 제 3노드(N3)의 보상전압을 일정하게 유지한다.
제 2버퍼(260j)는 제 3노드(N3)에 인가되는 보상전압, 즉 제 3커패시터(C3)에 충전된 전압을 전압 생성부(240j)로 공급한다. 그러면, 전압 생성부(240j)는 기준전원(Vref)과 제 2버퍼(260j)로부터 공급되는 보상전압 사이의 전압을 분압하게 된다. 여기서, 제 3노드(N3)에 인가되는 보상전압은 화소(140)에 포함된 트랜지스터들의 이동도 등에 의하여 화소(140)마다 동일 또는 상이하게 설정된다. 실제로, j개의 전압 생성부(2401 내지 240j)로 각각 공급되는 보상전압은 현재 접속된 화소(140)에 의하여 결정된다.
한편, j개의 전압 생성부(2401 내지 240j)로 서로 다른 보상전압이 공급된다면 j개의 채널마다 설치되는 DAC(2501 내지 250j)로 공급되는 계조전압들(V0 내지 V2k-1)의 전압값도 상이하게 설정된다. 여기서, 계조전압들(V0 내지 V2k-1)은 각각의 데이터선(D1 내지 Dj)들이 현재 접속된 화소(140)에 의하여 제어되기 때문에 화소(140)에 포함된 트랜지스터들의 이동도 등이 불균일하더라도 화소부(130)에서는 균일한 화상을 표시할 수 있다.
도 9는 도 8에 도시된 스위칭부, 전류 싱크부, 프리 차징부 및 화소로 공급되는 구동파형을 나타내는 도면이다.
도 8 및 도 9를 결부하여 화소(140)로 공급되는 데이터신호(DS)의 전압값을 상세히 설명하기로 한다. 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 3트랜지스터(M3) 및 제 5트랜지스터(M5)가 턴-온된다. 그러면, 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 4트랜지스터(M4)의 문턱전압을 감한 전압값이 인가되고, 제 1노드(N1)에는 기준전원(Vref)의 전압이 인가된다. 이때, 제 2커패시터(C2)에는 제 1전원(ELVDD)의 전압강하 전압 및 제 4트랜지스터(M4)의 문턱전압에 대응되는 전압이 충전된다.
실제로, 제 1노드(N1) 및 제 2노드(N2) 각각에 인가되는 전압은 수학식 1과 같이 표현될 수 있다.
Figure 112005043978415-pat00001
수학식 1에서 VN1은 제 1노드(N1)에 인가되는 전압, VN2는 제 2노드(N2)에 인가되는 전압, VthM4는 제 4트랜지스터(M4)의 문턱전압을 나타낸다.
한편, 제 n-1주사선(Sn-1)으로 공급되는 주사신호가 오프되는 시점과 제 n주사선(Sn)으로 주사신호가 공급되는 시점 사이의 기간 동안 제 1노드(N1) 및 제 2노드(N2)는 플로팅 상태로 설정된다. 따라서, 제 2커패시터(C2)에 충전되는 전압값은 변화되지 않는다.
이후, 제 n주사선(Sn)으로 주사신호가 공급되어 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. 그리고, 제 n주사선(Sn)으로 주사신호가 공급되는 기간 중 제 1기간 동안 제 15트랜지스터(M15) 및 제 11트랜지스터(M11)가 턴-온된다. 제 15트랜지스터(M15) 및 제 11트랜지스터(M11)가 턴-온되면 프리차징 전압(Vp)이 제 15트랜지스터(M15), 제 1버퍼(270j), 제 11트랜지스터(M11), 데이터선(Dj) 및 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. 이때, 제 1커패시터(C1)에는 프리차징 전압(Vp)에 대응하는 전압이 충전된다.
여기서, 프리차징 전압(Vp)의 전압값은 전류원(Imax)의 전류값에 대응되어 결정된다. 실제로, 제 4트랜지스터(M4)에서 전류원(Imax)에 대응하는 전압이 흐를 수 있도록 프리차징 전압(Vp)의 전압값이 설정된다. 다시 말하여, 프리차징 전압(Vp)의 전압값은 제 4트랜지스터(M4)에서 화소(140)가 최대 휘도로 발광될 때의 전 류가 흐르도록 설정된다.
이후, 수평기간의 제 2기간 동안 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온된다. 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온되면 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 2트랜지스터(M2), 데이터선(Dj) 및 제 13트랜지스터(M13)를 경유하여 전류원(Imax)에 대응되는 전류가 싱크된다.
이때, 제 4트랜지스터(M4)에는 전류원(Imax)의 전류가 흐르기 때문에 수학식 2와 같이 표현될 수 있다.
Figure 112005043978415-pat00002
수학식 2에서 u는 이동도를 나타내고, Cox는 산화층의 용량, W는 채널 폭, L은 채널 길이를 나타낸다.
수학식 2와 같은 전류가 제 4트랜지스터(M4)에 흐를 때 제 2노드(N2)에 인가되는 전압은 수학식 3과 같이 표현될 수 있다.
Figure 112005043978415-pat00003
그리고, 제 2커패시터(C2)의 커플링에 의하여 제 1노드(N1)에 인가되는 전압은 수학식 4와 같이 표현될 수 있다.
Figure 112005043978415-pat00004
여기서, 제 1노드(N1)에 인가되는 전압(VN1)은 이상적으로 제 3노드(N3)에 인가되는 전압(VN3) 및 제 4노드(N4)에 인가되는 전압(VN4)과 동일하게 설정된다. 즉, 전류원(Imax)에 의하여 전류가 싱크될 때 제 4노드(N4)에는 수학식 4와 같은 전압이 인가된다. 한편, 제 1기간 동안 프리차징 전압(Vp)에 의하여 제 1커패시터(C1)에 소정의 전압이 충전되었기 때문에 제 4노드(N4)에 수학식 4와 같은 전압이 인가되는 시간을 최소화할 수 있다.
그리고, 수학식 4에 도시된 바와 같이 제 3노드(N3) 및 제 4노드(N4)에 인가되는 전압은 현재 전류가 싱크되는 화소(140)에 포함된 트랜지스터의 이동도 등의 영향을 받게 된다. 따라서, 전류원(Imax)에 의하여 전류가 싱크될 때 제 3노드(N3) 및 제 4노드(N4)에 인가되는 전압값은 각각의 화소들(1409) 마다 상이하게 결정된다.(이동도가 상이한 경우)
한편, 수학식 4에 의하여 구현된 전압이 제 4노드(N4)에 인가될 때 전압 생성부(240j)의 전압(Vdiff)은 수학식 5와 같이 표현될 수 있다.
Figure 112005043978415-pat00005
그리고, DAC(250j)에서 데이터(Data)에 대응하여 f(f는 자연수)개의 계조전압 중 h(h는 f 이하의 자연수)번째 계조전압을 선택하였다면 제 1버퍼(270j)로 공급되는 전압(Vb)은 수학식 6과 같이 표현될 수 있다.
Figure 112005043978415-pat00006
한편, 제 2기간 동안 전류가 싱크되어 제 3커패시터(C3)에 수학식 4와 같은 전압이 충전된 후 제 3기간 동안 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 오프되고, 제 14트랜지스터(M14) 및 제 11트랜지스터(M11)가 턴-온된다. 이때, 제 3커패시터(C3)는 자신에게 충전된 전압값을 유지한다. 따라서, 제 3노드(N3)의 전압값은 수학식 4와 같이 유지될 수 있다.
수평기간의 제 3기간 동안 제 14트랜지스터(M14) 및 제 11트랜지스터(M11)가 턴-온되면 DAC(250j)에서 선택된 데이터신호가 제 1버퍼(270j), 데이터선(Dj) 및 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. 즉, 제 1노드(N1)로는 수학식 6과 같은 전압이 공급된다. 그리고, 제 2커패시터(C2)의 커플링에 의하여 제 2노드(N2)에 인가되는 전압은 수학식 7과 같이 표현될 수 있다.
Figure 112005043978415-pat00007
이때, 제 4트랜지스터(M4)를 경유하여 흐르는 전류는 수학식 8과 같이 나타낼 수 있다.
Figure 112005043978415-pat00008
Figure 112005043978415-pat00009
Figure 112005043978415-pat00010
수학식 8을 참조하면, 본 발명에서 제 4트랜지스터(M4)에서 흐르는 전류는 전압 생성부(240j)에서 생성된 계조전압에 의하여 결정된다. 즉, 본 발명에서는 제 4트랜지스터(M4)의 문턱전압, 이동도 등과 무관하게 계조전압에 의하여 결정되는 전류가 제 4트랜지스터(M4)로 흐를 수 있고, 이에 따라 균일한 화상을 표시할 수 있다. 그리고, 본 발명에서는 제 1기간 동안 프리차징 전압(Vp)을 화소(140)로 공급하기 때문에 전류가 싱크되는 제 2기간의 구동시간을 단축시킬 수 있다.
한편, 본 발명에서 스위칭부(290j)의 구성은 다양하게 설정될 수 있다. 예를 들어, 스위칭부(290j)는 도 10과 같이 제 11트랜지스터(M11) 및 제 16트랜지스 터(M16)가 트랜스미션 게이트(Transmission Gate) 형태로 접속될 수 있다. PMOS 타입으로 형성된 제 16트랜지스터(M16)는 제 2제어신호(CS2)를 공급받고, NMOS 타입으로 형성된 제 11트랜지스터(M11)는 제 1제어신호(CS1)를 공급받는다. 여기서, 제 1제어신호(CS1) 및 제 2제어신호(CS2)는 서로 반대의 극성을 갖기 때문에 제 11트랜지스터(M11) 및 제 16트랜지스터(M16)는 동일한 시간에 턴-온 및 턴-오프된다.
한편, 제 11트랜지스터(M11) 및 제 16트랜지스터(M16)가 트랜스미션 게이트(Transmission Gate) 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭에러를 최소화할 수 있다.
도 11은 특정 채널에 설치되는 전압 생성부, DAC, 프리 차징부, 제 1버퍼, 제 2버퍼, 스위칭부, 전류 싱크부 및 화소의 연결관계를 나타내는 다른례이다. 도 11에서는 데이터선(Dj)에 접속된 화소(140)만 변경될 뿐 그 외의 구조는 도 8과 동일하게 설정된다. 따라서, 화소(140)로 공급되는 전압에 대해서만 간략히 설명하기로 한다.
도 9 및 도 11을 참조하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1노드(N1) 및 제 2노드(N2)에는 수학식 1에 기재된 전압이 인가된다.
그리고, 제 n주사선(Sn)으로 주사신호가 공급되고, 제 12트랜지스터(M12) 및 제 13트랜지스터(M13)가 턴-온되는 제 1기간 동안 프리차징 전압(Vp)에 의하여 커패시터들(C1, C2)에 소정의 전압이 충전된다.
제 1기간에 이후의 제 2기간 동안 전류 싱크부(280j)에서 소정의 전류(PC)가 싱크된다. 이때, 제 4트랜지스터(M4)에 흐르는 전류는 수학식 2와 같이 표현되고, 제 2노드(N2)에 인가되는 전압은 수학식 3과 같이 표현된다.
그리고, 제 2커패시터(C2)의 커플링에 의하여 제 1노드(N1)에 인가되는 전압은 수학식 9와 같이 표현될 수 있다.
Figure 112005043978415-pat00011
제 1노드(N1)에 인가되는 전압은 이상적인 경우 제 3노드(N3) 및 제 4노드(N4)와 동일하게 설정된다. 이 경우, 전압 생성부(240j)의 전압(Vdiff)은 수학식 10과 같이 표현될 수 있다.
Figure 112005043978415-pat00012
그리고, DAC(250j)에서 f개의 계조전압 중 h번째 계조전압을 선택하였다면 제 1버퍼(270j)로 공급되는 전압(Vb)은 수학식 11과 같이 표현될 수 있다.
Figure 112005043978415-pat00013
제 1버퍼(270j)로 공급되는 전압은 제 1노드(N1)로 공급된다. 이때, 제 2노 드(N2)에 인가되는 전압은 수학식 7과 같이 표현될 수 있다. 따라서, 제 4트랜지스터(M4)를 경유하여 흐르는 전류는 수학식 8과 같이 나타낼 수 있다. 즉, 본 발명에서 제 4트랜지스터(M4)를 경유하여 발광소자(OLED)로 공급되는 전류는 제 4트랜지스터(M4)의 문턱전압, 이동도 등과 무관하게 계조전압에 의하여 결정되기 때문에 균일한 화상을 표시할 수 있다. 그리고, 본 발명에서는 제 1기간 동안 프리차징 전압(Vp)을 화소(140)로 공급하기 때문에 전류가 싱크되는 제 2기간의 구동시간을 단축시킬 수 있다.
한편, 도 5에 도시된 바와 같은 화소(140)는 제 1노드(N1)의 전압이 크게 변하더라도 제 2노드(N2)의 전압이 둔감하게 변화된다.(즉, C1+C2/C2) 따라서, 도 5에 도시된 화소(140)가 적용되면 도 3에 도시된 화소(140)가 적용되는 경우보다 전압 생성부(240j)의 전압 범위를 넓게 설정할 수 있다. 이와 같이, 전압 생성부(240j)의 전압 범위가 넓게 설정되면 제 1트랜지스터(M1) 등의 스위칭에러에 의한 영향을 줄일 수 있다는 장점이 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의 구동방법에 의하면 화소로부터 전류를 싱크할 때 발생되는 보상전압을 이용하여 전압 생성부에서 생성되는 계조전압들의 전압값을 재설정하고, 재설정된 계조전압을 전류가 싱크된 화소로 공급하기 때문에 트랜지스터의 이동도와 무관하게 균일한 화상을 표시할 수 있다. 그리고, 본 발명에서는 전류를 싱크하기 전에 프리차징 전압을 먼저 공급함으로써 전류를 싱크하는 시간을 단축시킬 수 있고, 이에 따라 안정적으로 구동될 수 있다.

Claims (32)

  1. 데이터선과 접속된 화소로 프리차징 전압을 공급하기 위한 적어도 하나의 프리 차징부와,
    상기 화소로부터 소정의 전류를 공급받는 적어도 하나의 전류 싱크부와,
    상기 소정의 전류가 흐를 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와,
    외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와,
    상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부를 구비하는 데이터 구동회로.
  2. 제 1항에 있어서,
    상기 프리 차징부는 상기 디지털-아날로그 변환기와 상기 스위칭부 사이에 위치되는 데이터 구동회로.
  3. 제 2항에 있어서,
    상기 프리 차징부는
    프리차징 전압원과 상기 스위칭부 사이에 설치되어 각 수평기간의 제 1기간 동안 턴-온되는 제 1트랜지스터와,
    상기 디지털-아날로그 변환기와 상기 스위칭부 사이에 설치되어 각 수평기간의 제 3기간 동안 턴-온되는 제 2트랜지스터를 구비하는 데이터 구동회로.
  4. 제 3항에 있어서,
    상기 프리차징 전압원의 전압값은 상기 화소에서 상기 소정의 전류가 흐를 수 있도록 설정되는 데이터 구동회로.
  5. 제 3항에 있어서,
    상기 전류 싱크부는 각 수평기간에서 상기 제 1기간 및 제 3기간 사이의 제 2기간 동안 상기 소정의 전류를 공급받는 데이터 구동회로.
  6. 제 5항에 있어서,
    상기 소정의 전류의 전류값은 상기 화소들이 최대휘도로 발광될 때 흐르는 전류와 동일하게 설정되는 데이터 구동회로.
  7. 제 5항에 있어서,
    상기 전류 싱크부는
    상기 소정의 전류를 공급받기 위한 전류원과,
    상기 데이터선과 상기 전압 생성부 사이에 설치되어 상기 제 2기간 동안 턴- 온되는 제 3트랜지스터와,
    상기 데이터선과 상기 전류원 사이에 설치되어 상기 제 2기간 동안 턴-온되는 제 4트랜지스터와,
    상기 보상전압을 충전하기 위한 커패시터를 구비하는 데이터 구동회로.
  8. 제 1항에 있어서,
    상기 전압 생성부는 기준전원을 공급받는 제 1측단자와 상기 보상전압을 공급받는 제 2측단자 사이에 설치되어 상기 계조전압들을 생성하기 위한 복수의 분압저항들을 구비하는 데이터 구동회로.
  9. 제 3항에 있어서,
    상기 스위칭부는 제 1기간 및 제 3기간 동안 상기 데이터선과 상기 프리 차징부를 접속시키기 위한 적어도 하나의 트랜지스터를 구비하는 데이터 구동회로.
  10. 제 9항에 있어서,
    상기 스위칭부는 2개의 트랜지스터를 구비하며, 상기 2개의 트랜지스터는 트랜스미션 게이트 형태로 접속되는 데이터 구동회로.
  11. 제 2항에 있어서,
    상기 프리 차징부와 상기 스위칭부 사이에 설치되는 제 1버퍼와,
    상기 전류 싱크부와 상기 전압 생성부 사이에 설치되는 제 2버퍼를 구비하는 데이터 구동회로.
  12. 제 1항에 있어서,
    상기 프리 차징부, 전류 싱크부, 전압 생성부, 디지털-아날로그 변환기 및 스위칭부는 상기 데이터 구동회로의 채널마다 설치되는 데이터 구동회로.
  13. 제 1항에 있어서,
    순차적으로 샘플링 펄스를 생성하기 위한 적어도 하나의 쉬프트 레지스터를 포함하는 쉬프트 레지스터부와;
    상기 샘플링 펄스에 응답하여 상기 데이터를 공급받기 위한 적어도 하나의 샘플링 래치를 포함하는 샘플링 래치부와;
    상기 샘플링 래치에 저장된 데이터를 공급받고, 자신들에게 저장된 데이터를 상기 디지털 아날로그 변환기로 공급하기 위한 적어도 하나의 홀딩 래치를 포함하는 홀딩 래치부를 구비하는 데이터 구동회로.
  14. 제 13항에 있어서,
    상기 홀딩 래치에 저장된 상기 데이터의 전압레벨을 상승시켜 상기 디지털 아날로그 변환기로 공급하기 위한 레벨 쉬프터부를 더 구비하는 데이터 구동회로.
  15. 주사선들, 데이터선들 및 발광 제어선들과 접속되도록 위치되는 복수의 화소를 포함하는 화소부와;
    상기 주사선들로 주사신호를 순차적으로 공급하며, 상기 발광 제어선들로 발광 제어신호를 순차적으로 공급하기 위한 주사 구동부와;
    각 수평기간의 제 1기간 동안 상기 주사신호에 의하여 선택된 화소들로 프리차징 전압을 공급하며 제 2기간 동안 상기 화소들로부터 소정의 전류를 공급받고, 제 3기간 동안 상기 화소들로 데이터신호를 공급하기 위한 데이터 구동부를 구비하는 발광 표시장치.
  16. 제 15항에 있어서,
    상기 데이터 구동부는 상기 제 2기간 동안 상기 소정의 전류가 공급될 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하고, 상기 재설정된 계조전압들 중 어느 하나를 선택하여 상기 데이터신호로 공급하는 발광 표시장치.
  17. 제 16항에 있어서,
    상기 데이터 구동부는 적어도 하나의 데이터 구동회로를 구비하며 상기 데이터 구동회로 각각은,
    상기 프리차징 전압을 공급하기 위한 적어도 하나의 프리 차징부와,
    상기 화소로부터 소정의 전류를 공급받기 위한 적어도 하나의 전류 싱크부와,
    상기 보상전압을 이용하여 상기 계조전압들의 전압값을 재설정하는 적어도 하나의 전압 생성부와,
    외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하는 적어도 하나의 디지털-아날로그 변환기와,
    상기 데이터신호를 상기 데이터선으로 공급하기 위한 적어도 하나의 스위칭부와,
    상기 프리 차징부와 상기 스위칭부 사이에 설치되는 적어도 하나의 제 1버퍼와,
    상기 전류 싱크부와 상기 전압 생성부 사이에 설치되는 적어도 하나의 제 2버퍼를 구비하는 발광 표시장치.
  18. 제 17항에 있어서,
    상기 프리 차징부는
    프리차징 전압원과 상기 제 1버퍼 사이에 설치되어 상기 제 1기간 동안 턴-온되는 제 1트랜지스터와,
    상기 디지털-아날로그 변환기와 상기 제 1버퍼 사이에 설치되어 상기 제 3기간 동안 턴-온되는 제 2트랜지스터를 구비하는 발광 표시장치.
  19. 제 18항에 있어서,
    상기 스위칭부는 제 1기간 및 제 3기간 동안 상기 제 1버퍼와 상기 프리 차징부를 접속시키기 위한 적어도 하나의 트랜지스터를 구비하는 발광 표시장치.
  20. 제 18항에 있어서,
    상기 프리차징 전압원은 상기 화소들이 최대휘도로 발광될 때의 전류가 흐르도록 전압값이 설정되는 발광 표시장치.
  21. 제 20항에 있어서,
    상기 소정의 전류의 전류값은 상기 화소들이 최대 휘도로 발광될 때 흐르는 전류와 동일하게 설정되는 발광 표시장치.
  22. 제 17항에 있어서,
    상기 전류 싱크부는
    상기 소정의 전류를 공급받기 위한 전류원과,
    상기 데이터선과 상기 제 2버퍼 사이에 설치되어 상기 제 2기간 동안 턴-온되는 제 1트랜지스터와,
    상기 데이터선과 상기 전류원 사이에 설치되어 상기 제 2기간 동안 턴-온되는 제 2트랜지스터와,
    상기 보상전압을 충전하기 위한 커패시터를 구비하는 발광 표시장치.
  23. 제 17항에 있어서,
    상기 전압 생성부는 기준전원을 공급받는 제 1측단자와 상기 보상전압을 공급받는 제 2측단자 사이에 설치되어 상기 계조전압들을 생성하기 위한 복수의 분압저항들을 구비하는 발광 표시장치.
  24. 제 17항에 있어서,
    상기 데이터 구동회로 각각은
    순차적으로 샘플링 펄스를 생성하기 위한 적어도 하나의 쉬프트 레지스터를 포함하는 쉬프트 레지스터부와;
    상기 샘플링 펄스에 응답하여 상기 데이터를 공급받기 위한 적어도 하나의 샘플링 래치를 포함하는 샘플링 래치부와;
    상기 샘플링 래치에 저장된 데이터를 공급받고, 자신들에게 저장된 데이터를 상기 디지털 아날로그 변환기로 공급하기 위한 적어도 하나의 홀딩 래치를 포함하는 홀딩 래치부를 구비하는 발광 표시장치.
  25. 제 24항에 있어서,
    상기 홀딩 래치에 저장된 상기 데이터의 전압레벨을 상승시켜 상기 디지털 아날로그 변환기로 공급하기 위한 레벨 쉬프터부를 더 구비하는 발광 표시장치.
  26. 제 15항에 있어서,
    상기 화소들 각각은
    제 1전원과,
    상기 제 1전원으로부터 전류를 공급받는 발광소자와,
    상기 데이터선과 접속되며 현재 주사선으로 주사신호가 공급될 때 턴-온되는 제 1트랜지스터 및 제 2트랜지스터와,
    상기 제 1트랜지스터의 제 2전극과 기준전원 사이에 접속되며 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와,
    상기 발광소자로 공급되는 전류량을 제어하기 위한 제 4트랜지스터와,
    상기 제 4트랜지스터의 게이트전극과 제 2전극 사이에 접속되며 상기 이전 주사선으로 주사신호가 공급될 때 턴-온되어 제 4트랜지스터를 다이오드 형태로 접속시키기 위한 제 5트랜지스터를 구비하는 발광 표시장치.
  27. 제 26항에 있어서,
    상기 화소들 각각은 상기 제 1트랜지스터의 제 2전극과 상기 제 1전원 사이에 접속되는 제 1커패시터와,
    상기 제 1트랜지스터의 제 2전극과 상기 제 4트랜지스터의 게이트전극 사이에 접속되는 제 2커패시터를 구비하는 발광 표시장치.
  28. 제 26항에 있어서,
    상기 화소들 각각은 상기 제 4트랜지스터의 게이트전극과 상기 제 1전원 사 이에 접속되는 제 1커패시터와,
    상기 제 1트랜지스터의 제 2전극과 상기 제 4트랜지스터의 게이트전극 사이에 접속되는 제 2커패시터를 구비하는 발광 표시장치.
  29. 제 26항에 있어서,
    상기 제 4트랜지스터의 제 2전극과 상기 발광소자 사이에 접속되며 상기 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 기간 동안 턴-온되는 제 6트랜지스터를 더 구비하는 발광 표시장치.
  30. 주사신호에 의하여 선택된 화소로 소정의 프리차징 전압을 공급하는 단계와,
    상기 프리차징 전압이 공급된 화소로부터 데이터 구동회로로 소정의 전류가 공급되는 단계와,
    상기 소정의 전류가 공급될 때 생성되는 보상전압을 이용하여 계조전압들의 전압값을 재설정하는 단계와,
    외부로부터 공급되는 데이터의 비트값에 대응하여 상기 계조전압들 중 어느 하나의 계조전압을 데이터신호로 선택하여 상기 화소로 공급하는 단계를 포함하는 발광 표시장치의 구동방법.
  31. 제 30항에 있어서,
    상기 소정의 전류는 상기 화소가 최대 휘도로 발광할 때 흐르는 전류와 동일 한 전류값으로 설정되는 발광 표시장치의 구동방법.
  32. 제 31항에 있어서,
    상기 프리차징 전압의 전압값은 상기 화소에서 소정의 전류가 흐를 수 있도록 설정되는 발광 표시장치의 구동방법.
KR1020050073048A 2005-08-10 2005-08-10 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 KR100658266B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050073048A KR100658266B1 (ko) 2005-08-10 2005-08-10 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US11/501,245 US8659511B2 (en) 2005-08-10 2006-08-07 Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
EP06118729A EP1752955B1 (en) 2005-08-10 2006-08-10 Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
US14/150,614 US9812065B2 (en) 2005-08-10 2014-01-08 Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
US15/782,780 US10192491B2 (en) 2005-08-10 2017-10-12 Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073048A KR100658266B1 (ko) 2005-08-10 2005-08-10 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Publications (1)

Publication Number Publication Date
KR100658266B1 true KR100658266B1 (ko) 2006-12-14

Family

ID=37733499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073048A KR100658266B1 (ko) 2005-08-10 2005-08-10 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Country Status (1)

Country Link
KR (1) KR100658266B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881229B1 (ko) 2007-01-12 2009-02-10 주식회사 인테그마 Ｐｍ-ｏｌｅｄ패널의 휘도간섭 보상 회로
CN114093322A (zh) * 2022-01-18 2022-02-25 浙江宏禧科技有限公司 Oled显示装置的像素驱动结构和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881229B1 (ko) 2007-01-12 2009-02-10 주식회사 인테그마 Ｐｍ-ｏｌｅｄ패널의 휘도간섭 보상 회로
CN114093322A (zh) * 2022-01-18 2022-02-25 浙江宏禧科技有限公司 Oled显示装置的像素驱动结构和方法

Similar Documents

Publication Publication Date Title
KR100698699B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100703500B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100658265B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100698700B1 (ko) 발광 표시장치
US10192491B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR100703463B1 (ko) 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법
KR100754131B1 (ko) 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법
KR100613091B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100703492B1 (ko) 데이터 구동회로와 이를 이용한 유기 발광 표시장치
KR100707623B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100703430B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100613088B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100645696B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100700846B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100645695B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100707625B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100613087B1 (ko) 화소 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14