JP2004333911A - 電気光学装置の駆動方法、電気光学装置および電子機器 - Google Patents

Abstract

【課題】データ線駆動系に複数の電圧値を供給するライン数の削減を図る。
【解決手段】Ｋ個の電圧値のうちのＭ（２≦Ｍ＜Ｋ）個の電圧値で構成された第１のグループの中から、表示すべき階調に応じた電圧値を選択するとともに、第１のフィールドＦＬＤ１において、選択された電圧値相当のデータを画素に供給する。また、Ｋ個の電圧値のうちのＮ（２≦Ｎ＜Ｋ）個の電圧値で構成され、第１のグループとは異なる電圧値を含む第２のグループの中から、表示すべき階調に応じた電圧値を選択するとともに、第２のフィールドＦＬＤ２において、選択された電圧値相当のデータを画素に供給する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、電圧変調と時間軸変調とを併用した階調制御に関する。
【０００２】
【従来の技術】
従来より、電圧変調方式および時間軸変調方式の双方のメリットを生かすべく、これらを併用した階調（中間調）制御が提案されている。例えば、特許文献１には、アクティブマトリクス型の電気光学装置において、階調データに応じて、電圧パルスの幅と高さとを可変に設定し、それを画素に供給する技術が開示されている。また、特許文献２には、時間軸変調方式の一種であるサブフィールド駆動において、画素をオン状態に設定するオン電圧を２種類以上設け、オン電圧のレベルを可変に設定することによって、各サブフィールドを重み付けする技術が開示されている。さらに、特許文献３，４には、パッシブマトリクス型の電気光学装置に関して、電圧変調とパルス幅変調とを組み合わせたＦＲＣ（Ｆｌａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ）方式が開示されている。
【０００３】
【特許文献１】
特開平５−１００６２９号公報
【特許文献２】
特開２００１−１００７００号公報
【特許文献３】
特開平７−２２５５６６号公報
【特許文献４】
特開１０−２６８８３６号公報。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、階調数の増大に伴い、データ線駆動系に基準電圧を供給する電圧ラインの本数が増えてしまうという問題がある。電圧変調を併用した階調制御において、値の異なるＫ（Ｋは３以上の自然数）個の電圧値（レベル値）が必要な場合、Ｋ個の電圧値が電圧生成回路において生成される。そして、生成されたＫ個の電圧値は、電圧値の個数相当のＫ本の電圧ラインを介して、データ線駆動系に同時に供給される。電圧ラインの本数は、多階調化に伴い、必要な電圧値の数が増えるほど多くなる。このようなライン数の増大は、データ線駆動系の回路規模の増大を招き、ドライバＩＣ等の小型化を阻害することになる。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、データ線駆動系に複数のレベル値を供給するライン数の削減を図ることである。
【０００６】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、所定の期間を分割することによって規定される複数のサブ期間と、値の異なる（Ｋ≧３）個のレベル値とを用いて、画素の階調表示を行う電気光学装置の駆動方法を提供する。この駆動方法は、Ｋ個のレベル値のうちのＭ（２≦Ｍ＜Ｋ）個のレベル値で構成された第１のグループの中から、表示すべき階調に応じたレベル値を選択するとともに、第１のサブ期間において、選択されたレベル値相当のデータを画素に供給する第１のステップと、Ｋ個のレベル値のうちのＮ（２≦Ｎ＜Ｋ）個のレベル値で構成され、第１のグループとは異なるレベル値を含む第２のグループの中から、表示すべき階調に応じたレベル値を選択するとともに、第１のサブ期間とは異なる第２のサブ期間において、選択されたレベル値相当のデータを画素に供給する第２のステップとを有する。
【０００７】
ここで、第１の発明において、第１のサブ期間および第２のサブ期間の切り替えと同期して、第１のグループと第２のグループとを時分割で切り替える第３のステップをさらに設けることが好ましい。
【０００８】
また、第１の発明において、第１のステップおよび第２のステップは、第１のサブ期間で選択されたレベル値と第２のサブ期間で選択されたレベル値との変化量が、所定のステップレベル以下になるように、レベル値を選択することが好ましい。
【０００９】
第２の発明は、画素の階調表示を行うのに必要な、値の異なるＫ（Ｋ≧３）個のレベル値を生成する第１のステップと、Ｋ個のレベル値のうちのＭ（２≦Ｍ＜Ｋ）個のレベル値で構成された第１のグループと、Ｋ個のレベル値のうちのＮ（２≦Ｎ＜Ｋ）個のレベル値で構成され、第１のグループとは異なるレベル値を含む第２のグループとを時分割で切り替えながら複数のラインに供給する第２のステップと、複数のラインに第１のグループが供給されている場合、第１のグループの中から表示すべき階調に応じたレベル値を選択し、この選択されたレベル値相当のデータをデータ線に出力する第３のステップと、複数のラインに第２のグループが供給されている場合、第２のグループの中から表示すべき階調に応じたレベル値を選択し、この選択されたレベル値相当のデータをデータ線に出力する第４のステップとを有する電気光学装置の駆動方法を提供する。
【００１０】
ここで、第２の発明において、ラインの本数は、Ｋよりも少なく、ＭまたはＮのうちの大きい方の数相当であることが好ましい。
【００１１】
また、第２の発明において、所定の期間を分割することによって規定される複数のサブ期間を用いて、画素の階調表示を行う場合、第１のグループと第２のグループとの切り替えは、サブ期間の切り替えと同期して行われることが好ましい。
【００１２】
第３の発明は、所定の期間を分割することによって規定される複数のサブ期間と、値の異なるＫ（Ｋ≧３）個の電圧値とを用いて、画素の階調表示を行う電気光学装置を提供する。この電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して、それぞれが設けられた複数の画素と、走査線に走査信号を出力することにより、データの書込対象となる画素に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働するデータ線駆動回路とを有する。データ線駆動回路は、第１のグループの中から表示すべき階調に応じた電圧値を選択し、第１のサブ期間において、選択された電圧値相当のデータを書込対象となる画素に対応するデータ線に出力する。また、データ線駆動回路は、第２のグループの中から表示すべき階調に応じた電圧値を選択し、第１のサブ期間とは異なる第２のサブ期間において、選択された電圧値相当のデータを書込対象となる画素に対応するデータ線に出力する。第１のグループは、Ｋ個の電圧値のうちのＭ（２≦Ｍ＜Ｋ）個の電圧値で構成されている。第２のグループは、Ｋ個の電圧値のうちのＮ（２≦Ｎ＜Ｋ）個の電圧値で構成され、第１のグループとは異なる電圧値を含む。
【００１３】
ここで、第３の発明において、Ｋ個の電圧値を生成する電圧生成回路をさらに有していてもよい。この電圧生成回路は、第１のグループと第２のグループとを時分割で切り替えながら、データ線駆動回路に出力する。
【００１４】
また、第３の発明において、電圧生成回路は、第１の抵抗群と、第２の抵抗群と、時分割スイッチ部とを有していることが好ましい。第１の抵抗群は、直列接続された複数の抵抗を有し、これらの抵抗の抵抗分割によって、第１のグループを生成する、第２の抵抗群は、直列接続された複数の抵抗を有し、これらの抵抗の抵抗分割によって、第２のグループを生成する。時分割スイッチ部は、第１の抵抗群によって生成された第１のグループと、第２の抵抗群によって生成された第２のグループとを時分割で切り替える。この時分割スイッチ部は、第１のサブ期間および第２のサブ期間の切り替えと同期して、第１のグループと第２のグループとの切り替えを行うことが望ましい。
【００１５】
第３の発明において、電圧生成回路は、第１のグループおよび第２のグループとして、正極電圧を生成する正極回路系と、第１のグループおよび第２のグループとして、負極電圧を生成する負極回路系と、正極回路系によって生成された正極電圧、または、負極回路系によって生成された負極電圧のいずれかを選択する極性切替回路とを有することが好ましい。この場合、正極回路系および負極回路系は、第１の抵抗群と、第２の抵抗群と、時分割スイッチ部とをそれぞれ有する。
【００１６】
第３の発明において、第１のサブ期間で選択されたレベル値と第２のサブ期間で選択されたレベル値との変化量が、所定のステップレベル以下であることが好ましい。
【００１７】
第４の発明は、複数の電圧ラインと、値の異なるＫ（Ｋ≧３）個の電圧値を生成する電圧生成回路と、データ線駆動回路とを有する電気光学装置を提供する。ここで、電圧生成回路は、Ｋ個の電圧値のうちのＭ（２≦Ｍ＜Ｋ）個の電圧値で構成された第１のグループと、Ｋ個の電圧値のうちのＮ（２≦Ｎ＜Ｋ）個の電圧値で構成され、第１のグループとは異なる電圧値を含む第２のグループとを時分割で切り替えながら複数の電圧ラインに供給する。また、データ線駆動回路は、複数の電圧ラインに第１のグループが供給されている場合、第１のグループの中から表示すべき階調に応じた電圧値を選択し、この選択された電圧値相当のデータをデータ線に出力する。それとともに、データ線駆動回路は、複数の電圧ラインに第２のグループが供給されている場合、第２のグループの中から表示すべき階調に応じた電圧値を選択し、この選択された電圧値相当のデータをデータ線に出力する。
【００１８】
ここで、第４の発明において、電圧ラインの本数は、Ｋよりも少なく、ＭまたはＮのうちの大きい方の個相当であることが好ましい。
【００１９】
また、第４の発明において、所定の期間を分割することによって規定される複数のサブ期間を用いて、画素の階調表示を行う場合、電圧生成回路は、第１のグループと第２のグループとの切り替えを、サブ期間の切り替えと同期して行うことが好ましい。
【００２０】
第５の発明は、上記第３または第４の発明に係る電気光学装置を実装した電子機器を提供する。
【００２１】
【発明の実施の形態】
（第１の実施形態）
電気光学装置の具体的な説明に先立ち、図１を参照しつつ、本実施形態に係る階調制御の概要について説明する。画素の表示階調を規定する階調データは、一例として、Ｄ０〜Ｄ５の６ビットで構成される６４階調データである。所定の期間（１フレーム（１Ｆ））は、サブ期間に相当する２つのフィールドＦＬＤ１，ＦＬＤ２に分割されている。表示すべき階調との関係において、フィールドＦＬＤ１，ＦＬＤ２は、１：１の重み付けを与える長さ（表示期間）、すなわち、等間隔に設定されている。画素内の電気光学素子として液晶素子を用いる場合、画素へのデータ供給は、電圧レベルで行われる。また、液晶の寿命向上を図るべく、電圧極性を所定の期間（例えば１フレーム）毎にレベル反転させる交流駆動が行われる。
【００２２】
それぞれのフィールドＦＬＤにおける画素への供給データは、予め設定された複数のレベル値の中から、いずれか１つが設定される。データを電圧レベルで設定する場合、レベル値も電圧値で設定される。図２に示すように、設定可能なレベル値として、値の異なる３４個の離散的な電圧値Ｖ０〜Ｖ３３が用意されている。これらの電圧値Ｖ０〜Ｖ３３は、ノーマリブラックモードで動作する液晶の光学的特性（相対透過率（または相対反射率））の変化が実質的に等間隔になるように設定されている。相対透過率は、透過光量の最低値を０％、その最高値を１００％として正規化したものである。実効電圧が閾値電圧Ｖｔｈ１よりも低い領域では透過率が０％となる。したがって、完全なオフ電圧である電圧値Ｖ０は、閾値電圧Ｖｔｈ１よりも低い値に設定されている。ただし、階調特性の観点より、電圧値Ｖ０は、隣りの電圧値Ｖ１との電圧変化量がなるべく小さくなるように設定することが好ましい。また、実効電圧が飽和電圧Ｖｔｈ２よりも高い領域では透過率が１００％となる。したがって、完全なオン電圧である電圧値Ｖ３３は、飽和電圧Ｖｔｈ２よりも高い値に設定されている。ただし、電圧値Ｖ３３についても、隣りの電圧値Ｖ３２との電圧変化量がなるべく小さくなるように設定することが好ましい。一方、閾値電圧Ｖｔｈ１以上で飽和電圧Ｖｔｈ２以下の領域では、実効電圧の増加に伴い、透過率が非線形的に増加する。そこで、中間的な電圧値Ｖ１〜Ｖ３２に関しては、電圧Ｖｔｈ１，Ｖｔｈ２間において、透過率の変化が実質的に等間隔になるように設定されている。ただし、これらを透過率が非線形に変化するように設定することも可能である。これにより、レベル値（電圧値）の設定の仕方によって各種の液晶に柔軟に対応できる。
【００２３】
図３は、本実施形態に係るフィールドＦＬＤ１，ＦＬＤ２の電圧設定表である。フィールドＦＬＤ１，ＦＬＤ２の設定電圧には規則性があり、データ（階調値）の下３桁のビット（Ｄ２Ｄ１Ｄ０）によって規定されるパターン（表１参照）の繰り返しである（ｉ＝０，２，３，・・・，７）。

【００２４】
それぞれのフィールドＦＬＤにおける電圧値Ｖは、階調データＤ０〜Ｄ５より一義的に特定される。そのため、２つのフィールドＦＬＤ１，ＦＬＤ２で構成される１フレーム全体でみた場合、電圧値Ｖ０〜Ｖ３３の中から選択された２つの電圧値Ｖの組み合わせも、データＤ０〜Ｄ５により一義的に特定される。本実施形態では、フィールドＦＬＤ１，ＦＬＤ２の重み付けが同一なので、画素の表示階調は電圧値Ｖの組み合わせのみによって決定され、電圧値Ｖの設定順序は関係しない。例えば、データ（Ｄ５Ｄ４Ｄ３Ｄ２Ｄ１Ｄ０）が”００００１１”の場合、第１のフィールドＦＬＤ１ではＶ１、第２のフィールドＦＬＤ２ではＶ２がそれぞれ設定される。これにより、１フレーム期間に占める２つの電圧値Ｖ１，Ｖ２の設定時間の割合（デューティ比）が特定され、その時間密度に応じた実効電圧で画素の階調表示が行われる。なお、フィールドＦＬＤの分割数や電圧値Ｖの設定数は、表示すべき階調数に応じて適宜設定されるべきものであるが、後者については、電圧変調を併用した階調制御を行う関係上、値の異なる３つ以上の電圧値Ｖを設定しておく必要がある。
【００２５】
本階調制御の特徴は、電圧値Ｖ０〜Ｖ３３のうちの一部で構成されるグループ（電圧値群）をフィールドＦＬＤ１，ＦＬＤ２毎に設定し、このグループに基づいて、フィールドＦＬＤの電圧値Ｖを設定する点にある。換言すれば、１フレーム全体では電圧値Ｖ０〜Ｖ３３が選択され得るものの、フィールド単位で見た場合には、その選択対象がグループ内のものに限定される。具体的には、電圧値Ｖ０〜Ｖ３３は、フィールドＦＬＤの個数相当、すなわち、下表に示すように２つのグループに分類されている。

【００２６】
第１のフィールドＦＬＤ１では、第１のグループに属する１８個の電圧値Ｖｇ１のいずれかが、表示すべき階調に応じて選択的に設定される。また、第２のフィールドＦＬＤ２では、第２のグループに属する１７個の電圧値Ｖｇ２のうちのいずれかが、表示すべき階調に応じて選択的に設定される。なお、（Ｖ０，Ｖ４，Ｖ８，Ｖ１２，Ｖ１６，Ｖ２０，Ｖ２４，Ｖ２８，Ｖ３２）の９個の電圧値（以下「重複電圧値Ｖｃｍｎ」と呼ぶ）については、重複分類、すなわち、第１および第２のグループの双方に属している。また、（Ｖ３，Ｖ７，Ｖ１１，Ｖ１５，Ｖ１９，Ｖ２３，Ｖ２７，Ｖ３１）の８個の電圧値については本実施形態では使用しないため、画素の階調表示を行うために用いられる電圧値Ｖの個数Ｋは合計２６個になる。
【００２７】
電圧値Ｖのグルーピングは、下記の規則に従う限り任意に設定可能であり、電圧値Ｖの重複分類を行うか否かも任意である。詳細については後述するが、あるフィールドＦＬＤにおける選択対象を１つのグループ内のものに限定する理由は、データ線駆動系に電圧を供給する電圧ラインの本数の削減を図るためである。
【００２８】
（グルーピング規則）
・第１のグループはＫ個のレベル値のうちのＭ（２≦Ｍ＜Ｋ）個のレベル値（電圧値）で構成されていること
本実施形態では、Ｋ＝２６、Ｍ＝１８であるから本条件を満たしている。
・第２のグループは、Ｋ個のレベル値のうちのＮ（２≦Ｎ＜Ｋ）個のレベル値で構成されており、かつ、第１のグループとは異なるレベル値を含むこと
本実施形態では、Ｎ＝１７であり、（Ｖ２，Ｖ６，Ｖ１０，Ｖ１４，Ｖ１８，Ｖ２２，Ｖ２６，Ｖ３０）は第２のグループ固有の電圧値であるから本条件を満たしている。
【００２９】
また、本階調制御では、互いに隣接したフィールドＦＬＤ１，ＦＬＤ２間における電圧値Ｖの変化量（ステップレベル）がなるべく小さくなるように、電圧値Ｖを設定している。これは、電圧変化量の大小に起因した階調ずれ、階調反転または潰れ等を防ぐためである。ここで、「ステップレベル」とは、離散的な電圧値Ｖ０〜Ｖ３３におけるステップ的な間隔をいう。例えば、互いに隣り合った電圧値（例えばＶ０，Ｖ１）のステップレベルは「１」であり、１つ飛ばしの電圧値（例えばＶ０，Ｖ２）のステップレベルは「２」である。本実施形態では、隣接フィールドＦＬＤ１，ＦＬＤ２間の電圧変化量が「４ステップレベル」以下になるように、電圧値Ｖを設定している。図３の電圧設定表より、すべての階調値において、隣接フィールド間の電圧変化量が４ステップレベル以下になっていることが分かる。なお、図２に示したように、電圧値Ｖ０〜Ｖ３３の隣接間隔を相違させている関係上、例えば、Ｖ０−Ｖ１間とＶ１−Ｖ２間とでは、電圧差の値自体は相違するものの、ステップレベルで捉えると、どちらも同じ「１」になる点に留意されたい。なお、ステップレベルは階調性を乱さない範囲で設定すればよく、電圧レベル数の約１／２以下のステップ数が好ましい。更に好ましくは、約１／８以下に設定することで画質が向上する。
【００３０】
図４は、本実施形態に係る電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在しているｎ本の走査線Ｙ１〜Ｙｎと、それぞれが列方向（Ｙ方向）に延在しているｍ本のデータ線Ｘ１〜Ｘｍとが設けられており、これらの交差に対応して画素２が配置されている。
【００３１】
図５は、液晶を用いた画素２の等価回路図である。１つの画素２は、スイッチング素子であるスイッチングトランジスタ２１、印加電圧によって透過率が変化する液晶素子２２、および、キャパシタ２３によって構成されている。スイッチングトランジスタ２１のソースは、１本のデータ線Ｘに接続されているとともに、そのゲートは、ある走査信号Ｇが供給された１本の走査線Ｙに接続されている。同一の画素列上に位置する複数の画素２に関して、それぞれのスイッチングトランジスタ２１のソースは、データ線Ｘに共通接続されている。また、同一の画素行上に位置する複数の画素２に関して、それぞれのスイッチングトランジスタ２１のゲートは、走査線Ｙに共通接続されている。スイッチングトランジスタ２１のドレインは、並列に設けられた液晶素子２２とキャパシタ２３とに共通接続されている。液晶素子２２は、画素電極２４と、対向電極２５と、これらの電極２４，２５間に挟持された液晶層とによって構成されている。画素電極２４とキャパシタ２３の一方の電極とには、スイッチングトランジスタ２１を介して、データ線Ｘよりデータ電圧Ｖｄａｔａ（データ信号ｄ）が印加される。また、対向電極２５とキャパシタ２３の他方の電極とには、駆動電圧ＬＣＯＭが印加されている。各フィールドＦＬＤ１，ＦＬＤ２のデータ書込期間において、画素２にデータが電圧レベルで供給されると、液晶素子２２とキャパシタ２３とが充放電される。これにより、画素電極２４と対向電極２５との間の電位差に応じて、液晶層の透過率が設定され、画素２の階調表示が行われる。
【００３２】
タイミング信号生成回路５には、図示しない上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびドットクロック信号ＤＣＬＫといった外部信号に基づいて、走査線駆動回路３、データ線駆動回路４、データ変換回路７および電圧生成回路８を同期制御する。この同期制御の下、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。
【００３３】
発振回路６は、読み出しタイミングの基本クロックＲＣＬＫを生成し、これをタイミング信号生成回路５に供給する。タイミング信号生成回路５は、外部信号Ｖｓ，Ｈｓ，ＤＣＬＫに基づいて、極性指示信号ＰＯＬ、駆動電圧ＬＣＯＭ、スタートパルスＤＹ、クロック信号ＣＬＹ、ラッチパルスＬＰ、クロック信号ＣＬＸ、スタート信号ＳＴ、フィールド信号ＳＦ等を含む各種の内部信号を生成する。これらの内部信号のいくつかに関する波形を図１０に示す。ここで、極性指示信号ＰＯＬは、液晶の交流駆動を行う際の電圧極性を指示する信号であり、本実施形態では１フレーム毎にレベルが反転する。駆動電圧ＬＣＯＭは、表示部１の対向基板に形成された対向電極２５に印加される電圧であり、本実施形態では０［Ｖ］に設定されている。なお、走査信号Ｇ１，Ｇ２，Ｇ３，…，Ｇｎが立ち下がるときに、画素電圧がその影響で若干低い方にシフトする場合は、駆動電圧ＬＣＯＭをマイナス側に設定することで、液晶に直流成分が印加されないようにしてもよい。スタートパルスＤＹは、各フィールドＦＬＤの開始タイミングに出力されるパルス信号であり、このパルスＤＹによって、各フィールドＦＬＤの切り替わりが制御される。クロック信号ＣＬＹは、走査側（Ｙ側）における水平走査期間（１Ｈ）を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移時、すなわち、立ち上がり時および立ち下がり時に出力される。クロック信号ＣＬＸは、画素２へのデータ書込用のドットクロック信号である。スタート信号ＳＴは、１画素行分のデータの取り込み開始タイミングを規定するタイミング信号である。フィールド信号ＳＦは、スタートパルスＤＹの立ち上がり数をカウントすることにより、フィールドＦＬＤ１，ＦＬＤ２の番号を特定するとともに、その開始タイミングを規定する信号である。
【００３４】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されている。この駆動回路３は、各フィールドＦＬＤの最初に供給されるスタートパルスＤＹを、クロック信号ＣＬＹにしたがって転送し、各走査線Ｙ１〜Ｙｎに対して、走査信号Ｇ１，Ｇ２，Ｇ３，…，Ｇｎを順次排他的にＨレベルに設定する（図１０参照）。これにより、所定の期間において、所定の順序で（一般的には最上から最下に向かって）、１走査線分の画素行が順番に選択される線順次走査が行われる。
【００３５】
データ変換回路７は、入力された６ビットの階調データＤ０〜Ｄ５を変換して、フィールドＦＬＤ毎の電圧値Ｖを規定するフィールドデータＤｓをデータ線駆動回路４に出力する。図６は、データ変換回路７のブロック構成図である。データ変換回路７は、フレームメモリ７１、メモリ制御回路７２および変換部７３で構成されている。フレームメモリ７１は、表示部１の解像度に相当するｍ×ｎビットのメモリ空間を少なくとも有し、上位装置から入力される階調データＤ０〜Ｄ５をフレーム単位で格納・保持する。メモリ制御回路７２は、書き込み系の信号Ｖｓ，Ｈｓ，ＤＣＬＫに基づいて、フレームメモリ７１へのデータの書き込みを制御する。具体的には、２つの同期信号Ｖｓ，Ｈｓによる制御下において、ドットクロック信号ＤＣＬＫがカウントアップされ、そのカウント値に応じたアドレスに階調データＤ０〜Ｄ５が順次格納されていく。このカウント値は次の垂直同期信号Ｖｓが入力されるタイミング毎にリセットされ、新たなカウントアップが開始される。また、メモリ制御回路７２は、読み出し系の信号ＤＹ，ＬＰ，ＣＬＸに基づいて、フレームメモリ７１からのデータの読み出しを制御する。具体的には、２つのパルスＤＹ，ＬＰによる制御下において、クロック信号ＣＬＸがカウントアップされ、そのカウント値に応じたアドレスより、階調データＤ０〜Ｄ５が順次読み出されていく。フレームメモリ７１より読み出された階調データＤ０〜Ｄ５は、変換部７３にシリアルに転送される。変換部７３には、図３に示した電圧設定表がテーブルとして記憶されており、このテーブルを参照することにより、階調データＤ０〜Ｄ５に対応する電圧値Ｖの組み合わせが決定される。そして、変換部７３は、フィールド信号ＳＦによって指示されるフィールドＦＬＤの順番で、決定された電圧値Ｖを特定するフィールドデータＤｓを、フィールドＦＬＤ毎にシリアルに出力する。
【００３６】
データ線駆動回路４は、１水平走査期間（１Ｈ）で、今回データを書き込む画素行に対する５ビットのフィールドデータＤｓの一斉出力と、次の水平走査期間でデータを書き込む画素行に関するフィールドデータＤｓの点順次的なラッチとを並行して行う。図７は、データ線駆動回路４のブロック構成図である。このデータ線駆動回路４は、Ｘシフトレジスタ４１、第１のラッチ回路４２、第２のラッチ回路４３、デコーダ４４および電圧選択部４５およびアンプ４６で構成されている。Ｘシフトレジスタ４１は、水平走査期間の最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍとして順次排他的に供給する。第１のラッチ回路４２は、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍの立ち下がり時において、シリアルデータとして供給されたｍ個のフィールドデータＤｓを順次ラッチする。第２のラッチ回路４３は、第１のラッチ回路４２によりラッチされたフィールドデータＤｓをラッチパルスＬＰの立ち下がり時（次の水平走査期間）においてラッチし、デコーダ４４にパラレルに出力する。デコーダ４４は、第２のラッチ回路４３からのフィールドデータＤｓに基づいて、表示すべき階調に応じた電圧値Ｖを選択する選択信号ＳＥＬ０〜ＳＥＬ１７を生成し、電圧選択部４５に出力する。そして、電圧選択部４５によって選択された電圧値Ｖ（Ｄ／Ａ変換されたアナログデータ）は、アンプ４６において増幅された後、電圧レベルのデータ信号ｄ１，ｄ２，ｄ３，…，ｄｍとして、それぞれのデータ線Ｘ１〜Ｘｍに一斉に出力される。
【００３７】
なお、データ線駆動回路４に対してフレームメモリ等から直接データを線順次的に入力する構成でも本発明を適用できるが、その場合においても本発明の主眼とする部分の動作は同様であるから、ここでの説明を省略する。この場合には、データ線駆動回路４にＸシフトレジスタ４１を設ける必要がなくなる。
【００３８】
電圧選択部４５は、データ線Ｘ毎に設けられた複数の電圧選択回路４５’で構成されている。図８は、あるデータ線Ｘに対応する１つの電圧選択回路４５’の構成図である。この電圧選択回路４５’は、電圧ラインＶＬ０〜ＶＬ１７の本数に相当する１８個のアナログスイッチで構成されたスイッチ群４５ａを有する。それぞれのアナログスイッチの一端は、電圧生成回路８に接続された１８本の電圧ラインＶＬ０〜ＶＬ１７のいずれかに接続されているとともに、その他端は、電圧選択回路４５’の出力端Ｓに共通接続されている。スイッチ群４５ａは、選択信号ＳＥＬ０〜ＳＥＬ１７のレベルに応じて、いずれかのスイッチが択一的にオンし、電圧ラインＶＬ０〜ＶＬ１７に供給された基準電圧のいずれかを出力する。
【００３９】
電圧生成回路８は、Ｋ（＝２６）個の電圧値を生成するとともに、Ｍ（＝１８）個の電圧値を含む第１のグループと、Ｎ（＝１７）個の電圧値を含む第２のグループとを時分割で切り替えながら、電圧ラインＶＬ０〜ＶＬ１７に出力する。この切り替えは、フィールド信号ＳＦに基づいて行われるフィールドＦＬＤの切り替えと同期している。電圧生成回路８は、第１のフィールドＦＬＤ１時には、第１のグループに属する電圧値Ｖｇ１を出力し、第２のフィールドＦＬＤ２時には、第２のグループに属する電圧値Ｖｇ２を出力する。
【００４０】
図９は、電圧生成回路８のブロック構成図である。この電圧生成回路８は、正極回路系８１、負極回路系８２および極性切替回路８３で構成されている。前段の正極回路系８１は、第１の抵抗群８１ａ、第２の抵抗群８１ｂおよび時分割スイッチ部８１ｃを有する。抵抗群８１ａ、抵抗群８１ｂのそれぞれは、２つの固定電圧＋Ｖｂａｓｅ，Ｖｓｓの間に複数の抵抗を直列接続したものである。第１の抵抗群８１ａの抵抗分割によって、第１のグループに属する正極の電圧値＋Ｖｇ１が生成される。また、第２の抵抗群８１ｂの抵抗分割によって、第２のグループに属する正極の電圧値＋Ｖｇ２が生成される。これらの抵抗群８１ａ，８１ｂにおける各ノードのうち、上述した９個の重複電圧値Ｖｃｍｎを発生するノードｎ０，ｎ４，・・・，ｎ２８，ｎ３２については互いに接続されている。重複電圧値Ｖｃｍｎは、時分割スイッチ部８１ｃを経ることなく後段の極性切替回路８３に直接出力されるが、それ以外の電圧値Ｖは、時分割スイッチ部８１ｃを経て、極性切替回路８３に選択的に出力される。なお、ノイズの影響による電圧値Ｖの変動を抑制すべく、重複電圧値Ｖｃｍｎを発生するノード間には、抵抗と並列にキャパシタＣが設けられている。
【００４１】
時分割スイッチ部８１ｃは、フィールド信号ＳＦに基づいて、第１のグループに属する電圧値＋Ｖｇ１と、第２のグループに属する電圧値＋Ｖｇ２とを時分割で切り替えながら、後段の極性切替回路８３に出力する。具体的には、このスイッチ部８１ｃは、複数のスイッチ要素で構成されており、それぞれのスイッチ要素は、第１のグループの電圧値＋Ｖｇ１を伝送するｎチャネル型トランジスタと、第２のグループの電圧値＋Ｖｇ２を伝送するｐチャネル型トランジスタとを有する。フィールド信号ＳＦによって第１のフィールドＦＬＤ１が指示されている場合（ＳＦ＝Ｈレベル）、ｎチャネル型トランジスタがオンして、第１のグループに属する電圧値＋Ｖｇ１が極性切替回路８３に出力される。これに対して、第２のフィールドＦＬＤ２の指示時には（ＳＦ＝Ｌレベル）、ｐチャネル型トランジスタがオンして、第２のグループに属する電圧値＋Ｖｇ２が出力される。
【００４２】
一方、負極回路系８２は、負極の固定電圧−Ｖｂａｓｅが供給されている点を除けば、正極回路系８１と同様の回路構成になっている。負極回路系８２は、第１のグループに属する負極の電圧値−Ｖｇ１と、第２のグループに属する負極の電圧値−Ｖｇ２とを時分割で切り替えながら、後段の極性切替回路８３に出力する。
【００４３】
極性切替回路８３は、極性指示信号ＰＯＬに基づいて、正極回路系８１からの正極の電圧値＋Ｖ（＝＋Ｖｇ１，＋Ｖｇ２）、または、負極回路系８２からの負極の電圧値−Ｖ（＝−Ｖｇ１，−Ｖｇ２）の一方を選択し、電圧ラインＶＬ０〜ＶＬ１７に供給する。具体的には、この極性切替回路８３は、複数のスイッチ要素で構成されており、それぞれのスイッチ要素は、正極の電圧値＋Ｖを伝送するｐチャネル型トランジスタと、負極の電圧値−Ｖを伝送するｎチャネル型トランジスタとを有する。極性指示信号ＰＯＬがＬレベルの場合、ｐチャネル型トランジスタがオンして、正極の電圧値＋Ｖが電圧ラインＶＬ０〜ＶＬ１７に出力される。これに対して、極性指示信号ＰＯＬがＨレベルの場合、ｎチャネル型トランジスタがオンして、負極の電圧値−Ｖが電圧ラインＶＬ０〜ＶＬ１７に出力される。
【００４４】
つぎに、図１０に示すタイミングチャートを参照しながら、線順次走査による表示部１の表示制御について説明する。まず、極性指示信号ＰＯＬがＬレベルになる１フレーム（１Ｆ）において、第１のフィールドＦＬＤ１の開始を指示するスタートパルスＤＹが走査線駆動回路３に供給される。これを受けて、走査線駆動回路３は、クロック信号ＣＬＹに応じたデータ転送を行い、走査信号Ｇ１，Ｇ２，Ｇ３，…，Ｇｎをこの順序で排他的にＨレベルに設定する。これにより、図４の上から下に向かって走査線Ｙ１〜Ｙｎが順次選択される。
【００４５】
走査信号Ｇ１，Ｇ２，Ｇ３，…，Ｇｎは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有する。最上の走査線Ｙ１に出力される走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。したがって、スタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、データ線駆動回路４にラッチパルスＬＰの１ショット（Ｇ０）が供給される。これを受けて、データ線駆動回路４は、１水平走査期間において、クロック信号ＣＬＸに応じたデータ転送を行い、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍを順次排他的に出力する。なお、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有する。
【００４６】
図７に示した第１のラッチ回路４２は、ラッチ信号Ｓ１の立ち下がりタイミングにおいて、最上の走査線Ｙ１と最左のデータ線Ｘ１との交差に対応する画素２へのフィールドデータ信号Ｄｓをラッチする。つぎに、ラッチ信号Ｓ２の立ち下がりタイミングにおいて、最上の走査線Ｙ１と左から２番目のデータ線Ｘ２との交差に対応する画素２へのフィールドデータＤｓがラッチされる。それ以降も同様であり、ラッチ信号Ｓの立ち下がりタイミングにおいて、走査線Ｙ１とデータ線Ｘとの交差に対応する画素２へのフィールドデータＤｓが順次ラッチされていく。これにより、最上の走査線Ｙ１に対応する画素行分（ｍ個）のフィールドデータＤｓが、第１のラッチ回路４２により点順次的にラッチされる。
【００４７】
つぎに、クロック信号ＣＬＹが立ち下がると、走査信号Ｇ１がＨレベルになり、最上の走査線Ｙ１が選択される。これにより、この走査線Ｙ１に対応する最上の画素行に関して、すべてのスイッチングトランジスタ２１が同時にオンする。一方、このクロック信号ＣＬＹの立ち下がりと同期して、次のラッチパルスＬＰが出力される。このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路４３は、第１のラッチ回路４２によって点順次的にラッチされたｍ個のフィールドデータＤｓを、デコーダ４４に一斉に出力する。また、このタイミングにおいて、デコーダ４４は、ｍ個のフィールドデータＤｓから選択信号ＳＥＬ０〜ＳＥＬ１７のセットをｍ個を生成し、それぞれを対応する電圧選択回路４５’に一斉に出力する。
【００４８】
第１のフィールドＦＬＤ１時には、電圧ラインＶＬ０〜ＶＬ１７に第１のグループに属する電圧値Ｖｇ１が供給されている。したがって、それぞれの電圧選択回路４５’は、選択信号ＳＥＬ０〜ＳＥＬ１７に応じて、第１のグループに属する電圧値Ｖｇ１の中からいずれかの電圧値Ｖを選択し、これをデータ信号ｄとして、対応するデータ線Ｘに出力する。これにより、最上の画素行におけるオン状態のスイッチングトランジスタ２１を介して、その後段に接続された液晶素子２２およびキャパシタ２３に、データとしての電圧値Ｖが印加・保持される（データの書き込み）。
【００４９】
以上のような動作は、走査線駆動回路３によって最下の走査線Ｙｎが選択されるまで、線順次的に繰り返され、最下の走査線Ｙｎの選択が終了した時点で、第１のフィールドＦＬＤ１におけるデータ書込期間が終了する。フィールドＦＬＤ１において、それぞれの画素２に一旦書き込まれたデータは、続く第２のフィールドＦＬＤ２におけるデータの書き込みが再度行われるまで保持される。
【００５０】
第２のフィールドＦＬＤ２についても、第１のフィールドＦＬＤ１と同様のプロセスで、データの書き込みが線順次的に行われる。ただし、第２のフィールドＦＬＤ２時には、電圧ラインＶＬ０〜ＶＬ１７に第２のグループに属する電圧値Ｖｇ２が供給されている。したがって、それぞれの電圧選択回路４５’は、選択信号ＳＥＬ０〜ＳＥＬ１７に応じて、第２にグループに属する電圧値Ｖｇ２の中からいずれかの電圧値Ｖを選択する。そして、これがデータ信号ｄとして、対応するデータ線Ｘに出力され、画素２へのデータ書き込みが行われる。
【００５１】
これ以降のフレームについても、先のフレームと同様のプロセスで、電圧極性をフレーム毎に反転させながら、画素２へのデータ書き込みが行われていく。
【００５２】
このように、本実施形態によれば、個々のフィールドＦＬＤにおいて設定対象となる電圧値Ｖの数を制限することで、データ線駆動系に電圧値を供給する電圧ラインの本数を削減できる。比較例として、各フィールドＦＬＤでＫ個の電圧値Ｖをすべて用いるケースを考えた場合、データ線駆動系にＫ個の電圧値Ｖを同時に供給しなけらばならないので、少なくともＫ本の電圧ラインが必要となる。これに対して、本実施形態では、Ｋよりも少ない個数（ＭまたはＮ）で電圧値Ｖのグループを構成し、それぞれのフィールドＦＬＤでは、一つのグループの中から電圧値Ｖを選択している。データ線駆動系に同時に供給すべき電圧値Ｖの個数は、第１のフィールドＦＬＤ１時ではＭ個、第２のフィールドＦＬＤ２ではＮ個となる。したがって、データ線駆動系に電圧値Ｖを供給する電圧ラインの本数は、ＭまたはＮのうちの大きい方の個数相当でよく（本実施形態ではＭ＞ＮなのでＭ本）、比較例のＫ本よりも少ない本数の電圧ラインで必要な電圧値Ｖの供給が可能となる。その結果、回路面積に占める電圧ラインの割合が低減され、多階調化に伴う回路規模の増大を抑制することができるので、ドライバＩＣ等の小型化を図ることが可能となる。
【００５３】
また、本実施形態によれば、階調特性を改善することによって、表示品質の向上を図ることができる。なぜなら、１フレームを構成する２つのフィールドＦＬＤ１，ＦＬＤ２において、電圧値Ｖの変化量に所定の制限（４ステップレベル以下）を加えているからである。これにより、電圧変化量の大小に起因した階調ずれを抑制でき、多階調化した場合においても、階調の反転や潰れの発生を有効に防ぐことができる。
【００５４】
なお、上述した実施形態では、１フレームを２つの等間隔なフィールドＦＬＤ１，ＦＬＤ２に分割した例について説明したが、分割数や時間的な重み付けに関しては、これに限定されるものではない。本発明は、所定の期間を分割することによって規定される２個以上のサブ期間（期間の重み付けが同一であるか相違しているかを問わない）と、３個以上のレベル値とを用いた階調制御に対して広く適用可能である。例えば、サブフィールドをサブ期間としたサブフィールド駆動方式やＦＲＣ方式に対しても、本発明を適用することができる。
【００５５】
また、上述した実施形態では、電圧値Ｖを２つにグループに分類しているが、３つ以上のグループに分類してもよい。例えば、１フレームを６つのサブフィールドに分割したサブフィールド駆動において、最初と４番目のサブフィールドには第１のグループを割り当て、２番目と５番目のサブフィールドには第２のグループを割り当て、３番目と６番目のサブフィールドには第３のグループを割り当てるといった如くである。
【００５６】
また、上述した実施形態では、駆動電圧ＬＣＯＭを０Ｖ（一定電圧）とし、データ電圧の極性を反転させることにより、液晶の交流駆動が行われる。しかしながら、液晶の交流駆動方式はこれに限定されるものではなく、駆動電圧ＬＣＯＭを可変に設定（例えば２レベル）することで、交流駆動を行うことも可能である。
【００５７】
また、上述した実施形態では、液晶の長寿命化を図るべく、電圧の極性反転を１フレーム毎に行うフレーム反転駆動を例に説明した。しかしながら、本発明はこれに限定されるものではなく、例えば、図１１に示すように、極性反転をフィールド毎に行うフィールド反転駆動であってもよい。フィールド反転駆動では、フレーム反転駆動よりも短いサイクルで極性反転を行うため、表示のチラツキを有効に解消でき、液晶の信頼性の向上を図ることができる。なお、フィールド反転駆動を行う場合で１フレーム期間のフィールド数が偶数のときには、液晶に作用するストレスの均一化を図るべく、最初のフレームと次のフレームとで、電圧値Ｖの設定順序を適宜逆転させることが好ましい。図１１の例では、先のフレームにおける第１のフィールドＦＬＤ１と、後のフレームにおける第２のフィールドＦＬＤ２との設定電圧の絶対値が同一になり、先のフレームにおける第２のフィールドＦＬＤ２と後のフレームにおける第１のフィールドＦＬＤ１との設定電圧の絶対値が同一になる。この様にすることで、液晶に印加する電圧の極性差を無くして信頼性を向上させる。また、１フレーム期間のフィールド数を奇数にすることによっても、液晶に印加する電圧の極性差を無くして信頼性を向上することができる。また、少なくともデータ線駆動回路と電圧生成回路は１つのＩＣに作り込むのが好ましく、データ変換回路や走査線駆動回路も含めて１つのＩＣにすることも可能である。
【００５８】
さらに、上述した実施形態では、電気光学素子として液晶素子を用いた例について説明した。液晶としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型のほか、１８０°以上のねじれ配向を有するＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
【００５９】
（第２の実施形態）
図１２は、本実施形態に係るフィールドＦＬＤ１，ＦＬＤ２の電圧設定表である。第１の実施形態と同様に、フィールドＦＬＤ１，ＦＬＤ２の設定電圧には規則性があり、データの下３桁のビット（Ｄ２Ｄ１Ｄ０）によって規定されるパターン（表３参照）の繰り返しである（ｉ＝０，１，２，３，・・・，１０）。ただし、本実施形態では、電圧値Ｖ０〜Ｖ３２のすべてが用いられ（Ｋ＝３３）、第１および第２のグループに属する電圧値Ｖの個数Ｍ，Ｎは共に２２である。また、隣接フィールドＦＬＤ１，ＦＬＤ２間の電圧変化量が「２ステップレベル」以下になるように、電圧値Ｖを設定している。

【００６０】
本実施形態によれば、第１の実施形態と同様に、データ線駆動系に電圧値を供給する電圧ラインの本数を削減できる。それとともに、隣接フィールドＦＬＤ１，ＦＬＤ２間の電圧変化量を第１の実施形態よりも小さく設定しているので、階調性の一層の改善を図ることができる。
【００６１】
（第３の実施形態）
本実施形態では、自己に流れる電流によって駆動する電流駆動型素子の典型である有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子への適用例について説明する。有機ＥＬ素子を用いる場合であっても、電気光学装置の基本的な構成は図４と同様である。有機ＥＬ素子を用いたアクティブマトリクス型ディスプレイの駆動方式は、電圧プログラム方式と電流プログラム方式とに大別されるが、ここでは、電圧プログラム方式について説明する。「電圧プログラム方式」とは、データ線Ｘに対するデータ供給を電圧ベースで行う方式をいう。
【００６２】
図１３は、本実施形態に係る有機ＥＬ素子を用いた電圧プログラム方式の画素２の一例を示す等価回路図である。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、２つのトランジスタＴ１，Ｔ４、および、データを保持するキャパシタＣによって構成されている。スイッチングトランジスタＴ１のゲートは、走査信号Ｇが供給される１本の走査線Ｙに接続され、そのドレインは、データ電圧Ｖｄａｔａが供給される１本のデータ線Ｘに接続されている。データ電圧Ｖｄａｔａは、上述した実施形態によって設定された電圧値Ｖである。スイッチングトランジスタＴ１のソースは、キャパシタＣの一方の電極と、駆動素子の一形態である駆動トランジスタＴ４のゲートとに共通接続されている。キャパシタＣの他方の電極には、電位Ｖｓｓが印加されており、駆動トランジスタＴ４のドレインは、電源電圧Ｖｄｄに設定された第１の電源線Ｌ１に接続されている。駆動トランジスタＴ４のソースは、有機ＥＬ素子ＯＬＥＤのアノード（陽極）に接続されている。この有機ＥＬ素子ＯＬＥＤのカソード（陰極）は、電源電圧Ｖｄｄよりも低い電圧Ｖｓｓに設定された第２の電源線Ｌ２に接続されている。
【００６３】
図１３に示した画素２の制御プロセスは以下のようになる。走査信号ＧがＨレベルの期間において、データ線Ｘに供給されたデータ電圧ＶｄａｔａがキャパシタＣの一方の電極に印加され、データ電圧Ｖｄａｔａ相当の電荷がキャパシタＣに蓄積される。そして、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ４のゲートにはゲート電圧Ｖｇ相当が印加されるため、駆動トランジスタＴ４は、ゲート電圧Ｖｇに応じた駆動電流を自己のチャネルに流す。その結果、この駆動電流の電流経路中に設けられた有機ＥＬ素子ＯＬＥＤは、駆動電流に応じた輝度で発光して、画素２の階調表示が行われる。
【００６４】
このように、画素２が有機ＥＬ素子ＯＬＥＤを含み、かつ、電圧プログラム方式によって画素２にデータが書き込まれる電気光学装置に対しても本発明を適用でき、上述した各実施形態と同様の効果を得ることができる。
【００６５】
（第４の実施形態）
本実施形態は、電気光学素子として有機ＥＬ素子を用い、かつ、画素２へのデータ書き込みを電流プログラム方式で行うものである。「電流プログラム方式」とは、データ線に対するデータ供給を電流ベースで行う方式をいう。本実施形態に係る電気光学装置の構成も、基本的には図４と同様である。ただし、データ線駆動回路４は、フィールドＦＬＤ毎に設定された電圧値Ｖ（データ電圧Ｖｄａｔａ）をデータ電流Ｉｄａｔａへと変換する可変電流源４７（図１４参照）を含み、変換したデータ電流Ｉｄａｔａをデータ線Ｘに出力する。このような電圧−電流変換によって、３つ以上のレベル値（電圧値Ｖ）は結果的に電流値になり、画素２に対するデータ供給は電流レベルで行われる。
【００６６】
図１４は、本実施形態に係る有機ＥＬ素子を用いた電流プログラム方式の画素２の一例を示す等価回路図である。１つの画素２は、有機ＥＬ素子ＯＬＥＤ、３つのトランジスタＴ１，Ｔ２，Ｔ４およびキャパシタＣによって構成されている。第１のスイッチングトランジスタＴ１のゲートは、走査信号Ｇが供給された１本の走査線Ｙに接続され、そのソースは、データ電流Ｉｄａｔａが供給された１本のデータ線Ｘに接続されている。第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のソースと、駆動トランジスタＴ４のドレインと、有機ＥＬ素子ＯＬＥＤのアノードとに共通接続されている。第２のスイッチングトランジスタＴ２のゲートは、第１のスイッチングトランジスタＴ１と同様に、走査信号Ｇが供給される走査線Ｙに接続されている。第２のスイッチングトランジスタＴ２のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ４のゲートとに共通接続されている。キャパシタＣの他方の電極および駆動トランジスタＴ４のソースは、電源電圧Ｖｄｄに設定された第１の電源線Ｌ１に共通接続されている。一方、有機ＥＬ素子ＯＬＥＤのカソードは、電圧Ｖｓｓに設定された電源線Ｌ２に接続されている。
【００６７】
図１４に示した画素２の制御プロセスは以下のようになる。走査信号ＧがＨレベルの期間において、スイッチングトランジスタＴ１，Ｔ２が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ４のドレインとが電気的に接続されるとともに、駆動トランジスタＴ４は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。プログラミングトランジスタとしての機能も担う駆動トランジスタＴ４は、データ線Ｘより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。その結果、駆動トランジスタＴ４のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖｇに応じた電荷が蓄積されて、データが書き込まれる。その後、走査信号ＧがＬレベルに立ち下がると、スイッチングトランジスタＴ１，Ｔ２が共にオフする。これにより、データ線Ｘと駆動トランジスタＴ４のドレインとが電気的に遮断される。しかしながら、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ４のゲートにはゲート電圧Ｖｇ相当が印加されるため、駆動トランジスタＴ４は、ゲート電圧Ｖｇに応じた駆動電流を自己のチャネルに流し続ける。その結果、この駆動電流の電流経路中に設けられた有機ＥＬ素子ＯＬＥＤは、駆動電流に応じた輝度で発光して、画素２の階調表示が行われる。
【００６８】
このように、画素２が有機ＥＬ素子ＯＬＥＤを含み、かつ、電流プログラム方式によって画素２にデータが書き込まれる電気光学装置に対しても本発明を適用でき、上述した各実施形態と同様の効果を得ることができる。なお、データ線駆動回路４において、電圧−電流変換が行われるため、３つ以上のレベル値は結果的に電流値として設定され、画素２に対するデータ供給は電流レベルで行われる。この場合、レベル値としての電流値は、有機ＥＬ素子ＯＬＥＤの光学的特性（輝度）の変化が実質的に等間隔になるように設定されていてもよいが、非線形にする場合もある。
【００６９】
なお、上述した各実施形態では、液晶素子と有機ＥＬ素子とを例に説明したが、本発明はこれに限定されるものではなく、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子に対しても広く適用可能である。
【００７０】
また、上述した各実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００７１】
【発明の効果】
本発明によれば、電圧変調と時間軸変調とを併用した階調表示制御において、データ線駆動系にレベル値を供給するライン数の削減を図ることができる。その結果、データ線駆動系の回路規模の増大を抑制でき、ドライバＩＣ等の小型化を図ることが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係る階調制御の説明図
【図２】実効電圧と相対透過（反射）率との関係を示す特性図
【図３】第１の実施形態に係るフィールドの電圧設定表
【図４】電気光学装置のブロック構成図
【図５】液晶素子を用いた画素の等価回路図
【図６】データ変換回路のブロック構成図
【図７】データ線駆動回路のブロック構成図
【図８】電圧選択回路のブロック構成図
【図９】電圧生成回路のブロック構成図
【図１０】線順次走査による表示制御のタイミングチャート
【図１１】フィールド反転駆動における階調表示駆動の説明図
【図１２】第２の実施形態に係るフィールドの電圧設定表
【図１３】第３の実施形態に係る画素の等価回路図
【図１４】第４の実施形態に係る画素の等価回路図
【符号の説明】
１ 表示部
２ 画素
３ 走査線駆動回路
４ データ線駆動回路
５ タイミング信号生成回路
６ 発振回路
７ データ変換回路
８ 電圧生成回路
２１ スイッチングトランジスタ
２２ 液晶素子
２３ キャパシタ
２４ 画素電極
２５ 対向電極
４１ Ｘシフトレジスタ
４２ 第１のラッチ回路
４３ 第２のラッチ回路
４４ デコーダ
４５ 電圧選択部
４５’ 電圧選択回路
４６ アンプ
４７ 可変電流源
７１ フレームメモリ
７２ メモリ制御回路
７３ 変換部
８１ 正極回路系
８２ 負極回路系
８３ 極性切替回路

Claims (18)

1. 所定の期間を分割することによって規定される複数のサブ期間と、値の異なる（Ｋ≧３）個のレベル値とを用いて、画素の階調表示を行う電気光学装置の駆動方法において、
   前記Ｋ個のレベル値のうちのＭ（２≦Ｍ＜Ｋ）個のレベル値で構成された第１のグループの中から、表示すべき階調に応じたレベル値を選択するとともに、第１のサブ期間において、前記選択されたレベル値相当のデータを前記画素に供給する第１のステップと、
   前記Ｋ個のレベル値のうちのＮ（２≦Ｎ＜Ｋ）個のレベル値で構成され、前記第１のグループとは異なるレベル値を含む第２のグループの中から、表示すべき階調に応じたレベル値を選択するとともに、前記第１のサブ期間とは異なる第２のサブ期間において、前記選択されたレベル値相当のデータを前記画素に供給する第２のステップと
   を有することを特徴とする電気光学装置の駆動方法。
2. 前記第１のサブ期間および前記第２のサブ期間の切り替えと同期して、前記第１のグループと前記第２のグループとを時分割で切り替える第３のステップをさらに有することを特徴とする請求項１に記載された電気光学装置の駆動方法。
3. 前記第１のステップおよび前記第２のステップは、前記第１のサブ期間で選択されたレベル値と前記第２のサブ期間で選択されたレベル値との変化量が、所定のステップレベル以下になるように、前記レベル値を選択することを特徴とする請求項１または２に記載された電気光学装置の駆動方法。
4. 電気光学装置の駆動方法において、
   画素の階調表示を行うのに必要な、値の異なるＫ（Ｋ≧３）個のレベル値を生成する第１のステップと、
   前記Ｋ個のレベル値のうちのＭ（２≦Ｍ＜Ｋ）個のレベル値で構成された第１のグループと、前記Ｋ個のレベル値のうちのＮ（２≦Ｎ＜Ｋ）個のレベル値で構成され、前記第１のグループとは異なるレベル値を含む第２のグループとを時分割で切り替えながら複数のラインに供給する第２のステップと、
   前記複数のラインに前記第１のグループが供給されている場合、前記第１のグループの中から表示すべき階調に応じたレベル値を選択し、当該選択されたレベル値相当のデータをデータ線に出力する第３のステップと、
   前記複数のラインに前記第２のグループが供給されている場合、前記第２のグループの中から表示すべき階調に応じたレベル値を選択し、当該選択されたレベル値相当のデータを前記データ線に出力する第４のステップと
   を有することを特徴とする電気光学装置の駆動方法。
5. 前記ラインの本数は、前記Ｋよりも少ないことを特徴とする請求項４に記載された電気光学装置の駆動方法。
6. 前記ラインの本数は、前記Ｍまたは前記Ｎのうちの大きい方の数相当であることを特徴とする請求項５に記載された電気光学装置の駆動方法。
7. 所定の期間を分割することによって規定される複数のサブ期間を用いて、画素の階調表示を行う場合、前記第１のグループと前記第２のグループとの切り替えは、前記サブ期間の切り替えと同期して行われることを特徴とする請求項４から６のいずれかに記載された電気光学装置の駆動方法。
8. 所定の期間を分割することによって規定される複数のサブ期間と、値の異なるＫ（Ｋ≧３）個の電圧値とを用いて、画素の階調表示を行う電気光学装置において、
   複数の走査線と、
   複数のデータ線と、
   前記走査線と前記データ線との交差に対応して、それぞれが設けられた複数の画素と、
   前記走査線に走査信号を出力することにより、データの書込対象となる前記画素に対応する前記走査線を選択する走査線駆動回路と、
   前記走査線駆動回路と協働するデータ線駆動回路とを有し、
   前記データ線駆動回路は、
   前記Ｋ個の電圧値のうちのＭ（２≦Ｍ＜Ｋ）個の電圧値で構成された第１のグループの中から表示すべき階調に応じた電圧値を選択し、第１のサブ期間において、前記選択された電圧値相当のデータを前記書込対象となる前記画素に対応する前記データ線に出力し、
   前記Ｋ個の電圧値のうちのＮ（２≦Ｎ＜Ｋ）個の電圧値で構成され、前記第１のグループとは異なる電圧値を含む第２のグループの中から表示すべき階調に応じた電圧値を選択し、前記第１のサブ期間とは異なる第２のサブ期間において、前記選択された電圧値相当のデータを前記書込対象となる前記画素に対応する前記データ線に出力することを特徴とする電気光学装置。
9. 前記Ｋ個の電圧値を生成する電圧生成回路をさらに有し、
   前記電圧生成回路は、前記第１のグループと前記第２のグループとを時分割で切り替えながら、前記データ線駆動回路に出力することを特徴とする請求項８に記載された電気光学装置。
10. 前記電圧生成回路は、
    直列接続された複数の抵抗を有し、当該複数の抵抗の抵抗分割によって、前記第１のグループを生成する第１の抵抗群と、
    直列接続された複数の抵抗を有し、当該複数の抵抗の抵抗分割によって、前記第２のグループを生成する第２の抵抗群と、
    前記第１の抵抗群によって生成された前記第１のグループと、前記第２の抵抗群によって生成された前記第２のグループとを時分割で切り替える分割スイッチ部と
    を有することを特徴とする請求項９に記載された電気光学装置。
11. 前記時分割スイッチ部は、前記第１のサブ期間および前記第２のサブ期間の切り替えと同期して、前記第１のグループと前記第２のグループとの切り替えを行うことを特徴とする請求項１０に記載された電気光学装置。
12. 前記電圧生成回路は、
    前記第１の抵抗群と、前記第２の抵抗群と、前記時分割スイッチ部とを有するとともに、前記第１のグループおよび前記第２のグループとして、正極電圧を生成する正極回路系と、
    前記第１の抵抗群と、前記第２の抵抗群と、前記時分割スイッチ部とを有するとともに、前記第１のグループおよび前記第２のグループとして、負極電圧を生成する負極回路系と、
    前記正極回路系によって生成された前記正極電圧、または、前記負極回路系によって生成された前記負極電圧のいずれかを選択する極性切替回路と
    を有することを特徴とする請求項１１に記載された電気光学装置。
13. 前記第１のサブ期間で選択されたレベル値と前記第２のサブ期間で選択されたレベル値との変化量が、所定のステップレベル以下であることを特徴とする請求項８から１２のいずれかに記載された電気光学装置。
14. 電気光学装置において、
    複数の電圧ラインと、
    値の異なるＫ（Ｋ≧３）個の電圧値を生成するとともに、前記Ｋ個の電圧値のうちのＭ（２≦Ｍ＜Ｋ）個の電圧値で構成された第１のグループと、前記Ｋ個の電圧値のうちのＮ（２≦Ｎ＜Ｋ）個の電圧値で構成され、前記第１のグループとは異なる電圧値を含む第２のグループとを時分割で切り替えながら前記複数の電圧ラインに供給する電圧生成回路と、
    前記複数の電圧ラインに前記第１のグループが供給されている場合、前記第１のグループの中から表示すべき階調に応じた電圧値を選択し、当該選択された電圧値相当のデータをデータ線に出力するとともに、前記複数の電圧ラインに前記第２のグループが供給されている場合、前記第２のグループの中から表示すべき階調に応じた電圧値を選択し、当該選択された電圧値相当のデータを前記データ線に出力するデータ線駆動回路と
    を有することを特徴とする電気光学装置。
15. 前記電圧ラインの本数は、前記Ｋよりも少ないことを特徴とする請求項１４に記載された電気光学装置。
16. 前記電圧ラインの本数は、前記Ｍまたは前記Ｎのうちの大きい方の個相当であることを特徴とする請求項１５に記載された電気光学装置。
17. 所定の期間を分割することによって規定される複数のサブ期間を用いて、画素の階調表示を行う場合、前記電圧生成回路は、前記第１のグループと前記第２のグループとの切り替えを、前記サブ期間の切り替えと同期して行うこと特徴とする請求項１４から１６のいずれかに記載された電気光学装置。
18. 請求項８から１７のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。

Images