CN109003634B - 一种芯片启动方法和一种flash芯片 - Google Patents
一种芯片启动方法和一种flash芯片 Download PDFInfo
- Publication number
- CN109003634B CN109003634B CN201710420897.7A CN201710420897A CN109003634B CN 109003634 B CN109003634 B CN 109003634B CN 201710420897 A CN201710420897 A CN 201710420897A CN 109003634 B CN109003634 B CN 109003634B
- Authority
- CN
- China
- Prior art keywords
- reference circuit
- reference voltage
- voltage
- buffer
- fast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请实施例提供了一种芯片启动方法和一种FLASH芯片，该方法包括：当电源电压输入时，通过与电源电压对应的快速基准电路输出初始参考电压，以及通过带隙基准电路输出基准电压；其中，快速基准电路输出初始参考电压所用的时间小于带隙基准电路输出基准电压所用的时间；将初始参考电压输入缓冲器，以启动缓冲器，并通过缓冲器按序启动至少一个电荷泵和存储阵列；当带隙基准电路输出基准电压后，将输入给缓冲器的初始参考电压切换为基准电压。本申请实施例在FLASH芯片中新增快速基准电路，通过该电路输出的初始参考电压启动缓冲器、电荷泵和存储阵列，从而启动FLASH芯片，大大缩短了芯片的启动时间，提高了芯片读写数据的效率。
Description
技术领域
本申请涉及芯片技术领域，特别是涉及一种芯片启动方法和一种FLASH芯片。
背景技术
FLASH因其在断电情况下仍能保持内部数据不丢失的优点，被广泛应用在各种电子设备中。通常，用户为了节约用电，可以在不需要使用FLASH时将其下电，此时FLASH进入深度待机状态，而当用户需要使用FLASH时，则需要启动FLASH的芯片，进而使FLASH恢复至正常工作状态。
下面为了方便描述通常情况下FLASH从深度待机状态恢复至正常工作状态的过程，首先对FLASH芯片的内部构架进行介绍。如图1所示，FLASH芯片主要包括带隙基准电路、缓冲器、电荷泵和存储阵列，这四个部分依次连接。其中，带隙基准电路一般为一个闭环反馈环路，因此，当FLASH芯片启动时，带隙基准电路需要对输入的电源电压进行正反馈、负反馈，最后经历震荡稳定的过程才可以启动并稳定输出一个基准电压，之后基于该基准电压，缓冲器、电荷泵和存储阵列才可以依次启动，也即整个FLASH芯片启动，从而使FLASH恢复至正常工作状态，之后用户才可以进行读、写等操作。
在现有技术中，由于带隙基准电路一般为闭环反馈环路，从启动到稳定输出基准电压需要经历正反馈、负反馈以及震荡稳定的过程，因此，带隙基准电路输出基准电压所需的时间较长，进而使整个FLASH芯片需要较长时间才能启动，进而恢复至正常工作状态。
发明内容
鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种芯片启动方法和一种FLASH芯片。
为了解决上述问题，本申请公开了一种芯片启动方法，所述方法应用于包括至少一个快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵和存储阵列的FLASH芯片，其中，所述至少一个快速基准电路与所述带隙基准电路并联，所述至少一个快速基准电路和所述带隙基准电路所组成的并联电路按序与所述缓冲器、所述至少一个电荷泵和所述存储阵列串联，所述方法包括：
当电源电压输入时，通过与所述电源电压对应的所述快速基准电路输出初始参考电压，以及通过所述带隙基准电路输出基准电压；其中，所述快速基准电路输出所述初始参考电压所用的时间小于所述带隙基准电路输出所述基准电压所用的时间；
将所述初始参考电压输入所述缓冲器，以启动所述缓冲器，并通过所述缓冲器按序启动所述至少一个电荷泵和存储阵列；
当所述带隙基准电路输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压。
可选地，所述将所述初始参考电压输入所述缓冲器，以启动所述缓冲器，并通过所述缓冲器按序启动所述至少一个电荷泵和存储阵列之前，还包括：
由所述初始参考电压触发的使能信号闭合第一开关；所述第一开关两端分别连接所述快速基准电路和所述缓冲器。
可选地，所述当所述带隙基准电路输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压，包括：
当所述带隙基准电路输出所述基准电压后，由所述基准电压触发的使能信号闭合第二开关，并根据所述第二开关与所述第一开关的联动机制断开所述第一开关；所述第二开关两端分别连接所述带隙基准电路和所述缓冲器。
可选地，当所述快速基准电路包括多个时，还包括：
根据电源电压的类型，通过快速基准电路选择开关，接通所述电源与对应所述电源电压的快速基准电路之间的通路。
可选地，所述快速基准电路包括：P型MOS场效应管、至少一个第一电阻、至少一个第二电阻、N型MOS场效应管和电容器，其中，所述P型MOS场效应管、所述至少一个第一电阻、所述至少一个第二电阻和所述N型MOS场效应管依次串联，所述N型MOS场效应管接地线，所述电容器与所述至少一个第二电阻和所述N型MOS场效应管所组成的串联电路并联，所述通过所述快速基准电路输出初始参考电压，包括：
通过所述P型MOS场效应管接收所述电源电压，并通过所述至少一个第一电阻、所述至少一个第二电阻、所述N型MOS场效应管和所述电容器，从所述至少一个第一电阻与所述至少一个第二电阻之间输出初始参考电压。
可选地，所述初始参考电压与基准电压的误差在设定阈值范围内。
可选地，所述设定阈值范围为0至所述基准电压的0.1倍。
为了解决上述问题，本申请还公开了一种FLASH芯片，所述FLASH芯片包括：快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵、存储阵列和开关模块；其中，所述快速基准电路与所述带隙基准电路并联，所述快速基准电路和所述带隙基准电路所组成的并联电路按序与所述缓冲器、所述至少一个电荷泵和所述存储阵列串联；
所述快速基准电路，用于当电源电压输入时输出初始参考电压；
所述带隙基准电路，用于当所述电源电压输入时输出基准电压；
其中，所述快速基准电路输出所述初始参考电压所用的时间小于所述带隙基准电路输出所述基准电压所用的时间；
所述缓冲器，用于接收所述初始参考电压进行启动，并按序启动所述至少一个电荷泵和存储阵列；
所述开关模块，用于当输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压。
可选地，所述开关模块包括第一开关和第二开关，所述第一开关两端分别连接所述快速基准电路和所述缓冲器，所述第二开关两端分别连接所述带隙基准电路和所述缓冲器。
可选地，所述当所述快速基准电路包括多个时，还包括：快速基准电路选择开关；
所述快速基准电路选择开关，用于接通电源与对应所述电源电压的快速基准电路之间的通路。
本申请实施例包括以下优点：在FLASH芯片中新增快速基准电路，当电源电压输入时，带隙基准电路输出基准电压，同时，快速基准电路输出初始参考电压，并通过快速基准电路输出的初始参考电压启动缓冲器、电荷泵和存储阵列，从而使FLASH芯片启动。由于快速基准电路可形成直流通路，因此，当FLASH芯片启动时，与传统的非直流通路的带隙基准电路相比，快速基准电路输出电压的时间大大缩短，也就是大大缩短了FLASH芯片的启动时间，从而可以提高FLASH芯片读写数据的效率。
附图说明
图1是本申请实施例提供的一种FLASH芯片内部架构的框图；
图2是本申请实施例提供的一种芯片启动方法的流程图；
图3A是本申请实施例提供的另一种芯片启动方法的流程图；
图3B是本申请实施例提供的一种一种FLASH芯片内部及外部电源连接的电路示意图；
图3C是本申请实施例提供的一种快速基准电路的框图；
图4是本申请实施例提供的一种FLASH芯片的框图；
图5A是本申请实施例提供的另一种FLASH芯片的框图；
图5B是本申请实施例提供的第三种FLASH芯片的框图；
图5C是本申请实施例提供的第四种FLASH芯片的框图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
在对本申请实施例进行详细说明之前，先对本申请实施例的应用场景进行介绍。
在NAND-FLASH或NOR-FLASH等FLASH芯片启动的过程中，快速基准电路可以输出初始参考电压，供后续的缓冲器、电荷泵和存储阵列进行启动。在FLASH芯片正常工作的过程中，带隙基准电路可以输出一个不随温度和电源电压变化的基准电压，进而缓冲器可以接收带隙基准电路输出的基准电压，并将基准电压转化为一个抗干扰且驱动能力强的参考电压，至少一个电荷泵可以将缓冲器输出的参考电压转化为一个远高于电源电压的高压并输出，其中，FLASH芯片中的电荷泵可以只有一个，也可以根据电路需要设置多个，存储阵列是FLASH存储器的核心，在接收到至少一个电荷泵输出的高压后可以存储指令和数据等等。
在现有技术中，带隙基准电路输出的基准电压既用于启动FLASH芯片，也用于当FLASH芯片启动后为该芯片提供一个不随温度和电源电压变化的定值电压，以保证FLASH芯片工作的稳定性。然而，带隙基准电路输出具有这样特性的基准电压需要经历正反馈、负反馈和震荡稳定的过程，因此输出电压的时间较长，另外，由于在FLASH芯片启动时所需的电压并不需要基准电压这样的特性，所以，通过基准电压启动FLASH芯片所需的时间较长。因此，本申请实施例提供了一种芯片启动方法，通过在FLASH芯片中设置输出电压比带隙基准电路快的快速基准电路，从而大大缩短FLASH芯片的启动时间。
实施例一
参照图2，示出了本申请的一种芯片启动方法实施例的步骤流程图，该方法应用于包括至少一个快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵和存储阵列的FLASH芯片，其中，至少一个快速基准电路与带隙基准电路并联，至少一个快速基准电路和带隙基准电路所组成的并联电路按序与缓冲器、至少一个电荷泵和存储阵列串联，该方法具体可以包括如下步骤：
步骤201：当电源电压输入时，通过与该电源电压对应的快速基准电路输出初始参考电压，以及通过带隙基准电路输出基准电压；其中，快速基准电路输出初始参考电压所用的时间小于带隙基准电路输出基准电压所用的时间。
当需要启动FLASH芯片时，首先需要通过与FLASH芯片连接的电源向该FLASH芯片输入电源电压，当该电源电压同时输入到FLASH芯片中的快速基准电路和带隙基准电路时，快速基准电路的电路特性使得该电路可以在约几十纳秒左右的时间输出初始参考电压，而带隙基准电路则需要几十微秒左右的时间才能输出基准电压，因此，快速基准电路输出初始参考电压所用的时间小于带隙基准电路输出基准电压所用的时间。
步骤202：将初始参考电压输入缓冲器，以启动缓冲器，并通过缓冲器按序启动至少一个电荷泵和存储阵列。
将初始参考电压输入缓冲器进行启动，进而缓冲器启动并稳定后可以产生抗干扰参考电压，并向连接的电荷泵输入，然后电荷泵启动并稳定后可以产生高电压，并向连接的存储阵列输入，从而实现缓冲器、电荷泵和存储阵列的按序启动，当存储阵列启动并稳定时，也即整个FLASH芯片启动。
步骤203：当带隙基准电路输出基准电压后，将输入给缓冲器的初始参考电压切换为基准电压。
由于FLASH芯片正常工作时需要利用的是带隙基准电路输出的基准电压，也即不随温度和电源电压变化的电压，因此，为了保证FLASH芯片在启动后可以正常工作，可以在带隙基准电路输出基准电压后，利用开关模块的联动机制将输入给缓冲器的初始参考电压切换为基准电压，从而使缓冲器以及后续的电荷泵和存储阵列可以在基准电压的驱动下正常工作。
本申请实施例包括以下优点：在FLASH芯片中新增快速基准电路，当电源电压输入时，带隙基准电路输出基准电压，同时，快速基准电路输出初始参考电压，并通过快速基准电路输出的初始参考电压启动缓冲器、电荷泵和存储阵列，从而使FLASH芯片启动。由于快速基准电路可形成直流通路，因此，当FLASH芯片启动时，与传统的非直流通路的带隙基准电路相比，快速基准电路输出电压的时间大大缩短，也就是大大缩短了FLASH芯片的启动时间，从而可以提高FLASH芯片读写数据的效率。
实施例二
参照图3A，示出了本申请的一种芯片启动方法实施例的步骤流程图，该方法应用于包括至少一个快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵和存储阵列的FLASH芯片，其中，至少一个快速基准电路与带隙基准电路并联，至少一个快速基准电路和带隙基准电路所组成的并联电路按序与缓冲器、至少一个电荷泵和存储阵列串联，该方法具体可以包括如下步骤：
步骤301：当电源电压输入时，通过与电源电压对应的快速基准电路输出初始参考电压，以及通过带隙基准电路输出基准电压；其中，快速基准电路输出初始参考电压所用的时间小于带隙基准电路输出基准电压所用的时间。
图3B为本申请实施例提供的一种FLASH芯片内部及外部电源连接的电路示意图，如图3B所示，与FLASH芯片连接的电源可以向芯片内部的带隙基准电路和快速基准电路同时输入电源电压Vdd，快速基准电路在接收到电源电压Vdd之后可以输出初始参考电压Vrefl，带隙基准电路在接收到电源电压Vdd之后可以输出基准电压Vbg。
需要说明的是，图3B中所示的第一开关可以控制快速基准电路与缓冲器之间的通路，第二开关可以控制带隙基准电路与缓冲器之间的通路，第一开关和第二开关之间存在联动机制，且第一开关和第二开关在电源电压未输入时均处于断开状态。另外，快速基准电路输出的初始参考电压Vrefl所触发的使能信号可以闭合第一开关，此时，第二开关仍处于断开状态。
快速基准电路可以包括：P型MOS场效应管、至少一个第一电阻、至少一个第二电阻、N型MOS场效应管和电容器，其中，P型MOS场效应管、至少一个第一电阻、至少一个第二电阻和N型MOS场效应管依次串联，N型MOS场效应管接地线，电容器与至少一个第二电阻和N型MOS场效应管所组成的串联电路并联。
相应地，通过快速基准电路输出初始参考电压的实现方式可以为：通过P型MOS场效应管接收电源电压，并通过至少一个第一电阻、至少一个第二电阻、N型MOS场效应管和电容器，从至少一个第一电阻与至少一个第二电阻之间输出初始参考电压。
例如，图3C为本申请实施例提供的一种快速基准电路，包括P型MOS场效应管31、第一电阻32和33、第二电阻34、N型MOS场效应管35和电容器36，初始参考电压由第一电阻33和第二电阻34之间输出。其中，图3C仅示例性的示出了两个第一电阻以及一个第二电阻，图3C并不对本申请实施例提供的快速基准电路构成限定。
当需要启动FLASH芯片时，首先需要通过与FLASH芯片连接的电源向该FLASH芯片输入电源电压，当该电源电压同时输入到FLASH芯片中的快速基准电路和带隙基准电路时，快速基准电路的电路特性使得该电路可以在约几十纳秒左右的时间输出初始参考电压，而带隙基准电路则需要几十微秒左右的时间才能输出基准电压，因此，快速基准电路输出初始参考电压所用的时间小于带隙基准电路输出基准电压所用的时间。
另外，初始参考电压与基准电压的误差可以在设定阈值范围内，其中，该设定阈值范围也可以为芯片开发人员设置的任意阈值范围，且芯片开发人员可以在制作电路时，通过事先调节快速基准电路中的至少一个第一电阻和第二电阻值来实现初始参考电压与基准电压的误差在设定阈值范围内。在实际应用中，为了保证FLASH芯片在启动后的稳定性，该设定阈值范围被设置为0至基准电压的0.1倍比较适宜。比如，基准电压可以为1V(伏特)，该设定阈值范围可以被设置为0至0.1V，从而初始参考电压可以为0.95V、1V、1.08V等等。
进一步地，基于图3B所示的快速基准电路，初始参考电压可由下述公式(3-1)计算得到。
其中，Vrefl为初始参考电压，Vgs为N型MOS场效应管35的电压，Vdd为电源电压，R0和R1分别为第一电阻32和33的阻值，R2为第二电阻34的阻值。
由公式(3-1)可见，快速基准电路输出的初始参考电压与电源电压的大小相关，也即是当输入的电源电压变化时，快速基准电路输出的初始参考电压也会相应发生变化，因此，为了使初始参考电压总能在基准电压附近，以便FLASH芯片在后续工作时避免因两者间的电压差引起波动，从而延长芯片处理数据的时间，可以在芯片中设置多个分别对应不同规格电源的快速基准电路，因此，当快速基准电路包括多个时，在电源电压输入之后，还可以包括下述步骤：根据电源电压的类型，通过快速基准电路选择开关，接通电源与对应电源电压的快速基准电路之间的通路。
其中，通过快速基准电路选择开关可以将电源与对应电源电压的快速基准电路之间的通路接通，而电源与其他不对应该电源电压的快速基准电路之间的通路处于断开状态。通过在FLASH芯片中设置多个分别对应不同规格电源的快速基准电路，从而当更换电源时，通过快速基准电路选择开关所选择的快速基准电路，在更换后的电源电压的驱动下，依旧能输出与基准电压相近的初始参考电压，从而使FLASH芯片在后续工作时，避免因电压差过大而引起波动，进而延长处理数据的时间。
在需要更换电源时，多个快速基准电路的设置可以使一个FLASH芯片适用于多种电源，从而无需在更换电源的同时更换芯片，进而节约了更换时间和其他硬件资源。
步骤302：由初始参考电压触发的使能信号闭合第一开关；第一开关两端分别连接快速基准电路和缓冲器。
其中，如图3B所示，快速基准电路输出的初始参考电压Vrefl可以触发使能信号，进而第一开关在该使能信号的作用下可以闭合，从而可以接通快速基准电路和缓冲器之间的通路。
由于FLASH芯片工作时利用的是带隙基准电路输出的基准电压，而不是快速基准电路输出的初始参考电压，因此，在FLASH芯片工作时，第一开关处于断开状态，快速基准电路与缓冲器之间的通路并未接通，也就是直至FLASH芯片接入电源前，第一开关会一直处于断开状态。因此，当需要启动FLASH芯片时，需要由初始参考电压触发一个使能信号，以使第一开关闭合，从而接通快速基准电路与缓冲器之间的通路，以便将快速基准电路输出的初始参考电压输入缓冲器。
需要说明的是，第一开关的功能可以由模拟开关芯片等具有开关功能的电路装置实现，本申请实施例对第一开关的具体实现装置不作限定。
步骤303：在第一开关闭合后，将初始参考电压输入缓冲器，以启动缓冲器，并通过缓冲器按序启动至少一个电荷泵和存储阵列。
其中，参见图3B，在第一开关闭合后，快速基准电路可以将初始参考电压Vrefl输入缓冲器进行启动，进而缓冲器可以通过阻抗匹配等过程，将初始参考电压Vrefl转化为抗干扰能力强且驱动力强的参考电压Vref，以确保整个芯片的电路不受干扰，之后可以向连接的电荷泵输入参考电压Vref，继而电荷泵启动并稳定后可以输出高电压Vhv，并向与其连接的存储阵列输入，从而实现缓冲器、电荷泵和存储阵列的按序启动，当存储阵列启动并稳定时，也即整个FLASH芯片启动。
步骤304：当带隙基准电路输出基准电压后，将输入给缓冲器的初始参考电压切换为基准电压。
本步骤的实现方式可以为：当带隙基准电路输出基准电压后，由基准电压触发的使能信号闭合第二开关，并根据第二开关与第一开关的联动机制断开第一开关；第二开关两端分别连接带隙基准电路和缓冲器。
其中，如图3B所示，带隙基准电路可以输出基准电压Vbg，之后基准电压Vbg可以触发使能信号，进而第二开关在该使能信号的作用下可以闭合，从而可以接通带隙基准电路和缓冲器之间的通路，同时，第一开关在联动机制的作用下将断开，也即断开快速基准电路和缓冲器之间的通路，从而将输入给缓冲器的初始参考电压切换为基准电压。
由于FLASH芯片正常工作时需要利用的是带隙基准电路输出的基准电压，也即不随温度和电源电压变化的电压，因此，为了保证FLASH芯片在启动后可以正常工作，可以在带隙基准电路输出基准电压后，利用第二开关与第一开关的联动机制，也即第一开关断开的同时第二开关可以闭合，以将输入给缓冲器的初始参考电压切换为基准电压，从而使缓冲器以及后续的电荷泵和存储阵列可以在基准电压的驱动下正常工作。
需要说明的是，第二开关与第一开关之间可以为联动机制，也即当电源电压输入的情况下，第一开关闭合则第二开关断开，第一开关断开则第二开关闭合，因此，带隙基准电路与快速基准电路之间只有一者与缓冲器接通，也即缓冲器只能接收其中一者输入的电压，从而避免多个电压输入造成芯片电路异常。
还需要说明的是，第二开关与第一开关类似，其功能可以由模拟开关芯片等具有开关功能的电路装置实现，本申请实施例同样对第二开关的具体实现装置不作限定。
本申请实施例包括以下优点：在FLASH芯片中新增快速基准电路，当电源电压输入时，带隙基准电路输出基准电压，同时，快速基准电路输出初始参考电压，并通过快速基准电路输出的初始参考电压启动缓冲器、电荷泵和存储阵列，从而使FLASH芯片启动。由于快速基准电路可形成直流通路，因此，当FLASH芯片启动时，与传统的非直流通路的带隙基准电路相比，快速基准电路输出电压的时间大大缩短，也就是大大缩短了FLASH芯片的启动时间，从而可以提高FLASH芯片读写数据的效率。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请实施例并不受所描述的动作顺序的限制，因为依据本申请实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请实施例所必须的。
实施例三
参照图4，示出了本申请的一种FLASH芯片400的结构框图，该FLASH芯片具体可以包括：快速基准电路401、带隙基准电路402、缓冲器403、至少一个电荷泵404、存储阵列405和开关模块406；其中，快速基准电路401与带隙基准电路402并联，快速基准电路401和带隙基准电路402所组成的并联电路按序与缓冲器403、至少一个电荷泵404和存储阵列405串联。
快速基准电路401，用于当电源电压输入时输出初始参考电压；
带隙基准电路402，用于当电源电压输入时输出基准电压；
其中，快速基准电路401输出初始参考电压所用的时间小于带隙基准电路402输出基准电压所用的时间；
缓冲器403，用于接收初始参考电压进行启动，并按序启动至少一个电荷泵404和存储阵列405；
开关模块406，用于当输出基准电压后，将输入给缓冲器403的初始参考电压切换为基准电压。
本申请实施例包括以下优点：在FLASH芯片中新增快速基准电路，当电源电压输入时，带隙基准电路输出基准电压，同时，快速基准电路输出初始参考电压，并通过快速基准电路输出的初始参考电压启动缓冲器、电荷泵和存储阵列，从而使FLASH芯片启动。由于快速基准电路可形成直流通路，因此，当FLASH芯片启动时，与传统的非直流通路的带隙基准电路相比，快速基准电路输出电压的时间大大缩短，也就是大大缩短了FLASH芯片的启动时间，从而可以提高FLASH芯片读写数据的效率。
实施例四
参照图5A，示出了本申请的一种FLASH芯片500的结构框图，该FLASH芯片具体可以包括：快速基准电路501、带隙基准电路502、缓冲器503、至少一个电荷泵504、存储阵列505和开关模块506；其中，快速基准电路501与带隙基准电路502并联，快速基准电路501和带隙基准电路502所组成的并联电路按序与缓冲器503、至少一个电荷泵504和存储阵列505串联。
快速基准电路501，用于当电源电压输入时输出初始参考电压；
带隙基准电路502，用于当电源电压输入时输出基准电压；
其中，快速基准电路501输出初始参考电压所用的时间小于带隙基准电路502输出基准电压所用的时间；
缓冲器503，用于接收初始参考电压进行启动，并按序启动至少一个电荷泵504和存储阵列505；
开关模块506，用于当输出基准电压后，将输入给缓冲器503的初始参考电压切换为基准电压。
可选地，参见图5B，开关模块506包括第一开关5061和第二开关5062，第一开关5061两端分别连接快速基准电路501和缓冲器503，第二开关5062两端分别连接带隙基准电路502和缓冲器503。
可选地，参见图5C，当快速基准电路501包括多个时，该FLASH芯片500还包括：快速基准电路选择开关507；
快速基准电路选择开关507，用于接通电源与对应电源电压的快速基准电路501之间的通路。
本申请实施例包括以下优点：在FLASH芯片中新增快速基准电路，当电源电压输入时，带隙基准电路输出基准电压，同时，快速基准电路输出初始参考电压，并通过快速基准电路输出的初始参考电压启动缓冲器、电荷泵和存储阵列，从而使FLASH芯片启动。由于快速基准电路可形成直流通路，因此，当FLASH芯片启动时，与传统的非直流通路的带隙基准电路相比，快速基准电路输出电压的时间大大缩短，也就是大大缩短了FLASH芯片的启动时间，从而可以提高FLASH芯片读写数据的效率。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本申请实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
在一个典型的配置中，所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitory media)，如调制的数据信号和载波。
本申请实施例是参照根据本申请实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种芯片启动方法和一种FLASH芯片，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (8)
1.一种芯片启动方法，其特征在于，所述方法应用于包括至少一个快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵和存储阵列的FLASH芯片，其中，所述至少一个快速基准电路与所述带隙基准电路并联，所述至少一个快速基准电路和所述带隙基准电路所组成的并联电路按序与所述缓冲器、所述至少一个电荷泵和所述存储阵列串联，所述方法包括：
当电源电压输入时，通过与所述电源电压对应的所述快速基准电路输出初始参考电压，以及通过所述带隙基准电路输出基准电压；其中，所述快速基准电路输出所述初始参考电压所用的时间小于所述带隙基准电路输出所述基准电压所用的时间，所述初始参考电压随所述电源电压的大小相应发生变化；
当所述快速基准电路包括多个时，根据所述电源电压的类型，通过快速基准电路选择开关，接通电源与对应所述电源电压的快速基准电路之间的通路，所述电源与其他不对应所述电源电压的快速基准电路之间的通路处于断开状态；
将所述初始参考电压输入所述缓冲器，以启动所述缓冲器，并通过所述缓冲器按序启动所述至少一个电荷泵和存储阵列；
当所述带隙基准电路输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压。
2.根据权利要求1所述的方法，其特征在于，所述将所述初始参考电压输入所述缓冲器，以启动所述缓冲器，并通过所述缓冲器按序启动所述至少一个电荷泵和存储阵列之前，还包括：
由所述初始参考电压触发的使能信号闭合第一开关；所述第一开关两端分别连接所述快速基准电路和所述缓冲器。
3.根据权利要求2所述的方法，其特征在于，所述当所述带隙基准电路输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压，包括：
当所述带隙基准电路输出所述基准电压后，由所述基准电压触发的使能信号闭合第二开关，并根据所述第二开关与所述第一开关的联动机制断开所述第一开关；所述第二开关两端分别连接所述带隙基准电路和所述缓冲器。
4.根据权利要求1所述的方法，其特征在于，所述快速基准电路包括：P型MOS场效应管、至少一个第一电阻、至少一个第二电阻、N型MOS场效应管和电容器，其中，所述P型MOS场效应管、所述至少一个第一电阻、所述至少一个第二电阻和所述N型MOS场效应管依次串联，所述N型MOS场效应管接地线，所述电容器与所述至少一个第二电阻和所述N型MOS场效应管所组成的串联电路并联，所述通过所述快速基准电路输出初始参考电压，包括：
通过所述P型MOS场效应管接收所述电源电压，并通过所述至少一个第一电阻、所述至少一个第二电阻、所述N型MOS场效应管和所述电容器，从所述至少一个第一电阻与所述至少一个第二电阻之间输出初始参考电压。
5.根据权利要求1所述的方法，其特征在于，所述初始参考电压与基准电压的误差在设定阈值范围内。
6.根据权利要求5所述的方法，其特征在于，所述设定阈值范围为0至所述基准电压的0.1倍。
7.一种FLASH芯片，其特征在于，所述FLASH芯片包括：快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵、存储阵列和开关模块；其中，所述快速基准电路与所述带隙基准电路并联，所述快速基准电路和所述带隙基准电路所组成的并联电路按序与所述缓冲器、所述至少一个电荷泵和所述存储阵列串联；
所述快速基准电路，用于当电源电压输入时输出初始参考电压；
所述带隙基准电路，用于当所述电源电压输入时输出基准电压；
其中，所述快速基准电路输出所述初始参考电压所用的时间小于所述带隙基准电路输出所述基准电压所用的时间，所述初始参考电压随所述电源电压的大小相应发生变化；
当所述快速基准电路包括多个时，根据所述电源电压的类型，通过快速基准电路选择开关，接通电源与对应所述电源电压的快速基准电路之间的通路，所述电源与其他不对应所述电源电压的快速基准电路之间的通路处于断开状态；
所述缓冲器，用于接收所述初始参考电压进行启动，并按序启动所述至少一个电荷泵和存储阵列；
所述开关模块，用于当输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压。
8.根据权利要求7所述的FLASH芯片，其特征在于，所述开关模块包括第一开关和第二开关，所述第一开关两端分别连接所述快速基准电路和所述缓冲器，所述第二开关两端分别连接所述带隙基准电路和所述缓冲器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710420897.7A CN109003634B (zh) | 2017-06-06 | 2017-06-06 | 一种芯片启动方法和一种flash芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710420897.7A CN109003634B (zh) | 2017-06-06 | 2017-06-06 | 一种芯片启动方法和一种flash芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003634A CN109003634A (zh) | 2018-12-14 |
| CN109003634B true CN109003634B (zh) | 2021-09-24 |
Family
ID=64573042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710420897.7A Active CN109003634B (zh) | 2017-06-06 | 2017-06-06 | 一种芯片启动方法和一种flash芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003634B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112671228A (zh) * | 2021-01-19 | 2021-04-16 | 潍坊歌尔微电子有限公司 | 电荷泵电路、asic芯片及智能电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1858835A (zh) * | 2005-05-02 | 2006-11-08 | 三星Sdi株式会社 | 伽玛基准电压产生电路和具有这种电路的平板显示器 |
| CN101131807A (zh) * | 2006-08-24 | 2008-02-27 | 联咏科技股份有限公司 | 电压缓冲器与其源极驱动器 |
| CN104464803A (zh) * | 2013-09-18 | 2015-03-25 | 北京兆易创新科技股份有限公司 | 一种读电压的产生装置、闪存存储系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI298829B (en) * | 2005-06-17 | 2008-07-11 | Ite Tech Inc | Bandgap reference circuit |
| JP2008108009A (ja) * | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
| KR20100077271A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 기준전압 발생회로 |
| FR2969328A1 (fr) * | 2010-12-17 | 2012-06-22 | St Microelectronics Sa | Circuit de generation d'une tension de reference sous une faible tension d'alimentation |
| CN102270006B (zh) * | 2011-06-28 | 2015-11-04 | 上海华虹宏力半导体制造有限公司 | 电压调节电路 |
-
2017
- 2017-06-06 CN CN201710420897.7A patent/CN109003634B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1858835A (zh) * | 2005-05-02 | 2006-11-08 | 三星Sdi株式会社 | 伽玛基准电压产生电路和具有这种电路的平板显示器 |
| CN101131807A (zh) * | 2006-08-24 | 2008-02-27 | 联咏科技股份有限公司 | 电压缓冲器与其源极驱动器 |
| CN104464803A (zh) * | 2013-09-18 | 2015-03-25 | 北京兆易创新科技股份有限公司 | 一种读电压的产生装置、闪存存储系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003634A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368979B2 (en) | Implementation of output floating scheme for hv charge pumps | |
| US9201439B2 (en) | Semiconductor device | |
| CN106205717B (zh) | 内部电源电压辅助电路、半导体存储装置及半导体装置 | |
| JP6603947B2 (ja) | 昇圧によるセンシングのための装置、方法、および、システム | |
| KR101748055B1 (ko) | 감지 증폭기를 위한 저전압 전류 레퍼런스 발생기 | |
| US9343118B2 (en) | Voltage regulator and apparatus for controlling bias current | |
| US8422280B2 (en) | Stable current supply circuit irrespective of PVT variations and semiconductor having same | |
| KR102402290B1 (ko) | 충전 펌프 시스템 | |
| US11887645B2 (en) | Dual-precision analog memory cell and array | |
| TWI537701B (zh) | 汲極穩壓器 | |
| US11342010B2 (en) | Managing bit line voltage generating circuits in memory devices | |
| CN109003634B (zh) | 一种芯片启动方法和一种flash芯片 | |
| CN106373604B (zh) | 半导体存储器件及其操作方法 | |
| US8203891B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
| US20180019015A1 (en) | Memory device having negative voltage generator | |
| US9377799B2 (en) | Voltage generating apparatus capable of recovering output voltage | |
| US8643357B2 (en) | Internal voltage generator | |
| US9046551B2 (en) | Voltage detection circuit and internal voltage generator using the same | |
| KR102454863B1 (ko) | 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 | |
| US20140368180A1 (en) | Reference voltage generator and voltage generating system having the same | |
| US7813182B2 (en) | Semiconductor memory | |
| KR102287699B1 (ko) | 데이터 독출 회로 | |
| US9135961B2 (en) | Semiconductor memory apparatus, and reference voltage control circuit and internal voltage generation circuit therefor | |
| CN109962708B (zh) | 调节器及其操作方法以及具有该调节器的存储器系统 | |
| CN112542184B (zh) | 泵装置、泵电路及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 230601 No.368 Qinghua Road, Hefei Economic and Technological Development Zone, Anhui Province Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 230601 Building 1, Pearl Plaza, Hefei Economic and Technological Development Zone, Anhui Province Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |