CN109962708B - 调节器及其操作方法以及具有该调节器的存储器系统 - Google Patents
调节器及其操作方法以及具有该调节器的存储器系统 Download PDFInfo
- Publication number
- CN109962708B CN109962708B CN201810896244.0A CN201810896244A CN109962708B CN 109962708 B CN109962708 B CN 109962708B CN 201810896244 A CN201810896244 A CN 201810896244A CN 109962708 B CN109962708 B CN 109962708B
- Authority
- CN
- China
- Prior art keywords
- node
- voltage
- current
- output
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 8
- 230000004044 response Effects 0.000 claims abstract description 39
- 238000010586 diagram Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 1
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 1
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012773 waffles Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Read Only Memory (AREA)
Abstract
调节器及其操作方法以及具有该调节器的存储器系统。一种调节器包括：比较器，该比较器用于通过将通过分配输出电压而获得的反馈电压与参考电压进行比较来生成比较信号；电流供应开关，该电流供应开关用于响应于所述输出电压而控制施加到第一节点的泵电压的电流量；控制电路，该控制电路用于响应于所述比较信号而控制内部节点的电位；以及电流供应电路，该电流供应电路用于通过第一节点被供应电流并且将所述电流施加到所述内部节点，并且通过根据所述内部节点的电位电平控制施加到输出节点的电流的量来产生所述输出电压。
Description
技术领域
本公开的一方面涉及电子装置，并且更具体地，涉及调节器及其操作方法以及具有该调节器的存储器系统。
背景技术
随着越来越多地使用利用存储器系统作为存储介质的移动信息装置(特别地，智能电话、平板PC等)，对存储器装置的关注度和存储器装置的重要性已经进一步增加。
随着各种应用出现，除了并行化之外，使用高速处理器或多核，半导体存储器系统的操作需求水平不仅在性能方面而且在可靠性方面也不断增加。
存储器系统是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)这样的半导体实现的存储装置。存储器系统可以总体上被分类成易失性存储器装置和非易失性存储器装置。易失性存储器装置是当电力供应被切断时丢失所存储的数据的存储器装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器装置是当电力供应被切断时保持所存储的数据的存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存存储器总体上被分类成NOR型闪存存储器和NAND型闪存存储器。
存储器系统可以包括用于存储数据的存储器装置、用于控制存储器装置的控制器和用于稳定地向存储器装置供应电压的调节器。
发明内容
实施方式提供了能够减少电流消耗的调节器及其操作方法以及具有该调节器的存储器系统。
按照本公开的一方面，提供了一种调节器，该调节器包括：比较器，该比较器被配置成通过将通过分配输出电压而获得的反馈电压与参考电压进行比较来生成比较信号；电流供应开关，该电流供应开关被配置成响应于所述输出电压而控制施加到第一节点的泵电压(pump voltage)的电流量；控制电路，该控制电路被配置成响应于所述比较信号而控制内部节点的电位；以及电流供应电路，该电流供应电路被配置成通过所述第一节点被供应电流并且将所述电流施加到所述内部节点，并且通过根据所述内部节点的电位电平控制施加到输出节点的电流的量来产生所述输出电压。
按照本公开的一方面，提供了一种存储器系统，该存储器系统包括：存储器装置，该存储器装置被配置成存储数据；以及控制器，该控制器被配置成控制所述存储器装置，其中，所述存储器装置包括调节器，所述调节器被配置成为所述存储器装置的整体操作供应恒定的输出电压，其中，所述调节器包括：比较器，该比较器被配置成通过将通过分配所述输出电压而获得的反馈电压与参考电压进行比较来生成比较信号；电流供应开关，该电流供应开关被配置成响应于所述输出电压而控制施加到第一节点的泵电压的电流量；控制电路，该控制电路被配置成响应于所述比较信号而控制内部节点的电位；以及电流供应电路，该电流供应电路被配置成通过所述第一节点被供应电流并且将所述电流施加到所述内部节点，并且通过根据所述内部节点的电位电平控制施加到输出节点的电流的量来产生所述输出电压。
按照本公开的一方面，提供了一种用于操作调节器的方法，该方法包括以下步骤：向第一节点施加泵电压，其中，响应于输出电压而控制施加到所述第一节点的电流的量；将施加到所述第一节点的电流施加到内部节点，并且通过将通过分配所述输出电压而获得的反馈电压与参考电压进行比较来控制所述内部节点的电位电平；以及通过响应于所述内部节点的电位电平而控制施加到输出节点的电流的量来产生所述输出电压。
按照本公开的一方面，提供了一种用于存储器系统中的调节器，该调节器包括：耗尽高电压晶体管(depletion high voltage transistor)，该耗尽高电压晶体管被配置成根据输出电压来控制泵电流的量；以及电压产生电路，该电压产生电路被配置成通过根据所述输出电压的电平和参考电压的电平进一步控制所述泵电流的量来产生输出电压。
附图说明
现在将在下文中参照附图更充分地描述示例实施方式；然而，这些示例可以按不同形式实施，而不应该被理解为限于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底和完整的，并且将把示例实施方式的范围充分传达给本领域技术人员。
在附图中，为了图示清晰起见，可夸大尺寸。将要理解的是，当一个元件被称为“在”两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者还可以存在一个或更多个中间元件。相似的参考标号始终是指相似的元件。
图1是例示按照本公开的实施方式的存储器系统的示图。
图2是详细例示图1的存储器装置的示图。
图3是详细例示图2的调节器的实施方式的示图。
图4是例示图2的调节器的另一个实施方式的示图。
图5是例示存储器系统的另一个实施方式的框图。
图6是例示图5的存储器系统的应用示例的框图。
图7是例示包括参照图6描述的存储器系统的计算系统的框图。
具体实施方式
在下面的详细描述中，仅通过例示的方式仅示出并描述本公开的特定示例性实施方式。本领域技术人员将认识到，在不脱离本公开的精神和范围的情况下，所描述的实施方式都可以按照各种不同方式进行修改。因此，附图和说明书在本质上将被认为是例示性的，而非限制性的。
在整个说明书中，当一个元件被称为“连接”或“联接”到另一个元件时，该元件可以直接连接或联接到该另一个元件或者间接连接或联接到该另一个元件，在该元件与该另一个元件之间插入有一个或更多个中间元件。另外，当一个元件被称为“包括”组件时，这指示该元件还可以包括另一个组件，而不排除另一个组件，除非存在不同的公开。
图1是例示按照本公开的实施方式的存储器系统的示图。
参照图1，存储器系统300包括存储器装置100和控制器200。
存储器装置100在控制器200的控制下操作。存储器装置100包括具有多个存储器块的存储器单元阵列。作为示例，存储器装置100可以是闪存存储器装置。
存储器装置100被配置成通过通道从控制器200接收命令CMD和地址ADD，并且访问按地址ADD在存储器单元阵列中选择的区域。也就是说，存储器装置100对按地址ADD选择的区域执行与命令CMD对应的内部操作。
例如，存储器装置100可以执行包括编程操作、读操作、擦除操作等的整体操作。在编程操作中，存储器装置100可以在按地址ADD选择的区域中对数据DATA进行编程。在读操作中，存储器装置100可以从按地址ADD选择的区域读取数据DATA。在擦除操作中，存储器装置100可以擦除按地址ADD选择的区域中存储的数据。
存储器装置100包括调节器140。调节器140可以被配置成使得在存储器装置100的整体操作中能够稳定地供应特定电压。
控制器200通过通道来控制存储器装置100。控制器200响应于来自主机的请求而命令存储器装置100。
作为示例，控制器200可以控制存储器装置执行编程操作、读操作、擦除操作等。在编程操作中，控制器200可以通过信道向存储器装置100提供编程命令CMD、地址ADD和数据DATA。在读操作中，控制器200可以通过信道向存储器装置100提供读命令CMD和地址ADD。在擦除操作中，控制器200可以通过通道向存储器装置100提供擦除命令CMD和地址ADD。
图2是详细例示图1的存储器装置的示图。
参照图2，存储器装置100包括用于存储数据的存储器单元阵列110、被配置成执行存储器单元阵列110的编程操作、读操作或擦除操作的外围电路120、被配置成控制外围电路120的控制电路130以及用于向外围电路120供应稳定输出电压Vout的调节器140。
存储器单元阵列110包括彼此相同配置的多个存储器块。所述多个存储器块中的每一个包括多个串。所述多个串包括存储数据的多个存储器单元，并且可以按其中存储器单元与基板水平布置的二维结构或其中存储器单元与基板垂直布置的三维结构形成。所述多个存储器单元中的每一个可以被配置为能够存储1位数据的单层单元(SLC)，或者被配置为能够存储2位或更多位数据的多层单元(MLC)、三层单元(TLC)或四层单元(QLC)。例如，MLC是其中存储2位数据的存储器单元，TLC是其中存储3位数据的存储器单元并且QLC是其中存储4位数据的存储器单元。在不同的串中包括的存储器单元当中，与同一字线联接的存储器单元的组被称为页。
外围电路120包括电压产生电路121、行解码器122、页缓冲器123、列解码器124和输入/输出电路125。
电压产生电路121响应于操作信号OP_R而使用输出电压Vout来产生具有各种电平的操作电压。例如，在编程操作中，电压产生电路121可以产生编程电压、通过电压、导通电压等，并且将所产生的电压传输到全局字线、全局漏极选择线和全局源极选择线。
行解码器122可以通过全局字线GWL、全局漏极选择线GDSL和全局源极选择线GSSL与电压产生电路121联接，并且通过字线WL、漏极选择线DSL和源极选择线SSL与存储器单元阵列110联接。行解码器122响应于行地址RADD而将电压产生电路121所产生的操作电压传输到存储器单元阵列110中包括的所选择的存储器块。例如，行解码器122可以将施加到全局字线GWL的电压传输到字线WL，将施加到全局漏极选择线GDSL的电压传输到漏极选择线DSL并且将施加到全局源极选择线GSSL的电压传输到源极选择线SSL。
页缓冲器123可以通过位线BL与存储器单元阵列110中包括的存储器块共同联接。页缓冲器123可以响应于页缓冲控制信号PBSIGNALS而对位线BL进行预充电，在编程操作和读操作中与所选择的存储器块进行数据通信，或者暂时存储所传送的数据。
列解码器124可以响应于列地址CADD而与页缓冲器123进行数据DATA的通信或者与输入/输出电路125进行数据DATA的通信。
输入/输出电路125可以传送从外部传送的命令CMD和地址ADD，并且将从外部传送的数据DATA传输到列解码器124或者将从列解码器124传送的数据DATA输出到外部。
控制电路130响应于命令CMD和地址ADD而控制外围电路120。
调节器140可以将泵电压变成特定电平，并且将泵电压作为输出电压Vout输出。另外，调节器140可以通过按照存储器装置100的整体操作将泵电压调节成各种电位电平来产生输出电压Vout。
在本公开中，例示了从调节器140输出的输出电压Vout被供应到电压产生电路121。然而，本公开不限于此，并且输出电压Vout可以被供应到存储器装置100中包括的各种电路组件。可以向存储器装置100供应输出电压Vout以进行操作。
图3是详细例示图2的调节器的实施方式的示图。
参照图3，调节器140包括比较器141、控制电路142、电流供应开关143、电流供应电路144和分压器145。
比较器141通过将参考电压Vref与通过对输出电压Vout进行分压而获得的反馈电压Vfb进行比较来输出比较信号CS。例如，当参考电压Vref大于反馈电压Vfb时，比较器141输出具有低电平的比较信号CS。当参考电压Vref小于反馈电压Vfb时，比较器141输出具有高电平的比较信号CS。
控制电路142被配置成包括NMOS晶体管N1。NMOS晶体管N1联接在节点NB和接地电源Vss之间，并且通过响应于比较信号CS而形成在接地电源Vss中流动的电流路径来控制节点NB的电位。控制电路142可以被配置成附加地包括联接在NMOS晶体管N1和接地电源Vss之间以便使电流路径稳定的二极管。
电流供应开关143将从外部施加的泵电压Vpp供应到调节器140的电力输入节点NA。电流供应开关143可以被配置为耗尽高电压NMOS晶体管DHVN1。耗尽高电压NMOS晶体管DHVN1可以根据输出电压Vout的电位电平来控制供应到电力输入节点NA的泵电压Vpp的电流量。例如，当输出电压Vout的电位电平相对高时，供应到电力输入节点NA的泵电压Vpp的电流量能够增大。当输出电压Vout的电位电平相对低时，供应到电力输入节点NA的泵电压Vpp的电流量能够减小。
电流供应电路144包括电阻器R1和NMOS晶体管N2。电阻器R1联接在电力输入节点NA和节点NB之间，以向节点NB供应电流。NMOS晶体管N2联接在电力输入节点NA和输出节点NC之间。NMOS晶体管N2响应于节点NB的电位电平而控制施加到输出节点NC的电流的量。
分压器145包括电阻器R2和R3。电阻器R2和R3串联联接在输出节点NC和接地电源Vss之间。电阻器R2和R3通过根据其电阻值分配输出节点NC的电位来产生反馈电压Vfb。
另外，调节器140可以包括与输出节点NC联接的电容器C1。电容器C1可以使输出节点NC的电位电平稳定。
将参照图3如下地描述按照本公开的实施方式的调节器140的操作。
1)当输出电压Vout低于目标电压时
当输出电压Vout低于目标电压时，通过分配输出电压Vout而产生的反馈电压Vfb低于参考电压Vref。因此，比较器141输出具有低电平的比较信号。
控制电路142响应于具有低电平的比较信号CS而阻断电流路径。也就是说，NMOS晶体管N1响应于具有低电平的比较信号CS而截止，因此，流过控制电路142的电流路径被阻断。
随着控制电路142的电流路径被阻断，电流供应电路144的节点NB的电位增大。因此，通过NMOS晶体管N2供应到输出节点NC的电流的量增大。因此，输出电压Vout的电位增大。
2)当输出电压Vout高于目标电压时
当输出电压Vout高于目标电压时，通过分配输出电压Vout而产生的反馈电压Vfb高于参考电压Vref。因此，比较器141输出具有高电平的比较信号。
控制电路142响应于具有高电平的比较信号CS而形成电流路径。也就是说，NMOS晶体管N1响应于具有高电平的比较信号CS而导通，因此，形成流过控制电路142的电流路径。
随着控制电路142的电流路径形成，电流供应电路144的节点NB的电位减小。因此，随着通过NMOS晶体管N2供应到输出节点NC的电流的量减小，输出电压Vout的电位电平降低。
如此，调节器140可以根据参考电压Vref的电平来控制输出电压Vout具有目标输出电压电平。
例如，如果参考电压Vref的电平被设置为高，则输出电压Vout的目标输出电压电平也增大。如果参考电压Vref的电平被设置为低，则输出电压Vout的目标输出电压电平也减小。
在调节器140中，可以根据输出电压Vout的目标输出电压电平的差异来改变功耗量。例如，流过电阻器R1和NMOS晶体管N1的电流的量取决于受输出电压Vout的电位电平影响的节点NB而改变。
然而，在本公开的实施方式中，可以根据输出电压Vout的电位电平来控制通过电流供应开关143施加到电力输入节点NA的泵电压Vpp的电流量。例如，当输出电压Vout的电位电平相对高时，施加到构成电流供应开关143的耗尽高电压NMOS晶体管DHVN1的栅极的电位电平增大，因此，施加到电力输入节点NA的泵电压Vpp的电流量增大。当输出电压Vout的电位电平相对低时，施加到耗尽高电压NMOS晶体管DHVN1的栅极的电位电平减小，因此，施加到电力输入节点NA的泵电压Vpp的电流量减小。因此，虽然输出电压Vout的目标输出电压电平改变，但是电阻器R1两端的电位电平之间的差能够保持基本上恒定。因此，虽然输出电压Vout的目标输出电压电平改变，但是流过电阻器R1和NMOS晶体管N1的电流的量被控制为基本上恒定，使得能够稳定地减小电流消耗量。另外，不需要对此进行补偿的附加的信号和电路，使得也能够减小电流消耗量。
图4是例示图2的调节器的另一个实施方式的示图。
参照图4，调节器140包括比较器141_1、控制电路142_1、电流供应开关143_1、电流供应电路144_1和分压器145_1。
比较器141_1通过将参考电压Vref与通过对输出电压Vout进行分压而获得的反馈电压Vfb进行比较来输出比较信号CS。例如，当参考电压Vref大于反馈电压Vfb时，比较器141_1输出具有低电平的比较信号CS。当参考电压Vref小于反馈电压Vfb时，比较器141_1输出具有高电平的比较信号CS。
控制电路142_1被配置成包括NMOS晶体管N11。NMOS晶体管N11联接在节点NE和接地电源Vss之间，并且通过响应于比较信号CS而形成在接地电源Vss中流动的电流路径来控制节点NE的电位。控制电路142_1可以被配置成附加地包括联接在NMOS晶体管N11和接地电源Vss之间以便使电流路径稳定的二极管。
电流供应开关143_1将从外部施加的泵电压Vpp供应到调节器140的电阻器R11。电流供应开关143_1可以被配置为耗尽高电压NMOS晶体管DHVN1。耗尽高电压NMOS晶体管DHVN1可以根据输出电压Vout的电位电平来控制供应到电阻器R11的泵电压Vpp的电流量。例如，当输出电压Vout的电位电平相对高时，供应到电阻器R11的泵电压Vpp的电流量能够增大。当输出电压Vout的电位电平相对低时，供应到电阻器R11的泵电压Vpp的电流量能够减小。
电流供应电路144_1包括电阻器R11和NMOS晶体管N12。电阻器R11联接在电流供应开关143_1和节点NE之间，以向节点NE供应电流。NMOS晶体管N12联接在被施加泵电压Vpp的节点和输出节点NF之间。NMOS晶体管N12响应于节点NE的电位电平而控制施加到输出节点NF的电流的量。
分压器145_1包括电阻器R12和R13。电阻器R12和R13串联联接在输出节点NF和接地电源Vss之间。电阻器R12和R13通过根据其电阻值分配输出节点NF的电位来产生反馈电压Vfb。
另外，调节器140可以包括与输出节点NF联接的电容器C11。电容器C11可以使输出节点NF的电位电平稳定。
将参照图4如下地描述按照本公开的实施方式的调节器140的操作。
1)当输出电压Vout低于目标电压时
当输出电压Vout低于目标电压时，通过分配输出电压Vout而产生的反馈电压Vfb低于参考电压Vref。因此，比较器141_1输出具有低电平的比较信号。
控制电路142_1响应于具有低电平的比较信号CS而阻断电流路径。也就是说，NMOS晶体管N11响应于具有低电平的比较信号CS而截止，因此，流过控制电路142_1的电流路径被阻断。
随着控制电路142_1的电流路径被阻断，电流供应电路144_1的节点NE的电位增大。因此，通过NMOS晶体管N12供应到输出节点NF的电流的量增大。因此，输出电压Vout的电位增大。
2)当输出电压Vout高于目标电压时
当输出电压Vout高于目标电压时，通过分配输出电压Vout而产生的反馈电压Vfb高于参考电压Vref。因此，比较器141_1输出具有高电平的比较信号。
控制电路142_1响应于具有高电平的比较信号CS而形成电流路径。也就是说，NMOS晶体管N11响应于具有高电平的比较信号CS而导通，因此，形成流过控制电路142_1的电流路径。
随着控制电路142_1的电流路径形成，电流供应电路144_1的节点NE的电位减小。因此，随着通过NMOS晶体管N12供应到输出节点NF的电流的量减小，输出电压Vout的电位电平降低。
如此，调节器140可以根据参考电压Vref的电平来控制输出电压Vout具有目标输出电压电平。
例如，如果参考电压Vref的电平被设置为高，则输出电压Vout的目标输出电压电平也增大。在本公开的实施方式中，控制电路142_1能够根据输出电压Vout的电位电平来控制与电阻器R11联接的节点的电压。也就是说，虽然节点NE的电位电平取决于输出电压Vout的电位电平而改变，但是控制电路142_1控制与电阻器R11联接的节点的电压，使得电阻器R11的两端的电压之间的差能够保持基本上恒定。因此，虽然输出电压Vout的目标输出电压电平改变，但是电阻器R11的两端的电位电平之间的差能够保持基本上恒定。因此，虽然输出电压Vout的目标输出电压电平改变，但是流过电阻器R11和NMOS晶体管N11的电流的量被控制为基本上恒定，使得能够稳定地减小电流消耗量。另外，不需要附加的对此进行补偿的信号和电路，使得也能够减小电流消耗量。
另外，与图3中示出的调节器140不同，图4中示出的调节器140被设计成使得泵电压Vpp被直接施加到NMOS晶体管N12。因此，能够确保NMOS晶体管N12的漏极和源极之间的电压差VDS。因此，能够更稳定地执行调节操作。
图5是例示存储器系统的另一个实施方式的框图。
参照图5，存储器系统1000包括存储器装置100和控制器1100。
存储器装置100可以与参照图1描述的存储器装置相同地配置和操作。下文中，将省略重复的描述。
控制器1100与主机Host和存储器装置100联接。控制器1100被配置成响应于来自主机Host的请求而访问存储器装置100。例如，控制器1100被配置成控制存储器装置100的读、写、擦除和后台操作。控制器1100被配置成提供存储器装置100和主机Host之间的接口。控制器1100被配置成驱动用于控制存储器装置100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和纠错块1150。
RAM 1110被用作处理单元1120的工作存储器、存储器装置100和主机Host之间的高速缓存存储器以及存储器装置100和主机Host之间的缓冲存储器中的至少一种。
处理单元1120控制控制器1100的整体操作。另外，控制器1100可以在写操作中暂时存储主机Host所提供的程序数据。
主机接口1130包括用于进行主机Host和控制器1100之间的数据交换的协议。在示例性实施方式中，控制器1100被配置成通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、快速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小磁盘接口(ESDI)协议和集成驱动电子装置(IDE)协议、专用协议等这样的各种接口协议中的至少一种与主机Host通信。
存储器接口1140与存储器装置100通过接口连接。例如，存储器接口1140可以包括NAND接口或NOR接口。
纠错块1150被配置成通过使用纠错码(ECC)来检测并纠正从存储器装置100接收到的数据的错误。处理单元1120可以控制存储器装置100基于纠错块1150的错误检测结果调节读电压并且执行重新读取。在示例性实施方式中，纠错块1150可以被设置为控制器1100的组件。
控制器1100和存储器装置100可以被集成在一个半导体器件中。在示例性实施方式中，控制器1100和存储器装置100可以被集成在一个半导体器件中，以构成存储卡。例如，控制器1100和存储器装置100可以被集成在一个半导体器件中，以构成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、小型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存存储器(UFS)这样的存储卡。
控制器1100和存储器装置100可以被集成在一个半导体器件中，以构成半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)包括被配置成将数据存储在半导体存储器中的存储器装置。如果使用存储器系统1000作为半导体驱动器SSD时，则与存储器系统1000联接的主机Host的操作速度能够显著提高。
作为另一示例，存储器系统1000可被设置为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏控制台、导航系统、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、RFID装置或者构成计算系统的各种组件中的一种这样的电子装置的各种组件中的一种。
在示例性实施方式中，存储器装置100或存储器系统1000可以按各种方式进行封装。例如，存储器装置100或存储器系统1000可以按诸如堆叠式封装(PoP)、球栅阵列(BGA、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫(Waffle)封装式晶片、晶圆形式晶片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、缩小外形封装(SSOP)、薄型小外形(TSOP)、薄型四方扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)这样的方式进行封装。
图6是例示图5的存储器系统的应用示例的框图。
参照图6，存储器系统2000包括存储器装置2100和控制器2200。存储器装置2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分成多个组。
在图6中，例示了多个组通过第一信道CH1至第k信道CHk与控制器2200通信。每个半导体存储器芯片可以与参照图1描述的存储器装置100相同地配置和操作。
每个组被配置成通过一个公共信道与控制器2200进行通信。控制器2200与参照图5描述的控制器1100相同地配置。控制器2200被配置成通过多个通道CH1至CHk来控制存储器装置2100的多个存储器芯片。
图7是例示包括参照图6描述的存储器系统的计算系统的框图。
参照图7，计算系统300包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000通过系统总线3500与中央处理单元3100、RAM 3200、用户接口3300和电源3400电联接。通过用户接口3300供应的数据或者由中央处理单元3100处理的数据被存储在存储器系统2000中。
在图7中，存储器装置2100被例示为通过控制器2200与系统总线3500联接。然而，存储器装置2100可以与系统总线3500直接联接。在这种情况下，控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
在图7中，例示了提供参照图6描述的存储器系统2000。然而，可以用参照图5描述的存储器系统1000来替代存储器系统2000。在示例性实施方式中，计算系统3000可以被配置成包括参照图5和图6描述的存储器系统1000和2000二者。
按照本公开，在调节器的操作中，响应于输出电压而控制泵电压的电流量，使得能够减小功耗差异。
本文中已经公开了实施方式的示例，并且虽然采用了具体术语，但是这些术语被使用并且将仅从一般描述性意义上进行解释，而非出于限制目的。在一些情形下，正如自提交本申请起本领域普通技术人员将清楚的，结合特定实施方式描述的特征、特性和/或元件可以与结合其它实施方式描述的特征、特性和/或元件单独或组合地使用，除非另有指示。因此，本领域技术人员将要理解的是，可在不脱离所附的权利要求所阐述的本公开的精神和范围的情况下进行形式和细节上的各种改变。
相关申请的交叉引用
本申请要求于2017年12月14日提交的韩国专利申请No.10-2017-0172067的优先权，该韩国专利申请的全部内容以引用方式并入本文中。
Claims (10)
1.一种调节器，该调节器包括：
比较器，该比较器被配置成通过将通过分配从输出节点输出的输出电压而获得的反馈电压与参考电压进行比较来生成比较信号；
电流供应开关，该电流供应开关联接在泵电压供应端子和第一节点之间，并且被配置成响应于所述输出电压而控制施加到所述第一节点的泵电压的电流量；
控制电路，该控制电路联接在内部节点和接地电源之间，并且被配置成响应于所述比较信号而控制所述内部节点的电位；以及
电流供应电路，该电流供应电路包括所述内部节点，联接在所述第一节点和所述输出节点之间，并且被配置成：
将通过所述第一节点供应的电流施加至所述内部节点；
被直接从所述泵电压供应端子供应有所述泵电压，并且将所述泵电压施加到所述输出节点；并且
响应于所述内部节点的电位电平控制施加到所述输出节点的所述泵电压的电流量。
2.根据权利要求1所述的调节器，该调节器还包括分压器，所述分压器被配置成通过分配所述输出电压来产生所述反馈电压。
3.根据权利要求1所述的调节器，其中，所述电流供应开关响应于所述输出电压的电位电平而控制施加到所述第一节点的所述泵电压的电流量。
4.根据权利要求1所述的调节器，其中，所述电流供应开关包括耗尽高电压晶体管。
5.根据权利要求1所述的调节器，其中，所述电流供应电路将通过所述第一节点供应的电流供应到所述内部节点，并且响应于所述内部节点的电位电平而将通过所述第一节点供应的电流施加到所述输出节点。
6.根据权利要求5所述的调节器，其中，所述电流供应电路包括：
电阻器，该电阻器联接在所述第一节点和所述内部节点之间，以将通过所述第一节点供应的电流传输到所述内部节点；以及
晶体管，该晶体管联接在所述第一节点和所述输出节点之间，所述晶体管根据所述内部节点的电位电平来控制供应到所述输出节点的电流的量。
7.根据权利要求1所述的调节器，其中，所述电流供应电路将通过所述第一节点供应的电流供应到所述内部节点，并且响应于所述内部节点的电位电平而将所述泵电压施加到所述输出节点。
8.根据权利要求7所述的调节器，其中，所述电流供应电路包括：
电阻器，该电阻器联接在所述第一节点和所述内部节点之间，以将通过所述第一节点供应的电流传输到所述内部节点；以及
晶体管，该晶体管联接在被施加所述泵电压的节点和所述输出节点之间，所述晶体管根据所述内部节点的电位电平来控制供应到所述输出节点的所述泵电压的电流量。
9.一种存储器系统，该存储器系统包括：
存储器装置，该存储器装置被配置成存储数据；以及
控制器，该控制器被配置成控制所述存储器装置，
其中，所述存储器装置包括调节器，所述调节器被配置成为所述存储器装置的整体操作供应恒定的输出电压，
其中，所述调节器包括：
比较器，该比较器被配置成通过将通过分配从输出节点输出的所述输出电压而获得的反馈电压与参考电压进行比较来生成比较信号；
电流供应开关，该电流供应开关联接在泵电压供应端子和第一节点之间，并且被配置成响应于所述输出电压而控制施加到所述第一节点的泵电压的电流量；
控制电路，该控制电路联接在内部节点和接地电源之间，并且被配置成响应于所述比较信号而控制所述内部节点的电位；以及
电流供应电路，该电流供应电路包括所述内部节点，联接在所述第一节点和所述输出节点之间，并且被配置成：
将通过所述第一节点供应的电流施加至所述内部节点；
被直接从所述泵电压供应端子供应有所述泵电压，并且将所述泵电压施加到所述输出节点；并且
响应于所述内部节点的电位电平控制施加到所述输出节点的所述泵电压的电流量。
10.一种用于操作调节器的方法，该方法包括以下步骤：
向第一节点施加从泵电压供应端子供应的泵电压，其中，响应于从输出节点输出的输出电压而控制施加到所述第一节点的所述泵电压的电流量；
将施加到所述第一节点的电流施加到内部节点，并且通过将通过分配所述输出电压而获得的反馈电压与参考电压进行比较来控制所述内部节点的电位电平；以及
通过经由施加从所述泵电压供应端子供应的所述泵电压而控制所述输出电压的电位电平来产生所述输出电压，其中，响应于所述内部节点的电位电平而控制施加到所述输出节点的所述泵电压的电流量。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0172067 | 2017-12-14 | ||
| KR1020170172067A KR102398570B1 (ko) | 2017-12-14 | 2017-12-14 | 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109962708A CN109962708A (zh) | 2019-07-02 |
| CN109962708B true CN109962708B (zh) | 2023-04-28 |
Family
ID=66815232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810896244.0A Active CN109962708B (zh) | 2017-12-14 | 2018-08-08 | 调节器及其操作方法以及具有该调节器的存储器系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10410689B2 (zh) |
| KR (1) | KR102398570B1 (zh) |
| CN (1) | CN109962708B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105528048A (zh) * | 2014-10-20 | 2016-04-27 | 三星电子株式会社 | 片上系统的电力路径控制器 |
| CN106292975A (zh) * | 2015-06-23 | 2017-01-04 | 精工爱普生株式会社 | 电源电压检测电路、半导体集成电路装置以及电子设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712083B2 (ja) * | 1995-11-28 | 2005-11-02 | 株式会社ルネサステクノロジ | 内部電源電位供給回路及び半導体装置 |
| US7502719B2 (en) * | 2007-01-25 | 2009-03-10 | Monolithic Power Systems, Inc. | Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators |
| KR101620345B1 (ko) * | 2009-04-07 | 2016-05-12 | 삼성전자주식회사 | Ｌｄｏ 레귤레이터 및 이를 구비하는 반도체 장치 |
| US8148962B2 (en) * | 2009-05-12 | 2012-04-03 | Sandisk Il Ltd. | Transient load voltage regulator |
| KR101389620B1 (ko) * | 2011-10-28 | 2014-04-29 | 에스케이하이닉스 주식회사 | 멀티 레귤레이터 회로 및 이를 구비한 집적회로 |
| KR20130125148A (ko) * | 2012-05-08 | 2013-11-18 | 에스케이하이닉스 주식회사 | 레귤레이터 회로 |
| KR20140078986A (ko) * | 2012-12-18 | 2014-06-26 | 에스케이하이닉스 주식회사 | 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법 |
| KR102142287B1 (ko) * | 2013-11-19 | 2020-08-10 | 주식회사 실리콘웍스 | 감마 전압 제공 회로 및 방법 그리고 전원 관리 집적 회로 |
| KR20150114633A (ko) * | 2014-04-01 | 2015-10-13 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US9520163B2 (en) * | 2015-03-19 | 2016-12-13 | SK Hynix Inc. | Regulator circuit and semiconductor memory apparatus having the same |
| KR20170063226A (ko) * | 2015-11-30 | 2017-06-08 | 삼성전기주식회사 | 전류 소모가 개선된 전압 레귤레이터 |
-
2017
- 2017-12-14 KR KR1020170172067A patent/KR102398570B1/ko active IP Right Grant
-
2018
- 2018-07-11 US US16/032,672 patent/US10410689B2/en active Active
- 2018-08-08 CN CN201810896244.0A patent/CN109962708B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105528048A (zh) * | 2014-10-20 | 2016-04-27 | 三星电子株式会社 | 片上系统的电力路径控制器 |
| CN106292975A (zh) * | 2015-06-23 | 2017-01-04 | 精工爱普生株式会社 | 电源电压检测电路、半导体集成电路装置以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102398570B1 (ko) | 2022-05-17 |
| US10410689B2 (en) | 2019-09-10 |
| CN109962708A (zh) | 2019-07-02 |
| US20190189165A1 (en) | 2019-06-20 |
| KR20190071221A (ko) | 2019-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106340318B (zh) | 上电复位电路和包括其的半导体存储器件 | |
| CN105321569B (zh) | 半导体存储器件及其操作方法 | |
| US9343118B2 (en) | Voltage regulator and apparatus for controlling bias current | |
| US9786371B1 (en) | Power-on reset circuit with variable detection reference and semiconductor memory device including the same | |
| CN108109653B (zh) | 上电复位电路及具有该上电复位电路的半导体存储器装置 | |
| KR20150091893A (ko) | 반도체 메모리 장치 및 그것을 포함하는 시스템 | |
| US9792966B2 (en) | Page buffer and semiconductor memory device including the same | |
| CN110047541B (zh) | 信号发生电路和包括该信号发生电路的半导体存储器装置 | |
| US8867296B2 (en) | Regulator, voltage generator and semiconductor memory device | |
| KR20170037083A (ko) | 반도체 메모리 장치 | |
| US9886986B2 (en) | Voltage regulator, memory system having the same and operating method thereof | |
| KR20150034552A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| US9104220B2 (en) | Regulator and voltage generator | |
| CN109962708B (zh) | 调节器及其操作方法以及具有该调节器的存储器系统 | |
| US9786337B2 (en) | Sensing buffer, peripheral circuit, and/or memory device | |
| US20170125069A1 (en) | Semiconductor device including multiple planes | |
| CN110297599B (zh) | 缓冲器电路以及具有该缓冲器电路的存储器装置 | |
| US11735275B2 (en) | High voltage switch circuit and semiconductor memory device having the same | |
| CN113053427B (zh) | 电压切换电路和切换电路 | |
| CN109947356B (zh) | 存储器控制器、存储器系统以及操作存储器控制器的方法 | |
| US9136000B2 (en) | Semiconductor memory device and method of operating the same | |
| CN113053427A (zh) | 电压切换电路和切换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |