KR20170063226A - 전류 소모가 개선된 전압 레귤레이터 - Google Patents

전류 소모가 개선된 전압 레귤레이터 Download PDF

Info

Publication number
KR20170063226A
KR20170063226A KR1020150169351A KR20150169351A KR20170063226A KR 20170063226 A KR20170063226 A KR 20170063226A KR 1020150169351 A KR1020150169351 A KR 1020150169351A KR 20150169351 A KR20150169351 A KR 20150169351A KR 20170063226 A KR20170063226 A KR 20170063226A
Authority
KR
South Korea
Prior art keywords
control signal
operation mode
voltage
signal
gate signal
Prior art date
Application number
KR1020150169351A
Other languages
English (en)
Inventor
이수웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150169351A priority Critical patent/KR20170063226A/ko
Priority to US15/231,936 priority patent/US20170155320A1/en
Publication of KR20170063226A publication Critical patent/KR20170063226A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명의 일 실시 예에 따른 전압 레귤레이터는, 제1 게이트 신호를 제공하는 레귤레이터 코어부; 상기 제1 게이트 신호를 버퍼링 하여 제2 게이트 신호를 제공하는 버퍼 회로부; 상기 버퍼 회로부와 공통노드 사이에 연결된 제1 스위치; 상기 레귤레이터 코어부와 상기 공통노드 사이에 연결된 제2 스위치; 및 상기 공통노드를 통한 제1 게이트 신호 및 상기 제2 게이트 신호중 적어도 하나의 신호에 따라 동작전압이 조절된 레귤레이트 전압을 제공하는 출력 전달부; 를 포함한다.

Description

전류 소모가 개선된 전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은 낮은 파워를 필요로 하는 전자 장치에 적용될 수 있고, 전류 소모를 줄일 수 있는 전압 레귤레이터에 관한 것이다.
일반적으로, 전자회로 시스템의 동작을 안정적으로 제어하기 위해, 전자회로 시스템에는 전압 레귤레이터가 이용될 수 있다. 특히 전압 레귤레이터중에서, 전원 전압을 하향 변환할 수 있고, 간단히 설계 가능하고 전류 소모를 줄일 수 있는 LDO (Low Drop Output) 타입의 전압 레귤레이터가 이용될 수 있다.
또한, 소형의 전자 장치에 전압 레귤레이터를 적용하기 위해서는 전압 레귤레이터는 가능한 소형으로 제작되는 것이 요구되고, 저전력으로 동작되는 것이 요구되고 있다.
기존의 전압 레귤레이터는 레귤레이트된 정격 전압을 생성하는 레귤레이터 코어와, 상기 레귤레이트된 전압과 함께 전류로딩이 있는 경우에 회로를 안정적으로 동작하도록 돕는 버퍼를 포함할 수 있다.
이때, 상기 버퍼는, 파워의 효율적인 전달을 위해서, 낮은 출력 임피던스를 갖도록 전류가 많이 소모될 수 있는 문제점이 있다.
따라서, 기존의 전압 레귤레이터는, 전술한 바와 같이 회로의 안정적 동작을 위해 전류를 소모하는 버퍼를 사용하는 경우, 전류 소모를 줄일 수 있는 방안이 마련될 필요가 있다.
하기 선행기술문헌에 기재된 특허문헌 1은, 정전압 회로에 관한 것으로, 전술한 종래의 기술적인 해결과제에 대한 해결책을 개시하고 있지 않다.
일본 공개특허 제2023-18565호 공보
본 발명의 일 실시 예는, 동작모드중 전류 로딩이 불필요한 동작모드에서는 전류 로딩에 관련되는 회로의 동작을 오프시킴으로써, 전류 소모를 줄일 수 있는 전압 레귤레이터를 제공한다.
본 발명의 일 실시 예에 의해, 제1 게이트 신호를 제공하는 레귤레이터 코어부; 상기 제1 게이트 신호를 버퍼링 하여 제2 게이트 신호를 제공하는 버퍼 회로부; 상기 버퍼 회로부와 공통노드 사이에 연결된 제1 스위치; 상기 레귤레이터 코어부와 상기 공통노드 사이에 연결된 제2 스위치; 및 상기 공통노드를 통한 제1 게이트 신호 및 상기 제2 게이트 신호중 적어도 하나의 신호에 따라 동작전압이 조절된 레귤레이트 전압을 제공하는 출력 전달부; 를 포함하고, 상기 제1 스위치는 제1 제어신호에 의해 제1 동작모드에서 온상태로 유지되고, 상기 제2 스위치는 제2 제어신호에 의해 상기 제1 동작모드와 다른 제2 동작 모드에서 온상태로 유지되는 전압 레귤레이터가 제안된다.
본 과제의 해결 수단에서는, 하기 상세한 설명에서 설명되는 여러 개념들중 하나가 제공된다. 본 과제 해결 수단은, 청구된 사항의 핵심 기술 또는 필수적인 기술을 확인하기 위해 의도된 것이 아니며, 단지 청구된 사항들중 하나가 기재된 것이며, 청구된 사항들 각각은 하기 상세한 설명에서 구체적으로 설명된다.
본 발명의 일 실시 예에 의하면, 동작모드중 전류로딩이 불필요한 낮은 파워의 동작모드에서는, 전류 로딩을 위해 요구되는 회로의 동작을 오프시킴으로써, 전류 소모를 줄일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 전압 레귤레이터의 제1 블록 회로도이다.
도 2는 본 발명의 일 실시 예에 따른 전압 레귤레이터의 제2 블록 회로도이다.
도 3은 본 발명의 일 실시 예에 따른 버퍼 회로부의 제1 구현 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 버퍼 회로부의 제2 구현 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 전압 레귤레이터의 상세 회로 예시이다.
도 6은 본 발명의 일 실시 예에 따른 스위칭 제어부의 제1 구현 예시도이다.
도 7의 (a),(b)은 본 발명의 일 실시 예에 따른 제1, 제2 제어신호에 의한 데드존 설명도이다.
도 8은 본 발명의 일 실시 예에 따른 동작모드 변경(제1 동작모드->제2 동작모드)시의 제1, 제2 및 제3 제어신호의 타이밍도이다.
도 9는 본 발명의 일 실시 예에 따른 동작모드 변경(제2 동작모드->제1 동작모드)시의 제1, 제2 및 제3 제어신호의 타이밍도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 개념을 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니다. 본 발명의 실시 예 각각은 그 전부 또는 일부가 서로 조합되어 다양한 형태의 새로운 실시 형태가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 전압 레귤레이터의 제1 블록 회로도이고, 도 2는 본 발명의 일 실시 예에 따른 전압 레귤레이터의 제2 블록 회로도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 전압 레귤레이터는 레귤레이터 코어부(100), 버퍼 회로부(200), 제1 스위치(300), 제2 스위치(400) 및 출력 전달부(600)를 포함한다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 전압 레귤레이터는 레귤레이터 코어부(100), 버퍼 회로부(200), 제1 스위치(300), 제2 스위치(400), 출력 전달부(600) 및 스위칭 제어부(800)를 포함한다.
또한, 도 1 및 도 2를 참조하면, 상기 전압 레귤레이터는 피드백 회로부(700)를 더 포함할 수 있다.
도 1 및 도 2를 참조하면, 상기 레귤레이터 코어부(100)는, 기준 전압(Vref)과 피드백 전압(Vfb)의 차 전압에 따라 제1 게이트 신호(SG1)를 제공할 수 있다.
일 예로, 상기 기준 전압(Vref)은 기준전압 생성기에서 제공될 수 있고, 상기 피드백 전압(Vfb)은 상기 피드백 회로부(700)에서 제공될 수 있다.
상기 버퍼 회로부(200)는, 상기 제1 게이트 신호(SG1)를 버퍼링 하여 제2 게이트 신호(SG2)를 제공할 수 있다.
일 예로, 상기 버퍼 회로부(200)는 상기 제1 게이트 신호(SG1)를 이용하여 사전에 설정된 정격 전류를 갖는 제2 게이트 신호(SG2)를 제공할 수 있다.
상기 제1 스위치(300)는 상기 버퍼 회로부(200)와 공통노드(Ncom) 사이에 연결되어, 적어도 하나의 스위치 소자를 포함할 수 있다.
일 예로, 상기 제1 스위치(300)는, 제1 제어신호(SC1)에 의해 제1 동작모드에서 온상태로 유지되어, 상기 버퍼 회로부(200)로부터의 제2 게이트 신호(SG2)를 공통노드(Ncom)에 접속된 출력 전달부(600)에 제공할 수 있다.
이와 달리, 상기 제1 스위치(300)는 상기 제1 제어신호(SC1)에 의해 제2 동작모드에서는 오프상태로 될 수 있다. 이때, 상기 제1 스위치(300)에 의해 상기 버퍼 회로부(200)의 출력 신호는 차단된다.
여기서, 상기 제1 동작모드는 상기 버퍼 회로부(200)의 동작이 필요한 동작모드이고, 일 예로 정상 동작모드가 될 수 있고, 또는 정상 동작모드 및 대기모드가 될 수 있다. 그리고, 상기 제2 동작모드는 상기 버퍼 회로부(200)의 동작이 필요하지 않은 동작모드이고, 일 예로 저전력 대기모드가 될 수 있다.
이와 관련된 파워 요구 조건은 적용 시스템의 전압 조건과 상황에 따라 변경될 수 있는 것이므로, 전술한 바와 같은 동작 모드에 대한 예시는 하나의 예시에 불과할 뿐, 이에 한정되는 것은 아니다.
상기 제2 스위치(400)는, 상기 레귤레이터 코어부(100)의 출력노드(N1)와 상기 공통노드(Ncom) 사이에 연결되어, 적어도 하나의 스위치 소자를 포함할 수 있다.
일 예로, 상기 제2 스위치(400)는, 제2 제어신호(SC)에 의해 상기 제1 동작모드와 다른 제2 동작 모드에서 온상태로 유지되어, 상기 레귤레이터 코어부(100)로부터의 제1 게이트 신호(SG1)를 공통노드(Ncom)에 접속된 출력 전달부(600)에 제공할 수 있다.
이와 달리, 상기 제2 스위치(400)는 상기 제2 제어신호(SC2)에 의해 제1 동작모드에서는 오프상태로 될 수 있다. 이때, 상기 제2 스위치(400)에 의해, 상기 버퍼 회로부(200)를 거치지 않고, 상기 레귤레이터 코어부(100)의 출력신호를 출력단(OUTPUT)에 제공하는 우회 경로가 차단된다.
상기 출력 전달부(600)는, 상기 공통노드(Ncom)를 통한 제1 게이트 신호(SG1) 및 상기 제2 게이트 신호(SG2)중 적어도 하나의 신호에 따라 동작전압(Vdd)이 조절된 레귤레이트 전압(Vreg)을 출력단(OUTPUT)으로 제공할 수 있다.
또한, 도 1 및 도 2를 참조하면, 상기 피드백 회로부(700)는 상기 출력 전달부(600)와 접지간의 피드백노드에서 상기 피드백 전압(Vfb)을 검출하여 상기 레귤레이터 코어부(100)에 제공할 수 있다.
상기 스위칭 제어부(800)는, 제1 동작 모드에서 제1 제어신호(SC1)를 이용하여 상기 제1 스위치(300)를 온상태로 제어하고, 상기 제1 동작모드와 다른 제2 동작 모드에서 제2 제어신호(SC2)를 이용하여 상기 제2 스위치(300)를 온상태로 제어할 수 있다.
일 예로, 상기 스위칭 제어부(800)는 상기 제1 제어신호(SC1)를 반전시킨 후 사전에 설정된 시간만큼 지연시켜 상기 제2 제어신호(SC2)를 생성할 수 있다.
상기 버퍼 회로부(200)는, 상기 제1 제어신호(SC1)와 위상 동기된 제3 제어신호(SC3)에 의해 상기 제1 동작 모드에서는 동작 온상태로 되고, 상기 제2 동작모드에서는 동작 오프 상태로 될 수 있다.
상기 버퍼 회로부(200)의 구현 예에 대해서는 도 3 및 도 4를 참조하여 설명한다.
도 3은 본 발명의 일 실시 예에 따른 버퍼 회로부의 제1 구현 예시도이다.
도 3을 참조하면, 상기 버퍼 회로부(200)는 버퍼회로(210) 및 제3 스위치(220)를 포함할 수 있다.
상기 제3 스위치(220)는, 상기 동작전압(Vdd)을 공급받는 단자와 버퍼회로(210) 사이에 연결되고, 제3 제어신호(SC3)에 의해 상기 제1 동작모드에서 온상태로 되어, 상기 버퍼회로(210)에 상기 동작전압(Vdd)을 공급할 수 있다.
이와 달리, 상기 제3 스위치(220)는 상기 제2 동작모드에서는 상기 제3 제어신호(SC3)에 의해 오프될 수 있다.
상기 제1 동작모드에서는, 상기 버퍼회로(210)는, 상기 제3 스위치(220)를 통해 동작전압(Vdd)을 공급받아 상기 제2 게이트 신호(SG2)를 제공할 수 있다.
이에 따라, 상기 출력 전달부(600)는 상기 버퍼회로(210)로부터의 신호에 기초해서 출력단(OUTPUT)에서 요구되는 전류를 제공할 수 있다. 따라서, 상기 버퍼회로(210)는 상기 출력 전달부(600)가 출력단(OUTPUT)에서 요구되는 전류를 제공할 수 있도록 돕는 기능을 수행하기 위해 전류를 소모할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 버퍼 회로부의 제2 구현 예시도이다.
도 4를 참조하면, 상기 버퍼 회로부(200)는, 레귤레이터 코어부(100)로부터 제1 게이트 신호(SG1)를 입력받는 입력단자(IN), 상기 제2 게이트 신호(SG2)를 출력하는 출력단자(OUT), 동작전압(Vdd)을 공급받는 전원단자(VD) 및 상기 제3 제어신호(SC3)를 입력받는 인에이블 단자(EN)를 포함하는 집적회로로 구현될 수 있다.
이때, 상기 버퍼 회로부(200)는, 상기 인에이블 단자(EN)를 통해 입력되는 제3 제어신호(SC3)에 의해 상기 제1 동작모드에서는 인에이블(enable) 되거나, 상기 제2 동작모드에서는 디스에이블될 수 있다.
일 예로, 상기 제3 제어신호(SC3)의 전압 레벨이 하이레벨일때는 상기 버퍼 회로부(200)가 인에이블될 수 있고, 상기 제3 제어신호(SC3)의 전압 레벨이 로우레벨일때는 상기 버퍼 회로부(200)가 디스에이블될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 전압 레귤레이터의 상세 회로 예시이다.
도 5를 참조하면, 상기 레귤레이터 코어부(100)는 기준 전압(Vref)을 입력받는 반전 입력단과, 상기 피드백 전압(Vfb)을 입력받는 비반전 입력단과, 상기 제1 게이트 신호(SG1)를 제공하는 출력단을 갖으며, 상기 동작전압(Vdd)을 공급받아 동작하는 제1 연산 증폭기(OP1)를 포함할 수 있다.
상기 버퍼 회로부(200)는 도 3에 도시한 바와 같이, 제3 스위치(220)와 버퍼회로(210)를 포함할 수 있다.
이때, 상기 버퍼회로(210)는, 상기 레귤레이터 코어부(100)로부터 상기 제1 게이트 신호(SG1)를 입력받는 비반전 입력단과, 상기 버퍼 회로부(200)의 출력단에 연결된 반전 입력단과, 상기 제2 게이트 신호(SG2)를 제공하는 출력단을 갖으며, 상기 제3 스위치(220)를 통해 상기 동작전압(Vdd)을 공급받아 동작하는 제2 연산 증폭기(OP2)를 포함할 수 있다.
상기 출력 전달부(600)는 상기 동작전압(Vdd)을 공급받는 단자에 접속된 소스(source), 상기 공통노드(Ncom)에 접속되어 상기 제1 게이트 신호(SG1) 및 상기 제2 게이트 신호(SG2)중 적어도 하나의 신호를 공급받는 게이트(gate), 상기 피드백 회로부(700) 및 출력단(OUTPUT)에 접속된 드레인을 갖으며, 상기 게이트로 공급되는 신호에 따라 상기 출력단(OUTPUT)을 통해 레귤레이트 전압(Vreg)을 제공하는 PMOS 트랜지스터(PM1)를 포함할 수 있다.
또한, 상기 피드백 회로부(700)는 상기 출력단(OUTPUT)과 접지 사이에 직렬로 연결된 적어도 2개의 저항(R11,R12)을 포함할 수 있다. 이때, 상기 2개의 저항(R11,R12)의 접속노드인 피드백 노드에서 상기 피드백 전압(Vfb)이 제공될 수 있다.
한편, 본 발명의 각 실시 예에 따른 상기 제1 스위치(300), 상기 제2 스위치(400) 및 상기 제3 스위치(220)는 적어도 하나의 스위치 소자를 포함할 수 있으며, 이때 스위치 소자는 제어 신호에 의해 스위칭 동작을 수행할 수 있는 소자가 될 수 있다.
일 예로, 상기 스위치 소자는, MOS 트랜지스터 등의 각종 트랜지스터, SCR 소자, 트랜스퍼 게이트 등과 같은 3단자 반도체 소자들중 적어도 하나가 이용될 수 있다.
다른 한편, 상기 제2 제어신호(SC2)는 상기 제1 제어신호가 반전된 신호가 될 수 있고, 그 반대도 가능하며, 상기 제1 및 제2 제어신호(SC1,SC2) 각각은 사전에 설정된 시간만큼 그 폴링에지가 지연된 신호가 될 수 있다. 일 예를 도 6을 참조하여 설명한다.
도 6은 본 발명의 일 실시 예에 따른 스위칭 제어부의 제1 구현 예시도이다.
도 6을 참조하면, 상기 스위칭 제어부(800)는 제어신호 생성부(810), 반전기(820), 제1 폴링에지 지연부(830), 제2 폴링에지 지연부(840) 및 제3 폴링에지 지연부(850)를 포함할 수 있다.
상기 제어신호 생성부(810)는, 상기 제1 제어신호(SC1)를 생성할 수 있다.
상기 반전기(820)는 상기 제1 제어신호(SC1)를 위상 반전시켜 제2 제어신호(SC2)를 제공할 수 있다.
상기 제1 폴링에제 지연부(830)는 상기 제1 제어신호(SC1)를 사전에 설정된 시간만큼 지연시켜 출력할 수 있고, 상기 제2 폴링에지 지연부(840)는 상기 반전기(820)에서 출력되는 제2 제어신호(SC2)를 사전에 설정된 시간만큼 지연시켜 출력할 수 있다. 그리고, 상기 제3 폴링에지 지연부(850)는 상기 제1 제어신호(SC1)에서 분기된 제3 제어신호(SC3)를 사전에 설정된 시간만큼 지연시켜 출력할 수 있다.
도 7의 (a),(b)은 본 발명의 일 실시 예에 따른 제1, 제2 제어신호에 의한 데드존 설명도이다.
도 7의 (a),(b)를 참조하면, 상기 제1, 제2 제어신호(SC1,SC2)에 의해, 상기 제1 스위치(300) 및 제2 스위치(400)가 동시에 턴온 및 턴오프 동작을 수행하는 경우에는, 상기 제1, 제2 제어신호(SC1,SC2)의 하이레벨과 로우레벨의 중간 레벨이 서로 공존하는 데드존(dead zone) 영역이 존재하게 된다.
이와 같은 데드존 영역이 존재하는 경우에는 제1 스위치(300) 및 제2 스위치(400)가 오동작이 발생될 가능성이 있다. 이와 같은 데드존 영역을 제거하기 위해서, 상기 스위칭 제어부(800)는 상기 제1 제어신호(SC1)를 반전시킨 후, 사전에 설정된 시간만큼 폴링 에지가 지연된 제2 제어신호(SC2)를 제공할 수 있다. 그 반대도 가능하다.
일 예로, 도 7의 (a)와 같이, 상기 제1 제어신호(SC1)는 상기 제2 제어신호(SC2)가 반전된 이후에 사전에 설정된 시간만큼 지연된 신호가 될 수 있으며, 도 7의 (b)와 같이, 상기와 반대로 될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 동작모드 변경(제1 동작모드->제2 동작모드)시의 제1, 제2 및 제3 제어신호의 타이밍도이다.
도 8을 참조하면, 상기 스위칭 제어부(800)에 의해서, 제1 동작모드에서는 제1 및 제3 제어신호(SC1,SC3)는 하이레벨을 유지하고, 동작모드 변경시점인 제1 시점(t1)에서 상기 제1 및 제3 제어신호(SC1,SC3)는 로우레벨로 변경되고, 상기 제1 시점(t1)으로부터 사전에 설정된 기간만큼 이후인 제2 시점(t2)에서 상기 제2 제어신호(SC2)가 하이레벨로 변경될 수 있다.
이에 따라 상기 제1 및 제2 제어신호(SC1,SC2)간의 데드존 영역은 존재하지 않게 된다.
도 9는 본 발명의 일 실시 예에 따른 동작모드 변경(제2 동작모드->제1 동작모드)시의 제1, 제2 및 제3 제어신호의 타이밍도이다.
도 9를 참조하면, 상기 스위칭 제어부(800)에 의해서, 제2 동작모드에서는 제1 및 제3 제어신호(SC1,SC3)는 로우레벨을 유지하고, 동작모드 변경시점인 제3 시점(t3)에서 상기 제1 및 제3 제어신호(SC1,SC3)는 하이레벨로 변경되고, 상기 제3 시점(t3)으로부터 사전에 설정된 기간만큼 이후인 제4 시점(t4)에서 상기 제2 제어신호(SC2)가 로우레벨로 변경될 수 있다.
이에 따라 상기 제1 및 제2 제어신호(SC1,SC2)간의 데드존 영역은 존재하지 않게 된다.
전술한 바와 같은 본 발명의 실시 예에 의하면, 동작모드중 전류로딩이 불필요한 낮은 파워의 동작모드에서는, 전류 로딩을 위한 필요한 회로의 동작을 오프시킴으로써, 전류 소모를 줄일 수 있다.
100: 레귤레이터 코어부
200: 버퍼 회로부
300: 제1 스위치
400: 제2 스위치
600; 출력 전달부
700: 피드백 회로부
800: 스위칭 제어부

Claims (16)

  1. 제1 게이트 신호를 제공하는 레귤레이터 코어부;
    상기 제1 게이트 신호를 버퍼링 하여 제2 게이트 신호를 제공하는 버퍼 회로부;
    상기 버퍼 회로부와 공통노드 사이에 연결된 제1 스위치;
    상기 레귤레이터 코어부와 상기 공통노드 사이에 연결된 제2 스위치; 및
    상기 공통노드를 통한 제1 게이트 신호 및 상기 제2 게이트 신호중 적어도 하나의 신호에 따라 동작전압이 조절된 레귤레이트 전압을 제공하는 출력 전달부; 를 포함하고,
    상기 제1 스위치는 제1 제어신호에 의해 제1 동작모드에서 온상태로 유지되고, 상기 제2 스위치는 제2 제어신호에 의해 상기 제1 동작모드와 다른 제2 동작 모드에서 온상태로 유지되는 전압 레귤레이터.
  2. 제1항에 있어서, 상기 제2 제어신호는
    상기 제1 제어신호가 반전된 신호가 될 수 있고,
    상기 제1 및 제2 제어신호 각각은 사전에 설정된 시간만큼 그 폴링에지가 지연된 신호인 전압 레귤레이터.
  3. 제1항에 있어서, 상기 버퍼 회로부는,
    상기 제1 제어신호와 위상 동기된 제3 제어신호에 의해 상기 제1 동작 모드에서는 동작 온상태로 되고, 상기 제2 동작모드에서는 동작 오프 상태로 되는 전압 레귤레이터.
  4. 제1항에 있어서, 상기 버퍼 회로부는,
    상기 동작전압을 공급받아 상기 제2 게이트 신호를 제공하는 버퍼회로; 및
    상기 동작전압을 공급받는 단자와 버퍼회로 사이에 연결되고, 제3 제어신호에 의해 상기 제1 동작모드에서 온상태로 되어, 상기 버퍼회로에 상기 동작전압을 공급하는 제3 스위치;
    를 포함하는 전압 레귤레이터.
  5. 제1항에 있어서, 상기 버퍼 회로부는,
    제3 제어신호에 의해 상기 제1 동작모드에서는 인에이블 되고, 상기 제2 동작모드에서는 디스에이블되며, 상기 제1 동작모드에서 상기 제2 게이트 신호를 제공하는 전압 레귤레이터.
  6. 제4항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호와 위상 동기된 신호이고,
    상기 제2 제어신호는 상기 제1 제어신호가 반전된 신호이고,
    상기 제1,제2 및 제3 신호는 사전에 설정된 시간만큼 그 폴링 에지가 지연되는 전압 레귤레이터.
  7. 제1항에 있어서,
    상기 출력 전달부와 접지간의 피드백노드에서 상기 피드백 전압을 검출하는 피드백 회로부를 더 포함하는 전압 레귤레이터.
  8. 제7항에 있어서, 상기 레귤레이터 코어부는,
    기준 전압과 상기 피드백 전압의 차 전압에 따라 상기 제1 게이트 신호를 제공하는 전압 레귤레이터.
  9. 제1 게이트 신호를 제공하는 레귤레이터 코어부;
    상기 제1 게이트 신호를 버퍼링 하여 제2 게이트 신호를 제공하는 버퍼 회로부;
    상기 버퍼 회로부와 공통노드 사이에 연결된 제1 스위치;
    상기 레귤레이터 코어부와 상기 공통노드 사이에 연결된 제2 스위치;
    상기 공통노드를 통한 상기 제1 게이트 신호 및 상기 제2 게이트 신호중 적어도 하나의 신호에 따라 동작전압이 조절된 레귤레이트 전압을 제공하는 출력 전달부; 및
    제1 동작 모드에서 제1 제어신호를 이용하여 상기 제1 스위치를 온상태로 제어하고, 상기 제1 동작모드와 다른 제2 동작 모드에서 제2 제어신호를 이용하여 상기 제2 스위치를 온상태로 제어하는 스위칭 제어부;
    를 포함하는 전압 레귤레이터.
  10. 제9항에 있어서, 상기 스위칭 제어부는
    상기 제1 제어신호를 반전시켜 상기 제2 제어신호를 생성하고,
    상기 제1, 제2 및 제3 제어신호를 사전에 설정된 시간만큼 그 폴링 에지를 지연시키는 전압 레귤레이터.
  11. 제9항에 있어서, 상기 버퍼 회로부는,
    상기 제1 제어신호와 위상 동기된 제3 제어신호에 의해 상기 제1 동작 모드에서는 동작 온상태로 되고, 상기 제2 동작모드에서는 동작 오프 상태로 되는 전압 레귤레이터.
  12. 제9항에 있어서, 상기 버퍼 회로부는,
    상기 동작전압을 공급받아 상기 제2 게이트 신호를 제공하는 버퍼회로; 및
    상기 동작전압을 공급받는 단자와 버퍼 사이에 연결되고, 제3 제어신호에 의해 상기 제1 동작모드에서 온상태로 되어, 상기 버퍼회로에 상기 동작전압을 공급하는 제3 스위치;
    를 포함하는 전압 레귤레이터.
  13. 제9항에 있어서, 상기 버퍼 회로부는,
    제3 제어신호에 의해 상기 제1 동작모드에서는 인에이블 되고, 상기 제2 동작모드에서는 디스에이블되며, 상기 제1 동작모드에서 상기 제2 게이트 신호를 제공하는 전압 레귤레이터.
  14. 제9항에 있어서, 상기 스위칭 제어부는
    제1 제어신호를 생성하는 제어신호 생성부;
    상기 제1 제어신호를 위상 반전시켜 제2 제어신호를 제공하는 반전기;
    상기 제1 제어신호를 사전에 설정된 시간만큼 지연시켜 출력하는 제1 폴링에제 지연부;
    상기 반전기에서 출력되는 제2 제어신호를 사전에 설정된 시간만큼 지연시켜 출력하는 제2 폴링에지 지연부; 및
    상기 제1 제어신호에서 분기된 제3 제어신호를 사전에 설정된 시간만큼 지연시켜 출력하는 제3 폴링에지 지연부;
    를 포함하는 전압 레귤레이터.
  15. 제9항에 있어서,
    상기 출력 전달부와 접지간의 피드백노드에서 상기 피드백 전압을 검출하는 피드백 회로부를 더 포함하는 전압 레귤레이터.
  16. 제15항에 있어서, 상기 레귤레이터 코어부는,
    기준 전압과 상기 피드백 전압의 차 전압에 따라 상기 제1 게이트 신호를 제공하는 전압 레귤레이터.
KR1020150169351A 2015-11-30 2015-11-30 전류 소모가 개선된 전압 레귤레이터 KR20170063226A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150169351A KR20170063226A (ko) 2015-11-30 2015-11-30 전류 소모가 개선된 전압 레귤레이터
US15/231,936 US20170155320A1 (en) 2015-11-30 2016-08-09 Voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150169351A KR20170063226A (ko) 2015-11-30 2015-11-30 전류 소모가 개선된 전압 레귤레이터

Publications (1)

Publication Number Publication Date
KR20170063226A true KR20170063226A (ko) 2017-06-08

Family

ID=58778224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150169351A KR20170063226A (ko) 2015-11-30 2015-11-30 전류 소모가 개선된 전압 레귤레이터

Country Status (2)

Country Link
US (1) US20170155320A1 (ko)
KR (1) KR20170063226A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071221A (ko) * 2017-12-14 2019-06-24 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20190102987A (ko) * 2018-02-27 2019-09-04 에이블릭 가부시키가이샤 볼티지 레귤레이터

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070588A (en) * 1975-11-10 1978-01-24 Northern Electric Company Limited Limiter circuit for timing recovery in a high speed digital repeater
DE2617560A1 (de) * 1976-04-22 1977-11-03 Volkswagenwerk Ag Steuereinrichtung zur steuerung einer unterdruckbetaetigten vorrichtung zur schliessbegrenzung einer vergaserdrosselklappe
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
US6677735B2 (en) * 2001-12-18 2004-01-13 Texas Instruments Incorporated Low drop-out voltage regulator having split power device
KR101376861B1 (ko) * 2012-07-09 2014-04-01 삼성전기주식회사 정전용량 감지 장치, 정전용량 감지 방법 및 터치스크린 장치
JP6454169B2 (ja) * 2015-02-04 2019-01-16 エイブリック株式会社 ボルテージレギュレータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071221A (ko) * 2017-12-14 2019-06-24 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10410689B2 (en) 2017-12-14 2019-09-10 SK Hynix Inc. Regulator, memory system having the same, and operating method thereof
KR20190102987A (ko) * 2018-02-27 2019-09-04 에이블릭 가부시키가이샤 볼티지 레귤레이터

Also Published As

Publication number Publication date
US20170155320A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
US8866341B2 (en) Voltage regulator
TWI652564B (zh) 用以穩定一供應電壓之裝置及方法
US7598807B2 (en) Differential amplifier circuit, voltage regulator using the differential amplifier circuit, and method for controlling the differential amplifier circuit
JP2007026337A (ja) 電圧レギュレータ
CN108255228B (zh) 降低稳压器中输出端的负脉冲信号的电路及其稳压方法
US8373501B2 (en) Reference voltage circuit
US20140266314A1 (en) Power Monitoring Circuit, and a Power Up Reset Generator
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
JP5279544B2 (ja) ボルテージレギュレータ
US20150188421A1 (en) Voltage regulator
JP2006133935A (ja) 電源装置、及び携帯機器
US8564262B2 (en) Voltage regulator module with power gating and bypass
KR20140079008A (ko) 파워 온 리셋 회로
JP6689152B2 (ja) 半導体装置
KR20170063226A (ko) 전류 소모가 개선된 전압 레귤레이터
US10969815B2 (en) Constant current circuit
KR101477626B1 (ko) Dc-dc 컨버터용 소프트 스타트 장치
JP2008083850A (ja) レギュレータ回路
US9762225B2 (en) Power supply apparatus and control method thereof
US20140266088A1 (en) Voltage regulator circuit with controlled voltage variation
US9559588B2 (en) Power managing apparatus, DC-DC control circuit, and method for enabling chip
US20130076326A1 (en) Dual-mode switching regulator
KR20130059910A (ko) 반도체 장치
TW202210988A (zh) 用於能帶間隙參考以減少開啟時間之關斷模式
KR20030005345A (ko) 집적 회로 장치용 저전력 전압 조정 회로