KR20140078986A - 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법 - Google Patents

레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법 Download PDF

Info

Publication number
KR20140078986A
KR20140078986A KR1020120148377A KR20120148377A KR20140078986A KR 20140078986 A KR20140078986 A KR 20140078986A KR 1020120148377 A KR1020120148377 A KR 1020120148377A KR 20120148377 A KR20120148377 A KR 20120148377A KR 20140078986 A KR20140078986 A KR 20140078986A
Authority
KR
South Korea
Prior art keywords
voltage
output
regulator
pumping
control signal
Prior art date
Application number
KR1020120148377A
Other languages
English (en)
Inventor
최원범
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120148377A priority Critical patent/KR20140078986A/ko
Priority to US13/846,827 priority patent/US9104220B2/en
Publication of KR20140078986A publication Critical patent/KR20140078986A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

레귤레이터는 설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 입력되는 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부, 및 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함한다. 레귤레이터는 목표전압의 크기에 따라 입력되는 펌핑전압의 크기를 조절함으로써 소모전류를 줄일 수 있다.

Description

레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법{Regulator, Voltage generator, Semiconductor memory device and Voltage generating method}
본 발명은 전자기기에 관한 것으로, 보다 구체적으로는 레귤레이터, 전압 발생기 및 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Non-volatile memory device)로 구분된다.
휘발성 메모리 장치는 쓰기 및 읽기 속도가 빠르지만 전원 공급이 차단되면 저장된 데이터가 소실된다. 불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장된 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read-Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase-change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
다양한 원인들로 인해, 반도체 메모리 장치의 소모전류가 증가한다. 특히, 반도체 메모리 장치의 전압 발생기는 고전압을 생성하기 때문에 소모전류가 더욱 커지는 문제점이 있다.
본 발명의 실시예는 소모전류를 감소시킬 수 있는 레귤레이터 및 전압 발생기를 제공한다.
본 발명의 실시예에 따른 레귤레이터는 설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 입력되는 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부, 및 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함할 수 있다.
상기 입력전압 조절부는 상기 펌핑전압의 크기를 감소시키도록 구성된 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 활성화되는 전압 강하부의 개수가 증가하도록 구성된다.
본 발명의 일 실시예에 따른 전압 발생기는 외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프, 및 상기 펌핑전압을 레귤레이션하여 목표전압을 출력하도록 구성된 레귤레이터를 포함하되, 상기 레귤레이터는 상기 목표전압의 설정치에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부, 및 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 전압 발생기는 외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프, 설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 펌핑전압 조절기, 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이터를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는 워드라인들에 연결된 메모리 셀들을 포함하는 메모리 어레이, 및 상기 워드라인들에 공급하기 위한 전압을 생성하도록 구성된 전압발생기를 포함하되, 상기 전압발생기는 외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프, 및 상기 펌핑전압을 레귤레이션하여 목표전압을 출력하도록 구성된 레귤레이터를 포함하고, 상기 레귤레이터는 상기 목표전압의 설정치에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부, 및 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 워드라인들에 연결된 메모리 셀들을 포함하는 메모리 어레이, 및 상기 워드라인들에 공급하기 위한 전압을 생성하도록 구성된 전압발생기를 포함하되, 상기 전압발생기는 외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프, 설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 펌핑전압 조절기, 및 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이터를 포함할 수 있다.
본 발명의 실시예에 따른 전압 발생 방법은 레귤레이터에서 출력할 목표전압에 따라 상기 레귤레이터에 입력되는 펌핑전압을 조절하는 단계, 및 상기 레귤레이터에서 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 레귤레이터 및 전압 발생기는 목표전압의 크기에 따라 입력되는 펌핑전압의 크기를 조절함으로써 레귤레이터 및 전압 발생기의 소모전류를 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 전압발생기의 일 실시예를 설명하기 위한 블록도이다.
도 3은 도 2에 도시된 레귤레이터를 설명하기 위한 블록도이다.
도 4는 도 3에 도시된 레귤레이터를 설명하기 위한 회로도이다.
도 5는 도 4에 도시된 레귤레이션부에 의해 목표전압이 출력되는 과정을 설명하기 위한 도면이다.
도 6은 도 3에 도시된 입력전압 조절부의 다른 실시예를 설명하기 위한 회로도이다.
도 7은 도 1에 도시된 전압발생기의 다른 실시예를 설명하기 위한 블록도이다.
도 8은 본 발명의 실시예에 따른 전압 발생 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 10은 앞서 설명된 다양한 실시예들에 따라 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다.
도 11은 본 발명의 실시예에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템을 간략히 보여주는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 워드라인들에 연결된 메모리 셀들을 포함하는 메모리 어레이(100), 워드라인들에 동작전압을 공급하도록 구성된 전압공급기(300), 전압공급기(300)를 제어하도록 구성된 제어기(200)를 포함한다.
메모리 어레이(100)는 복수의 메모리 블록들을 포함한다. 각각의 메모리 블록은 비트라인들과 공통 소스 라인 사이에 연결된 다수의 스트링들을 포함한다. 즉, 스트링들은 대응하는 비트 라인들과 각각 연결되고 공통 소스 라인과 공통으로 연결된다. 각각의 스트링은 소스가 공통 소스 라인에 연결되는 소스 셀렉트 트랜지스터, 복수의 메모리 셀들, 그리고 드레인이 비트라인에 연결되는 드레인 셀렉트 트랜지스터를 포함한다. 메모리 셀들은 셀렉트 트랜지스터들 사이에 직렬로 연결된다. 소스 셀렉트 트랜지스터의 게이트는 소스 셀렉트 라인에 연결되고, 메모리 셀들의 게이트들은 워드라인들에 각각 연결되며, 드레인 셀렉트 트랜지스터의 게이트는 드레인 셀렉트 라인에 연결된다.
제어기(200)는 외부로부터 입출력 회로를 통해 입력되는 명령 신호(CMD)에 응답하여 프로그램 동작, 검증 동작, 리드 동작 또는 소거 동작을 수행하기 위해 필요한 전압을 생성하기 위한 전압 제어 신호(VCON)를 출력한다. 또한, 제어기(200)는 입출력 회로를 통해 외부로부터 입력되는 어드레스 신호(ADD)에 응답하여 로우 어드레스 신호(RADD)를 출력한다.
전압공급기(300)는 제어기(200)의 전압 제어 신호(VCON)에 응답하여 메모리 셀들의 프로그램 동작, 리드 동작 및 소거 동작에 필요한 동작 전압들(Vop, 예: Verase, Vpgm, Vread, Vpass, Vvfy, Vdsl, Vssl, Vcsl)을 선택된 메모리 블록의 드레인 셀렉트 라인(DSL), 워드라인들(WL0~WLn) 및 소스 셀렉트 라인(SSL)를 포함하는 로컬 라인들로 공급한다. 이러한 전압공급기(300)는 전압 발생기(400) 및 로우 디코더(500)를 포함한다.
전압 발생기(400)는 제어기(200)의 전압 제어 신호(VCON)에 응답하여 메모리 셀들의 동작에 필요한 동작 전압들(Vop)을 글로벌 라인들로 출력한다.
로우 디코더(500)는 제어기(200)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 발생기(400)에서 글로벌 라인들로 출력된 동작 전압들이 메모리 어레이(100)에서 선택된 메모리 블록의 로컬 라인들(DSL, WL0~WLn, SSL)로 전달될 수 있도록 글로벌 라인들과 로컬 라인들(DSL, WL0~WLn, SSL)을 연결한다.
도 2는 도 1에 도시된 전압발생기의 일 실시예를 설명하기 위한 블록도이다.
도 2를 참조하면, 전압 발생기(400)는 펌프(410) 및 레귤레이터(430)를 포함한다.
펌프(410)는 외부전압을 펌핑하여 펌핑전압(Vpp)을 생성하도록 구성된다.
레귤레이터(430)는 펌핑전압(Vpp)을 레귤레이션하여 목표전압을 출력하도록 구성된다.
제어기(200)는 펌프(410)를 제어하기 위한 제어신호(PCON)를 출력한다. 또한 제어기(200)는 레귤레이터(430)의 입력전압을 제어하기 위한 신호(S1~Sn)를 출력한다. 제어기(200)는 레귤레이터(430)에 기준전압(Vref)을 출력한다. 이를 위해 제어기(200)는 기준전압 생성부(미도시)를 포함한다. 실시예로서, 기준전압 생성부는 제어기 외부에 위치하고, 제어기(200)가 기준전압을 생성하도록 기준전압 생성부를 제어할 수 있다.
도 3은 도 2에 도시된 레귤레이터를 설명하기 위한 블록도이다.
도 3 및 도 4를 참조하면, 레귤레이터(430)는 입력전압 조절부(431) 및 레귤레이션부(432)를 포함한다.
입력전압 조절부(431)는 설정된 목표전압에 따라 변경되는 제어신호(S1~Sn)에 응답하여 펌핑전압(Vpp)을 조절하여 출력하도록 구성된다.
레귤레이션부(432)는 조절된 펌핑전압(Vadj)을 레귤레이션하여 목표전압을 출력하도록 구성된다.
레귤레이션부(432)는 전압 출력부(433), 전압 분배부(434), 비교부(435), 및 전압 제어부(436)를 포함한다.
전압 출력부(433)는 조절된 펌핑전압(Vadj)으로부터 출력노드에 전압을 출력하도록 구성된다.
전압 분배부(434)는 출력전압을 분배하여 분배전압(Vdiv)을 출력하도록 구성된다.
비교부(435)는 기준전압(Vref)과 분배전압(Vdiv)을 비교하여 비교신호(CS)를 출력하도록 구성된다.
전압 제어부(436)는 비교신호(CS)에 응답하여 전압 출력부(433)의 전압 출력을 제어하도록 구성된다.
도 4는 도 3에 도시된 레귤레이터를 설명하기 위한 회로도이다.
도 4를 참조하면, 입력전압 조절부(431)는 펌핑전압(Vpp)의 크기를 감소시키도록 구성된 다수의 전압 강하부들(M11~M12n-1)을 포함한다. 각 전압 강하부는 동일한 문턱 전압값을 갖는다. 제1 제어신호(S1)에 응답하여 제1 전압 강하부(M11)가 턴온되면 펌핑전압(Vpp)으로부터 문턱전압(Vth)만큼 감소된 전압(Vpp-Vth)가 제1 노드(N1)로 출력된다. 제2 제어신호(S2)에 응답하여 제3 전압 강하부(M13)가 턴온되면, 제2 전압 강하부(M12)는 다이오드 접속에 의해 항상 턴온되므로, 펌핑전압(Vpp)으로부터 2배의 문턱전압(2Vth)만큼 감소된 전압(Vpp-2Vth)가 제2 노드(N2)로 출력된다. 레귤레이터에서 출력하고자 하는 목표전압의 크기가 작을수록 더 많은 전압 강하부를 턴온시키기 위한 제어신호가 입력전압 조절부(431)로 입력된다.
전압 출력부(433)는 제1 저항(R1) 및 제1 NMOS 트랜지스터(M1)을 포함한다. 제1 저항(R1)은 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 제1 NMOS 트랜지스터(M1)는 드레인이 제1 노드(N1)에 접속되고, 게이트가 제2 논드(N2)에 접속되고, 소스가 제3 노드(또는 출력노드라 함, N3)에 접속된다. 제1 NMOS 트랜지스터(M1)는 제2 노드(N2)의 전위에 따라 조절된 펌핑전압(Vadj)을 출력노드(N3)로 전달한다. 전압 출력부(433)는 조절된 펌핑전압(Vadj)가 제1 노드(N1)로 입력되면 조절된 펌핑전압(Vadj) 보다 제1 NMOS 트랜지스터(M1)의 문턱전압(Vth)만큼 작은 전압(Vadj-Vth)을 출력노드(N3)에 출력한다.
전압 분배부(434)는 출력노드(N3)와 접지단자 사이에 직렬 접속된 제2 저항(R2) 및 제3 저항(R3)을 포함한다. 출력노드(N3)의 전압을 제2 저항(R2) 및 제3 저항(R3)에 의해 분배한 분배전압(Vdiv)를 출력한다. 분배전압(Vdiv)는 제4 노드(N4)의 전압이다.
비교부(435)는 비교기(COM)를 포함한다. 비교기(COM)의 (-)단자로 기준전압(Vref)가 입력되고, (+)단자로 분배전압(Vdiv)가 입력된다. 비교기(COM)는 분배전압(Vdiv)이 기준전압(Vref) 보다 큰 경우 하이 레벨의 비교신호(CS)를 출력하고, 분배전압(Vdiv)이 기준전압(Vref) 보다 작은 경우 로우 레벨의 비교신호(CS)를 출력한다.
전압 제어부(436)는 제2 NMOS 트랜지스터(M2)를 포함한다. 제2 NMOS 트랜지스터는 비교신호(CS)에 응답하여 제2 노드(N2)와 접지단자를 연결한다. 하이 레벨의 비교신호(CS)에 의해 제2 노드(N2)는 디스차지된다.
이와 같이, 본 발명의 실시예에 따른 레귤레이터는 설정된 목표전압의 크기가 작을수록 입력전압 조절부(431)에서 작은 전압이 출력되도록 제어신호가 입력된다. 설정된 목표전압의 크기가 작을수록 제1 노드(N1)와 제2 노드(N2)의 전위 차가 작아지므로, 제2 NMOS 트랜지스터(M2)가 턴온 되었을 때 제1 저항(R1)을 통해 흐르는 전류가 작아진다. 따라서 소비 전류를 감소시킬 수 있다.
도 5는 도 4에 도시된 레귤레이션부에 의해 목표전압이 출력되는 과정을 설명하기 위한 도면이다.
도 4및 도 5를 참조하면, t1 구간에서, 레귤레이터의 출력노드(N3)의 전위(Vout)는 목표전압보다 낮다. 전압 출력부(433)가 조절된 펌핑전압(Vadj) 보다 제2 NMOS 트랜지스터의 문턱전압(Vth)만큼 작은 전압을 출력하면, 출력노드(N3)의 전위(Vout)는 상승한다. 전압 분배부(434)에서 분배된 전압(Vdiv)이 비교부(435)로 입력되면 비교부(435)는 기준전압(Vref)과 분배전압(Vdiv)을 비교한다. 분배전압(Vdiv)이 기준전압(Vdiv) 보다 작기 때문에 비교부(435)는 로우 레벨의 비교신호(CS)를 출력한다. 전압 제어부(436)의 제2 NMOS 트랜지스터(M2)는 턴온되지 않는다. 제2 노드(N2)는 디스차지되지 않으므로 전압 출력부(433)에서 조절된 펌핑전압(Vadj)를 출력노드(N3)로 전달한다.
t2 구간에서, 출력노드(N3)의 전위(Vout)는 목표전압보다 높다. 전압 분배부(434)의 분배전압(Vdiv)이 기준전압(Vref) 보다 커지면 비교부(435)는 하이 레벨의 비교신호(CS)를 출력한다. 전압 제어부(436)의 제2 NMOS 트랜지스터(M2)는 턴온된다. 제2 노드(N2)가 디스차지되고 전류경로가 형성된다. 제1 NMOS 트랜지스터(M1)는 턴온되지 않으므로 조절된 펌핑전압(Vadj)가 출력노드(N3)로 전달되지 않는다. 따라서 출력노드(N3)의 전위(Vout)는 낮아진다.
t3 구간에서는 t1 구간에서와 동일한 동작에 의해 출력노드(N3)의 전위(Vout)가 상승한다. 이와 같은 과정이 반복됨으로써 목표전압이 출력된다.
도 6은 도 3에 도시된 입력전압 조절부의 다른 실시예를 설명하기 위한 회로도이다.
도 6을 참조하면, 입력전압 조절부(437)는 전압 강하를 일으키는 정도가 상이한 전압 강하부들(M21~M2n)을 포함한다. 각 전압 강하부는 문턱전압의 크기가 서로 다르게 설계된다. 제1 전압 강하부(M21)의 문턱전압이 가장 작고 제n 전압 강하부(M2n)의 문턱전압이 가장 크게 설계될 수 있다.
레귤레이터에서 출력하고자 하는 목표전압의 크기가 작을수록 더 큰 문턱전압을 갖는 전압 강하부를 턴온시키기 위해 제어신호가 입력전압 조절부(431)로 입력된다.
도 7은 도 1에 도시된 전압발생기의 다른 실시예를 설명하기 위한 블록도이다.
도 7을 참조하면, 전압 발생기(400)는 펌프(410), 펌핑전압 조절기(420) 및 레귤레이터(430)를 포함한다.
펌프(410)는 외부전압을 펌핑하여 펌핑전압(Vpp)을 생성하도록 구성된다.
펌핑전압 조절기(420)는 레귤레이터가 출력하고자 하는 설정된 목표전압에 따라 변경되는 제어신호(S1~Sn)에 응답하여 펌핑전압(Vpp)을 조절하여 출력한다.
레귤레이터(430)는 펌핑전압 조절기(420)에 의해 조절된 입력 전압(Vin)을 레귤레이션하여 목표전압을 출력하도록 구성된다.
제어기(200)는 펌프(410)를 제어하기 위한 제어신호(PCON)를 출력한다. 또한 제어기(200)는 펌핑전압 조절기(420)를 제어하기 위한 신호(S1~Sn)를 출력한다. 또한 제어기(200)는 레귤레이터(430)에 기준전압(Vref)을 출력한다.
펌핑전압 조절기(420)의 세부 구성은 도 4 및 도 6에 도시된 입력전압 조절부(431, 437)로 구현 가능하다.
도 8은 본 발명의 실시예에 따른 전압 발생 방법을 설명하기 위한 흐름도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 전압 발생 방법에서는 우선 레귤레이터에서 출력할 목표전압에 따라 레귤레이터에 입력되는 펌핑전압을 조절한다(S510).
다음으로, 레귤레이터에서 조절된 펌핑전압을 레귤레이션하여 목표전압을 출력한다(S520).
레귤레이터에서 출력할 목표전압이 작을수록 레귤레이터에 입력되는 펌핑전압이 작아지도록 펌핑전압을 제어한다. 따라서 레귤레이터에 의한 레귤레이션 동작 시에 소모되는 전류를 감소시킬 수 있다.
도 9는 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 9를 참조하면, 본 발명의 실시예에 따른 메모리 시스템(600)은 불휘발성 메모리 장치(620)와 메모리 컨트롤러(610)를 포함한다.
불휘발성 메모리 장치(620)는 메모리 컨트롤러(610)와의 호환성을 위해 앞서 설명한 반도체 메모리 장치로 구성되고 앞서 설명한 방법으로 동작될 수 있다. 메모리 컨트롤러(610)는 불휘발성 메모리 장치(620)를 제어하도록 구성될 것이다. 불휘발성 메모리 장치(620)와 메모리 컨트롤러(610)의 결합에 의해 메모리 카드 또는 반도체 디스크 장치(Solid State Disk: SSD)로 제공될 수 있을 것이다. SRAM(611)은 프로세싱 유닛(612)의 동작 메모리로써 사용된다. 호스트 인터페이스(613)는 메모리 시스템(600)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(614)은 불휘발성 메모리 장치(620)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(614)는 본 발명의 불휘발성 메모리 장치(620)와 인터페이싱 한다. 프로세싱 유닛(612)은 메모리 컨트롤러(610)의 데이터 교환을 위한 제반 제어 동작을 수행한다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(600)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 불휘발성 메모리 장치(620)는 복수의 플래시 메모리 칩들로 구성되는 멀티-칩 패키지로 제공될 수도 있다. 이상의 본 발명의 메모리 시스템(600)은 에러의 발생 확률이 낮은 고신뢰성의 저장 매체로 제공될 수 있다. 특히, 최근 활발히 연구되고 있는 반도체 디스크 장치(Solid State Disk: 이하 SSD)와 같은 메모리 시스템에서 본 발명의 플래시 메모리 장치가 구비될 수 있다. 이 경우, 메모리 컨트롤러(610)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
도 10은 앞서 설명된 다양한 실시예들에 따라 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다. 예를 들면, 퓨전 메모리 장치로서 원낸드 플래시 메모리 장치(700)에 본 발명의 기술적 특징이 적용될 수 있다.
원낸드 플래시 메모리 장치(700)는 서로 다른 프로토콜을 사용하는 장치와의 각종 정보 교환을 위한 호스트 인터페이스(710)와, 메모리 장치를 구동하기 위한 코드를 내장하거나 데이터를 일시적으로 저장하는 버퍼 램(720)과, 외부에서 주어지는 제어 신호와 명령어에 응답하여 읽기와 프로그램 및 모든 상태를 제어하는 제어부(730)와, 명령어와 어드레스, 메모리 장치 내부의 시스템 동작 환경을 정의하는 설정(Configuration) 등의 데이터가 저장되는 레지스터(740) 및 불휘발성 메모리 셀과 페이지 버퍼를 포함하는 동작 회로로 구성된 낸드 플래시 셀 어레이(750)를 포함한다. 호스트로부터의 쓰기 요청에 응답하여 원낸드 플래시 메모리 장치는 앞서 설명한 방식에 따라 데이터를 프로그램하게 된다.
도 11에는 본 발명에 따른 플래시 메모리 장치(812)를 포함한 컴퓨팅 시스템이 개략적으로 도시되어 있다.
본 발명에 따른 컴퓨팅 시스템(800)은 시스템 버스(860)에 전기적으로 연결된 마이크로프로세서(820), 램(830), 사용자 인터페이스(840), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(850) 및 메모리 시스템(810)을 포함한다. 본 발명에 따른 컴퓨팅 시스템(800)이 모바일 장치인 경우, 컴퓨팅 시스템(800)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(800)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 시스템(810)은, 예를 들면, 데이터를 저장하는 데 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 메모리 시스템(810)은, 퓨전 플래시 메모리(예를 들면, 원낸드 플래시 메모리)로 제공될 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 메모리 어레이 200: 제어기
300: 전압 공급기 400: 전압발생기
500: 로우 디코더

Claims (21)

  1. 설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 입력되는 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부; 및
    조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함하는 레귤레이터.
  2. 제1항에 있어서, 상기 입력전압 조절부는
    상기 펌핑전압의 크기를 감소시키도록 구성된 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 활성화되는 전압 강하부의 개수가 증가하도록 구성된 레귤레이터.
  3. 제1항에 있어서, 상기 입력전압 조절부는
    전압 강하를 일으키는 정도가 상이한 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 상기 전압 강하를 일으키는 정도가 큰 전압 강하부를 활성화하도록 구성된 레귤레이터.
  4. 제1항에 있어서, 상기 레귤레이션부는
    상기 조절된 펌핑전압을 입력받아 출력전압을 출력하도록 구성된 전압 출력부;
    상기 출력전압을 분배하여 분배전압을 출력하도록 구성된 전압 분배부;
    기준전압과 상기 분배전압을 비교하여 비교신호를 출력하도록 구성된 비교부; 및
    상기 비교신호에 응답하여 상기 전압 출력부의 전압 출력을 제어하도록 구성된 전압 제어부를 포함하는 레귤레이터.
  5. 외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프; 및
    상기 펌핑전압을 레귤레이션하여 목표전압을 출력하도록 구성된 레귤레이터를 포함하되,
    상기 레귤레이터는
    상기 목표전압의 설정치에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부; 및
    조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함하는 전압발생기.
  6. 제5항에 있어서, 상기 입력전압 조절부는
    상기 펌핑전압의 크기를 감소시키도록 구성된 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 활성화되는 전압 강하부의 개수가 증가하도록 구성된 전압발생기.
  7. 제5항에 있어서, 상기 입력전압 조절부는
    전압 강하를 일으키는 정도가 상이한 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 상기 전압 강하를 일으키는 정도가 큰 전압 강하부를 활성화하도록 구성된 전압발생기.
  8. 제5항에 있어서, 상기 레귤레이션부는
    상기 조절된 펌핑전압을 입력받아 출력전압을 출력하도록 구성된 전압 출력부;
    상기 출력전압을 분배하여 분배전압을 출력하도록 구성된 전압 분배부;
    기준전압과 상기 분배전압을 비교하여 비교신호를 출력하도록 구성된 비교부; 및
    상기 비교신호에 응답하여 상기 전압 출력부의 전압 출력을 제어하도록 구성된 전압 제어부를 포함하는 전압발생기.
  9. 외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프;
    설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 펌핑전압 조절기; 및
    조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이터를 포함하는 전압발생기.
  10. 제9항에 있어서, 상기 펌핑전압 조절기는
    상기 펌핑전압의 크기를 감소시키도록 구성된 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 활성화되는 전압 강하부의 개수가 증가하도록 구성된 전압발생기.
  11. 제9항에 있어서, 상기 펌핑전압 조절기는
    전압 강하를 일으키는 정도가 상이한 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 상기 전압 강하를 일으키는 정도가 큰 전압 강하부를 활성화하도록 구성된 전압발생기.
  12. 제9항에 있어서, 상기 레귤레이터는
    상기 조절된 펌핑전압을 입력받아 출력전압을 출력하도록 구성된 전압 출력부;
    상기 출력전압을 분배하여 분배전압을 출력하도록 구성된 전압 분배부;
    기준전압과 상기 분배전압을 비교하여 비교신호를 출력하도록 구성된 비교부; 및
    상기 비교신호에 응답하여 상기 전압 출력부의 전압 출력을 제어하도록 구성된 전압 제어부를 포함하는 전압발생기.
  13. 워드라인들에 연결된 메모리 셀들을 포함하는 메모리 어레이; 및
    상기 워드라인들에 공급하기 위한 전압을 생성하도록 구성된 전압발생기를 포함하되,
    상기 전압발생기는
    외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프; 및
    상기 펌핑전압을 레귤레이션하여 목표전압을 출력하도록 구성된 레귤레이터를 포함하고,
    상기 레귤레이터는
    상기 목표전압의 설정치에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 입력전압 조절부; 및
    조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이션부를 포함하는 반도체 메모리 장치.
  14. 제13항에 있어서, 상기 입력전압 조절부는
    상기 펌핑전압의 크기를 감소시키도록 구성된 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 활성화되는 전압 강하부의 개수가 증가하도록 구성된 반도체 메모리 장치.
  15. 제13항에 있어서, 상기 입력전압 조절부는
    전압 강하를 일으키는 정도가 상이한 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 상기 전압 강하를 일으키는 정도가 큰 전압 강하부를 활성화하도록 구성된 반도체 메모리 장치.
  16. 제13항에 있어서, 상기 레귤레이션부는
    상기 조절된 펌핑전압을 입력받아 출력전압을 출력하도록 구성된 전압 출력부;
    상기 출력전압을 분배하여 분배전압을 출력하도록 구성된 전압 분배부;
    기준전압과 상기 분배전압을 비교하여 비교신호를 출력하도록 구성된 비교부; 및
    상기 비교신호에 응답하여 상기 전압 출력부의 전압 출력을 제어하도록 구성된 전압 제어부를 포함하는 반도체 메모리 장치.
  17. 워드라인들에 연결된 메모리 셀들을 포함하는 메모리 어레이; 및
    상기 워드라인들에 공급하기 위한 전압을 생성하도록 구성된 전압발생기를 포함하되,
    상기 전압발생기는
    외부전압을 펌핑하여 펌핑전압을 생성하도록 구성된 펌프;
    설정된 목표전압에 따라 변경되는 제어신호에 응답하여, 상기 펌핑전압을 조절하여 출력하도록 구성된 펌핑전압 조절기; 및
    조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하도록 구성된 레귤레이터를 포함하는 반도체 메모리 장치.
  18. 제17항에 있어서, 상기 펌핑전압 조절기는
    상기 펌핑전압의 크기를 감소시키도록 구성된 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 활성화되는 전압 강하부의 개수가 증가하도록 구성된 반도체 메모리 장치.
  19. 제17항에 있어서, 상기 펌핑전압 조절기는
    전압 강하를 일으키는 정도가 상이한 다수의 전압 강하부들을 포함하고, 상기 제어신호에 따라 상기 전압 강하를 일으키는 정도가 큰 전압 강하부를 활성화하도록 구성된 반도체 메모리 장치.
  20. 제17항에 있어서, 상기 레귤레이터는
    상기 조절된 펌핑전압을 입력받아 출력전압을 출력하도록 구성된 전압 출력부;
    상기 출력전압을 분배하여 분배전압을 출력하도록 구성된 전압 분배부;
    기준전압과 상기 분배전압을 비교하여 비교신호를 출력하도록 구성된 비교부; 및
    상기 비교신호에 응답하여 상기 전압 출력부의 전압 출력을 제어하도록 구성된 전압 제어부를 포함하는 반도체 메모리 장치.
  21. 레귤레이터에서 출력할 목표전압에 따라 상기 레귤레이터에 입력되는 펌핑전압을 조절하는 단계; 및
    상기 레귤레이터에서 조절된 펌핑전압을 레귤레이션하여 상기 목표전압을 출력하는 단계를 포함하는 전압 발생 방법.
KR1020120148377A 2012-12-18 2012-12-18 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법 KR20140078986A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120148377A KR20140078986A (ko) 2012-12-18 2012-12-18 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법
US13/846,827 US9104220B2 (en) 2012-12-18 2013-03-18 Regulator and voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148377A KR20140078986A (ko) 2012-12-18 2012-12-18 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법

Publications (1)

Publication Number Publication Date
KR20140078986A true KR20140078986A (ko) 2014-06-26

Family

ID=50930140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148377A KR20140078986A (ko) 2012-12-18 2012-12-18 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법

Country Status (2)

Country Link
US (1) US9104220B2 (ko)
KR (1) KR20140078986A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071221A (ko) * 2017-12-14 2019-06-24 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153184A1 (it) * 2015-08-20 2017-02-20 Sk Hynix Inc Regolatore ad alta tensione
IT201700007428A1 (it) * 2017-01-24 2018-07-24 St Microelectronics Srl Circuito a pompa di carica, dispositivo e procedimento corrispondenti

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414669A (en) * 1993-09-10 1995-05-09 Intel Corporation Method and apparatus for programming and erasing flash EEPROM memory arrays utilizing a charge pump circuit
US5946258A (en) * 1998-03-16 1999-08-31 Intel Corporation Pump supply self regulation for flash memory cell pair reference circuit
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
DE60028030T2 (de) * 2000-08-22 2006-12-14 Stmicroelectronics S.R.L., Agrate Brianza Hocheffiziente elektronische Schaltung zur Erzeugung und Regelung einer Versorgungsspannung
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
US6448750B1 (en) * 2001-04-05 2002-09-10 Saifun Semiconductor Ltd. Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
KR100685644B1 (ko) 2002-07-10 2007-02-22 주식회사 하이닉스반도체 차지 펌프 회로
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
TWI229349B (en) * 2004-03-04 2005-03-11 Amic Technology Corp Semiconductor device with a negative voltage regulator
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
JP5120111B2 (ja) * 2008-06-30 2013-01-16 富士通株式会社 シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路
KR20100129575A (ko) 2009-06-01 2010-12-09 삼성전자주식회사 비반전 증폭기 및 그것을 포함한 전압 공급 회로
EP2299576B1 (en) * 2009-09-18 2014-06-18 STMicroelectronics Srl Low consumption voltage regulator for a high voltage charge pump, voltage regulation method, and memory device provided with said voltage regulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071221A (ko) * 2017-12-14 2019-06-24 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10410689B2 (en) 2017-12-14 2019-09-10 SK Hynix Inc. Regulator, memory system having the same, and operating method thereof

Also Published As

Publication number Publication date
US9104220B2 (en) 2015-08-11
US20140167713A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
US8264888B2 (en) Flash memory device configured to reduce common source line noise, methods of operating same, and memory system incorporating same
KR101897826B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20150114633A (ko) 반도체 장치
KR20090119042A (ko) 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
KR20140020628A (ko) 반도체 메모리 장치
US10553283B2 (en) Semiconductor storage device
US8867296B2 (en) Regulator, voltage generator and semiconductor memory device
US20140185381A1 (en) Semiconductor apparatus and method of operating the same
US9792966B2 (en) Page buffer and semiconductor memory device including the same
KR20170075886A (ko) 센싱 제어 신호 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR20170135137A (ko) 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
KR20160005840A (ko) 반도체 장치
KR20140132103A (ko) 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
US9042176B2 (en) Semiconductor memory device, system having the same and program method thereof
KR20150008671A (ko) 반도체 장치
US9104220B2 (en) Regulator and voltage generator
KR20150009105A (ko) 반도체 장치, 반도체 메모리 장치 및 그것의 동작 방법
JP5468224B2 (ja) フラッシュメモリ装置及びそのプログラム方法
KR102499388B1 (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
JP2012234601A (ja) 不揮発性半導体メモリ
KR20160097006A (ko) 반도체 메모리 장치 및 그 프로그램 방법
KR20200131747A (ko) 반도체 기억장치
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US20220328106A1 (en) Nonvolatile memory device, operating method thereof, and memory system including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid