KR20160005840A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160005840A
KR20160005840A KR1020140084513A KR20140084513A KR20160005840A KR 20160005840 A KR20160005840 A KR 20160005840A KR 1020140084513 A KR1020140084513 A KR 1020140084513A KR 20140084513 A KR20140084513 A KR 20140084513A KR 20160005840 A KR20160005840 A KR 20160005840A
Authority
KR
South Korea
Prior art keywords
program
program pulse
pulse
under
width
Prior art date
Application number
KR1020140084513A
Other languages
English (en)
Inventor
안정열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140084513A priority Critical patent/KR20160005840A/ko
Priority to US14/570,721 priority patent/US9466389B2/en
Publication of KR20160005840A publication Critical patent/KR20160005840A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 장치는 워드라인에 연결된 메모리 셀들을 포함하는 메모리 블록과, 메모리 셀들의 프로그램 동작을 위해 워드라인에 프로그램 펄스 및 서브 프로그램 펄스를 연속으로 인가하고, 메모리 셀들의 프로그램 검증 동작을 실시하도록 구성되는 동작 회로를 포함하며, 서브 프로그램 펄스가 프로그램 펄스보다 낮다.

Description

반도체 장치{Semiconductor apparatus}
본 발명은 반도체 장치에 관한 것으로, 특히 메모리 셀을 포함하는 반도체 장치에 관한 것이다.
플래시 메모리 장치는 불휘발성 메모리 셀을 포함하는 대표적인 반도체 장치이다. 메모리 셀에는 프로그램 동작과 검증 동작을 포함하는 ISPP(Increment Step Pulse Program) 방식의 프로그램 루프에 의해 데이터가 저장된다. 특히, 메모리 셀의 문턱 전압은 저장되는 데이터에 따라 프로그램 동작에 의해 달라진다.
한편, 프로그램 검증 동작에서 메모리 셀의 문턱전압이 목표 전압까지 상승한 것으로 판단되더라도, 리드 동작을 실시할 때 전하 손실에 의해 문턱전압이 목표 전압보다 낮은 것으로 판단될 수 있다. 이러한 메모리 셀을 언더 프로그램 셀이라 할 수 있다.
메모리 셀의 문턱전압이 변함에 따라 메모리 셀에 저장된 데이터가 변할 수 있으며, 전체적으로 오류가 발생될 수 있다.
본 발명의 실시예는 전기적 특성과 신뢰성을 향상시킬 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 워드라인에 연결된 메모리 셀들을 포함하는 메모리 블록, 및 메모리 셀들의 프로그램 동작을 위해 워드라인에 프로그램 펄스 및 서브 프로그램 펄스를 연속으로 인가하고, 메모리 셀들의 프로그램 검증 동작을 실시하도록 구성되는 동작 회로를 포함하며, 서브 프로그램 펄스가 프로그램 펄스보다 낮다.
본 발명의 다른 실시예에 따른 반도체 장치는 워드라인에 연결된 메모리 셀들을 포함하는 메모리 블록, 및 메모리 셀들의 프로그램 동작을 위해 워드라인에 메인 프로그램 펄스 및 다수의 언더 프로그램 펄스들을 연속으로 인가하고, 메모리 셀들의 프로그램 검증 동작을 실시하도록 구성되는 동작 회로를 포함하며, 다수의 언더 프로그램 펄스들이 메인 프로그램 펄스보다 낮다.
본 발명의 실시예는 전기적 특성과 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 메모리 블록을 설명하기 위한 회로도이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 파형도이다.
도 4는 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 5는 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다.
도 6은 본 발명의 실시예에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템을 간략히 보여주는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 장치는 메모리 어레이(110)와 동작 회로(120~170)를 포함한다. 메모리 어레이(110)는 다수의 메모리 블록들(110MB)을 포함한다. 메모리 블록(110MB)의 구조를 설명하면 다음과 같다.
도 2는 도 1에 도시된 메모리 어레이를 설명하기 위한 도면이다.
도 2를 참조하면, 각각의 메모리 블록은 비트라인들(BLe, BLo)과 공통 소스라인(SL) 사이에 연결된 다수의 메모리 스트링들(ST)을 포함한다. 즉, 메모리 스트링들(ST)은 대응하는 비트 라인들(BLe, BLo)과 각각 연결되고 공통 소스라인(SL)과 공통으로 연결된다. 각각의 메모리 스트링(ST)은 소스가 공통 소스라인(SL)에 연결되는 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(C00~Cn0)이 직렬로 연결된 셀 스트링, 그리고 드레인이 비트라인(BLe)에 연결되는 드레인 셀렉트 트랜지스터(DST)를 포함한다. 셀 스트링에 포함된 메모리 셀들(C00~Cn0)은 셀렉트 트랜지스터들(SST, DST) 사이에 직렬로 연결된다. 소스 셀렉트 트랜지스터(SST)의 게이트는 소스 셀렉트 라인(SSL)에 연결되고, 메모리 셀들(C00~Cn0)의 게이트들은 워드라인들(WL0~WLn)에 각각 연결되며, 드레인 셀렉트 트랜지스터(DST)의 게이트는 드레인 셀렉트 라인(DSL)에 연결된다.
여기서, 드레인 셀렉트 트랜지스터(DST)는 셀 스트링과 비트라인의 연결 또는 차단을 제어하며, 소스 셀렉트 트랜지스터(SST)는 셀 스트링과 공통 소스라인(SL)의 연결 또는 차단을 제어한다.
낸드 플래시 메모리 장치에서 메모리 셀 블록에 포함된 메모리 셀들은 물리적 페이지 단위 또는 논리적 페이지 단위로 구분할 수 있다. 예를 들어, 하나의 워드라인(예, WL0)에 연결된 메모리 셀들(C00~C0k)이 하나의 물리적 페이지(PAGE)를 구성한다. 또한, 하나의 워드라인(예, WL0)에 연결된 짝수 번째 메모리 셀들(C00, C02, C04, C0k-1)이 이븐 페이지를 구성하고, 홀수 번째 메모리 셀들(C01, C03, C05, C0k)이 오드 페이지를 구성할 수 있다. 이러한 페이지(또는, 이븐 페이지와 오드 페이지)는 프로그램 동작 또는 리드 동작의 기본 단위가 될 수 있다.
다시, 도 1 및 도 2를 참조하면, 동작 회로(120~170)는 선택된 워드라인(예, WL0)에 연결된 메모리 셀들(C00~C0k)의 프로그램 루프, 소거 루프 및 리드 동작을 수행하도록 구성된다. 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함하고, 소거 루프는 소거 동작과 소거 검증 동작을 포함한다.
동작 회로(120~170)는 프로그램 루프를 ISPP(Increment Step Puls Program) 방식으로 실시할 수 있다. 즉, 동작 회로(120~170)는 선택된 워드라인(예, WL0)에 연결된 메모리 셀들(C00~C0k)의 문턱전압들이 모두 목표 레벨에 도달할 때까지 프로그램 동작과 검증 동작을 반복 실시할 수 있다. 다시 말해, 동작 회로(120~170)는 외부로부터 입력된 데이터가 선택된 워드라인(예, WL0)의 메모리 셀들(C00~C0k)에 저장된 것이 확인될 때까지 데이터를 저장하기 위한 프로그램 동작과 데이터 저장을 확인하기 위한 검증 동작을 반복 실시할 수 있다.
한편, 동작 회로(120~170)는 프로그램 동작이 반복 실시될 때마다 정해진 스텝 전압만큼 선택된 워드라인에 인가된 프로그램 전압(Vpgm)을 상승시킬 수 있다. 즉, 동작 회로(120~170)는 프로그램 동작을 실시할 때 이전 프로그램 동작에서 사용된 프로그램 전압보다 스텝 전압만큼 높아진 프로그램 전압(Vpgm)을 선택된 워드라인(WL0)에 인가할 수 있다.
한편, 동작 회로(120~170)는 다수의 서로 다른 프로그램 검증 전압들을 이용하여 프로그램 검증 동작을 실시하도록 구성될 수 있다. 예를 들어, 단위 셀당 2비트의 데이터가 저장되는 경우 3개의 검증 전압들을 이용하여 프로그램 검증 동작을 실시할 있다. 또한, 단위 셀 당 3비트의 데이터가 저장되는 경우 7개의 검증 전압들을 이용하여 프로그램 검증 동작을 실시할 수 있다.
프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위하기 위하여, 동작 회로(120~170)는 동작 전압들(Verase, Vpgm, Vupgm, Vread, Vpv, Vpass, Vdsl, Vssl, Vsl)을 선택된 메모리 블록의 로컬 라인들(SSL, WL0~WLn, DSL)과 공통 소스라인(SL)으로 선택적으로 출력하고, 비트라인들(BLe, BLo)의 프리차지/디스차지를 제어하거나 비트라인들(BLe, BLo)의 전류 흐름을 센싱하도록 구성된다. 예로써, 소거 전압(Verase)은 소거 동작 시 메모리 셀들이 형성된 기판 또는 벌크(미도시)로 인가되고, 프로그램 전압(Vpgm)은 프로그램 동작 시 선택된 워드라인에 인가되고, 리드 전압(Vread)은 리드 동작 시 선택된 워드라인에 인가되고, 검증 전압(Vpv)은 검증 동작 시 선택된 워드라인에 인가된다. 패스 전압(Vpass)은 프로그램 동작, 리드 동작 또는 검증 동작 시 선택된 워드라인에서 비선택 워드라인들에 인가되고, 드레인 셀렉트 전압(Vdsl)은 드레인 셀렉트 라인(DSL)에 인가되고, 소스 셀렉트 전압(Vssl)은 소스 셀렉트 라인에 인가되고, 소스 전압(Vsl)은 공통 소스라인(SL)에 인가된다.
NAND 플래시 메모리 장치의 경우, 동작 회로는 제어 회로(120), 전압 공급 회로(130), 읽기/쓰기 회로(140), 컬럼 선택 회로(150), 입출력 회로(160) 및 패스/페일 체크 회로(170)를 포함한다. 각각의 구성 요소에 대해 구체적으로 설명하면 다음과 같다.
제어 회로(120)는 외부로부터 입출력 회로(160)를 통해 입력되는 명령 신호(CMD)에 응답하여 프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위한 동작 전압들(Verase, Vpgm, Vupgm, Vread, Vpv, Vpass, Vdsl, Vssl, Vsl)이 원하는 레벨로 발생될 수 있도록 전압 공급 회로(130)를 제어하기 위한 전압 제어 신호(CMDv)를 출력한다. 그리고, 제어 회로(120)는 프로그램 루프, 소거 루프 및 리드 동작을 수행하기 위해 읽기/쓰기 회로 그룹(140)에 포함된 읽기/쓰기 회로들(또는 페이지 버퍼들)(PB)을 제어하기 위한 제어 신호들(CMDpb)을 출력한다. 또한, 제어 회로(120)는 어드레스 신호(ADD)가 입력되면 이들에 의해 컬럼 어드레스 신호(CADD)와 로우 어드레스 신호(RADD)가 생성되어 제어 회로(120)로부터 출력된다.
전압 공급 회로(130)는 제어 회로(120)의 전압 제어 신호(CMDv)에 응답하여 메모리 셀들의 프로그램 루프, 소거 루프 및 리드 동작에 따라 필요한 동작 전압들(Verase, Vpgm, Vupgm, Vread, Vpv, Vpass, Vdsl, Vssl, Vsl)을 생성하고, 제어 회로(120)의 로우 어드레스 신호(RADD)에 응답하여 선택된 메모리 블록의 로컬 라인들(SSL, WL0~WLn, DSL)과 공통 소스라인(SL)로 동작 전압들을 출력한다.
이러한 전압 공급 회로(130)는 전압 생성 회로(131)와 로우 디코더(133)를 포함할 수 있다. 전압 생성 회로(131)는 제어 회로(120)의 전압 제어 신호(CMDv)에 응답하여 동작 전압들(Verase, Vpgm, Vupgm, Vread, Vpv, Vpass, Vdsl, Vssl, Vsl)을 생성하고, 로우 디코더(133)는 제어 회로(120)의 로우 어드레스 신호(RADD)에 응답하여 동작 전압들을 메모리 블록들(110MB) 중 선택된 메모리 블록의 로컬 라인들(SSL, WL0~WLn, DSL)과 공통 소스라인(SL)으로 전달한다. 도 3에서 설명되는 검증 전압들(Vpv1~Vpv3)은 전압 공급 회로(130)에서 출력되는 검증 전압(Vpv)에 포함될 수 있다.
읽기/쓰기 회로 그룹(140)은 비트라인들(BLe, BLo)을 통해 메모리 어레이(110)와 연결되는 다수의 읽기/쓰기 회로들(예, 페이지 버퍼들)(PB)을 각각 포함할 수 있다. 특히, 읽기/쓰기 회로들(PB)은 비트라인들(BLe, BLo)마다 각각 연결될 수 있다. 즉, 하나의 비트라인에 하나의 읽기/쓰기 회로(PB)가 연결될 수 있다. 또한, 읽기/쓰기 회로들(PB)은 한쌍의 비트라인(BLe, BLo)마다 각각 연결될 수 있다.
프로그램 동작 시 제어 회로(120)의 PB 제어 신호(CMDpb)와 메모리 셀들에 저장하기 위한 데이터(DATA)에 따라, 읽기/쓰기 회로들(PB)은 비트라인들(BLe, BLo)을 선택적으로 프리차지할 수 있다. 즉, 프로그램 동작 시 읽기/쓰기 회로들(PB)은 비트라인들(BLe, BLo)에 프로그램 금지 전압(예, 전원 전압)과 프로그램 허용 전압(예, 접지 전압)을 선택적으로 인가할 수 있다. 프리차지된 비트라인(즉, 프로그램 금지 전압이 인가된 비트라인)에 연결된 메모리 셀의 문턱전압은 프로그램 전압이 인가되더라도 거의 변하지 않는다. 하지만, 디스차지된 비트라인(즉, 프로그램 허용 전압이 인가된 비트라인)에 연결된 메모리 셀의 문턱전압은 프로그램 전압에 의해 높아질 수 있다.
검증 동작이나 리드 동작 시 제어 회로(120)의 PB 제어 신호(CMDpb)에 따라, 읽기/쓰기 회로들(PB)은 비트라인들(BLe, BLo)을 프리차지한 후 비트라인들(BLe, BLo)의 전압 변화나 전류를 센싱하여 메모리 셀로부터 독출된 데이터를 래치할 수 있다.
한편, 읽기/쓰기 회로들(PB)은 검증 동작에서 메모리 셀들로부터 독출된 데이터(또는 검증 동작에서 확인된 메모리 셀들의 문턱전압들)에 따라 메모리 셀들의 프로그램 패스/페일 또는 소거 패스/페일을 확인할 수 있는 패스/페일 신호들(FF[0:k])을 패스/페일 체크 회로(170)로 출력할 수 있다. 이를 위해, 읽기/쓰기 회로들(PB)은 메모리 셀들에 저장하기 위한 데이터를 임시로 저장하고 메모리 셀들의 검증 결과를 저장하기 위한 다수의 래치 회로들을 포함할 수 있다.
컬럼 선택 회로(150)는 제어 회로(120)에서 출력된 컬럼 어드레스(CADD)에 응답하여 읽기/쓰기 회로 그룹(140)에 포함된 읽기/쓰기 회로들(PB)을 선택한다. 즉, 컬럼 선택 회로(150)는 메모리 셀들에 저장될 데이터를 컬럼 어드레스(CADD)에 응답하여 순차적으로 읽기/쓰기 회로들(PB)로 전달한다. 또한, 리드 동작에 의해 읽기/쓰기 회로들(PB)에 래치된 메모리 셀들의 데이터가 외부로 출력될 수 있도록 컬럼 선택 회로(150)는 컬럼 어드레스(CADD)에 응답하여 순차적으로 읽기/쓰기 회로들(PB)을 선택한다.
입출력 회로(160)는 외부로부터 입력되는 명령 신호(CMD)와 어드레스 신호(ADD)를 제어 회로(120)로 전달한다. 또한, 입출력 회로(160)는 프로그램 동작 시 외부로부터 입력된 데이터(DATA)를 컬럼 선택 회로(150)로 전달하거나, 리드 동작 시 메모리 셀들로부터 독출된 데이터를 외부로 출력하는 동작을 수행한다.
패스/페일 체크 회로(170)는 프로그램 패스/페일을 판단하기 위한 검증 동작을 실시한 후 읽기/쓰기 회로들(PB)로부터 출력되는 체크 신호들(FF[0:k])에 따라 달라지는 전류의 량을 센싱하도록 구성될 수 있다. 패스/페일 체크 회로(170)는 체크 신호들(FF[0:k])에 따라 체크 결과 신호(CHECKs)를 제어 회로(120)로 출력한다.
제어 회로(120)는 체크 결과 신호(CHECHs)에 응답하여 프로그램 동작의 재실시 여부를 결정할 수 있다.
상기에서 설명한 동작 회로(120~170)는 선택된 워드라인에 연결된 메모리 셀들의 프로그램 동작을 위해 메인 프로그램 펄스 및 언더 프로그램 펄스를 연속으로 인가한 후 프로그램 검증 동작을 실시할 수 있다. 동작 회로(120~170)는 메인 프로그램 펄스와 언더 프로그램 펄스 사이에 접지 전압을 선택된 워드라인으로 인가하도록 구성될 수 있다. 즉, 동작 회로(120~170)는 프로그램 동작을 위해 선택된 워드라인에 메인 프로그램 펄스(또는 메인 프로그램 전압), 접지 전압 및 언더 프로그램 펄스(또는 언더 프로그램 전압)을 순차적으로 인가할 수 있다. 접지 전압은 1usec 내지 5usec 동안 인가될 수 있다.
메인 프로그램 펄스의 폭과 언더 프로그램 펄스의 폭이 상이할 수 있다. 즉, 메인 프로그램 펄스의 폭이 언더 프로그램 펄스의 폭보다 넓거나 좁을 수 있다. 또한, 메인 프로그램 펄스가 인가된 후 다수의 언더 프로그램 펄스가 인가될 수도 있다. 동작 회로(120~170)는 언더 프로그램 펄스들을 동일한 레벨로 인가하거나, 선택된 워드라인으로 인가되는 언더 프로그램 펄스들의 레벨들을 점점 낮추거나 높일 수 있다. 전체적으로, 메인 프로그램 펄스가 언더 프로그램 펄스들보다 높은 것이 바람직하며, 0.1V 내지 0.5V 더 높을 수 있다.
프로그램 루프가 정해진 횟수만큼 실시되면, 그 이후에 실시되는 프로그램 루프에서는 동작 회로(120~170)는 메인 프로그램 펄스만 인가할 수 있다.
이하, 메인 프로그램 펄스 및 언더 프로그램 펄스를 이용하여 프로그램 동작을 실시하는 동작 회로(120~170)의 구체적인 동작방법을 설명하기로 한다. 도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 장치의 동작 방법을 설명하기 위한 파형도이다.
도 1, 도 2 및 도 3a를 참조하면, 선택된 워드라인(예, WL0)에 연결된 메모리 셀들(예, C00 내지 C0k)에 데이터를 저장하기 위하여 동작 회로(120~170)는 프로그램 동작과 프로그램 검증 동작을 포함하는 프로그램 루프를 실시한다. 먼저, 메모리 셀에 저장되는 데이터와 메모리 셀의 문턱전압에 따라 동작 회로(120~170)는 프로그램 대상 셀의 비트라인에 프로그램 허용 전압(예, 접지 전압)을 인가하고 프로그램 금지 셀의 비트라인에 프로그램 금지 전압(예, 전원 전압)을 인가한다.
이어서, 프로그램 동작 구간(Tpgm)에서 동작 회로(120~170)는 선택된 워드라인(예, WL0)에 메인 프로그램 펄스(Vpgm)와 언더 프로그램 펄스(Vupgm)를 연속적으로 인가한다. 보다 구체적으로 예를 들면, 동작 회로(120~170)는 메인 프로그램 펄스(Vpgm)를 인가하고 1usec 내지 5usec 동안 접지 전압을 인가한 후에 언더 프로그램 펄스(Vupgm)를 인가할 수 있다.
언더 프로그램 펄스(Vupgm)는 메인 프로그램 펄스(Vpgm)보다 낮다. 예로써, 메인 프로그램 펄스(Vpgm)와 언더 프로그램 펄스(Vupgm)의 전압차(Vdiff)는 0.1V 내지 0.5V가 될 수 있다. 그리고, 메인 프로그램 펄스(Vpgm)의 폭(W1)과 언더 프로그램 펄스(Vupgm)의 폭(W2)이 다를 수 있다. 즉, 메인 프로그램 펄스(Vpgm)의 폭(W1)이 언더 프로그램 펄스(Vupgm)의 폭(W2)보다 넓을 수 있다. 또한, 메인 프로그램 펄스(Vpgm)의 폭(W1)이 언더 프로그램 펄스(Vupgm)의 폭(W2)보다 좁을 수 있다.
프로그램 동작이 실시된 후 검증 동작 구간(Tverify)에서 메모리 셀들의 프로그램 검증 동작이 실시된다. 동작 회로(120~170)는 비트라인들을 프리차지한 후 다수의 서로 다른 프로그램 검증 전압들(Vpv1~Vpv3)을 선택된 워드라인(WL0)에 인가한다. 예로써, 단위 셀에 2비트의 데이터가 저장되는 경우 3개의 서로 다른 검증 전압들(Vpv1~Vpv3)을 이용하여 검증 동작을 실시할 수 있다. 또한, 단위 셀에 3비트의 데이터가 저장되는 경우 7개의 서로 다른 검증 전압들을 이용하여 검증 동작을 실시할 수도 있다. 이어서, 동작 회로(120~170)는 비트라인들의 전압 변화를 센싱하여 메모리 셀들의 프로그램 상태를 확인할 수 있다.
검증 결과에 따라, 소거 데이터가 저장되는 메모리 셀과 문턱전압이 목표 레벨까지 상승한 메모리 셀들은 이후 프로그램 루프에서 프로그램 금지 셀로 처리된다. 그리고, 프로그램 데이터가 저장되는 메모리 셀들 중 문턱전압이 목표 레벨보다 낮은 메모리 셀들은 이후 프로그램 루프에서 프로그램 허용 셀로 처리된다. 프로그램 데이터가 저장되는 메모리 셀들의 문턱전압들이 각각의 목표 레벨들보다 모두 높아진 경우 프로그램 루프는 완료된다.
이로써, 하나의 프로그램 루프가 완료된다. 프로그램 데이터가 저장되는 메모리 셀들 중 문턱전압이 목표 레벨보다 낮은 메모리 셀이 검출되면 다음 프로그램 루프가 실시된다.
다음 프로그램 루프를 위하여 동작 회로(120~170)는 메인 프로그램 펄스(Vpgm)를 스텝 전압(Vstep)만큼 상승시킨다. 마찬가지로, 동작 회로(120~170)는 언더 프로그램 펄스(Vupgm)도 스텝 전압만큼 상승시킬 수 있다. 따라서, 메인 프로그램 펄스(Vpgm)와 언더 프로그램 펄스(Vupgm)의 전압차(Vdiff)는 0.1V 내지 0.5V를 유지할 수 있다.
동작 회로(120~170)는 높아진 메인 프로그램 펄스(Vpgm)와 언더 프로그램 펄스(Vupgm)를 이용하여 프로그램 동작을 실시한다. 프로그램 동작은 앞서 설명한 방식으로 실시될 수 있다. 프로그램 동작이 완료된 후 프로그램 검증 동작이 앞서 설명한 방식으로 실시될 수 있다. 이렇게, 프로그램 루프는 프로그램 데이터가 저장되는 메모리 셀들의 문턱전압들이 각각의 목표 레벨들보다 모두 높아질 때까지 반복해서 실시될 수 있다.
한편, 프로그램 루프가 정해진 횟수만큼 실시되면 그 이후에 실시되는 프로그램 루프에서는 동작 회로(120~170)가 프로그램 동작에서 메인 프로그램 펄스만 선택된 워드라인에 인가할 수도 있다.
상기와 같이 메인 프로그램 펄스(Vpgm)를 인가한 후 언더 프로그램 펄스(Vupgm)를 인가함으로써, 소스 바운싱 현상이나 차지 손실에 의한 언더 프로그램 셀의 발생을 억제할 수 있다.
이하, 메인 프로그램 펄스 및 다수의 언더 프로그램 펄스들을 이용하여 프로그램 동작을 실시하는 동작 회로(120~170)의 동작방법을 설명하기로 한다.
도 3b를 참조하면, 프로그램 동작과 프로그램 검증 동작은 도 3a에서 설명한 방법과 동일하게 실시될 수 있다. 다만, 프로그램 동작에서 메인 프로그램 펄스(Vpgm)를 인가한 후 다수의 언더 프로그램 펄스들(Vupgm1~Vupgm3)이 연속적으로 인가될 수 있다.
언더 프로그램 펄스들(Vupgm1~Vupgm3)은 메인 프로그램 펄스(Vpgm)보다 낮다. 예로써, 언더 프로그램 펄스들(Vupgm1~Vupgm3)은 메인 프로그램 펄스(Vpgm)보다 0.1V 내지 0.5V 낮을 수 있다. 특히, 언더 프로그램 펄스들(Vupgm1~Vupgm3) 중 가장 높은 언더 프로그램 펄스(Vupgm3)이 메인 프로그램 펄스(Vpgm)보다 0.1V 내지 0.5V 낮을 수 있다. 또한, 언더 프로그램 펄스들(Vupgm1~Vupgm3) 중 가장 낮은 언더 프로그램 펄스(Vupgm1)이 메인 프로그램 펄스(Vpgm)보다 0.1V 내지 0.5V 낮을 수 있다.
동작 회로는 메인 프로그램 펄스(Vpgm)를 인가하고 1usec 내지 5usec가 경과한 후에 언더 프로그램 펄스(Vupgm1)를 인가하고, 언더 프로그램 펄스를 인가한 후 1usec 내지 5usec가 경과한 후에 다음 언더 프로그램 펄스를 인가할 수 있다. 즉, 동작 회로는 메인 프로그램 펄스(Vpgm)를 인가하고 1usec 내지 5usec 동안 접지 전압을 인가한 후에 언더 프로그램 펄스(Vupgm1)를 인가하고, 언더 프로그램 펄스를 인가하고 1usec 내지 5usec 동안 접지 전압을 인가한 후에 다음 언더 프로그램 펄스를 인가할 수 있다.
메인 프로그램 펄스(Vpgm)의 폭(W1)과 언더 프로그램 펄스들(Vupgm1~Vupgm3)의 폭들(W2~W4)이 다를 수 있다. 즉, 메인 프로그램 펄스(Vpgm)의 폭(W1)이 언더 프로그램 펄스들(Vupgm1~Vupgm3)의 폭들(W2~W4)보다 넓을 수 있다. 또한, 메인 프로그램 펄스(Vpgm)의 폭(W1)이 언더 프로그램 펄스들(Vupgm1~Vupgm3)의 폭들(W2~W4)보다 좁을 수 있다. 한편, 언더 프로그램 펄스들(Vupgm1~Vupgm3)의 폭들(W2~W4)은 서로 같을 수 있다. 또한, 언더 프로그램 펄스(Vupgm1)의 폭(W2)이 가장 좁고, 언더 프로그램 펄스(Vupgm3)의 폭(W4)이 가장 넓을 수 있다. 반대로, 언더 프로그램 펄스(Vupgm1)의 폭(W2)이 가장 넓고, 언더 프로그램 펄스(Vupgm3)의 폭(W4)이 가장 좁을 수 있다.
동작 회로는 프로그램 동작 내에서 언더 프로그램 펄스들(Vupgm1~Vupgm3)을 서로 다른 레벨로 인가할 수 있다. 예로써, 선택된 워드라인으로 인가되는 언더 프로그램 펄스들(Vupgm1~Vupgm3)의 레벨들이 점점 높아질 수 있다.
프로그램 루프가 정해진 횟수만큼 실시되면 그 이후에 실시되는 프로그램 루프에서는 동작 회로(120~170)가 프로그램 동작에서 메인 프로그램 펄스만 선택된 워드라인에 인가할 수도 있다.
도 3c를 참조하면, 선택된 워드라인으로 인가되는 언더 프로그램 펄스들(Vupgm1~Vupgm3)의 레벨들이 점점 낮아질 수 있다.
도 4는 본 발명의 실시예에 따른 메모리 시스템을 간략히 보여주는 블록도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 메모리 시스템(400)은 불휘발성 메모리 장치(420)와 메모리 컨트롤러(410)를 포함한다.
불휘발성 메모리 장치(420)는 도 1에서 설명한 반도체 장치에 해당할 수 있으며, 도 3에서 설명한 프로그램 전압들 및 검증 전압들을 이용하여 데이터 저장을 위한 프로그램 루프를 실시할 수 있다. 메모리 컨트롤러(410)는 불휘발성 메모리 장치(420)를 제어하도록 구성될 것이다. 불휘발성 메모리 장치(420)와 메모리 컨트롤러(410)의 결합에 의해 메모리 카드 또는 반도체 디스크 장치(Solid State Disk: SSD)로 제공될 수 있을 것이다. SRAM(411)은 프로세싱 유닛(412)의 동작 메모리로써 사용된다. 호스트 인터페이스(413)는 메모리 시스템(400)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(414)은 불휘발성 메모리 장치(420)의 셀 영역으로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(414)는 본 발명의 불휘발성 메모리 장치(420)와 인터페이싱 한다. 프로세싱 유닛(412)은 메모리 컨트롤러(410)의 데이터 교환을 위한 제반 제어 동작을 수행한다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(400)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 불휘발성 메모리 장치(420)는 복수의 플래시 메모리 칩들로 구성되는 멀티-칩 패키지로 제공될 수도 있다. 이상의 본 발명의 메모리 시스템(400)은 동작 특성이 향상된 고신뢰성의 저장 매체로 제공될 수 있다. 특히, 최근 활발히 연구되고 있는 반도체 디스크 장치(Solid State Disk: 이하 SSD)와 같은 메모리 시스템에서 본 발명의 플래시 메모리 장치가 구비될 수 있다. 이 경우, 메모리 컨트롤러(410)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
도 5는 프로그램 동작을 수행하는 퓨전 메모리 장치 또는 퓨전 메모리 시스템을 간략히 보여주는 블록도이다. 예를 들면, 퓨전 메모리 장치로서 원낸드 플래시 메모리 장치(500)에 본 발명의 기술적 특징이 적용될 수 있다.
원낸드 플래시 메모리 장치(500)는 서로 다른 프로토콜을 사용하는 장치와의 각종 정보 교환을 위한 호스트 인터페이스(510)와, 메모리 장치를 구동하기 위한 코드를 내장하거나 데이터를 일시적으로 저장하는 버퍼 램(520)과, 외부에서 주어지는 제어 신호와 명령어에 응답하여 읽기와 프로그램 및 모든 상태를 제어하는 제어부(530)와, 명령어와 어드레스, 메모리 장치 내부의 시스템 동작 환경을 정의하는 설정(Configuration) 등의 데이터가 저장되는 레지스터(540) 및 불휘발성 메모리 셀과 페이지 버퍼를 포함하는 동작 회로로 구성된 낸드 플래시 셀 어레이(550)를 포함한다. 호스트로부터의 쓰기 요청에 응답하여 원낸드 플래시 메모리 장치는 일반적인 방식에 따라 데이터를 프로그램하게 된다.
도 6에는 본 발명에 따른 플래시 메모리 장치(612)를 포함한 컴퓨팅 시스템이 개략적으로 도시되어 있다.
본 발명에 따른 컴퓨팅 시스템(600)은 시스템 버스(660)에 전기적으로 연결된 마이크로프로세서(620), 램(630), 사용자 인터페이스(640), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(650) 및 메모리 시스템(610)을 포함한다. 본 발명에 따른 컴퓨팅 시스템(600)이 모바일 장치인 경우, 컴퓨팅 시스템(600)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(600)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 시스템(610)은, 예를 들면, 데이터를 저장하기 위해 도 1에서 설명한 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 메모리 시스템(610)은, 퓨전 플래시 메모리(예를 들면, 원낸드 플래시 메모리)로 제공될 수 있다.
110 : 메모리 어레이 110MB : 메모리 블록
ST : 스트링 PAGE : 페이지
120 : 제어 회로 131 : 전압 생성 회로
133 : 로우 디코더 130 : 전압 공급 회로
140 : 읽기/쓰기 회로 그룹 PB : 페이지 버퍼
150 : 컬럼 선택 회로 160 : 입출력 회로
170 : 패스/페일 체크 회로

Claims (20)

  1. 워드라인에 연결된 메모리 셀들을 포함하는 메모리 블록; 및
    상기 메모리 셀들의 프로그램 동작을 위해 상기 워드라인에 메인 프로그램 펄스 및 언더 프로그램 펄스를 연속으로 인가하고, 상기 메모리 셀들의 프로그램 검증 동작을 실시하도록 구성되는 동작 회로를 포함하며,
    상기 언더 프로그램 펄스가 상기 메인 프로그램 펄스보다 낮은 반도체 장치.
  2. 제 1 항에 있어서,
    상기 동작 회로는 다수의 서로 다른 프로그램 검증 전압들을 이용하여 상기 프로그램 검증 동작을 실시하도록 구성되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 동작 회로는 상기 메인 프로그램 펄스와 상기 언더 프로그램 펄스 사이에 접지 전압을 상기 워드라인으로 인가하도록 구성되는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 동작 회로는 상기 접지 전압을 1usec 내지 5usec 동안 인가하도록 구성되는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 메인 프로그램 펄스의 폭과 상기 언더 프로그램 펄스의 폭이 상이한 반도체 장치.
  6. 제 5 항에 있어서,
    상기 메인 프로그램 펄스의 폭이 상기 언더 프로그램 펄스의 폭보다 넓은 반도체 장치.
  7. 제 5 항에 있어서,
    상기 메인 프로그램 펄스의 폭이 상기 언더 프로그램 펄스의 폭보다 좁은 반도체 장치.
  8. 제 1 항에 있어서,
    상기 메인 프로그램 펄스가 상기 언더 프로그램 펄스보다 0.1V 내지 0.5V 더 높은 반도체 장치.
  9. 제 1 항에 있어서,
    상기 프로그램 루프가 정해진 횟수만큼 실시되면 그 이후에 실시되는 프로그램 루프에서는 상기 메인 프로그램 펄스만 인가되는 반도체 장치.
  10. 워드라인에 연결된 메모리 셀들을 포함하는 메모리 블록; 및
    메모리 셀들의 프로그램 동작을 위해 워드라인에 메인 프로그램 펄스 및 다수의 언더 프로그램 펄스들을 연속으로 인가하고, 메모리 셀들의 프로그램 검증 동작을 실시하도록 구성되는 동작 회로를 포함하며,
    상기 다수의 언더 프로그램 펄스들이 상기 메인 프로그램 펄스보다 낮은 반도체 장치.
  11. 제 10 항에 있어서,
    상기 프로그램 루프가 정해진 횟수만큼 실시되면 그 이후에 실시되는 프로그램 루프에서는 상기 메인 프로그램 펄스만 인가되는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 동작 회로는 상기 메인 프로그램 펄스 및 상기 언더 프로그램 펄스의 사이와 상기 언더 프로그램 펄스들의 사이에 접지 전압을 상기 워드라인으로 인가하도록 구성되는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 동작 회로는 상기 접지 전압을 1usec 내지 5usec 동안 인가하도록 구성되는 반도체 장치.
  14. 제 10 항에 있어서,
    상기 메인 프로그램 펄스의 폭과 상기 언더 프로그램 펄스들의 폭이 상이한 반도체 장치.
  15. 제 14 항에 있어서,
    상기 메인 프로그램 펄스의 폭이 상기 언더 프로그램 펄스들의 폭보다 넓은 반도체 장치.
  16. 제 14 항에 있어서,
    상기 메인 프로그램 펄스의 폭이 상기 언더 프로그램 펄스들의 폭보다 좁은 반도체 장치.
  17. 제 10 항에 있어서,
    상기 메인 프로그램 펄스가 상기 언더 프로그램 펄스보다 0.1V 내지 0.5V 더 높은 반도체 장치.
  18. 제 10 항에 있어서,
    상기 동작 회로는 상기 언더 프로그램 펄스들을 서로 다른 레벨로 인가하도록 구성되는 반도체 장치.
  19. 제 18 항에 있어서,
    상기 워드라인으로 인가되는 상기 언더 프로그램 펄스들의 레벨이 상기 동작 회로에 의해 점점 낮아지는 반도체 장치.
  20. 제 18 항에 있어서,
    상기 워드라인으로 인가되는 상기 언더 프로그램 펄스들의 레벨이 상기 동작 회로에 의해 점점 높아지는 반도체 장치.
KR1020140084513A 2014-07-07 2014-07-07 반도체 장치 KR20160005840A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140084513A KR20160005840A (ko) 2014-07-07 2014-07-07 반도체 장치
US14/570,721 US9466389B2 (en) 2014-07-07 2014-12-15 Multiple programming pulse per loop programming and verification method for non-volatile memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140084513A KR20160005840A (ko) 2014-07-07 2014-07-07 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160005840A true KR20160005840A (ko) 2016-01-18

Family

ID=55017462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140084513A KR20160005840A (ko) 2014-07-07 2014-07-07 반도체 장치

Country Status (2)

Country Link
US (1) US9466389B2 (ko)
KR (1) KR20160005840A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054624A (ko) 2017-11-14 2019-05-22 박영경 셀룰러 IoT 네트워크에서 멀티미디어 방송 다중 송출 서비스 시스템을 이용한 위치 기반 암호 생성용 시드코드 전송방법 및 시스템

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5992983B2 (ja) * 2014-12-03 2016-09-14 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
JP2020047329A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 半導体記憶装置
US11200952B2 (en) * 2019-07-22 2021-12-14 Samsung Electronics Co., Ltd. Non-volatile memory device
KR20210011209A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
JP7258697B2 (ja) * 2019-09-02 2023-04-17 キオクシア株式会社 半導体記憶装置
US11211132B2 (en) * 2020-02-27 2021-12-28 Sandisk Technologies Llc Detection of a last programming loop for system performance gain
TWI739598B (zh) 2020-09-15 2021-09-11 力旺電子股份有限公司 運用於多階型記憶胞陣列之編程與驗證方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
US20070297247A1 (en) 2006-06-26 2007-12-27 Gerrit Jan Hemink Method for programming non-volatile memory using variable amplitude programming pulses
KR101448851B1 (ko) 2008-02-26 2014-10-13 삼성전자주식회사 비휘발성 메모리 장치에서의 프로그래밍 방법
JP2011040135A (ja) * 2009-08-13 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
US8116140B2 (en) 2010-04-09 2012-02-14 Sandisk Technologies Inc. Saw-shaped multi-pulse programming for program noise reduction in memory
US8218366B2 (en) 2010-04-18 2012-07-10 Sandisk Technologies Inc. Programming non-volatile storage including reducing impact from other memory cells
KR101821604B1 (ko) 2011-07-25 2018-01-24 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR20130016619A (ko) 2011-08-08 2013-02-18 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR101385637B1 (ko) * 2012-10-31 2014-04-24 성균관대학교산학협력단 반도체 메모리 장치, 프로그램 방법 및 시스템
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054624A (ko) 2017-11-14 2019-05-22 박영경 셀룰러 IoT 네트워크에서 멀티미디어 방송 다중 송출 서비스 시스템을 이용한 위치 기반 암호 생성용 시드코드 전송방법 및 시스템

Also Published As

Publication number Publication date
US20160005472A1 (en) 2016-01-07
US9466389B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
KR102016036B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR101897826B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9466381B2 (en) Semiconductor device
US9318203B2 (en) Semiconductor device being capable of improving program speed and program disturbance characteristics
US9466389B2 (en) Multiple programming pulse per loop programming and verification method for non-volatile memory devices
US9330771B2 (en) Semiconductor device
US9543031B2 (en) Semiconductor device to improve reliability of read operation for memory cells
US10210937B2 (en) Semiconductor storage device with multiple blocks
US20140185381A1 (en) Semiconductor apparatus and method of operating the same
KR20140134797A (ko) 반도체 장치 및 이의 동작 방법
KR20140029582A (ko) 반도체 장치 및 이의 동작 방법
US9269443B2 (en) Semiconductor device and program fail cells
US20160148693A1 (en) Semiconductor device
KR20160071946A (ko) 반도체 메모리 장치
KR20140057901A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20150194220A1 (en) Semiconductor device and memory system including the same
US9263148B2 (en) Semiconductor device with pass/fail circuit
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US20150370481A1 (en) Semiconductor device
KR20140021909A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20160037594A (ko) 반도체 장치
KR20140028718A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20140079912A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20140088383A (ko) 반도체 장치 및 이의 동작 방법
US20160217859A1 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination