KR20200131747A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR20200131747A
KR20200131747A KR1020200054459A KR20200054459A KR20200131747A KR 20200131747 A KR20200131747 A KR 20200131747A KR 1020200054459 A KR1020200054459 A KR 1020200054459A KR 20200054459 A KR20200054459 A KR 20200054459A KR 20200131747 A KR20200131747 A KR 20200131747A
Authority
KR
South Korea
Prior art keywords
detection circuit
power
circuit
voltage
detection
Prior art date
Application number
KR1020200054459A
Other languages
English (en)
Other versions
KR102298788B1 (ko
Inventor
나오아키 스도
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20200131747A publication Critical patent/KR20200131747A/ko
Application granted granted Critical
Publication of KR102298788B1 publication Critical patent/KR102298788B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

[과제] 소비전력을 저감하면서 정확하게 파워다운 동작을 실행할 수 있는 반도체 기억장치를 제공한다.
[해결 수단] 본 발명의 플래시 메모리는, 공급전압이 일정 전압으로 강하된 것을 검출하는 저전력 전압 검출회로(210)와, 공급전압이 일정 전압으로 강하된 것을 고정밀도 전압 검출회로(220)와, 내부회로가 동작 상태일 때 고정밀도 전압 검출회로(220)를 선택하고, 내부회로가 대기 상태일 때 저전력 전압 검출회로(210)를 선택하고, 저전력 전압 검출회로(210) 또는 고정밀도 전압 검출회로(220)의 검출 결과에 응답해서 파워다운 동작을 실행하는 제어기(140)를 포함한다.

Description

반도체 기억장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은, 플래시 메모리 등의 반도체 기억장치에 관한 것으로, 특히, 파워다운(power down) 검출에 관한 것이다.
NAND형 플래시 메모리는, 독출, 프로그램, 소거 등을 위한 전압의 설정이나 사용자의 옵션 등의 설정 정보를 격납하기 위해서 퓨즈 셀을 사용하고 있다. 퓨즈 셀은, 예를 들어, 메모리 셀 어레이 내의 사용자에 의해서 액세스할 수 없는 기억 영역에 설정된다. 플래시 메모리는, 전원 투입 시, 파워업(power up) 동작으로서, 퓨즈 셀로부터 설정 정보를 독출하고, 이것을 내부 레지스터에 로드한다. 파워업 동작 종료 후, 제어기는 내부 레지스터에 유지된 설정 정보에 의거해서 각 동작을 제어한다(특허문헌 1).
JP 6494139 B
플래시 메모리의 전원 투입 시의 파워업 검출 동작과, 전원 강하 시의 파워다운 검출 동작에 대해서 도 1을 참조해서 설명한다. 도 1은 외부에서부터 공급되는 전압과 시간의 관계를 나타내고 있다.
파워업 검출부는, 예를 들어, 3.0V의 전압이 공급되는 플래시 메모리에 있어서, 그 동작 보증 전압이 2.7 내지 3.3V일 때, 전원 투입 시에 파워업 동작을 개시시키기 위한 전압으로서, 약 2.2V의 파워업 전압수준(V_PU)을 검출한다. 파워업 검출부는, 최초에, 비교적 정밀도가 높지 않은 검출회로를 이용해서 공급전압이 일정 전압에 도달한 것을 검출하고, 다음에, 비교적 정밀도가 높은 검출회로를 이용해서 공급전압이 파워업 전압수준(V_PU)에 도달한 것을 검출한다. 정밀도가 높은 검출회로는, 기준전압 발생회로나, 기준전압을 공급전압과 비교하는 비교회로를 포함하고 있다. 파워업 전압수준(V_PU)이 검출되면, 파워업 시퀸스가 실행되어, 내부회로가 초기화(리셋)되고, 메모리 셀 어레이의 퓨즈 셀로부터 독출된 설정 정보가 레지스터에 셋된다는 동작이 행해진다. 그 후, 공급전압이 동작 보증 전압으로 상승하면, 통상의 동작이 개시된다.
도 2에 종래의 파워다운 검출부를 나타낸다. 파워다운 검출부(10)는, 공급전압(Vcc)이 파워다운 전압수준(V_PD)으로 강하된 것을 검출하면, CPU나 로직 회로 등의 내부회로(20)에 리셋 신호를 출력한다. 예를 들면, 외부의 전력 공급 능력이 낮거나, 내부회로(20)의 동작에 의해 큰 피크 전류가 발생되었을 때, 공급전압(Vcc)이 파워다운 전압수준(V_PD)으로 강하된다. 내부회로(20)는, 파워다운 검출부(10)로부터 리셋 신호를 받으면, 파워다운 동작을 실행하고, 내부회로(20)의 차지 펌프 회로의 동작을 정지하거나, CPU나 로직 등의 리셋을 행한다.
파워다운 전압수준(V_PD)은, 파워업 전압수준(V_PU)보다도 낮고, (그렇지 않으면, 파워업 동작 후에 파워다운 동작이 실행되고, 플래시 메모리를 동작시킬 수 없으며), 또한, 파워다운 전압수준(V_PD) 및 파워업 전압수준(V_PU)은, 내부회로의 CMOS의 동작 전압(Vt)(예를 들어, PMOS의 역치와 NMOS의 역치의 합계)보다도 크게 설정된다(그렇지 않다면, 파워업 동작이나 파워다운 동작을 올바르게 실행시킬 수 없다).
또, 플래시 메모리가 스탠바이 상태에 있을 때, 그 상태에서 소비가 허용되는 소비 전류가 사양으로 정의되어 있다. 이러한 제약 때문에, 파워다운 검출부(10)는, 스탠바이 상태의 허용 소비 전류를 넘지 않도록, 동작 전류가 최소가 되도록 구성된다. 예를 들면, 도 3에 나타낸 바와 같이, 파워다운 검출부(10)는, 저항분압과 인버터를 이용한 간이한 회로로 구성되고, 파워다운 전압수준(V_PD)을 검출했을 때, H수준의 검출 신호(Vdet)를 출력한다.
파워다운 검출부(10)는, 파워업 검출부와 같이 기준전압 발생회로나 비교회로를 포함하지 않으므로, 소비전력을 저감시킬 수 있지만, 그 반면, 파워업 검출부보다도 검출 정밀도가 나빠진다. 이 때문에, 도 1에 나타낸 바와 같이, 파워다운 검출부(10)의 검출 범위(H2)의 편차는, 파워업 검출부의 검출 범위(H1)의 편차보다도 커진다.
이러한 파워다운 검출부(10)를 이용한 경우, 검출 범위(H2)의 편차가 크기 때문에 올바르게 파워다운 전압수준(V_PD)을 검출할 수 없다고 하는 본질적인 문제를 안고 있다. 플래시 메모리가 스탠바이 상태이면, 파워다운 전압수준(V_PD)의 검출 범위에 다소의 오차가 있어도 특별히 영향은 없지만, 내부회로가 동작 중인 사용중(busy) 상태에서 파워다운 전압수준(V_PD)을 올바르게 검출할 수 없으면, 플래시 메모리에 심각한 문제를 일으킬 우려가 있다. 예를 들면, 프로그램 동작이나 소거 동작 중에, 공급전압이 파워다운 전압수준(V_PD)보다도 강하되어도 파워다운 동작이 개시되지 않으면, 오동작에 의해 예기하고 있지 않은 회로에 고전압이 인가되어서 회로가 고장나거나, 메모리 셀에 잘못해서 데이터가 프로그램되어서 원래의 데이터가 파괴되어 버린다.
본 발명은, 이러한 종래의 과제를 해결하는 것이며, 소비전력을 저감시키면서 정확하게 파워다운 동작을 실행할 수 있는 반도체 기억장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 기억장치는, 공급전압이 일정 전압으로 강하된 것을 검출하는 제1 검출회로와, 제1 검출회로보다도 높은 검출 정밀도를 지니고, 공급전압이 일정 전압으로 강하된 것을 검출하는 제2 검출회로와, 내부회로가 동작 상태일 때 제2 검출회로를 선택하고, 내부회로가 대기 상태일 때 제1 검출회로를 선택하는 선택 수단과, 제1 검출회로 또는 제2 검출회로의 검출 결과에 응답해서 파워다운 동작을 실행하는 실행 수단을 포함한다.
소정의 실시형태에서는, 상기 제2 검출회로는 기준전압을 생성하는 기준전압 생성회로와, 해당 기준전압과 전원전압을 비교하는 비교회로를 포함하고, 상기 제1 검출회로는 기준전압 생성회로를 포함하지 않는다. 소정의 실시형태에서는, 상기 동작 상태는 외부로부터의 커맨드에 의거해서 내부회로가 동작하는 상태를 포함하고, 상기 대기 상태는 외부로부터의 커맨드를 접수 가능한 상태를 포함한다. 소정의 실시형태에서는, 상기 동작 상태는 플래시 메모리의 사용중 상태이며, 상기 대기 상태는 플래시 메모리의 준비(ready) 상태이다. 소정의 실시형태에서는, 상기 사용중 상태는 외부단자로부터 출력되는 사용중 신호에 의해 규정되고, 상기 준비 상태는 외부단자로부터 출력되는 준비신호에 의해 규정된다. 소정의 실시형태에서는, 상기 선택 수단은 상기 내부회로가 동작 상태이며, 그리고 미리 결정된 특정 동작을 할 때 상기 제2 검출회로를 선택한다. 소정의 실시형태에서는, 상기 선택 수단은, 제어기가 실행하는 상기 특정 동작에 관한 명령 코드에 응답해서 상기 제2 검출회로를 선택한다. 소정의 실시형태에서는, 상기 특정의 동작은 차지 펌프 회로의 동작이다. 소정의 실시형태에서는, 상기 특정 동작은 메모리 셀 어레이의 선택 페이지의 독출을 행할 때의 비트선의 프리차지동작이다. 소정의 실시형태에서는, 상기 제1 및 제2 검출회로가 검출하는 전압수준은, 파워업 검출회로가 검출하는 전압수준보다도 낮고, 그리고 CMOS의 동작 가능한 전압수준보다도 높다.
본 발명에 따르면, 내부회로가 동작 상태일 때 제2 검출회로를 선택하고, 내부회로가 대기 상태일 때 제1 검출회로를 선택하고, 선택된 제1 검출회로 또는 제2 검출회로의 검출 결과에 응답해서 파워다운 동작을 실행하도록 했으므로, 소비전력을 저감하면서 정확하게 파워다운 동작을 실행할 수 있다.
도 1은 플래시 메모리의 파워업 검출 동작과 파워다운 검출 동작을 설명하는 그래프이다.
도 2는 종래의 파워다운 검출부를 나타낸 도면이다.
도 3은 종래의 파워다운 검출부의 구성예를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 플래시 메모리의 내부 구성을 나타내는 블록도이다.
도 5는 본 발명의 실시예에 따른 파워다운 검출부의 구성을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 기준전압 발생회로의 일례를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 고정밀도 전압 검출회로의 일례를 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 파워다운 검출부의 동작을 설명하는 도면이다.
도 9는 본 발명의 실시예에 의한 사용중 상태일 때의 파워다운 검출부의 검출 범위의 편차를 설명하는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 파워다운 검출부의 동작을 설명하는 도면이다.
다음에, 본 발명의 실시형태에 대해서 도면을 참조해서 상세하게 설명한다. 본 발명의 반도체 기억장치는, 바람직한 양상에서는, NAND형이나 NOR형의 플래시 메모리, 저항 변화형 메모리, 자기변화형 메모리 등의 불휘발성 메모리이다. 이하의 설명에서는, NAND형의 플래시 메모리를 예시한다.
[ 실시예 ]
본 발명의 실시예에 따른 플래시 메모리의 개략 구성을 도 4에 나타낸다. 본 실시예의 플래시 메모리(100)는, 복수의 메모리 셀이 행렬 형상으로 배열된 메모리 셀 어레이(110)와, 외부 입출력 단자(I/O)에 접속된 입출력 버퍼(120)와, 입출력 버퍼(120)로부터 어드레스 데이터를 받는 어드레스 레지스터(130)와, 입출력 버퍼(120)로부터 커맨드 데이터 등을 수취하고, 각 부를 제어하는 제어기(140)와, 어드레스 레지스터(130)로부터 행 어드레스 정보(Ax)를 수취하고, 행 어드레스 정보(Ax)를 디코딩하고, 디코딩 결과에 의거해서 블록의 선택 및 워드선의 선택 등을 행하는 워드선 선택회로(150)와, 워드선 선택회로(150)에 의해 선택된 페이지로부터 독출된 데이터를 유지하거나, 선택된 페이지에 프로그램해야 할 입력 데이터를 유지하는 페이지 버퍼/감지 회로(160)와, 어드레스 레지스터(130)로부터 열 어드레스 정보(Ay)를 수취하고, 열 어드레스 정보(Ay)를 디코딩하고, 해당 디코딩 결과에 의거해서 페이지 버퍼/감지 회로(160) 내의 열 어드레스의 데이터를 선택하는 열 선택회로(170)와, 데이터의 독출, 프로그램 및 소거 등을 위하여 필요한 각종 전압(기입 전압(Vpgm), 패스 전압(Vpass), 독출 패스 전압(Vread), 소거 전압(Vers) 등)을 생성하는 내부전압 발생회로(180)와, 전원 투입 시에 외부단자로부터 공급되는 공급전압(Vcc)을 감시하고, 파워업 전압수준(V_PU)을 검출하고, 파워업 검출 신호(PWRDET)를 출력하는 파워업 검출부(190)와, 공급전압(Vcc)을 감시하고, 파워다운 전압수준(V_PD)을 검출하고, 파워다운 검출 신호(DET_H/DET_L)를 출력하는 파워다운 검출부(200)를 포함해서 구성된다.
메모리 셀 어레이(110)는, 열방향으로 배치된 m개의 블록(BLK(0), BLK(1), ···, BLK(m-1))을 갖는다. 1개의 블록에는, 복수의 메모리 셀을 직렬로 접속한 NAND 스트링이 복수개 형성된다. NAND 스트링은, 기판 표면 상에 2차원적으로 형성되어도 되고, 기판 표면 상에 3차원적으로 형성되어도 된다. 또한, 메모리 셀은, 1비트(2가 데이터)를 기억하는 SLC 타입이어도 되고, 다비트를 기억하는 MLC 타입이어도 된다. 1개의 NAND 스트링은 복수의 메모리 셀(예를 들어, 64개)과, 비트선측 선택 트랜지스터와, 소스선측 선택 트랜지스터를 직렬로 접속해서 구성된다. 비트선측 선택 트랜지스터의 드레인은 대응하는 1개의 비트선(GBL)에 접속되고, 소스선측 선택 트랜지스터의 소스는 공통의 소스선(SL)에 접속된다.
독출 동작에서는, 비트선에 소정의 양의 전압을 인가하고, 선택된 워드선에 소정의 전압(예를 들면 0V)을 인가하고, 비선택 워드선에 패스 전압(Vpass)(예를 들면 4.5V)을 인가하고, 선택 게이트선(SGD, SGS)에 양의 전압(예를 들면 4.5V)을 인가하고, NAND 스트링의 비트선측 선택 트랜지스터, 소스선측 선택 트랜지스터를 온(on) 상태로 하고, 공통 소스선에 0V를 인가한다. 프로그램(기입) 동작에서는, 선택된 워드선에 고전압의 프로그램 전압(Vpgm)(15 내지 20V)을 인가하고, 비선택의 워드선에 중간전위(예를 들면 10V)를 인가하고, 비트선측 선택 트랜지스터를 온시키고, 소스선측 선택 트랜지스터를 오프시켜, "0" 또는 "1"의 데이터에 따른 전위를 비트선에 공급한다. 소거 동작에서는, 블록 내의 선택된 워드선에 0V를 인가하고, P웰에 고전압(예를 들면 20V)을 인가하고, 부동 게이트(floating gate)의 전자를 기판에 뽑아냄으로써, 블록 단위로 데이터를 소거한다.
파워업 검출부(190)는, 전원 투입 시에 플래시 메모리(100)에 공급되는 공급전압(Vcc)이 파워업 전압수준(V_PU)에 도달한 것을 검출하면, 파워업 검출 신호(PWRDET)를 제어기(140)에 출력한다. 제어기(140)는, 예를 들어, CPU나 ROM/RAM 등을 포함하고, ROM/RAM에는 파워업 동작, 파워다운 동작, 독출 동작, 프로그램 동작, 소거 동작 등을 실행하기 위한 명령이나 데이터 등의 코드가 격납되어 있다. 제어기(140)는, 파워업 검출 신호(PWRDET)를 수취하면, 이것에 응답해서 ROM/RAM으로부터 독출된 코드를 따라 파워업 동작을 실행한다. 파워업 동작에서는, 제어기(140)를 포함하는 내부회로의 리셋이나, 메모리 셀 어레이(110)의 퓨즈 셀의 독출 등이 행해진다.
파워다운 검출부(200)는, 공급전압(Vcc)이 파워다운 전압수준(V_PD)으로 강하된 것을 검출하면, 플래시 메모리(100)의 동작 상태에 따라서 파워다운 검출 신호(DET_L) 또는 (DET_H)를 제어기(140)에 출력한다. 제어기(140)는, 파워다운 검출 신호(DET_L/DET_H)를 수취하면, 이것에 응답해서 ROM/RAM으로부터 독출된 코드를 따라 파워다운 동작을 실행한다. 파워다운 동작에서는, 제어기(140)를 포함하는 내부회로의 리셋이나, 차지 펌프 회로의 정지 등이 행해진다.
도 5에 본 실시예의 파워다운 검출부(200)의 내부 구성을 나타낸다. 해당 도면에 나타낸 바와 같이, 파워다운 검출부(200)는 저전력 전압 검출회로(210), 고정밀도 전압 검출회로(220) 및 선택기(230)를 구비한다. 저전력 전압 검출회로(210)는, 비교적 간이한 회로로, 보다 소비전력을 저감 가능한 회로로 구성되고, 예를 들어, 도 3에 나타낸 바와 같은 저항과 인버터를 갖는 검출회로(10)로 구성된다. 검출회로(10)는, 공급전압(Vcc)을 상시 모니터하고, 검출 노드(N)가 파워다운 전압수준(V_PD)으로 강하되었을 때, 검출 노드(N)의 전압이 인버터의 역치 이하가 되도록 저항의 크기가 선택된다. 이렇게 해서, 저전력 전압 검출회로(210)는, 공급전압(Vcc)이 파워다운 전압수준(V_PD)으로 강하된 것을 검출하면, 그 검출 결과를 나타내는 H수준의 검출 신호(DET_L)를 선택기(230)에 출력한다(도 3의 검출 신호(Vdet)가 대응한다).
고정밀도 전압 검출회로(220)는, 기준전압(Vref)을 발생하는 기준전압발생기(222)와, 기준전압발생기(222)에서 발생된 기준전압(Vref)과 공급전압(Vcc)을 비교하는 비교회로(224)를 포함한다. 기준전압(Vref)은 파워다운 전압수준(V_PD)으로 설정되고, 비교회로(224)는, 공급전압(Vcc)이 파워다운 전압수준(V_PD) 이하로 강하되면, 그것을 나타내는 H수준의 검출 신호(DET_H)를 선택기(230)에 출력한다.
기준전압 발생회로(222)는, 특별히 그 구성이 한정되지는 않지만, 예를 들어, 전원전압의 변동이나 동작 온도에 거의 의존하지 않는 밴드갭 기준 회로(BGR 회로)를 이용할 수 있다. 도 6에 일반적인 BGR 회로를 나타낸다. 해당 도면에 나타낸 바와 같이, BGR 회로는 전원전압(Vcc)과 GND 사이에 제1 및 제2 전류경로를 포함하고, 제1 전류경로에 직렬로 접속된 PMOS 트랜지스터(P1), 저항(R1), 양극성 트랜지스터(Q1)를 포함하고, 제2 전류경로에 직렬로 접속된 PMOS 트랜지스터(P2), 저항(R2), R, 양극성 트랜지스터(Q2)를 포함하고, 또한 저항(R1)과 트랜지스터(Q1)를 공통 접속하는 노드(VN)를 반전 입력 단자(-)에 접속하고, 저항(R2)과 저항(R)을 공통 접속하는 노드(VP)를 비반전 입력 단자(+)에 접속하고, 출력 단자를 트랜지스터(P1, P2)의 게이트에 공통 접속하는 차동증폭회로(AMP)를 포함한다. 차동증폭회로(AMP)는, 트랜지스터(Q1)의 순방향전압과, 트랜지스터(Q2)의 순방향전압에 저항(R)에 생기는 전압을 가산한 전압이 동등하게 되도록, 출력 전압을 조정하고, 출력 노드(BGR)로부터는 기준전압(Vref)이 출력된다.
비교회로(224)는, 특별히 그 구성이 한정되지는 않지만, 예를 들어, 도 7에 나타낸 바와 같이, 공급전압(Vcc)으로부터 생성된 내부전압(VI)과 기준전압(Vref)을 비교하는 비교기(CMP)를 포함한다. 기준전압(Vref) = 파워다운 전압수준(V_PD)으로 한다. 비교기(CMP)는, VI>Vref일 때, L수준의 검출 신호(DET_H)를 출력하고, Vref≥VI일 때, H수준의 검출 신호(DET_H)를 출력한다.
기준전압발생기(222) 및 비교회로(224)는, 제어기(140)로부터의 인에이블/디스에이블(Enable/Disable) 신호에 응답해서 동작 또는 비동작이 된다. 후술하는 바와 같이, 제어기(140)는, 플래시 메모리가 사용중 상태일 때, 고정밀도 전압 검출회로(220)를 동작시키기 위한 인에이블 신호를 출력하고, 스탠바이 상태일 때, 고정밀도 전압 검출회로(220)를 비동작으로 하기 위한 디스에이블 신호를 출력한다.
선택기(230)는, 저전력 전압 검출회로(210)로부터의 검출 신호(DET_L)와 고정밀도 전압 검출회로(220)로부터의 검출 신호(DET_H)를 수취하고, 제어기(140)로부터의 선택신호(SEL)에 의거해서 어느 쪽인가의 검출 신호를 선택하고, 선택한 검출 신호를 제어기(140)에 출력한다. 제어기(140)는, 사용중 상태일 때, 고정밀도 전압 검출회로(220)의 검출 신호(DET_H)를 선택시키고, 스탠바이 상태일 때, 저전력 전압 검출회로(210)의 검출 신호(DET_L)를 선택시킨다.
다음에, 제어기(140)에 의한 파워다운 검출부(200)의 제어에 대해서 설명한다. 도 8은 제어기(140)에 의한 파워다운 검출부(200)의 제어 내용을 설명하는 동작 플로우이다. 제어기(140)는 플래시 메모리(100)가 사용중 상태인지의 여부를 판정한다(S100). 사용중 상태란, 플래시 메모리(100)의 내부회로(제어기나 주변회로를 포함함)가 동작을 하고 있는 상태이며, 예를 들어, 사용자로부터의 커맨드를 수취하고, 해당 커맨드에 의거해서 독출 동작, 프로그램 동작 혹은 소거 동작 등을 실행하고 있는 상태이다. 스탠바이 상태란, 내부회로가 본질적인 동작을 하고 있지 않은 상태이며, 예를 들어, 사용자로부터의 커맨드를 수취할 수 있는 상태이다.
제어기(140)는, 사용중 상태인 것으로 판정했을 경우, 인에이블 신호를 출력해서 고정밀도 전압 검출회로(220)를 동작시키고(S110), 그리고 선택신호(SEL)에 의해 고정밀도 전압 검출회로(220)의 검출 신호(DET_H)를 선택기(230)에 선택시킨다(S120). 즉, 사용중 상태에서는, 저전력 전압 검출회로(210)와 고정밀도 전압 검출회로(220)의 쌍방이 동작하고 있지만, 선택기(230)에 의해 고정밀도 전압 검출회로(220)의 검출 신호(DET_H)가 제어기(140)에 제공된다.
한편, 제어기(140)는, 플래시 메모리가 사용중 상태가 아니라고 판정했을 경우, 즉, 스탠바이 상태인 것으로 판정한 경우, 디스에이블 신호를 출력해서 고정밀도 전압 검출회로(220)를 비동작으로 하고(S130), 그리고 선택신호(SEL)에 의해 저전력 전압 검출회로(210)의 검출 신호(DET_L)를 선택기(230)에 선택시킨다(S140). 즉, 스탠바이 상태에서는, 저전력 전압 검출회로(210)만이 동작하고, 선택기(230)에 의해 저전력 전압 검출회로(210)의 검출 신호(DET_L)가 제어기(140)에 제공된다.
도 9는 본 실시예에 의한 사용중 상태일 때의 파워다운 전압수준(V_PD)의 검출 범위(H3)를 나타내고 있다. 상기한 바와 같이, 사용중 상태에서는, 고정밀도 전압 검출회로(220)를 이용해서 파워다운 전압수준(V_PD)을 검출하기 때문에, 저전력 전압 검출회로(210)를 이용했을 때보다도 검출 정밀도가 높고, 검출 범위(H3)의 편차를 작게 할 수 있다. 사용중 상태에서는, 내부회로가 동작하고 있고, 이 기간 동안에 파워다운 전압수준(V_PD)을 올바르게 검출함으로써, 예를 들어, 파워다운 전압수준(V_PD)보다도 낮은 전압으로 내부회로가 동작하는 것이 억제되고, 그 결과, 오동작에 의한 회로의 고장이나 데이터 파괴 등을 방지할 수 있다. 다른 한편, 내부회로가 동작하고 있지 않은 스탠바이 상태에서는, 고정밀도 전압 검출회로(220)를 비동작으로 하고, 저전력 전압 검출회로(210)만을 동작시킴으로써, 스탠바이 상태의 허용 소비 전력의 제약을 준수할 수 있다.
여기서, 파워업 검출부(190)에도, 파워업 전압수준(V_PU)의 검출에 있어서 높은 정밀도가 요구된다. 이 때문에, 파워업 검출부(190)도 또한, 기준전압발생기나 비교회로를 이용한 고정밀도 전압 검출회로를 이용한다. 따라서, 파워다운 검출부(200)의 고정밀도 전압 검출회로(220)는, 파워업 검출부(190)의 고정밀도 전압 검출회로를 이용하는 것이어도 된다. 이 경우, 파워업 시퀸스가 종료된 후, 고정밀도 전압 검출회로의 검출 수준이 파워업 전압수준(V_PU)으로부터 파워다운 전압수준(V_PD)으로 변경된다.
다음에, 본 발명의 다른 실시예에 대해서 설명한다. 상기 실시예에서는, 사용중 상태일 때, 고정밀도 전압 검출회로(220)를 동작시키는 예를 나타냈지만, 본 실시예에서는, 사용중 상태의 더욱 상세한 동작에 응답해서 고정밀도 전압 검출회로(220)의 동작을 제어한다.
도 10은 플래시 메모리의 독출 동작 시의 각 부의 파형을 나타내고 있다. 제어기(140)는 외부로부터 독출 커맨드나 어드레스가 입력된 것에 응답해서 독출 동작을 개시한다. MODE는 그때의 상세한 동작 모드를 나타내고 있다. 예를 들면, MODE "1h"는 차지 펌프 회로를 기동하는 기간을 나타내고, "3h"는 글로벌 비트선(GBL)의 프리차지를 개시하는 기간을 나타내고 있다. BUSY는 제어기(140)가 독출 동작을 실행하는 기간을 나타내고 있다. 차지 펌프 회로가 기동되는 "1h"의 기간, 글로벌 비트선(GBL)에 프리차지하는 기간에 있어서 피크 전류가 발생하므로, 공급전압(Vcc)이 일시적으로 강하된다.
앞서의 실시예에서는, 제어기(140)는, BUSY 신호가 H수준일 때, 고정밀도 전압 검출회로(220)를 동작시키고, 그 검출 신호(DET_H)에 의거해서 파워다운 동작을 실행했지만, 본 실시예에서는, 제어기(140)는, 사용중 기간 동안, MODE "1h" 및 "3h"의 특정 동작이 행해질 때에 고정밀도 전압 검출회로(220)를 동작시킨다. 이러한 동작 제어를 함으로써, 새로운 소비전력의 저감을 도모할 수 있다.
상기 실시예에서는, 제어기(140)가 사용중 상태인지의 여부를 판정해서 고정밀도 전압 검출회로를 동작시켰지만, 사용중 상태는, 예를 들어, 플래시 메모리가 사용중 신호나 준비신호를 출력하는 외부단자를 구비하고 있을 경우에는, 사용중 신호 또는 준비신호에 응답해서 사용중 상태 또는 스탠바이 상태를 판정하도록 해도 된다. 또한, 상기 실시예에서는, NAND형 플래시 메모리를 예시했지만, 본 발명은, 이것으로 한정되지 않고, 다른 불휘발성 메모리의 파워다운 검출에도 적용할 수 있다.
본 발명의 바람직한 실시형태에 대해서 전술했지만, 본 발명은, 특정한 실시형태로 한정되는 것은 아니고, 청구범위에 기재된 발명의 요지의 범위 내에 있어서, 각종 변형·변경이 가능하다.
100: 플래시 메모리 110: 메모리 셀 어레이
120: 입출력 버퍼 130: 어드레스 레지스터
140: 제어기 150: 워드선 선택회로
160: 페이지 버퍼/감지 회로 170: 열 선택회로
180: 내부전압 발생회로 190: 파워업 검출부
200: 파워다운 검출부 210: 저전력전압 검출부
220: 고정밀도 전압 검출회로 230: 선택기

Claims (10)

  1. 반도체 기억장치로서,
    공급전압이 일정 전압으로 강하된 것을 검출하는 제1 검출회로;
    제1 검출회로보다도 높은 검출 정밀도를 지니고, 공급전압이 일정 전압으로 강하된 것을 검출하는 제2 검출회로;
    내부회로가 동작 상태일 때 제2 검출회로를 선택하고, 내부회로가 대기 상태일 때 제1 검출회로를 선택하는 선택 수단; 및
    제1 검출회로 또는 제2 검출회로의 검출 결과에 응답해서 파워다운 동작을 실행하는 실행 수단
    을 포함하는, 반도체 기억장치.
  2. 제1항에 있어서, 상기 제2 검출회로는, 기준전압을 생성하는 기준전압 생성회로와, 상기 기준전압과 전원전압을 비교하는 비교회로를 포함하고, 상기 제1 검출회로는 기준전압 생성회로를 포함하지 않는, 반도체 기억장치.
  3. 제1항에 있어서, 상기 동작 상태는, 외부로부터의 커맨드에 의거해서 내부회로가 동작하는 상태를 포함하고, 상기 대기 상태는 외부로부터의 커맨드를 접수 가능한 상태를 포함하는, 반도체 기억장치.
  4. 제1항 또는 제3항에 있어서, 상기 동작 상태는 플래시 메모리의 사용중(busy) 상태이고, 상기 대기 상태는 플래시 메모리의 준비(ready) 상태인, 반도체 기억장치.
  5. 제4항에 있어서, 상기 사용중 상태는, 외부단자로부터 출력되는 사용중 신호에 의해 규정되고, 상기 준비 상태는 외부단자로부터 출력되는 준비신호에 의해 규정되는, 반도체 기억장치.
  6. 제1항에 있어서, 상기 선택 수단은 상기 내부회로가 동작 상태이며, 그리고 미리 결정된 특정 동작을 할 때 상기 제2 검출회로를 선택하는, 반도체 기억장치.
  7. 제6항에 있어서, 상기 선택 수단은 제어기가 실행하는 상기 특정 동작에 관한 명령 코드에 응답해서 상기 제2 검출회로를 선택하는, 반도체 기억장치.
  8. 제6항 또는 제7항에 있어서, 상기 특정 동작은 차지 펌프 회로의 동작인, 반도체 기억장치.
  9. 제6항 또는 제7항에 있어서, 상기 특정 동작은 메모리 셀 어레이의 선택 페이지의 독출을 행할 때의 비트선의 프리차지 동작인, 반도체 기억장치.
  10. 제1항에 있어서, 상기 제1 검출회로 및 상기 제2 검출회로가 검출하는 전압수준은, 파워업 검출회로가 검출하는 전압수준보다도 낮고, 그리고 CMOS의 동작 가능한 전압수준보다도 높은, 반도체 기억장치.
KR1020200054459A 2019-05-13 2020-05-07 반도체 기억장치 KR102298788B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-090612 2019-05-13
JP2019090612A JP6792667B2 (ja) 2019-05-13 2019-05-13 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20200131747A true KR20200131747A (ko) 2020-11-24
KR102298788B1 KR102298788B1 (ko) 2021-09-07

Family

ID=73221920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200054459A KR102298788B1 (ko) 2019-05-13 2020-05-07 반도체 기억장치

Country Status (4)

Country Link
US (1) US10910036B2 (ko)
JP (1) JP6792667B2 (ko)
KR (1) KR102298788B1 (ko)
CN (1) CN111933208B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6748760B1 (ja) * 2019-05-13 2020-09-02 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20230091623A1 (en) * 2021-09-23 2023-03-23 Nanya Technology Corporation Defect inspecting method and system performing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086251A (ko) * 1997-05-31 1998-12-05 문정환 파워다운 제어장치
JP2002373490A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
KR20030009100A (ko) * 2001-04-27 2003-01-29 삼성전자 주식회사 파워 다운 전압 제어 방법 및 장치
KR20050119078A (ko) * 2004-06-15 2005-12-20 후지쯔 가부시끼가이샤 리셋 회로
JP2008102908A (ja) * 2006-09-08 2008-05-01 Toshiba Corp メモリ信頼性を向上させるシステム及び方法
KR20130129046A (ko) * 2012-05-17 2013-11-27 삼성전자주식회사 자기 메모리 셀을 갖는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20140093854A (ko) * 2013-01-18 2014-07-29 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법
JP6494139B1 (ja) 2018-01-11 2019-04-03 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162417A (en) * 1978-06-14 1979-12-24 Hitachi Ltd Low voltage detector circuit
KR100234389B1 (ko) * 1996-09-13 1999-12-15 윤종용 전압 검출 회로
JPH10149699A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 半導体回路装置
US6031755A (en) * 1998-03-25 2000-02-29 Rohm Co., Ltd. Non-volatile semiconductor memory device and its testing method
JP2001035193A (ja) * 1999-07-16 2001-02-09 Mitsubishi Electric Corp 半導体記憶装置
US6249473B1 (en) * 2000-02-21 2001-06-19 Vanguard International Semiconductor Corporation Power down system for regulated internal voltage supply in DRAM
JP3822532B2 (ja) * 2001-06-29 2006-09-20 株式会社東芝 半導体記憶装置
KR100408723B1 (ko) * 2001-12-21 2003-12-11 주식회사 하이닉스반도체 반도체 메모리 소자의 파워-업 신호 발생장치
JP3933467B2 (ja) * 2001-12-27 2007-06-20 株式会社東芝 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード
US7143298B2 (en) 2002-04-18 2006-11-28 Ge Fanuc Automation North America, Inc. Methods and apparatus for backing up a memory device
KR100551074B1 (ko) * 2003-12-30 2006-02-10 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
JP4284247B2 (ja) 2004-08-13 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
US7372746B2 (en) * 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
US7577053B2 (en) * 2006-11-13 2009-08-18 Qimonda North America Corp. Memory including deep power down mode
KR100816162B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 장치 및 셀 특성 개선 방법
TWI473115B (zh) 2008-01-10 2015-02-11 Winbond Electronics Corp 記憶體及其電壓監控裝置
KR101124318B1 (ko) * 2010-03-26 2012-03-27 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
JP5085744B2 (ja) * 2011-01-05 2012-11-28 株式会社東芝 半導体記憶装置
US9036445B1 (en) * 2014-02-06 2015-05-19 SK Hynix Inc. Semiconductor devices
KR20170006980A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
CN107993685A (zh) 2018-01-12 2018-05-04 厦门理工学院 一种用于阻变存储器的双参考源的自调谐写驱动电路
JP6748760B1 (ja) * 2019-05-13 2020-09-02 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086251A (ko) * 1997-05-31 1998-12-05 문정환 파워다운 제어장치
KR20030009100A (ko) * 2001-04-27 2003-01-29 삼성전자 주식회사 파워 다운 전압 제어 방법 및 장치
JP2002373490A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
KR20050119078A (ko) * 2004-06-15 2005-12-20 후지쯔 가부시끼가이샤 리셋 회로
JP2008102908A (ja) * 2006-09-08 2008-05-01 Toshiba Corp メモリ信頼性を向上させるシステム及び方法
KR20130129046A (ko) * 2012-05-17 2013-11-27 삼성전자주식회사 자기 메모리 셀을 갖는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20140093854A (ko) * 2013-01-18 2014-07-29 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법
JP6494139B1 (ja) 2018-01-11 2019-04-03 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Also Published As

Publication number Publication date
CN111933208B (zh) 2023-05-16
KR102298788B1 (ko) 2021-09-07
JP6792667B2 (ja) 2020-11-25
JP2020187808A (ja) 2020-11-19
US10910036B2 (en) 2021-02-02
CN111933208A (zh) 2020-11-13
US20200365198A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
JP4149637B2 (ja) 半導体装置
US10665304B2 (en) Semiconductor memory device and methods for operating a semiconductor memory device
US20080137460A1 (en) Temperature compensation of memory signals using digital signals
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
KR102298789B1 (ko) 반도체 기억장치
US7697342B2 (en) Flash memory device and related high voltage generating circuit
KR102298788B1 (ko) 반도체 기억장치
JP2009146467A (ja) 半導体集積回路装置
KR102469891B1 (ko) 파워다운 검출 회로 및 반도체 기억 장치
JP2006054010A (ja) 不揮発性半導体記憶装置
TWI727424B (zh) 半導體記憶裝置
KR102510684B1 (ko) 파워다운 검출 회로 및 반도체 기억 장치
CN110491436B (zh) 半导体元件
JP2004247042A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant