CN111933208A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN111933208A
CN111933208A CN202010371385.8A CN202010371385A CN111933208A CN 111933208 A CN111933208 A CN 111933208A CN 202010371385 A CN202010371385 A CN 202010371385A CN 111933208 A CN111933208 A CN 111933208A
Authority
CN
China
Prior art keywords
detection circuit
circuit
power
voltage
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010371385.8A
Other languages
English (en)
Other versions
CN111933208B (zh
Inventor
须藤直昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN111933208A publication Critical patent/CN111933208A/zh
Application granted granted Critical
Publication of CN111933208B publication Critical patent/CN111933208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供能够减低消耗电力，同时正确执行电源切断运作的半导体存储装置。本发明的闪存包含：低电力电压检测电路，检测供给电压下降到一定电压；高精度电压检测电路，检测供给电压下降到一定电压；以及控制器，在内部电路为运作状态时，选择高精度电压检测电路，在内部电路为待机状态时，选择低电力电压检测电路，响应低电力电压检测电路或高精度电压检测电路的检测结果，执行电源切断运作。本发明能够减低消耗电力，同时正确执行电源切断运作。

Description

半导体存储装置
技术领域
本发明是关于闪存等半导体存储装置，特别是关于电源切断(Power Down)检测。
背景技术
NAND型闪存为了存储读取、编程、擦除等用途的电压设定，或者使用者选项等的设定信息，而使用了熔丝格(Fuse Cell)。熔丝格被设定为如存储器阵列内无法由使用者存取的存储区域。闪存在供电时，从熔丝格当中读取设定信息作为电源开启(Power Up)运作，将设定信息载入到内部暂存器。电源开启运作结束后，控制器基于保持在内部暂存器当中的设定信息控制各运作(专利文献1)。
[先前技术文献]
[专利文献]
[专利文献1]日本专利第6494139号公报
发明内容
[发明所欲解决的课题]
针对闪存供电时的电源开启检测运作，以及断电时的电源切断检测运作，参照图1说明。图1表示从外部供给的电压以及时间的关系。
电源开启检测部，例如，于供给3.0V的电压的闪存，在该运作保证电压为2.7V～3.3V时，检测约2.2V的电源开启电平V_PU，作为供电时为了让电源开启运作开始的电压。电源开启检测部最初使用精度比较不高的检测电路，检测供给电压到达一定电压，其次，使用精度比较高的检测电路，检测供给电压到达电源开启电平V_PU。精度高的检测电路，包含基准电压产生电路，或用来比较基准电压与供给电压的比较电路。检测到电源开启电平V_PU后，则执行电源开启程序，内部电路将初始化(重设)，从存储器阵列的熔丝格当中读取的设定信息，将设定于暂存器……等运作。之后，若供给电压上升到运作保证电压，则开始正常的运作。
图2表示既有的电源切断检测部。电源切断检测部10检测到供给电压Vcc下降到电源切断电平V_PD后，则输出重设信号给中央处理器或逻辑电路等内部电路20。例如，外部的电力供给能力低，或出现比内部电路20的运作还大的峰值电流时，供给电压Vcc下降到电源切断电平V_PD。内部电路20接收到来自于电源切断检测部10的重设信号后，则执行电源切断运作，停止内部电路20的电荷泵(Charge Pump)电路的运作，执行中央处理器或逻辑等的重设。
电源切断电平V_PD比电源开启电平V_PU还低(若不这样的话，电源开启运作之后将执行电源切断运作，无法让闪存运作)；另外，电源切断电平V_PD以及电源开启电平V_PU，都设定为比内部电路的CMOS(互补式金属氧化物半导体)的运作电压Vt(例如，PMOS(P型金属氧化物半导体)的临界值与NMOS(N型金属氧化物半导体)的临界值的合计)还大(若不这样的话，就无法让电源开启运作或电源切断运作正确执行)。
另外，在闪存为待命(Standby)状态时，在该状态下可容许消耗的消耗电流，依规格而定义。由于这样的约制，电源切断检测部10的构成，不会超过待命状态的容许消耗电流，且运作电流为最小。例如图3所示，电源切断检测部10使用电阻分压以及反相器，由简易的电路所构成，检测到电源切断电平V_PD时，输出H位准的检测信号Vdet。
由于电源切断检测部10不包含如电源开启检测部的基准电压产生电路或比较电路，因此能够减低消耗电力，但反过来说，检测精度比电源开启检测部还差。因此，如图1所示，电源切断检测部10检测范围H2的变动(Variation)，比电源开启检测部检测范围H1的变动还大。
使用这样的电源切断检测部10时，由于检测范围H2的变动很大，因此本质上始终存在无法正确检测电源切断电平V_PD的问题。若闪存为待命状态，即使电源切断电平V_PD的检测范围有些许的误差，也没有特别的影响；但如果内部电路在运作中的忙碌状态下无法正确检测电源切断电平V_PD，则很有可能对闪存引起严重的问题。例如，编程运作或擦除运作中，即使供给电压下降到比电源切断电平V_PD还低，但电源切断运作无法开始，则会因为错误的运作，导致高电压施加在预料之外的电路，而使电路故障，或是数据在存储单元中错误编程，而使原本的数据遭受破坏。
本发明的目的是解决这样的既有课题，提供能够减低消耗电力，同时正确执行电源切断运作的半导体存储装置。
[用以解决课题的手段]
关于本发明的半导体存储装置，包含：第1检测电路，检测供给电压下降到一定电压；第2检测电路，具有比该第1检测电路还高的检测精度，检测该供给电压下降到该一定电压；选择装置，在内部电路为运作状态时，选择该第2检测电路，在该内部电路为待机状态时，选择该第1检测电路；以及执行装置，响应该第1检测电路或该第2检测电路的检测结果，执行电源切断运作。
[发明效果]
根据本发明，使得在内部电路为运作状态时，选择第2检测电路，在内部电路为待机状态时，选择第1检测电路；响应所选择的第1检测电路或第2检测电路的检测结果，执行电源切断运作，因此，能够减低消耗电力，同时正确执行电源切断运作。
附图说明
图1说明闪存的电源开启检测运作以及电源切断检测运作的示意图。
图2表示既有的电源切断检测部。
图3表示既有的电源切断检测部的构成例。
图4表示关于本发明实施例的闪存内部构成的方块图。
图5表示关于本发明实施例的电源切断检测部的构成。
图6表示关于本发明实施例的基准电压产生电路的一例。
图7表示关于本发明实施例的高精度电压检测电路的一例。
图8说明关于本发明实施例的电源切断检测部的运作。
图9说明根据本发明实施例在忙碌状态时的电源切断检测部的检测范围的变动。
图10说明关于本发明其他实施例的电源切断检测部的运作。
附图标号
10～电源切断检测部
20～内部电路
100～闪存
110～存储单元阵列
120～输入输出缓冲
130～地址暂存器
140～控制器
150～字线选择电路
160～页缓冲/感测电路
170～列选择电路
180～内部电压产生电路
190～电源开启检测部
200～电源切断检测部
210～低电力电压检测电路
220～高精度电压检测电路
222～基准电压产生器
224～比较电路
230～选择器
CMP～比较器
S100、S110、S120、S130、S140～步骤
具体实施方式
其次，针对本发明的实施形态参照图式详细说明。本发明的半导体存储装置，较佳的态样为NAND(反及)型或NOR(反或)型闪存、可变电阻式存储器、以及磁阻式随机存取存储器等非挥发性存储器。以下的说明当中，例示NAND型闪存。
[实施例]
关于本发明实施例的闪存的概略构成于图4表示。本实施例的闪存100，包含：存储单元阵列110，以行列状配置多个存储单元；输入输出缓冲120，连接外部输入输出端子I/O；地址暂存器130，从输入输出缓冲120接收地址数据；控制器140，从输入输出缓冲120接收指令数据等，并控制各部；字线选择电路150，从地址暂存器130接收行地址信息Ax，解码行地址信息Ax，基于解码结果执行区块的选择以及字线的选择等；页缓冲/感测电路160，保持从字线选择电路150所选择的页当中读取出的数据，同时保持应编程到所选择的页的输入数据；列选择电路170，从地址暂存器130接收列地址信息Ay，解码列地址信息Ay，基于该解码结果，选择页缓冲/感测电路160内的列地址的数据；内部电压产生电路180，产生数据的读取、编程、擦除等用途所必要的各种电压(写入电压Vpgm、通过电压Vpass、读取通过电压Vread、擦除电压Vers等)；电源开启检测部190，在供电时监视由外部端子供给的供给电压Vcc，检测电源开启电平V_PU，输出电源开启检测信号PWRDET；以及电源切断检测部200，监视供给电压Vcc，检测电源切断电平V_PD，输出电源切断检测信号DET_H/DET_L。
存储单元阵列110包含列方向配置的m个区块BLK(0)、BLK(1)、……、BLK(m-1)。一个区块中形成有多个NAND串列，每个NAND串列为多个存储单元直列连接。NAND串列可以在基板表面上2维形成，也可以在基板表面上3维形成。另外，存储单元可以为存储1位(2值数据)的单级单元型(SLC,Single Level Cell)，也可以为存储多位的多级单元型(MLC,MultiLevel Cell)。1个NAND串列直列连接多个存储单元(例如64个)、位线侧选择晶体管、以及源极线侧选择晶体管而构成。位线侧选择晶体管的漏极，连接对应的1个位线GBL；源极线侧选择晶体管的源极，连接共同的源极线SL。
读取运作当中，对位线施加一些正的电压，对选择字线施加一些电压(例如0V)，对非选择字线施加通过电压Vpass(例如4.5V)，对选择栅极线施加正的电压(例如4.5V)，使NAND串列的位线侧选择晶体管，以及源极线侧选择晶体管导通，对共同源极线施加0V。编程(写入)运作当中，对选择字线施加高电压的编程电压Vpgm(15～20V)，对非选择的字线施加中间电位(例如10V)，使位线侧选择晶体管导通，使源极线侧选择晶体管断开，把“0”或“1”对应的电位提供给位线。擦除运作当中，对区块内的选择字线施加0V，对P阱施加高电压(例如20V)，将浮栅的电子从基板拉出，藉此以区块为单位擦除数据。
电源开启检测部190检测到供电时提供给闪存100的供给电压Vcc到达电源开启电平V_PU后，输出电源开启检测信号PWRDET给控制器140。控制器140包含如中央处理器或只读存储器/随机存取存储器等，只读存储器/随机存取存储器当中存储执行电源开启运作、电源切断运作、读取运作、编程运作、以及擦除运作等用途的命令或数据等程序。控制器140接收到电源开启检测信号PWRDET后，响应电源开启检测信号PWRDET，依照只读存储器/随机存取存储器当中读取出的程序执行电源开启运作。电源开启运作当中，执行包含控制器140在内的内部电路的重设，或存储单元阵列110的熔丝格的读取等。
电源切断检测部200检测到供给电压Vcc下降到电源切断电平V_PD后，相应闪存100的运作状态，输出电源切断检测信号DET_L或DET_H给控制器140。控制器140接收到电源切断检测信号DET_L/DET_H后，响应电源切断检测信号DET_L/DET_H，依照只读存储器/随机存取存储器当中读取出的程序执行电源切断运作。电源切断运作当中，执行包含控制器140在内的内部电路的重设，或电荷泵电路的停止等。
图5表示本实施例的电源切断检测部200的内部构成。如同图5所示，电源切断检测部200包含：低电力电压检测电路210，高精度电压检测电路220，以及选择器230。低电力电压检测电路210为比较简易的电路，由更可以减低消耗电力的电路所构成，例如，如图3所示，由包含电阻与反相器的检测电路10所构成。检测电路10时常监控供给电压Vcc，而检测电路10的电阻大小，被选择使得当检测节点N已下降到电源切断电平V_PD时，检测节点N的电压变为反相器的临界值以下。如此一来，低电力电压检测电路210检测到供给电压Vcc下降到电源切断电平V_PD后，输出表示该检测结果的H位准的检测信号DET_L给选择器230(对应图3的检测信号Vdet)。
高精度电压检测电路220包含：基准电压产生器222，产生基准电压Vref；以及比较电路224，比较基准电压产生器222产生的基准电压Vref以及供给电压Vcc。基准电压Vref设定为电源切断电平V_PD，若供给电压Vcc下降到电源切断电平V_PD以下，则比较电路224输出表示该现象的H位准的检测信号DET_H给选择器230。
基准电压产生电路222并未特别限定其构成，例如，使用几乎不依靠电源电压的变动或运作温度的能带隙参考(BGR,Band Gap Reference)电路。图6表示一般的能带隙参考电路。如同图所示，能带隙参考电路包含：第1电流路径、第2电流路径，位于电源电压Vcc(iBGR)与GND之间；PMOS晶体管P1、电阻R1、双极性晶体管Q1，于第1电流路径直列连接；PMOS晶体管P2、电阻R2、R、双极性晶体管Q2，于第2电流路径直列连接；以及差动放大电路AMP，其反向输入端子(-)连接电阻R1与晶体管Q1共同连接的节点VN，其非反向输入端子(+)连接电阻R2与电阻R共同连接的节点VP，其输出端子与晶体管P1、P2的栅极共同连接。差动放大电路AMP调整输出电压，使得晶体管Q1的顺向电压，等于晶体管Q2的顺向电压与电阻R产生的电压相加后的电压，并从输出节点BGR输出基准电压Vref。
比较电路224并未特别限定其构成，例如，如图7所示，包含比较器CMP，用以比较由供给电压Vcc产生的内部电压VI以及基准电压Vref。设基准电压Vref等于电源切断电平V_PD。VI＞Vref时，比较器CMP输出L位准的检测信号DET_H；Vref≧VI时，比较器CMP输出H位准的检测信号DET_H。
基准电压产生器222以及比较电路224，响应来自于控制器140的Enable(赋能)/Disable(失能)信号运作或不运作。如后面所述，在闪存为忙碌状态时，控制器140输出Enable信号用以使高精度电压检测电路220运作；在闪存为待命状态时，控制器140输出Disable信号用以使高精度电压检测电路220不运作。
选择器230接收来自于低电力电压检测电路210的检测信号DET_L，以及来自于高精度电压检测电路220的检测信号DET_H，基于来自控制器140的选择信号SEL选择其中一个检测信号，输出选择的检测信号给控制器140。在忙碌状态时，控制器140让选择器230选择高精度电压检测电路220的检测信号DET_H；在待命状态时，控制器140让选择器230选择低电力电压检测电路210的检测信号DET_L。
其次，针对由控制器140的电源切断检测部200的控制进行说明。图8说明由控制器140的电源切断检测部200的控制内容的运作流程图。控制器140判定闪存100是否为忙碌状态(S100)。所谓的忙碌状态，是闪存100的内部电路(包含控制器或周边电路)正在运作的状态，例如，接收来自于使用者的指令，基于该指令正在执行读取运作、编程运作、或擦除运作等状态。所谓的待命状态，是内部电路本质上并没有在运作的状态，例如，能够接收来自于使用者的指令的状态。
控制器140判定为忙碌状态时，输出Enable信号使得高精度电压检测电路220运作(S110)；并且根据选择信号SEL，使得选择器230选择高精度电压检测电路220的检测信号DET_H(S120)。意即，忙碌状态当中，低电力电压检测电路210与高精度电压检测电路220双方都在运作，高精度电压检测电路220的检测信号DET_H由选择器230提供给控制器140。
另一方面，控制器140判定闪存并不是忙碌状态时，意即，判定为待命状态时，输出Disable信号使得高精度电压检测电路220不运作(S130)；并且根据选择信号SEL，使得选择器230选择低电力电压检测电路210的检测信号DET_L(S140)。意即，待命状态当中，仅有低电力电压检测电路210会运作，低电力电压检测电路210的检测信号DET_L由选择器230提供给控制器140。
图9表示根据本实施例在忙碌状态时，电源切断电平V_PD的检测范围H3。如以上所记载，在忙碌状态当中，由于使用高精度电压检测电路220检测电源切断电平V_PD，因此检测精度比使用低电力电压检测电路210时还高，能够使检测范围H3的变动(Variation)变小。在忙碌状态当中，内部电路正在运作，在这期间中正确检测电源切断电平V_PD，藉此抑制如内部电路在比电源切断电平V_PD还低的电压之下运作的情形，因此，能够防止由于错误的运作而导致电路故障或数据破坏等情形。另一方面，在内部电路没有运作的待命状态当中，使得高精度电压检测电路220不运作，仅让低电力电压检测电路210运作，藉此，能够遵守待命状态的容许消耗电力的约制。
此处，在电源开启电平V_PU的检测时，对电源开启检测部190也要求高精度。因此，电源开启检测部190同样也利用了高精度电压检测电路，且该高精度电压检测电路使用了基准电压产生器或比较电路。从而，电源切断检测部200的高精度电压检测电路220，同样也可以利用电源开启检测部190的高精度电压检测电路。在此情况下，电源开启程序结束之后，高精度电压检测电路的检测位准，就从电源开启电平V_PU变更为电源切断电平V_PD。
其次，针对本发明别的实施例进行说明。以上记载的实施例中，表示在忙碌状态时使得高精度电压检测电路220运作之例，而本实施例中，响应忙碌状态下更详细的运作，而控制高精度电压检测电路220的运作。
图10表示闪存的读取运作时各部的波形。控制器140响应从外部输入的读取指令或地址，而开始读取运作。MODE表示那时候详细的运作模式。例如，MODE“1h”表示启动电荷泵电路的期间；“3h”表示开始全域位线GBL的预充电的期间。BUSY表示控制器140执行读取运作的期间。在电荷泵电路启动的“1h”期间，由于对全域位线GBL预充电的期间有产生峰值电流，因此供给电压Vcc一时之间会下降。
先前的实施例当中，BUSY信号为H位准时，控制器140使高精度电压检测电路220运作，并基于该检测信号DET_H实行电源切断运作；而本实施例当中，在忙碌期间中，控制器140在执行MODE“1h”以及“3h”的特定运作时，使高精度电压检测电路220运作。通过进行这样的运作控制，能够谋求消耗电力更加地减低。
以上记载的实施例中，控制器140判定忙碌状态与否，使高精度电压检测电路运作，然而该忙碌状态，例如，闪存具备输出忙碌信号或预备信号的外部端子时，也可以响应忙碌信号或预备信号而判定忙碌状态或预备状态。另外，以上记载的实施例中，例示了NAND型闪存，然而本发明并不限于此，亦能应用于其他非挥发性存储器的电源切断检测。
详述了关于本发明较佳的实施形态，但本发明并非限定于特定的实施形态，在权利要求所记载的发明要旨的范围内，可进行各种的变形/变更。

Claims (10)

1.一种半导体存储装置，其特征在于，包含：
第1检测电路，检测供给电压下降到一定电压；
第2检测电路，具有比该第1检测电路还高的检测精度，检测该供给电压下降到该一定电压；
选择装置，在内部电路为运作状态时，选择该第2检测电路，在该内部电路为待机状态时，选择该第1检测电路；以及
执行装置，响应该第1检测电路或该第2检测电路的检测结果，执行电源切断运作。
2.如权利要求1所述的半导体存储装置，其特征在于，该第2检测电路，包含：
基准电压产生电路，产生基准电压；以及
比较电路，比较该基准电压以及电源电压；
其中，该第1检测电路，不包含该基准电压产生电路。
3.如权利要求1或2所述的半导体存储装置，其特征在于，该运作状态，包含该内部电路运作是基于来自外部的指令的状态；
其中，该待机状态，包含受理来自外部的指令的状态。
4.如权利要求1所述的半导体存储装置，其特征在于，该运作状态，为闪存的忙碌状态；
其中，该待机状态，为闪存的预备状态。
5.如权利要求4所述的半导体存储装置，其特征在于，该忙碌状态，是根据来自于外部端子所输出的忙碌信号而规定；
其中，该预备状态，是根据来自于外部端子所输出的预备信号而规定。
6.如权利要求1所述的半导体存储装置，其特征在于，该选择装置，在该内部电路为运作状态，且执行事先决定的特定运作时，选择该第2检测电路。
7.如权利要求6所述的半导体存储装置，其特征在于，该选择装置，响应有关控制器执行的该特定运作的命令码，选择该第2检测电路。
8.如权利要求6或7所述的半导体存储装置，其特征在于，该特定运作，为电荷泵电路的运作。
9.如权利要求6或7所述的半导体存储装置，其特征在于，该特定运作，为执行存储器阵列的选择页的读取时的位线的预充电运作。
10.如权利要求1所述的半导体存储装置，其特征在于，该第1检测电路以及该第2检测电路检测的电平，比电源开启检测电路检测的电平还低，且比互补式金属氧化物半导体运作的电平还高。
CN202010371385.8A 2019-05-13 2020-05-06 半导体存储装置 Active CN111933208B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019090612A JP6792667B2 (ja) 2019-05-13 2019-05-13 半導体記憶装置
JP2019-090612 2019-05-13

Publications (2)

Publication Number Publication Date
CN111933208A true CN111933208A (zh) 2020-11-13
CN111933208B CN111933208B (zh) 2023-05-16

Family

ID=73221920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010371385.8A Active CN111933208B (zh) 2019-05-13 2020-05-06 半导体存储装置

Country Status (4)

Country Link
US (1) US10910036B2 (zh)
JP (1) JP6792667B2 (zh)
KR (1) KR102298788B1 (zh)
CN (1) CN111933208B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933210A (zh) * 2019-05-13 2020-11-13 华邦电子股份有限公司 半导体存储装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230091623A1 (en) * 2021-09-23 2023-03-23 Nanya Technology Corporation Defect inspecting method and system performing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956278A (en) * 1996-11-18 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit device with internal power supply circuit
US6031755A (en) * 1998-03-25 2000-02-29 Rohm Co., Ltd. Non-volatile semiconductor memory device and its testing method
JP2001035193A (ja) * 1999-07-16 2001-02-09 Mitsubishi Electric Corp 半導体記憶装置
JP2004054301A (ja) * 2001-06-29 2004-02-19 Toshiba Corp 半導体記憶装置
KR20050068333A (ko) * 2003-12-30 2005-07-05 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
US20080175063A1 (en) * 2007-01-23 2008-07-24 Hynix Semiconductor Inc. Nand flash memory device and method of improving characteristic of a cell in the same
KR20110107978A (ko) * 2010-03-26 2011-10-05 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
JP2012142058A (ja) * 2011-01-05 2012-07-26 Toshiba Corp 半導体記憶装置
CN111933210A (zh) * 2019-05-13 2020-11-13 华邦电子股份有限公司 半导体存储装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162417A (en) * 1978-06-14 1979-12-24 Hitachi Ltd Low voltage detector circuit
KR100234389B1 (ko) * 1996-09-13 1999-12-15 윤종용 전압 검출 회로
KR100259341B1 (ko) * 1997-05-31 2000-06-15 김영환 파워다운 제어장치
US6249473B1 (en) * 2000-02-21 2001-06-19 Vanguard International Semiconductor Corporation Power down system for regulated internal voltage supply in DRAM
US6560158B2 (en) * 2001-04-27 2003-05-06 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
JP5041631B2 (ja) 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100408723B1 (ko) * 2001-12-21 2003-12-11 주식회사 하이닉스반도체 반도체 메모리 소자의 파워-업 신호 발생장치
JP3933467B2 (ja) * 2001-12-27 2007-06-20 株式会社東芝 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード
US7143298B2 (en) 2002-04-18 2006-11-28 Ge Fanuc Automation North America, Inc. Methods and apparatus for backing up a memory device
JP4504108B2 (ja) * 2004-06-15 2010-07-14 富士通セミコンダクター株式会社 リセット回路
JP4284247B2 (ja) 2004-08-13 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
US7372746B2 (en) * 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
US7573735B2 (en) * 2006-09-08 2009-08-11 Kabushiki Kaisha Toshiba Systems and methods for improving memory reliability
US7577053B2 (en) * 2006-11-13 2009-08-18 Qimonda North America Corp. Memory including deep power down mode
TWI473115B (zh) 2008-01-10 2015-02-11 Winbond Electronics Corp 記憶體及其電壓監控裝置
KR101984901B1 (ko) * 2012-05-17 2019-05-31 삼성전자 주식회사 자기 메모리 셀을 갖는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102084547B1 (ko) * 2013-01-18 2020-03-05 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법
US9036445B1 (en) * 2014-02-06 2015-05-19 SK Hynix Inc. Semiconductor devices
KR20170006980A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
JP6494139B1 (ja) 2018-01-11 2019-04-03 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN107993685A (zh) 2018-01-12 2018-05-04 厦门理工学院 一种用于阻变存储器的双参考源的自调谐写驱动电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956278A (en) * 1996-11-18 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor circuit device with internal power supply circuit
US6031755A (en) * 1998-03-25 2000-02-29 Rohm Co., Ltd. Non-volatile semiconductor memory device and its testing method
JP2001035193A (ja) * 1999-07-16 2001-02-09 Mitsubishi Electric Corp 半導体記憶装置
JP2004054301A (ja) * 2001-06-29 2004-02-19 Toshiba Corp 半導体記憶装置
KR20050068333A (ko) * 2003-12-30 2005-07-05 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
US20080175063A1 (en) * 2007-01-23 2008-07-24 Hynix Semiconductor Inc. Nand flash memory device and method of improving characteristic of a cell in the same
KR20110107978A (ko) * 2010-03-26 2011-10-05 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
JP2012142058A (ja) * 2011-01-05 2012-07-26 Toshiba Corp 半導体記憶装置
CN111933210A (zh) * 2019-05-13 2020-11-13 华邦电子股份有限公司 半导体存储装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933210A (zh) * 2019-05-13 2020-11-13 华邦电子股份有限公司 半导体存储装置
CN111933210B (zh) * 2019-05-13 2023-03-14 华邦电子股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
KR102298788B1 (ko) 2021-09-07
US10910036B2 (en) 2021-02-02
US20200365198A1 (en) 2020-11-19
KR20200131747A (ko) 2020-11-24
JP6792667B2 (ja) 2020-11-25
CN111933208B (zh) 2023-05-16
JP2020187808A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
EP1158524A1 (en) Semiconductor memory device having a boosted voltage generating circuit
JP3688899B2 (ja) 半導体集積回路装置
CN110033810B (zh) 半导体存储装置及其操作方法
CN111933210B (zh) 半导体存储装置
CN111009276A (zh) 非易失性存储器器件的感测电路和操作方法
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
JP2011065693A (ja) 不揮発性半導体記憶装置
US20190237148A1 (en) Semiconductor memory device and methods for operating a semiconductor memory device
CN111933208B (zh) 半导体存储装置
KR100688545B1 (ko) 메모리 장치의 소거 전압 디스차지 방법
CN113628660B (zh) 断电检测电路及半导体存储装置
TWI727424B (zh) 半導體記憶裝置
JP6908762B1 (ja) パワーダウン検出回路および半導体記憶装置
CN111538363B (zh) 基准电压产生电路、电源开启检测电路以及半导体装置
TWI700700B (zh) 半導體記憶裝置
CN110491436B (zh) 半导体元件
CN115312106A (zh) 半导体装置和操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant