CN111933210B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN111933210B
CN111933210B CN202010385612.2A CN202010385612A CN111933210B CN 111933210 B CN111933210 B CN 111933210B CN 202010385612 A CN202010385612 A CN 202010385612A CN 111933210 B CN111933210 B CN 111933210B
Authority
CN
China
Prior art keywords
circuit
test
detection circuit
voltage
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010385612.2A
Other languages
English (en)
Other versions
CN111933210A (zh
Inventor
须藤直昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN111933210A publication Critical patent/CN111933210A/zh
Application granted granted Critical
Publication of CN111933210B publication Critical patent/CN111933210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的半导体存储装置，包含：低电力电压检测电路，检测供给电压下降到一定电压；高精度电压检测电路，检测供给电压下降到一定电压；以及控制器，当内部电路为测试状态时，选择高精度电压检测电路，当内部电路不为测试状态时，选择低电力电压检测电路，响应低电力电压检测电路或高精度电压检测电路的检测结果，执行电源切断运作。本发明可以提供能够减低消耗电力，同时当测试运作时，正确执行电源切断运作的半导体存储装置。

Description

半导体存储装置
技术领域
本发明是关于快闪存储器等半导体存储装置，特别是关于测试运作时的电源切断(Power Down)检测。
背景技术
NAND型快闪存储器为了储存读取、编程、擦洗等用途的电压设定，或是使用者选项等的设定信息，而使用了熔丝格(Fuse Cell)。熔丝格被设定为如存储器阵列内无法由使用者存取的存储区域。快闪存储器在供电时，从熔丝格当中读取设定信息作为电源开启(Power Up)运作，将设定信息载入到内部暂存器。控制器于电源开启运作结束后，基于保持在内部暂存器当中的设定信息控制各运作(专利文献1)。
先前技术文献：日本专利第6494139号公报。
发明内容
发明所欲解决的课题：
针对快闪存储器供电时的电源开启检测运作，以及断电时的电源切断检测运作，参照图1说明。图1表示来自于外部供给的电压以及时间的关系。
电源开启检测部，例如，供给3.0V的电压的快闪存储器中，当该运作保证电压为2.7V～3.3V时，检测约2.2V的电源开启电压位准V_PU，作为供电时为了让电源开启运作开始的电压。电源开启检测部最初使用精度比较不高的检测电路，检测供给电压到达一定电压，接着，使用精度比较高的检测电路，检测供给电压到达电源开启电压位准V_PU。精度高的检测电路，包含基准电压产生电路，或用来比较基准电压与供给电压的比较电路。检测到电源开启电压位准V_PU后，则执行电源开启程序，内部电路将初始化(重设)，从存储器阵列的熔丝格当中读取的设定信息，将设定于暂存器……等运作。其后，当供给电压上升到运作保证电压，则开始正常的运作。
图2表示既有的电源切断检测部。电源切断检测部10检测到供给电压Vcc下降到电源切断电压位准V_PD后，则输出重设信号给中央处理器或逻辑电路等内部电路20。例如，外部的电力供给能力较低，或出现比内部电路20的运作还大的峰值电流时，供给电压Vcc下降到电源切断电压位准V_PD。内部电路20接收到来自于电源切断检测部10的重设信号后，则执行电源切断运作，停止内部电路20的电荷泵(Charge Pump)电路的运作，执行中央处理器或逻辑等的重设。
电源切断电压位准V_PD比电源开启电压位准V_PU还低(若不这样的话，电源开启运作之后将执行电源切断运作，无法让快闪存储器运作)；另外，电源切断电压位准V_PD以及电源开启电压位准V_PU，都设定为比内部电路的CMOS(互补式金属氧化物半导体)的运作电压Vt(例如，PMOS(P型金属氧化物半导体)的临界值与NMOS(N型金属氧化物半导体)的临界值的合计)还大(若不这样的话，就无法让电源开启运作或电源切断运作正确执行)。
另外，当快闪存储器为待命(Standby)状态时，在该状态下可容许消耗的消耗电流，依规格而定义。由于这样的约制，电源切断检测部10的构成，不会超过待命状态的容许消耗电流，且运作电流为最小。例如图3所示，电源切断检测部10使用电阻分压以及反相器，由简易的电路所构成，检测到电源切断电压位准V_PD时，输出H位准的检测信号Vdet。
由于电源切断检测部10不包含如电源开启检测部的基准电压产生电路或比较电路，因此能够减低消耗电力，但反过来说，检测精度比电源开启检测部还差。因此，如图1所示，电源切断检测部10检测范围H2的变动(Variation)，比电源开启检测部检测范围H1的变动还大。
使用这样的电源切断检测部10时，由于检测范围H2的变动很大，因此本质上始终存在无法正确检测电源切断电压位准V_PD的问题。假如快闪存储器为待命状态，即使电源切断电压位准V_PD的检测范围有些许的误差，也没有特别的影响；但如果内部电路的测试中无法正确检测电源切断电压位准V_PD，则很有可能对快闪存储器引起严重的问题。在测试存储单元阵列或其周边电路等情况下，大多是实行多并行测定，因此，在供给电压容易下降的环境中，在测试当中，即使供给电压下降到比电源切断电压位准V_PD还低，也无法开始电源切断运作，则会因为错误的运作，导致高电压施加在预期之外的电路，而使电路故障；或是错误的测试数据被编程到存储单元，而使测试本身也失去了信赖性。
本发明的目的是解决这样的既有课题，提供能够减低消耗电力，同时当测试运作时，正确执行电源切断运作的半导体存储装置。
用以解决课题的手段：
关于本发明的半导体存储装置，包含：第1检测电路，检测供给电压下降到一定电压；第2检测电路，具有比该第1检测电路还高的检测精度，检测该供给电压下降到该一定电压；选择装置，当内部电路为测试状态时，选择该第2检测电路；当该内部电路不为该测试状态时，选择该第1检测电路；以及执行装置，响应该第1检测电路或该第2检测电路的检测结果，执行电源切断运作。
发明效果：
根据本发明，使得当内部电路为测试状态时，选择第2检测电路，当内部电路不为测试状态时，选择第1检测电路；响应所选择的第1检测电路或第2检测电路的检测结果，执行电源切断运作，因此，能够减低消耗电力，同时当测试运作时，正确执行电源切断运作。
附图说明
图1说明快闪存储器的电源开启检测运作以及电源切断检测运作的示意图；
图2表示既有的电源切断检测部；
图3表示既有的电源切断检测部的构成例；
图4表示关于本发明实施例的快闪存储器内部构成的方块图；
图5表示关于本发明实施例的电源切断检测部的构成；
图6表示关于本发明实施例的基准电压产生电路的一例；
图7表示关于本发明实施例的高精度电压检测电路的一例；
图8说明根据本发明实施例在测试状态时的电源切断检测部的检测范围的变动；
图9表示关于本发明别的实施例的电源切断检测部的构成；
图10说明根据本发明别的实施例在测试状态时的电源切断检测部的检测范围的变动。
符号说明
10～电源切断检测部
20～内部电路
100～快闪存储器
110～存储单元阵列
120～输入输出缓冲
130～地址暂存器
140～控制器
150～字线选择电路
160～页缓冲/感测电路
170～列选择电路
180～内部电压产生电路
190～电源开启检测部
200～电源切断检测部
200A～电源切断检测部
210～低电力电压检测电路
220～高精度电压检测电路
222～基准电压产生器
224～比较电路
230～选择器
240～测试控制电路
250～测试焊垫
CMP～比较器
具体实施方式
其次，针对本发明的实施形态参照图式详细说明。本发明的半导体存储装置，较佳的态样为NAND(反及)型或NOR(反或)型快闪存储器、可变电阻式存储器、以及磁阻式随机存取存储器等非易失性存储器。以下的说明当中，例示NAND型快闪存储器。
实施例：
关于本发明实施例的快闪存储器的概略构成于图4表示。本实施例的快闪存储器100，包含：存储单元阵列110，以行列状配置多个存储单元；输入输出缓冲120，连接外部输入输出端子I/O；地址暂存器130，从输入输出缓冲120接收地址数据；控制器140，从输入输出缓冲120接收指令数据等，并控制各部；字线选择电路150，从地址暂存器130接收行地址信息Ax，解码行地址信息Ax，基于解码结果执行区块的选择以及字线的选择等；页缓冲/感测电路160，保持从字线选择电路150所选择的页当中读取出的数据，同时保持应编程到所选择的页的输入数据；列选择电路170，从地址暂存器130接收列地址信息Ay，解码列地址信息Ay，基于该解码结果，选择页缓冲/感测电路160内的列地址的数据；内部电压产生电路180，产生数据的读取、编程、擦洗等用途所必要的各种电压(写入电压Vpgm、通过电压Vpass、读取通过电压Vread、擦洗电压Vers等)；电源开启检测部190，在供电时监视由外部端子供给的供给电压Vcc，检测电源开启电压位准V_PU，输出电源开启检测信号PWRDET；电源切断检测部200，监视供给电压Vcc，检测电源切断电压位准V_PD，输出电源切断检测信号DET_H/DET_L；以及测试控制电路240，执行包含存储单元阵列及其周边电路在内的内部电路的测试。
存储单元阵列110包含列方向配置的m个区块BLK(0)、BLK(1)、……、BLK(m-1)。一个区块中形成有多个NAND串列，每个NAND串列为多个存储单元直列连接。NAND串列可以在基板表面上2维形成，也可以在基板表面上3维形成。另外，存储单元可以为存储1位(2值数据)的单级单元型(SLC,Single Level Cell)，也可以为存储多位的多级单元型(MLC,MultiLevel Cell)。1个NAND串列直列连接多个存储单元(例如64个)、位线侧选择晶体管、以及源极线侧选择晶体管而构成。位线侧选择晶体管的汲极，连接对应的1个位线GBL；源极线侧选择晶体管的源极，连接共同的源极线SL。
读取运作当中，对位线施加一些正的电压，对选择字线施加一些电压(例如0V)，对非选择字线施加通过电压Vpass(例如4.5V)，对选择闸极线施加正的电压(例如4.5V)，使NAND串列的位线侧选择晶体管，以及源极线侧选择晶体管导通，对共同源极线施加0V。编程(写入)运作当中，对选择字线施加高电压的编程电压Vpgm(15～20V)，对非选择的字线施加中间电位(例如10V)，使位线侧选择晶体管导通，使源极线侧选择晶体管断开，把“0”或“1”对应的电位提供给位线。擦洗运作当中，对区块内的选择字线施加0V，对P井区施加高电压(例如20V)，将浮闸的电子从基板拉出，藉此以区块为单位擦洗数据。
电源开启检测部190检测到供电时提供给快闪存储器100的供给电压Vcc到达电源开启电压位准V_PU后，输出电源开启检测信号PWRDET给控制器140。控制器140包含如中央处理器或只读存储器/随机存取存储器等，只读存储器/随机存取存储器当中储存执行电源开启运作、电源切断运作、读取运作、编程运作、以及擦洗运作等用途的命令或数据等程式。控制器140接收到电源开启检测信号PWRDET后，响应电源开启检测信号PWRDET，依照只读存储器/随机存取存储器当中读取出的程式执行电源开启运作。电源开启运作当中，执行包含控制器140在内的内部电路的重设，或存储单元阵列110的熔丝格的读取等。
电源切断检测部200检测到供给电压Vcc下降到电源切断电压位准V_PD后，相应快闪存储器100的运作状态，输出电源切断检测信号DET_L或DET_H给控制器140。控制器140接收到电源切断检测信号DET_L/DET_H后，响应电源切断检测信号DET_L/DET_H，依照只读存储器/随机存取存储器当中读取出的程式执行电源切断运作。电源切断运作当中，执行包含控制器140在内的内部电路的重设，或电荷泵电路的停止等。
测试控制电路240并未特别限定其构成，例如，可以是内建自我测试(BIST,Built-In Self Test)电路。内建自我测试电路是将存储器或逻辑等测试简易化的设计技术之一，包含了用于自我测试包含存储单元阵列110或其周边电路在内的内部电路的机能，能够在晶圆等级、晶片等级、或者封装等级执行内部电路的测试。另外，内建自我测试电路可以包含如产生测试形态的电路，对照测试结果与期望值的电路，输出合格或不合格作为对照结果的电路等。
测试控制电路240，例如，响应施加于测试用端子的测试信号，而执行内部电路的测试；或者响应从外部输入进来的测试用指令，而执行内部电路的测试。执行内部电路的测试时，测试控制电路240输出如H位准的测试信号TEST_PD表示测试中。
图5表示本实施例的电源切断检测部200的内部构成。如同图所示，电源切断检测部200包含：低电力电压检测电路210，高精度电压检测电路220，以及选择器230。低电力电压检测电路210为比较简易的电路，由更可以减低消耗电力的电路所构成，例如，如图3所示，由包含电阻与反相器的检测电路10所构成。检测电路10时常监控供给电压Vcc，而检测电路10的电阻大小，被选择使得当检测节点N已下降到电源切断电压位准V_PD时，检测节点N的电压变为反相器的临界值以下。如此一来，检测到供给电压Vcc下降到电源切断电压位准V_PD后，低电力电压检测电路210输出表示该检测结果的H位准的检测信号DET_L给选择器230(对应图3的检测信号Vdet)。
高精度电压检测电路220包含：基准电压产生器222，产生基准电压Vref；以及比较电路224，比较基准电压产生器222产生的基准电压Vref以及供给电压Vcc。基准电压Vref设定为电源切断电压位准V_PD，供给电压Vcc下降到电源切断电压位准V_PD以下后，比较电路224输出表示该情事的H位准的检测信号DET_H给选择器230。
基准电压产生电路222并未特别限定其构成，例如，使用几乎不依靠电源电压的变动或运作温度的能带隙参考(BGR,Band Gap Reference)电路。图6表示一般的能带隙参考电路。如同图所示，能带隙参考电路包含：第1电流路径、第2电流路径，位于电源电压Vcc(iBGR)与GND之间；PMOS晶体管P1、电阻R1、双极性晶体管Q1，于第1电流路径直列连接；PMOS晶体管P2、电阻R2、R、双极性晶体管Q2，于第2电流路径直列连接；以及差动放大电路AMP，其反向输入端子(-)连接电阻R1与晶体管Q1共同连接的节点VN，其非反向输入端子(+)连接电阻R2与电阻R共同连接的节点VP，其输出端子与晶体管P1、P2的闸极共同连接。差动放大电路AMP调整输出电压，使得晶体管Q1的顺向电压，等于晶体管Q2的顺向电压与电阻R产生的电压相加后的电压，并从输出节点BGR输出基准电压Vref。
比较电路224并未特别限定其构成，例如，如图7所示，包含比较器CMP，用以比较由供给电压Vcc产生的内部电压VI以及基准电压Vref。设基准电压Vref等于电源切断电压位准V_PD。当VI＞Vref时，比较器CMP输出L位准的检测信号DET_H；当Vref≧VI时，比较器CMP输出H位准的检测信号DET_H。
基准电压产生器222以及比较电路224，响应来自于测试控制电路240的测试信号TEST_PD运作或不运作。例如，当测试信号TEST_PD为H位准时，基准电压产生器222以及比较电路224赋能(Enable)；当测试信号TEST_PD为L位准时，基准电压产生器222以及比较电路224失能(Disable)。
选择器230接收来自于低电力电压检测电路210的检测信号DET_L，以及来自于高精度电压检测电路220的检测信号DET_H，基于来自测试控制电路240的测试信号TEST_PD选择其中一个信号，输出选择的检测信号给控制器140。例如，当测试信号TEST_PD为H位准时，选择高精度电压检测电路220的检测信号DET_H；当测试信号TEST_PD为L位准时，选择低电力电压检测电路210的检测信号DET_L。检测信号DET_L或DET_H表示电源切断电压位准V_PD时，控制器140响应检测信号DET_L或DET_H，执行内部电路的重设等。
其次，针对本实施例的电源切断检测部200的运作进行说明。由测试控制电路240执行内部电路(存储单元阵列或周边电路)的测试时，响应测试信号TEST_PD使高精度电压检测电路220运作，且选择器230将高精度电压检测电路220的检测信号DET_H输出给控制器140。意即，测试状态当中，低电力电压检测电路210与高精度电压检测电路220双方都在运作，高精度电压检测电路220的检测信号DET_H由选择器230提供给控制器140。
另一方面，并未由测试控制电路240执行内部电路的测试时，响应测试信号TEST_PD使高精度电压检测电路220变成不运作，且选择器230将低电力电压检测电路210的检测信号DET_L输出给控制器140。意即，非测试状态当中，仅有低电力电压检测电路210会运作，低电力电压检测电路210的检测信号DET_L由选择器230提供给控制器140。
图8表示根据本实施例在测试状态时，电源切断电压位准V_PD的检测范围H3。如以上所记载，当测试执行时，由于使用高精度电压检测电路220检测电源切断电压位准V_PD，因此检测精度比使用低电力电压检测电路210时还高，能够使检测范围H3的变动(Variation)变小。测试状态当中，内部电路正在运作，例如，由于并行测定使得供给电压变得脆弱。测试期间中正确检测电源切断电压位准V_PD，藉此抑制如内部电路在比电源切断电压位准V_PD还低的电压之下运作的情形，因此，能够防止由于错误的运作而导致电路故障或信赖性下降等情形。另一方面，内部电路的测试并未执行的状态下，使得高精度电压检测电路220不运作，仅让低电力电压检测电路210运作，藉此，能够遵守测试并未执行时或者待命状态的容许消耗电力的约制。
此处，在电源开启电压位准V_PU的检测时，对电源开启检测部190也要求高精度。因此，电源开启检测部190同样也利用了高精度电压检测电路，且该高精度电压检测电路使用了基准电压产生器或比较电路。从而，电源切断检测部200的高精度电压检测电路220，同样也可以利用电源开启检测部190的高精度电压检测电路。在此情况下，电源开启程序结束之后，高精度电压检测电路的检测位准，就从电源开启电压位准V_PU变更为电源切断电压位准V_PD。
另外，以上记载的实施例中，高精度电压检测电路220响应来自于测试控制电路240的测试信号TEST_PD而赋能(Enable)/失能(Disable)，然而这是其中一例，扼要来说，也可以使得高精度电压检测电路220响应可识别测试动作实行的信息而赋能(Enable)/失能(Disable)。例如，也可以使得高精度电压检测电路220响应从测试用焊垫或测试用外部端子所输入关于测试的信号而赋能(Enable)/失能(Disable)，或者也可以使得高精度电压检测电路220响应从外部所输入关于测试的指令而赋能(Enable)/失能(Disable)。这对于选择器230的选择运作也是同样的。
其次，针对本发明别的实施例进行说明。以上记载的实施例中，表示高精度电压检测电路220使用来自于基准电压产生器222产生的基准电压Vref的实施例，而本实施例当中，高精度电压检测电路220使用来自于测试焊垫输入的基准电压Vref。
图9表示本实施例电源切断检测部200A的构成。如同图所示，测试焊垫250例如并未接合外部端子的专用焊垫，在晶圆等级或晶片等级的测试时，通过探针测试(Probing)施加基准电压Vref。基准电压Vref例如电源切断电压位准V_PD。图10表示根据本实施例在测试时的电源切断电压位准V_PD的检测范围，检测范围的变动(Variation)事实上可以忽略。如此一来，比较电路224能够使用从测试焊垫250输入进来的基准电压Vref，高精度检测供给电压Vcc是否下降到电源切断电压位准V_PD。
以上记载的实施例中，表示从测试焊垫250输入基准电压Vref的实施例，然而这是其中一例，也可以使得基准电压Vref从电连接的外部端子输入到测试焊垫250。外部端子例如测试运作时并未使用的端子。另外，以上记载的实施例中，例示了NAND型快闪存储器，然而本发明并不限于此，亦可应用于其他非易失性存储器的电源切断检测。
详述了关于本发明较佳的实施形态，但本发明并非限定于特定的实施形态，在申请专利范围所记载的发明要旨的范围内，可进行各种的变形/变更。

Claims (8)

1.一种半导体存储装置，其特征在于，包含：
第1检测电路，检测供给电压下降到一定电压；
第2检测电路，具有比该第1检测电路还高的检测精度，检测该供给电压下降到所述一定电压；
选择装置，当内部电路为测试状态时，选择所述第2检测电路；当所述内部电路不为所述测试状态时，选择所述第1检测电路；以及
执行装置，响应所述第1检测电路或所述第2检测电路的检测结果，执行电源切断运作；
其中，所述第1检测电路以及所述第2检测电路检测的电压位准，比电源开启检测电路检测的电压位准还低，且比互补式金属氧化物半导体可运作的电压位准还高。
2.如权利要求1所述的半导体存储装置，其特征在于，所述第2检测电路，包含：
基准电压产生电路，产生基准电压；以及
比较电路，比较所述基准电压以及电源电压；
其中，所述第1检测电路，不包含所述基准电压产生电路。
3.如权利要求1项所述的半导体存储装置，其特征在于，所述内部电路包含测试电路；
其中，所述选择装置，当所述测试电路执行测试时，选择所述第2检测电路，当所述测试电路不执行测试时，选择所述第1检测电路。
4.如权利要求3所述的半导体存储装置，其特征在于，所述选择装置，基于从所述测试电路输出的测试信号，选择所述第1检测电路或所述第2检测电路。
5.如权利要求1所述的半导体存储装置，其特征在于，所述选择装置，当用以使测试开始的指令从外部输入进来时，选择所述第2检测电路。
6.如权利要求1所述的半导体存储装置，其特征在于，所述选择装置，当信号输入到测试用焊垫时，选择所述第2检测电路。
7.如权利要求1所述的半导体存储装置，其特征在于，所述第2检测电路，利用从测试用焊垫输入的基准电压，检测所述供给电压下降到所述一定电压。
8.如权利要求3所述的半导体存储装置，其特征在于，所述测试电路，执行存储单元阵列或所述存储单元阵列的周边电路的测试。
CN202010385612.2A 2019-05-13 2020-05-09 半导体存储装置 Active CN111933210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-090633 2019-05-13
JP2019090633A JP6748760B1 (ja) 2019-05-13 2019-05-13 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN111933210A CN111933210A (zh) 2020-11-13
CN111933210B true CN111933210B (zh) 2023-03-14

Family

ID=72240801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010385612.2A Active CN111933210B (zh) 2019-05-13 2020-05-09 半导体存储装置

Country Status (4)

Country Link
US (1) US10923209B2 (zh)
JP (1) JP6748760B1 (zh)
KR (1) KR102298789B1 (zh)
CN (1) CN111933210B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6792667B2 (ja) * 2019-05-13 2020-11-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11238923B2 (en) * 2019-10-18 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device
KR20220029118A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 전압 생성 회로 및 이를 포함하는 메모리 장치
KR20220043302A (ko) 2020-09-29 2022-04-05 삼성전자주식회사 스토리지 장치의 리셋 방법 및 이를 수행하는 스토리지 장치
CN116863986A (zh) * 2023-09-05 2023-10-10 合肥康芯威存储技术有限公司 一种用于对存储设备进行分类的数据检测方法、装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031755A (en) * 1998-03-25 2000-02-29 Rohm Co., Ltd. Non-volatile semiconductor memory device and its testing method
US6333879B1 (en) * 1998-06-11 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device operable in a plurality of test operation modes
TW200722972A (en) * 2005-12-02 2007-06-16 Hon Hai Prec Ind Co Ltd Device for starting up power management system
JP2008102908A (ja) * 2006-09-08 2008-05-01 Toshiba Corp メモリ信頼性を向上させるシステム及び方法
CN111933208A (zh) * 2019-05-13 2020-11-13 华邦电子股份有限公司 半导体存储装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162417A (en) * 1978-06-14 1979-12-24 Hitachi Ltd Low voltage detector circuit
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JP3056616B2 (ja) * 1993-09-20 2000-06-26 富士通株式会社 誤動作防止回路
DE69331766D1 (de) * 1993-09-30 2002-05-02 Macronix Int Co Ltd Speisespannungsdetektorschaltung
US5675540A (en) 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP3933467B2 (ja) * 2001-12-27 2007-06-20 株式会社東芝 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード
US6728146B1 (en) * 2002-07-03 2004-04-27 Macronix International Co., Ltd. Memory device and method for automatically repairing defective memory cells
JP2004236432A (ja) * 2003-01-30 2004-08-19 Renesas Technology Corp 半導体装置
JP4284247B2 (ja) * 2004-08-13 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
KR100937948B1 (ko) * 2008-06-04 2010-01-21 주식회사 하이닉스반도체 파워 업 신호 생성회로와 생성 방법
JP5297730B2 (ja) * 2008-09-09 2013-09-25 矢崎総業株式会社 電圧検出装置
KR20120100238A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 반도체 장치, 이의 동작 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템
US9036445B1 (en) * 2014-02-06 2015-05-19 SK Hynix Inc. Semiconductor devices
US9653186B2 (en) 2014-02-12 2017-05-16 Mediatek Inc. Memory-testing device and memory-testing method
US10361558B2 (en) * 2016-02-08 2019-07-23 Avago Technologies International Sales Pte. Limited Two stage power control system for automotive devices
WO2017208698A1 (ja) * 2016-06-03 2017-12-07 富士電機株式会社 半導体装置
TWI639299B (zh) * 2017-08-02 2018-10-21 立積電子股份有限公司 電流補償電路
JP6494139B1 (ja) 2018-01-11 2019-04-03 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031755A (en) * 1998-03-25 2000-02-29 Rohm Co., Ltd. Non-volatile semiconductor memory device and its testing method
US6333879B1 (en) * 1998-06-11 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device operable in a plurality of test operation modes
TW200722972A (en) * 2005-12-02 2007-06-16 Hon Hai Prec Ind Co Ltd Device for starting up power management system
JP2008102908A (ja) * 2006-09-08 2008-05-01 Toshiba Corp メモリ信頼性を向上させるシステム及び方法
CN111933208A (zh) * 2019-05-13 2020-11-13 华邦电子股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
KR102298789B1 (ko) 2021-09-07
KR20200131748A (ko) 2020-11-24
US10923209B2 (en) 2021-02-16
US20200365224A1 (en) 2020-11-19
JP6748760B1 (ja) 2020-09-02
JP2020187810A (ja) 2020-11-19
CN111933210A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN111933210B (zh) 半导体存储装置
US7661041B2 (en) Test circuit and method for multilevel cell flash memory
EP2901453B1 (en) Charge pump based over-sampling adc for current detection
JP3688899B2 (ja) 半導体集積回路装置
JP4413406B2 (ja) 不揮発性半導体メモリ及びそのテスト方法
CN101889314B (zh) 感测存储器单元
US20160216313A1 (en) Transistor testing circuit and method thereof, semiconductor memory apparatus and semiconductor apparatus
US7751248B2 (en) Indirect measurement of negative margin voltages in endurance testing of EEPROM cells
KR100558188B1 (ko) 비휘발성 반도체 기억장치 및 행라인 단락 불량 검출방법
CN115588455A (zh) 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法
CN111933208B (zh) 半导体存储装置
US8379455B2 (en) Nonvolatile semiconductor storage device including failure detection circuit and method of detecting failure on nonvolatile semiconductor storage device
CN113628660A (zh) 断电检测电路及半导体存储装置
TWI702796B (zh) 基準電壓產生電路、電源開啟檢測電路以及半導體裝置
JP2008004264A (ja) 不揮発性半導体メモリ及び不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法
TWI700700B (zh) 半導體記憶裝置
TWI727424B (zh) 半導體記憶裝置
US20050229050A1 (en) Semiconductor device
CN110491436B (zh) 半导体元件
JP2006179175A (ja) 半導体集積回路
JP2006216196A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant