TWI473115B - 記憶體及其電壓監控裝置 - Google Patents
記憶體及其電壓監控裝置 Download PDFInfo
- Publication number
- TWI473115B TWI473115B TW97100992A TW97100992A TWI473115B TW I473115 B TWI473115 B TW I473115B TW 97100992 A TW97100992 A TW 97100992A TW 97100992 A TW97100992 A TW 97100992A TW I473115 B TWI473115 B TW I473115B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- system voltage
- control signals
- signal
- special
- Prior art date
Links
Description
本發明是有關於一種記憶體,且特別是有關於一種記憶體的電壓監控技術。
在電子裝置中,往往需要各種不同準位的電源電壓,因此常配置電荷幫浦(Charge Pump)電路以便利用現有的電源電壓來產生各種不同準位的電源電壓。快閃記憶體(Flash Memory)中的字元線電壓(Word Line Voltage)即是利用電荷幫浦電路所產生的。
快閃記憶體在存取資料時所需的字元線電壓,必須維持在適當的電壓範圍內。當字元線電壓過高時,快閃記憶體會有可靠度的問題;反之,當字元線電壓過低時,快閃記憶體又會有讀取速度上的問題。
因此,當快閃記憶體發生不穩定或是存取速度緩慢的問題時,檢測工程師必須利用檢測探針監控字元線電壓,藉以確定是否因字元線電壓異常而引發上述問題。由於字元線電壓會隨著記憶體的操作而有所改變。為了確認字元線電壓在記憶體運作時是否正常,因此檢測工程師利用檢測探針直接量測字元線電壓的同時,必須使記憶體保持在運作狀態下。故,傳統作法相當不便。
本發明提供一種記憶體的電壓監控裝置,可易於監控系統電壓偵測器所輸出的控制訊號。由於上述控制訊號對應字元線電壓,因此透過監控控制訊號亦可推知字元線電壓的情況。
本發明提供一種記憶體,其藉由將上述本發明所提出的電壓監控裝置直接植在其中,藉以有效率地監控系統電壓偵測器所輸出的控制訊號,且更可據以推知字元線電壓的情況。
本發明提出一種記憶體的電壓監控裝置,包括系統電壓偵測器、電荷幫浦電路與資料輸出單元。系統電壓偵測器用以偵測系統電壓,並據以產生控制訊號,其中,系統電壓偵測器依據位置轉移偵測訊號來進行系統電壓與多數個預設電壓進行比較,並分別產生控制信號。電荷幫浦電路耦接系統電壓偵測器,可依據上述控制訊號產生字元線電壓。資料輸出單元,耦接系統電壓偵測器,依據特殊指令決定輸出上述控制訊號或是記憶體的輸出資料。
在本發明之一實施例中,上述之電壓監控裝置更包括開關單元。開關單元耦接於系統電壓偵測器與資料輸出單元之間,可接收控制訊號,並依據特殊指令決定是否將控制訊號輸出給資料輸出單元。在另一實施例中,開關單元包括多個電晶體。上述電晶體的第一端與第二端分別耦接系統電壓偵測器與資料輸出單元,而上述電晶體的閘極端用以接收特殊指令。在又一實施例中,控制訊號為數位訊號。
在本發明之一實施例中,上述之電壓監控裝置更包括特殊指令產生器。特殊指令產生器包括解碼器與邏輯電路。解碼器可依據特殊訊號產生設定訊號。邏輯電路耦接解碼器,可依據設定訊號與重置訊號產生特殊指令。在另一實施例中,特殊訊號包括特殊位址訊號或特殊輸出資料。
在本發明之一實施例中,資料輸出單元包括多工器,此多工器可依據特殊指令決定輸出控制訊號或是記憶體的輸出資料。在另一實施例中,電壓監控裝置更包括位址轉移偵測器。位址轉移偵測器耦接系統電壓偵測器,用以輸出位址轉移偵測訊號給系統電壓偵測器,而系統電壓偵測器再依據位址轉移偵測訊號決定是否偵測系統電壓。
從另一觀點來看,本發明提供一種記憶體,包括電荷幫浦電路、系統電壓偵測器與資料輸出單元。電荷幫浦電路依據多個控制訊號將參考電壓轉換為字元線電壓。系統電壓偵測器耦接電荷幫浦訊號,可依據系統電壓產生上述控制訊號,其中,系統電壓偵測器依據位置轉移偵測訊號來進行系統電壓與多數個預設電壓進行比較,並分別產生控制信號。資料輸出單元耦接系統電壓偵測器,可依據特殊指令決定輸出上述控制訊號或是記憶體的輸出資料。
本發明的記憶體及其電壓監控裝置,因採用資料輸出單元,因此資料輸出單元可依據特殊指令決定輸出系統電壓偵測器所產生的控制訊號或是記憶體的輸出資料。如此一來,可易於監控系統電壓偵測器所輸出的控制訊號。
為讓本發明之上述特徵和優點能更明顯易懂,下文特
舉幾個實施例,並配合所附圖式,作詳細說明如下。
圖1是依照本發明之第一實施例之一種記憶體的電壓監控裝置的架構圖。請參照圖1,記憶體的電壓監控裝置10包括系統電壓偵測器20、電荷幫浦電路30、資料輸出單元40與位址轉移偵測器50。位址轉移偵測器(Address Transition Detector,簡稱ATD)50用以偵測記憶體的位址訊號是否發生改變,並據以產生位置轉移偵測訊號ATDS。更具體地說,當記憶體的位址訊號發生變化時,系統電壓偵測器20則會產生脈衝訊號(即位置轉移偵測訊號ATDS),並輸出給系統電壓偵測器20。
系統電壓偵測器20可依據位置轉移偵測訊號ATDS決定是否偵測系統電壓VCC,並據以產生多個控制訊號(以V27、V29、V31、V33、V35、V38、V41、V45表示),在本實施例中上述控制訊號為數位訊號。控制訊號V27、V29、V31、V33、V35、V38、V41、V45的產生方式例如可利用多個比較器(未繪示)來產生。
舉例來說,系統電壓偵測器20可將系統電壓VCC分別與預設電壓2.7V、2.9V、3.1V、3.3V、3.5V、3.8V、4.1V、4.5V進行比較,其中控制訊號V27、V29、V31、V33、V35、V38、V41、V45分別對應預設電壓2.7V、2.9V、3.1V、3.3V、3.5V、3.8V、4.1V、4.5V。更具體地說,當系統電
壓VCC高於預設電壓2.7V時,控制訊號V27則為高準位之電壓;反之,當系統電壓VCC低於預設電壓2.7V時,控制訊號V27則為低準位之電壓。以此類推控制訊號V31、V33、V35、V38、V41、V45的產生方式。因此,系統電壓偵測器20所產生的各控制訊號可反映出系統電壓VCC的電壓值。
電荷幫浦電路30耦接系統電壓偵測器20。電荷幫浦電路30中可配置多級升壓電路(未繪示),上述升壓電路可依據控制訊號V27、V29、V31、V33、V35、V38、V41、V45而將參考電壓Vref轉換成字元線電壓。更具體地說,電荷幫浦電路30可依據系統電壓偵測器20所提供的控制訊號V27、V29、V31、V33、V35、V38、V41、V45來決定是否致能各級升壓電路。也就是說,當記憶體需要較高的字元線電壓時,電荷幫浦電路30可致能各級升壓電路;反之,當記憶體不需要較高的字元線電壓時,電荷幫浦電路30可禁能部分的升壓電路。此作法的好處在於,可使字元線電壓控制在適當範圍內,而且還可以達成省電的功效。
在本實施例中,資料輸出單元40具有第一輸入端input_1<0:7>、第二輸入端input_2<0:15>以及輸出端output<0:15>,其分別具有8、16、16條線路。資料輸出單元40的第一輸入端input_1<0:7>分別接收控制訊號V27、V29、V31、V33、V35、V38、V41、V45。資料輸出單元40的第二輸入端input_2<0:15>分別接收記憶體的輸出資料。
值得注意的是,資料輸出單元40可依據特殊指令SC決定輸出端output<0:15>與第一輸入端input_1<0:7>、第二輸入端input_2<0:15>的耦接關係。當特殊指令SC為低準位之電壓時,表示記憶體處於正常模式,資料輸出單元40的輸出端output<0:15>分別耦接其第二輸入端input_2<0:15>。當特殊指令SC為高準位之電壓時,表示記憶體處於測試模式,資料輸出單元40的輸出端output<0:7>分別耦接其第一輸入端input_1<0:7>,且資料輸出單元40的輸出端output<8:15>分別耦接其第二輸入端input_2<8:15>。
也就是說,記憶體在測試模式下,資料輸出單元40的輸出端output<0:15>可同時輸出控制訊號V27、V29、V31、V33、V35、V38、V41、V45以及記憶體的部分輸出資料。熟習本領域技術者可將資料輸出單元40的輸出端output<0:15>耦接顯示器(未繪示)。如此一來,不但可輕易地監控控制訊號V27、V29、V31、V33、V35、V38、V41、V45的變化情形,更可同時監控記憶體的操作及其輸出資料變化情況。
由於控制訊號V27、V29、V31、V33、V35、V38、V41、V45是依據系統電壓VCC而得,且控制訊號V27、V29、V31、V33、V35、V38、V41、V45又決定了字元線電壓的電壓值。因此若控制訊號V27、V29、V31、V33、V35、V38、V41、V45發生異常,則代表系統電壓VCC或字元線電壓可能也發生異常。因此記憶體在測試模式下
可利用資料輸出單元40輕易地監控控制訊號V27、V29、V31、V33、V35、V38、V41、V45,進而推知字元線電壓與系統電壓VCC是否正常。
與習知相較之下,本實施例改善了習知必須以檢測探針直接量測字元線電壓的不便。此外,本實施例更可同時監控各控制訊號的變化情形以及記憶體的輸出資料的變化情形,大幅提升了檢測的效率以及便利性。再者,在習知技術中,若要量測系統電壓偵測器20所提供的各控制訊號,則必須以相對應數量的檢測探針直接量測。然而本實施例中可直接從資料輸出單元40的輸出端output<0:7>直接監控各控制訊號,因此大幅提升了檢測的便利性。以下提供一種資料輸出單元40的實施方式供熟習本領域技術者參詳。
圖2是依照本發明之第一實施例之一種資料輸出單元的多工器的架構圖。請合併參照圖1與圖2,在本實施例中,資料輸出單元40包括了8個多工器60,其分別耦接第一輸入端input_1<0:7>、第二輸入端input_2<0:7>與輸出端output<0:7>。圖2僅以耦接第一輸入端input_1<0>、第二輸入端input_2<0>與輸出端output<0>的多工器60為例進行說明。多工器60包括了反閘(Not Gate)601、P型金氧半電晶體602、603與N型金氧半電晶體604、605。當特殊指令SC為高電位之電壓時,電晶體604、603分別為導通狀態與截止狀態。此外,反閘601會將特殊指令SC的高電位之電壓轉為低準位之電壓,進而使電晶體602、
605分別為導通狀態與截止狀態。因此當特殊指令SC為高電位之電壓時,多工器60則輸出input_1<0>的訊號。
承上述,特殊指令SC為低電位之電壓時,電晶體604、603分別為截止狀態與導通狀態。此外,反閘601會將特殊指令SC的低電位之電壓轉為高準位之電壓,進而使電晶體602、605分別為截止狀態與導通狀態。因此當特殊指令SC為低電位之電壓時,多工器60則輸出input_2<0>的訊號。同理可類推分別耦接第一輸入端input_1<1:7>、第二輸入端input_2<1:7>與輸出端output<1:7>的各多工器60。如此一來,資料輸出單元40則可實現依據特殊指令SC決定輸出控制訊號或記憶體的輸出資料。以下再提供一種特殊指令SC的產生方式供熟習本領域技術者參詳。
圖3是依照本發明之第一實施例之一種特殊指令產生器的架構圖。請參照圖3,記憶體的電壓監控裝置10內可配置特殊指令產生器70。在本實施例中,特殊指令產生器70包括了解碼器(Decoder)80與邏輯電路90。邏輯電路90包括了反及閘(NAND Gate)91、92、反閘93、94與反或閘(NOR Gate)95、96、97,其中反或閘96、97形成了SR閂鎖(Latch)電路98。邏輯電路90可依據SR閂鎖電路98的端點Q的電壓準位來決定特殊指令SC的電壓準位,且端點Q的電壓準位與特殊指令SC的電壓準位互為相反。下列表一則列出SR閂鎖電路98的真值表供熟習本領域技術者參詳。
另外,邏輯電路90可依據設定訊號set_1、set_3來決定端點S的電壓準位。更具體地說,唯有當設定訊號set_1、set_3同時為高準位之電壓時,端點S的電壓準位才會是高電壓準位。另一方面,邏輯電路90可依據設定訊號set_2與重設訊號reset_1、reset_2來決定端點R的電壓準位。唯有當設定訊號set_2、重設訊號reset_1或reset_2為高電壓準位時,端點R的電壓準位才會是高電壓準位。
假設記憶體的初始狀況為正常模式(端點Q為高電壓準位)。若要使記憶體進入測試模式,則必須使設定訊號set_1、set_3為高電壓準位,且設定訊號set_2維持在低電壓準位。若要使記憶體從測試模式回復到正常模式,則必須使重設訊號reset_1或reset_2為低電壓準位,其中重設訊號reset_1的低電壓準位例如可由記憶體的系統電源來觸發,而重設訊號reset_2的低電壓準位例如可由記憶體的系統晶片腳位(未繪示)來觸發。
請繼續參照圖3,解碼器80可依據特殊位址訊號SA或特殊輸出資料SD產生設定訊號set_1、set_2。更具體地說,在本實施例中當特殊位址訊號SA的位址,例如為0000
0000 0111 0111 0111,且特殊輸出資料SD的資料,例如為0000 0011 0000 1000時,解碼器80則會輸出高電壓準位的設定訊號set_1以及低電壓準位的設定訊號set_3。接著只要再配合高電壓準位的設定訊號set_2,則可使記憶體進入測試模式,如此複雜的設定方式可避免因人為誤置而使記憶體誤入測試模式。
值得一提的是,雖然上述實施例中已經對記憶體及其電壓監控裝置描繪出了一個可能的型態,但所屬技術領域中具有通常知識者應當知道,各廠商對於記憶體及其電壓監控裝置的設計都不一樣,因此本發明之應用當不限制於此種可能的型態。換言之,只要是此記憶體的資料輸出單元可依據特殊指令決定輸出系統電壓偵測器所輸出的控制訊號或是記憶體的輸出資料,就已經是符合了本發明的精神所在。以下再舉一個實施例以便本領域具有通常知識者能夠更進一步的了解本發明的精神,並實施本發明。
圖4是依照本發明之第二實施例之一種記憶體的電壓監控裝置的架構圖。請合併參照圖1與圖4,本實施例與上述實施例相類似。在圖4中標號與圖1相同之元件,可參照上述實施例之說明,在此不再贅述。值得注意的是,本實施例增設了開關單元100。開關單元100可依據特殊指令SC來決定是否將控制訊號V27、V29、V31、V33、V35、V38、V41、V45分別傳送至資料輸出單元40的第一輸入端input_1<0:7>。以下針對開關單元100作更詳細
地說明。
圖5是依照本發明之第二實施例之一種開關單元的架構圖。請合併參照圖4與圖5,在本實施例中,開關單元100包括了N型金氧半電晶體110~117。電晶體110~117的第一端分別接收控制訊號V27、V29、V31、V33、V35、V38、V41、V45。此外,電晶體110~117的第二端分別耦接資料輸出單元40的第一輸入端input_1<0:7>。當特殊指令SC為高電位之電壓時,電晶體110~117則為導通狀態,進而使控制訊號V27、V29、V31、V33、V35、V38、V41、V45能夠傳輸到第一輸入端input_1<0:7>。此作法的好處在於可讓資料輸出單元40的第一輸入端input_1<0:7>供其他模組使用,避免訊號互相干擾。
請再參照圖1,在第一實施例中系統電壓偵測器20所產生的多個控制訊號雖以8個控制訊號為例進行說明,但本發明並不以此為限,熟習本領域技術者在其他實施例中亦可以不同數量的控制訊號實施之,並對應調整資料輸出單元40的線路架構。
綜上所述,本發明的記憶體及其電壓監控系統透過特殊指令可控制資料輸出單元輸出系統電壓偵測器所提供的控制訊號或是記憶體的輸出資料,因此可易於監控上述控制訊號,並可據以推知系統電壓或字元線電壓的情形。此外,本發明之實施例至少具有下列優點:
1.第一實施例改善了習知必須以檢測探針直接量測字元線電壓或控制訊號的不便。
2.利用第一實施例所提供的特殊指令產生器可避免因人為誤觸而使記憶體誤入測試模式。此外亦可使記憶體由測試模式回復到正常模式。
3.在系統電壓偵測器與資料輸出單元之間增設開關單元,可讓資料輸出單元的第一輸入端供其他模組使用,避免訊號互相干擾。
雖然本發明已以幾個實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧電壓監控裝置
20‧‧‧系統電壓偵測器
30‧‧‧電荷幫浦電路
40‧‧‧資料輸出單元
50‧‧‧位址轉移偵測器
60‧‧‧多工器
70‧‧‧特殊指令產生器
80‧‧‧解碼器
90‧‧‧邏輯電路
91、92‧‧‧反及閘
95、96、97‧‧‧反或閘
98‧‧‧SR閂鎖電路
100‧‧‧開關單元
601、93、94‧‧‧反閘
602、603‧‧‧P型金氧半電晶體
604、605、110~117‧‧‧N型金氧半電晶體
output<0:15>‧‧‧輸出端
input_1<0:7>‧‧‧第一輸入端
input_2<0:15>‧‧‧第二輸入端
S、R、Q‧‧‧端點
V27、V29、V31、V33、V35、V38、V41、V45‧‧‧控制訊號
VCC‧‧‧系統電壓
Vref‧‧‧參考電壓
ATDS‧‧‧位置轉移偵測訊號
SC‧‧‧特殊指令
SA‧‧‧特殊位址訊號
SD‧‧‧特殊輸出資料
set_1、set_2、set_3‧‧‧設定訊號
reset_1、reset_2‧‧‧重設訊號
圖1是依照本發明之第一實施例之一種記憶體的電壓監控裝置的架構圖。
圖2是依照本發明之第一實施例之一種資料輸出單元的多工器的架構圖。
圖3是依照本發明之第一實施例之一種特殊指令產生器的架構圖。
圖4是依照本發明之第二實施例之一種記憶體的電壓監控裝置的架構圖。
圖5是依照本發明之第二實施例之一種開關單元的架構圖。
10‧‧‧電壓監控裝置
20‧‧‧系統電壓偵測器
30‧‧‧電荷幫浦電路
40‧‧‧資料輸出單元
50‧‧‧位址轉移偵測器
output<0:15>‧‧‧輸出端
input_1<0:7>‧‧‧第一輸入端
input_2<0:15>‧‧‧第二輸入端
V27、V29、V31、V33、V35、V38、V41、V45‧‧‧控制訊號
VCC‧‧‧系統電壓
Vref‧‧‧參考電壓
ATDS‧‧‧位置轉移偵測訊號
SC‧‧‧特殊指令
Claims (14)
- 一種記憶體的電壓監控裝置,包括:一系統電壓偵測器,用以偵測一系統電壓,並據以產生多個控制訊號,其中該些控制訊號為數位訊號,該系統電壓偵測器依據一位置轉移偵測訊號來進行該系統電壓與多數個預設電壓進行比較,並分別產生該些控制信號;一電荷幫浦電路,耦接該系統電壓偵測器,依據該些控制訊號產生一字元線電壓;以及一資料輸出單元,耦接該系統電壓偵測器,依據一特殊指令決定輸出該些控制訊號或是該記憶體的輸出資料。
- 如申請專利範圍第1項所述之記憶體的電壓監控裝置,更包括:一開關單元,耦接於該系統電壓偵測器與該資料輸出單元之間,接收該些控制訊號,並依據該特殊指令決定是否將該些控制訊號輸出給該資料輸出單元。
- 如申請專利範圍第2項所述之記憶體的電壓監控裝置,其中該開關單元,包括:多個電晶體,其第一端與第二端分別耦接該系統電壓偵測器與該資料輸出單元,該些電晶體的閘極端接收該特殊指令。
- 如申請專利範圍第1項所述之記憶體的電壓監控裝置,更包括:一特殊指令產生器,包括:一解碼器,依據一特殊訊號產生一設定訊號;以 及一邏輯電路,耦接該解碼器,依據該設定訊號與一重置訊號產生該特殊指令。
- 如申請專利範圍第4項所述之記憶體的電壓監控裝置,其中該特殊訊號包括一特殊位址訊號或一特殊輸出資料。
- 如申請專利範圍第1項所述之記憶體的電壓監控裝置,其中該資料輸出單元,包括:一多工器,依據該特殊指令決定輸出該些控制訊號或是該記憶體的輸出資料。
- 如申請專利範圍第1項所述之記憶體的電壓監控裝置,更包括:一位址轉移偵測器,耦接該系統電壓偵測器,用以輸出一位址轉移偵測訊號給該系統電壓偵測器,而該系統電壓偵測器則依據該位址轉移偵測訊號決定是否偵測該系統電壓。
- 一種記憶體,包括:一電荷幫浦電路,依據多個控制訊號將一參考電壓轉換為一字元線電壓;一系統電壓偵測器,耦接該電荷幫浦訊號,依據一系統電壓產生該些控制訊號,其中該些控制訊號為數位訊號,該系統電壓偵測器依據一位置轉移偵測訊號來進行該系統電壓與多數個預設電壓進行比較,並分別產生該些控制信號;以及 一資料輸出單元,耦接該系統電壓偵測器,依據一特殊指令決定輸出該些控制訊號或是該記憶體的輸出資料。
- 如申請專利範圍第8項所述之記憶體,更包括:一開關單元,耦接於該系統電壓偵測器與該資料輸出單元之間,接收該些控制訊號,並依據該特殊指令決定是否將該些控制訊號輸出給該資料輸出單元。
- 如申請專利範圍第9項所述之記憶體,其中該開關單元,包括:多個電晶體,其第一端與第二端分別耦接該系統電壓偵測器與該資料輸出單元,該些電晶體的閘極端接收該特殊指令。
- 如申請專利範圍第8項所述之記憶體,更包括:一特殊指令產生器,包括:一解碼器,依據一特殊訊號產生一設定訊號;以及一邏輯電路,耦接該解碼器,依據該設定訊號與一重置訊號產生該特殊指令。
- 如申請專利範圍第11項所述之記憶體,其中該特殊訊號包括一特殊位址訊號或一特殊輸出資料。
- 如申請專利範圍第8項所述之記憶體,其中該資料輸出單元,包括:一多工器,依據該特殊指令決定輸出該些控制訊號或是該記憶體的輸出資料。
- 如申請專利範圍第8項所述之記憶體,更包括: 一位址轉移偵測器,耦接該系統電壓偵測器,用以輸出一位址轉移偵測訊號給該系統電壓偵測器,而該系統電壓偵測器則依據該位址轉移偵測訊號決定是否偵測該系統電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97100992A TWI473115B (zh) | 2008-01-10 | 2008-01-10 | 記憶體及其電壓監控裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97100992A TWI473115B (zh) | 2008-01-10 | 2008-01-10 | 記憶體及其電壓監控裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200931439A TW200931439A (en) | 2009-07-16 |
TWI473115B true TWI473115B (zh) | 2015-02-11 |
Family
ID=44865306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97100992A TWI473115B (zh) | 2008-01-10 | 2008-01-10 | 記憶體及其電壓監控裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI473115B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10910036B2 (en) | 2019-05-13 | 2021-02-02 | Winbond Electronics Corp. | Semiconductor memory device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9177616B2 (en) * | 2012-10-04 | 2015-11-03 | Cypress Semiconductor Corporation | Supply power dependent controllable write throughput for memory applications |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6549480B2 (en) * | 2000-08-25 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit allowing internal voltage to be measured and controlled externally |
US20060056264A1 (en) * | 2004-09-16 | 2006-03-16 | Worley James L | Variable boost voltage row driver circuit and method and memory device and system including same |
-
2008
- 2008-01-10 TW TW97100992A patent/TWI473115B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6549480B2 (en) * | 2000-08-25 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit allowing internal voltage to be measured and controlled externally |
US20060056264A1 (en) * | 2004-09-16 | 2006-03-16 | Worley James L | Variable boost voltage row driver circuit and method and memory device and system including same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10910036B2 (en) | 2019-05-13 | 2021-02-02 | Winbond Electronics Corp. | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
TW200931439A (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100695891B1 (ko) | 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법 | |
US8473794B2 (en) | First, update, and second TDI and TMS flip-flop TAP circuitry | |
KR20170090655A (ko) | Usb 전력 전송 장치와 이를 포함하는 시스템 | |
JP5030336B2 (ja) | 半導体集積回路装置 | |
US20180269864A1 (en) | Semiconductor device | |
TWI473115B (zh) | 記憶體及其電壓監控裝置 | |
US7888964B2 (en) | Device and method for testing a resistance value of on-die-termination device and semiconductor device having the same | |
US9945888B2 (en) | On-die measurement technique for I/O DC parameters VOL and VOH | |
US7907457B2 (en) | Memory and voltage monitoring device thereof | |
US7853840B2 (en) | Semiconductor memory device and methods thereof | |
US8786325B2 (en) | Integrated circuit chip and system having the same | |
US20080119151A1 (en) | Configuration setting device of integrated circuit and the configuration setting method thereof | |
US20140237308A1 (en) | Test control using existing ic chip pins | |
TWI715096B (zh) | 過電流保護裝置及方法 | |
CN101521044B (zh) | 存储器及其电压监控装置 | |
US10725097B2 (en) | Platform component interconnect testing | |
TW201710694A (zh) | 一種主板上dimm插槽的位址設置信號的連接測試裝置與方法 | |
US8085056B2 (en) | Circuit for testing internal voltage of semiconductor memory apparatus | |
US6320805B1 (en) | Semiconductor device with external pins | |
KR20080003028A (ko) | 펌핑 전압 발생 회로 | |
JPH02236471A (ja) | 特殊試験機能回路を備える半導体装置 | |
KR20070024763A (ko) | 반도체메모리소자 | |
Naidu et al. | On-die measurement technique for I/O DC parameters V OL and V OH | |
JP2007018710A (ja) | 半導体装置及びその試験方法 | |
KR100186335B1 (ko) | 디램 메모리의 병렬시험회로 |