KR20070024763A - 반도체메모리소자 - Google Patents

반도체메모리소자 Download PDF

Info

Publication number
KR20070024763A
KR20070024763A KR1020050080247A KR20050080247A KR20070024763A KR 20070024763 A KR20070024763 A KR 20070024763A KR 1020050080247 A KR1020050080247 A KR 1020050080247A KR 20050080247 A KR20050080247 A KR 20050080247A KR 20070024763 A KR20070024763 A KR 20070024763A
Authority
KR
South Korea
Prior art keywords
test
driving
mode register
voltage
pad
Prior art date
Application number
KR1020050080247A
Other languages
English (en)
Other versions
KR101145796B1 (ko
Inventor
전준현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050080247A priority Critical patent/KR101145796B1/ko
Publication of KR20070024763A publication Critical patent/KR20070024763A/ko
Application granted granted Critical
Publication of KR101145796B1 publication Critical patent/KR101145796B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 테스트모드가 정상적으로 종료되지 않아 발생하는 소자의 오동작을 방지하기 위한 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부 커맨드 및 어드레스의 조합을 통해 내부 논리회로의 구동을 테스트하는 테스트신호를 생성하되, 구동전원을 제1 및 제2 전압패드와의 접속을 통해 공급받는 제1 테스트-모드 레지스터와, 내부전압의 생성을 제어하기 위한 테스트신호를 생성하되 옵션패드 및 제2 전압패드를 통해 구동전원을 인가받는 제2 테스트-모드 레지스터를 구비하는 반도체메모리소자를 제공한다.
테스트모드, 오동작, 패드, 구동전원, 방지

Description

반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE}
도 1은 일반적인 반도체메모리소자의 블록 구성도.
도 2는 종래기술에 따른 도 1의 테스트-모드 레지스터의 내부 회로도.
도 3은 본 발명의 일 실시 예에 따른 반도체메모리소자 내 테스트-모드 레지스터의 블록 구성도.
도 4a는 테스트모드에 따른 각 전원패드의 연결을 도시한 도면.
도 4b는 테스트모드의 종료에 따른 각 전원패드의 연결을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
120 : VCC 패드
220 : 옵션 패드
140 : VSS 패드
본 발명은 반도체 설계 기술에 관한 것으로, 특히 원하지 않는 테스트모드의 진입으로 인한 오동작을 방지할 수 있는 반도체메모리소자에 관한 것이다.
일반적으로 반도체메모리소자는 스펙에 따른 성능의 측정이나,
도 1은 일반적인 반도체메모리소자의 블록 구성도이다.
도 1을 참조하면, 일반적인 반도체메모리소자는 클럭인에이블신호(CKE)에 응답하여 외부클럭(CLK)을 버퍼링하여 내부클럭을 생성하기 위한 클럭 버퍼(16)와, 외부에서 인가되는 커맨드(/WE, /CAS, /RAS, /CS)를 버퍼링하여 내부 커맨드를 생성하기 위한 커맨드 입력 버퍼(14)와, 외부에서 인가되는 어드레스(Aj ~ A0)를 버퍼링하여 내부 어드레스를 생성하기 위한 어드레스 입력 버퍼(12)와, 내부클럭에 동기되어 내부 커맨드 및 내부 어드레스를 통해 커맨드 및 소자의 상태를 설정하기 위한 커맨드 생성부/상태 설정부(22)와, 내부 어드레스와 커맨드 생성부/상태 설정부(22)의 출력신호에 응답하여 테스트모드를 발생시키기 위한 테스트-모드 레지스터(26)와, 커맨드 생성부/상태 설정부(22)의 출력신호와 내부 어드레스를 인가받아 모드를 설정하기 위한 모드 레지스터(24)와, 내부전압을 생성하되, 테스트-모드 레지스터(26)의 출력신호의 활성화 시 선택된 레벨의 내부전압을 생성하기 위한 전압 생성부(30)와, 데이터를 저장하기 위한 메모리 어레이블록(40)과, 메모리 어레이블록(40) 내 특정 부분의 로우 및 컬럼을 선택하기 위한 로우/컬럼 디코딩부(52)와, 모드레지스터(24) 및 커맨드 생성부/상태 설정부(22), 및 테스트-모드 레지스터(26)의 출력신호에 응답하여 로우/컬럼 디코딩부(52) 또는 감지부를 제어하기 위한 디코딩부/감지 제어부(54)를 구비한다.
이와같은 반도체메모리소자는 내부적으로 생성하는 내부전압의 레벨을 테스트-모드 레지스터(26)를 통해 조절하거나, 디코딩부/감지 제어부의 제어를 통해 메모리 어레이블록(40)을 선택적으로 액세스 한다.
도 2는 종래기술에 따른 도 1의 테스트-모드 레지스터(26)의 내부 회로도로서, 도면에 도시된 바와 같이 테스트-모드 레지스터(26)는 셋신호(SET) 및 리셋신호(RESET)에 응답하여 해당 테스트신호(TMi)를 출력하기 위한 크로스 커플드된 낸드게이트로 구현된 RS래치(26c)를 구비하여 구현된다. 그리고 RS 래치(26c)는 VCC 패드(26a) 및 VSS 패드(26b)와의 연결을 통해 구동에 필요한 내부전압 VCC 및 VSS를 각각 공급받는다.
여기서, 셋신호(SET)는 해당 테스트신호(TMi)를 활성화시켜 테스트모드가 수행되도록 하기 위한 신호이며, 리셋신호(RESET)는 해당 테스트신호(TMi)를 비활성화 시키므로서 해당 테스트모드가 종료되도록 하기 위한 신호로서 특히 내부전압 레벨의 감지를 통해 활성화된다.
그런데, 리셋신호(RESET)가 발생되지 않는 경우, 테스트모드가 종료되지 않아 노말동작에서 내부전압이 생성되지 않거나, 외부신호의 입력이 불가능해져서 신호가 처리되지 않는 등의 오동작이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으 로, 테스트모드가 정상적으로 종료되지 않아 발생하는 소자의 오동작을 방지하기 위한 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 반도체메모리소자는 외부 커맨드 및 어드레스의 조합을 통해 내부 논리회로의 구동을 테스트하는 테스트신호를 생성하되, 구동전원을 제1 및 제2 전압패드와의 접속을 통해 공급받는 제1 테스트-모드 레지스터와, 내부전압의 생성을 제어하기 위한 테스트신호를 생성하되 옵션패드 및 제2 전압패드를 통해 구동전원을 인가받는 제2 테스트-모드 레지스터를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 반도체메모리소자 내 테스트-모드 레지스터의 블록 구성도이다.
도 3을 참조하면, 본 발명에 따른 테스트-모드 레지스터는 외부 커맨드 및 어드레스의 조합을 통해 내부 논리회로의 구동을 테스트하는 테스트신호(TMN1 ~ TMNj)를 생성하되 구동전원을 VCC 패드(120) 및 VSS 패드(140)와의 접속을 통해 공급받는 제1 테스트-모드 레지스터(100)와, 내부전압의 생성을 제어하기 위한 테스 트신호(TMS1 ~ TMSj)를 생성하되 옵션패드(220) 및 VSS 패드(140)를 통해 구동전원을 인가받는 제2 테스트-모드 레지스터(200)를 구비한다.
이와같이, 본 발명에 따른 반도체메모리소자는 노말 구동에 있어 오동작을 발생시킬 수 있는 테스트모드를 제어하는 테스트신호를 생성하기 위한 테스트-모드 레지스터(200)의 구동전원을 옵션패드(220)를 통해 공급하므로서, 노말 구동 시에는 강제적으로 테스트모드가 종료되도록 한다.
각 테스트-모드 레지스터의 구동전원의 공급을 제어하여, 노말구동을 안정적 구동을 보장하기 위한 방법을 다음 도면을 통해 구체적으로 살펴보도록 한다.
도 4a는 테스트모드에 따른 각 전원패드의 연결을 도시한 도면이며, 도 4b는 테스트모드의 종료에 따른 각 전원패드의 연결을 도시한 도면이다.
도 4a에 도시된 바와 같이, 테스트모드 시에는 각 VCC 패드(120) 및 옵션패드(220)를 VCC 전원 공급단(320)에 접속시키므로서, 제1 및 제2 테스트-모드 레지스터(100, 200)가 구동되도록 한다. 즉, 테스트가 이뤄지는 웨이퍼 레벨에서는 도 4a에 도시된 바와 같은 연결을 갖는다.
또한, 테스트가 필요하지 않은 노말 동작 시에는 옵션패드(220)를 VSS 공급단(340)에 접속시키므로서, 옵션패드(220)를 통해 구동전원을 인가받는 제2 테스트-모드 레지스터(200)의 구동이 종료되도록 한다. 이는 테스트모드가 종료되는 제품의 패키지 단계에서 이뤄진다.
이와같이, 본 발명에 따른 반도체메모리소자는 옵션패드를 통해 내부전원을 공급하여 테스트모드가 수행되도록 하고, 테스트가 종료된 이후에는 옵션패드를 내 부전압 VSS에 접속시키므로서 노말동작 중 테스트모드가 지속되어 발생되는 오동작을 방지한다.
한편, 전술한 본 발명에서는 내부전압의 생성을 위한 테스트모드를 제어하는 테스트-모드 레지스터의 구동전원을 옵션패드로 공급하도록 하였으나, 내부전압의 생성 뿐만 아니라 노말 구동 시 오동작을 발생시킬 수 있는 테스트모드의 제어를 위한 레지스터에 이용 가능하다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 테스트모드를 제어하기 위한 테스트-모드 레지스터의 구동전원을 옵션패드를 통해 공급하므로서, 노말구동 시 테스트모드의 구동으로 발생되는 오동작을 방지한다.

Claims (2)

  1. 외부 커맨드 및 어드레스의 조합을 통해 내부 논리회로의 구동을 테스트하는 테스트신호를 생성하되, 구동전원을 제1 및 제2 전압패드와의 접속을 통해 공급받는 제1 테스트-모드 레지스터와,
    내부전압의 생성을 제어하기 위한 테스트신호를 생성하되 옵션패드 및 제2 전압패드를 통해 구동전원을 인가받는 제2 테스트-모드 레지스터
    를 구비하는 반도체메모리소자.
  2. 내부 논리회로의 구동을 테스트하는 테스트신호를 생성하되, 구동전원을 제1 및 제2 전압패드와의 접속을 통해 공급받는 제1 테스트-모드 레지스터와,
    내부 논리회로의 구동을 테스트하는 테스트신호를 생성하되, 구동전원을 옵션패드 및 제2 전압패드와의 접속을 통해 공급받는 제2 테스트-모드 레지스터와,
    를 구비하는 반도체메모리소자.
KR1020050080247A 2005-08-30 2005-08-30 반도체메모리소자 KR101145796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050080247A KR101145796B1 (ko) 2005-08-30 2005-08-30 반도체메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080247A KR101145796B1 (ko) 2005-08-30 2005-08-30 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20070024763A true KR20070024763A (ko) 2007-03-08
KR101145796B1 KR101145796B1 (ko) 2012-05-16

Family

ID=38099107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080247A KR101145796B1 (ko) 2005-08-30 2005-08-30 반도체메모리소자

Country Status (1)

Country Link
KR (1) KR101145796B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925374B1 (ko) * 2008-02-13 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로
WO2015174594A1 (ko) * 2014-05-16 2015-11-19 주식회사 씨자인 테스트 기능을 구비한 반도체 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464436B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법
KR100576492B1 (ko) * 2002-12-30 2006-05-10 주식회사 하이닉스반도체 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
KR100523139B1 (ko) * 2003-06-23 2005-10-20 주식회사 하이닉스반도체 웨이퍼 테스트시 사용되는 프로빙 패드의 수를 감소시키기위한 반도체 장치 및 그의 테스팅 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925374B1 (ko) * 2008-02-13 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로
WO2015174594A1 (ko) * 2014-05-16 2015-11-19 주식회사 씨자인 테스트 기능을 구비한 반도체 회로
US9651609B2 (en) 2014-05-16 2017-05-16 Cesign Co., Ltd. Semiconductor circuit having test function

Also Published As

Publication number Publication date
KR101145796B1 (ko) 2012-05-16

Similar Documents

Publication Publication Date Title
US6549480B2 (en) Semiconductor integrated circuit allowing internal voltage to be measured and controlled externally
JP4620504B2 (ja) 半導体メモリおよびシステム装置
US8089817B2 (en) Precise tRCD measurement in a semiconductor memory device
US6782498B2 (en) Semiconductor memory device allowing mounting of built-in self test circuit without addition of interface specification
JP2004053276A (ja) 半導体装置および半導体集積回路
JPH1125695A (ja) 同期式半導体記憶装置
US7660174B2 (en) Semiconductor memory device having wafer burn-in test mode
US7782684B2 (en) Semiconductor memory device operating in a test mode and method for driving the same
KR100851991B1 (ko) 반도체 메모리 장치의 리드/라이트 동작 제어회로 및 방법
KR950014096B1 (ko) 반도체 메모리 장치
KR20220127907A (ko) 전력 전압 선택 회로
KR101145796B1 (ko) 반도체메모리소자
JPH09204799A (ja) テストモード活性化及びデータオーバーライド
KR100310715B1 (ko) 동기형반도체기억장치
US7619937B2 (en) Semiconductor memory device with reset during a test mode
KR100235284B1 (ko) 반도체 장치 및 반도체 장치의 내부 기능 식별 방법
CN106205723B (zh) 半导体装置和驱动其的方法
US20090267674A1 (en) Clock control circuit and semiconductor memory device using the same
KR100337206B1 (ko) 모드 레지스터 세팅장치
JP2001243797A (ja) 半導体装置及びその試験方法
JP2015207333A (ja) 半導体装置及びこれを備える情報処理システム
JP2004279052A (ja) 半導体装置
KR100859833B1 (ko) 반도체 메모리 장치
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR100303994B1 (ko) 이디오 디램의 스페셜 테스트 모드 진입 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee