KR100464436B1 - 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법 - Google Patents

병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법 Download PDF

Info

Publication number
KR100464436B1
KR100464436B1 KR10-2002-0072477A KR20020072477A KR100464436B1 KR 100464436 B1 KR100464436 B1 KR 100464436B1 KR 20020072477 A KR20020072477 A KR 20020072477A KR 100464436 B1 KR100464436 B1 KR 100464436B1
Authority
KR
South Korea
Prior art keywords
data
data input
memory cells
mode signal
test mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0072477A
Other languages
English (en)
Other versions
KR20040043994A (ko
Inventor
류진호
신충선
주용규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0072477A priority Critical patent/KR100464436B1/ko
Priority to US10/716,773 priority patent/US6909650B2/en
Publication of KR20040043994A publication Critical patent/KR20040043994A/ko
Application granted granted Critical
Publication of KR100464436B1 publication Critical patent/KR100464436B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

하나의 칼럼선택라인에 묶인 메모리셀의 개수보다 데이터 입력핀의 개수가 적은 경우에도 다양한 데이터 패턴을 생성할 수 있는 반도체 메모리장치의 데이터 입출력 포맷 변환회로가 개시된다. 상기 데이터 입출력 포맷 변환회로는, 제1전송회로, 제2전송회로, 및 모드 레지스터 셋트(MRS)를 구비한다. 상기 제1전송회로는 제1테스트 모드 신호가 인에이블될 때 활성화되고, n(n는 자연수)개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 m(n이상의 자연수)개의 메모리셀들에 데이터를 전송한다. 상기 제2전송회로는 제2테스트 모드 신호가 인에이블될 때 활성화되고, 상기 n개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 상기 m개의 메모리셀들에 데이터를 전송한다. 상기 모드 레지스터 셋트(MRS)는 상기 반도체 메모리장치의 외부로부터 명령과 어드레스를 수신하여 그 조합에 따라 상기 제1테스트 모드 신호와 상기 제2테스트 모드 신호를 출력한다. 특히 상기 m개의 메모리셀들중 서로 이웃하는 다수개의 메모리셀들에 전송되는 데이터는 상기 n개의 데이터 입력단자중 서로 다른 입력단자에서 입력된다.

Description

병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로 및 방법{Circuit and method for transforming data input output format in parallel bit test}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 병렬비트 테스트(Parallel Bit Test, PBT)시 데이터 입출력 포맷(Format)을 변환하는 회로 및 방법에 관한 것이다.
병렬비트 테스트(PBT)는 반도체 메모리장치내의 메모리셀들에 데이터를 병렬로 기입 및 독출하여 메모리셀들 및 기입/독출 패쓰(Path)의 불량(Fail) 여부를 체크하는 것이다. 병렬비트 테스트시 데이터 입출력핀(DQ)의 수를 줄이면 동시에 많은 수의 메모리장치를 테스트할 수 있다. 예컨대 테스트 장비에서 사용될 수 있는 모니터링 핀의 개수가 16개라면 X8 모드 메모리장치를 2개, 또는 X4 모드 메모리장치를 4개, 또는 X2 모드 메모리장치를 8개를 테스트할 수 있다.
따라서 병렬비트 테스트시에는 데이터 입출력핀(DQ)의 수를 줄여서 테스트하는 것이 테스트 시간 및 원가(Cost) 측면에서 유리하다. 일반적으로 병렬비트 테스트시 데이터 입출력핀(DQ)의 수를 줄이기 위해 입출력 포맷 변환회로가 사용된다.
도 1은 X4 데이터 입출력 포맷을 나타내는 도면이고, 도 2는 병렬비트 테스트시 X4 모드로부터 X2 모드로 데이터 입출력 포맷을 변환하는 종래의 입출력 포맷 변환회로를 나타내는 도면이다. 도 1에서와 같이 하나의 칼럼선택라인(Column Select Line, CSL)에 묶인 메모리셀(MC0-MC5)의 개수가 데이터 입력핀(DIN0-DIN3)의 개수와 같을 경우에는 테스트시 아무런 문제가 없다. 즉 4개의 데이터 입력핀(DIN0-DIN3)을 이용하여 모든 경우의 데이터 패턴을 4개의 메모리셀(MC0-MC5)에 기입 및 독출하여 테스트할 수 있다.
그런데 도 2에 도시된 회로에서는 입출력 포맷 변환회로(20)에 의해 두 개의 메모리셀들이 하나의 데이터 입력핀에 연결된다. 즉 두 개의 메모리셀들(MC0,MC1)이 하나의 데이터 입력핀(DIN0)에 연결되고 두 개의 메모리셀들(MC4,MC5)이 하나의 데이터 입력핀(DIN1)에 연결된다. 그 결과 하나의 칼럼선택라인(CSL)에 묶인 메모리셀(MC0-MC5)의 개수보다 데이터 입력핀(DIN0 및 DIN1)의 개수가 적다.
이러한 경우에는 기입시 메모리셀들(MC0-MC5)에 기입할 수 있는 데이터 패턴이 한정되게 된다. 아래의 표 1이 도 2에 도시된 회로에서 메모리셀들(MC0-MC5)에 기입할 수 있는 데이터 패턴의 종류를 나타낸다.
메모리셀 데이터 패턴
MC0 0 0 1 1
MC1 0 0 1 1
MC4 0 1 0 1
MC5 0 1 0 1
그러나 표 1과 같은 데이터 패턴을 이용하는 경우에는 인접하는 두 개의 입출력라인 사이의 불량, 예컨대 메모리셀(MC0)에 연결되는 입출력라인과 메모리셀(MC1)에 연결되는 입출력라인 사이의 불량 또는 메모리셀(MC4)에 연결되는 입출력라인과 메모리셀(MC5)에 연결되는 입출력라인 사이의 불량은 체크가 불가능하다.
그 이유는 도 2에 도시된 종래의 입출력 포맷 변환회로(20)에 의해서는 두 개의 메모리셀(MC0,MC1) 또는 두 개의 메모리셀(MC4,MC5)에 서로 다른 데이터를 기입할 수 있는 데이터 패턴, 즉 (0,1,0,1) 또는 (1,0,1,0)을 형성하는 것이 불가능하기 때문이다.
따라서 본 발명이 이루고자하는 기술적 과제는, 하나의 칼럼선택라인에 묶인 메모리셀의 개수보다 데이터 입력핀의 개수가 적은 경우에도 다양한 데이터 패턴을 생성할 수 있는 데이터 입출력 포맷 변환회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 하나의 칼럼선택라인에 묶인 메모리셀의 개수보다 데이터 입력핀의 개수가 적은 경우에도 다양한 데이터 패턴을생성할 수 있는 데이터 입출력 포맷 변환방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 X4 데이터 입출력 포맷을 나타내는 도면이다.
도 2는 병렬비트 테스트시 X4 모드로부터 X2 모드로 데이터 입출력 포맷을 변환하는 종래의 입출력 포맷 변환회로를 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 데이터 입출력 포맷 변환회로를 나타내는 도면이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 입출력 포맷 변환회로는, 제1테스트 모드 신호가 인에이블될 때 활성화되고, n(n는 자연수)개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 m(n이상의 자연수)개의 메모리셀들에 데이터를 전송하는 제1전송회로, 및 제2테스트 모드 신호가 인에이블될 때 활성화되고, 상기 n개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 상기 m개의 메모리셀들에 데이터를 전송하는 제2전송회로를 구비하고, 상기 m개의 메모리셀들중 서로 이웃하는 다수개의 메모리셀들에 전송되는 데이터는 상기 n개의 데이터 입력단자중 서로 다른 입력단자에서 입력되는 것을 특징으로 한다.
상기 본 발명에 따른 데이터 입출력 포맷 변환회로는, 반도체 메모리장치의 외부로부터 명령과 어드레스를 수신하여 그 조합에 따라 상기 제1테스트 모드 신호와 상기 제2테스트 모드 신호를 출력하는 명령 레지스터를 더 구비한다. 상기 명령 레지스터는 모드 레지스터 셋트(MRS)로 구성되는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 입출력 포맷 변환방법은, 제1테스트 모드 신호를 인에이블시키는 단계, 상기 제1테스트 모드 신호의 인에이블 동안, n(n는 자연수)개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 m(n이상의 자연수)개의 메모리셀들에 데이터를 전송하는 단계, 제2테스트 모드 신호를 인에이블시키는 단계, 및 상기 제2테스트 모드 신호의 인에이블 동안, 상기 n개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 상기 m개의 메모리셀들에 데이터를 전송하는 단계를 구비하고, 상기 m개의 메모리셀들중 서로 이웃하는 다수개의 메모리셀들에 전송되는 데이터는 상기 n개의 데이터 입력단자중 서로 다른 입력단자에서 입력되는 것을 특징으로 한다.
상기 본 발명에 따른 데이터 입출력 포맷 변환방법은, 상기 반도체 메모리장치의 외부로부터 명령과 어드레스를 수신하여 그 조합에 따라 상기 제1테스트 모드 신호와 상기 제2테스트 모드 신호를 발생하는 단계를 더 구비한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 데이터 입출력 포맷 변환회로를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 데이터 입출력 포맷 변환회로(30)는, 제1전송회로(31), 제2전송회로(32), 모드 레지스터 셋트(MRS)(33), 낸드게이트들(34,36), 및 인버터들(35,37)을 구비한다.
제1전송회로(31)는 제1테스트 모드 신호(PBTX2_SS)가 논리"하이"로 인에이블될 때 활성화되고, 2개의 데이터 입력단자(DIN0,DIN1)로부터 2개의 데이터 입력을 받아들여 4개의 메모리셀들(MC0-MC5)에 데이터를 전송한다. 제2전송회로(32)는 제2테스트 모드 신호(PBTX2_DS)가 논리"하이"로 인에이블될 때 활성화되고, 2개의 데이터 입력단자(DIN0,DIN1)로부터 2개의 데이터 입력을 받아들여 4개의 메모리셀들(MC0-MC5)에 데이터를 전송한다. 이때 신호(PCLKM)는 항상 논리"하이" 상태를 유지한다.
특히 상기 4개의 메모리셀들(MC0-MC5)중 서로 이웃하는 다수개의 메모리셀들에 전송되는 데이터는 2개의 데이터 입력단자(DIN0,DIN1)중 서로 다른 입력단자에서 입력된다.
모드 레지스터 셋트(MRS)(33)는 반도체 메모리장치의 외부로부터 명령(COM)과 어드레스(ADD)를 수신하여 그 조합에 따라 제1테스트 모드 신호(PBTX2_SS)와 제2테스트 모드 신호(PBTX2_DS)를 출력한다.
좀더 상세하게는 제1전송회로(31)는 제1테스트 모드 신호(PBTX2_SS)의 인에이블에 응답하여 2개의 데이터 입력단자(DIN0,DIN1)와 4개의 메모리셀들(MC0-MC5)을 연결하는 4개의 스위치들(T1-T4)를 포함한다. 스위치들(T1-T4)은 CMOS 트랜스미션 게이트로 구성된다.
스위치(T1)는 제1테스트 모드 신호(PBTX2_SS)의 인에이블에 응답하여 데이터 입력단자(DIN0)와 메모리셀(MC0)을 연결한다. 스위치(T2)는 제1테스트 모드 신호(PBTX2_SS)의 인에이블에 응답하여 데이터 입력단자(DIN1)와 메모리셀(MC4)을 연결한다. 스위치(T3)는 제1테스트 모드 신호(PBTX2_SS)의 인에이블에 응답하여 데이터 입력단자(DIN0)와 메모리셀(MC1)을 연결한다. 스위치(T4)는 제1테스트 모드 신호(PBTX2_SS)의 인에이블에 응답하여 데이터 입력단자(DIN1)와 메모리셀(MC5)을연결한다.
제2전송회로(32)는, 제2테스트 모드 신호(PBTX2_DS)의 인에이블에 응답하여, 2개의 데이터 입력단자(DIN0,DIN1)와 4개의 메모리셀들(MC0-MC5)을 연결하는 4개의 스위치들(T5-T8)를 포함한다. 스위치들(T5-T8)은 CMOS 트랜스미션 게이트로 구성된다.
스위치(T5)는 제2테스트 모드 신호(PBTX2_DS)의 인에이블에 응답하여 데이터 입력단자(DIN0)와 메모리셀(MC0)을 연결한다. 스위치(T6)는 제2테스트 모드 신호(PBTX2_DS)의 인에이블에 응답하여 데이터 입력단자(DIN0)와 메모리셀(MC4)을 연결한다. 스위치(T7)는 제2테스트 모드 신호(PBTX2_DS)의 인에이블에 응답하여 데이터 입력단자(DIN1)와 메모리셀(MC1)을 연결한다. 스위치(T8)는 제2테스트 모드 신호(PBTX2_DS)의 인에이블에 응답하여 데이터 입력단자(DIN1)와 메모리셀(MC5)을 연결한다.
아래의 표 2는 도 3에 도시된 본 발명에 따른 회로에서 메모리셀들(MC0-MC5)에 기입할 수 있는 데이터 패턴의 종류를 나타낸다. 본 발명에 따른 회로에서는 제1테스트 모드 신호(PBTX2_SS)와 제2테스트 모드 신호(PBTX2_DS)의 상태를 조절함으로써 표 2와 같이 메모리셀들(MC0-MC5)에 기입할 수 있는 여러 가지 경우의 데이터 패턴이 생성될 수 있다.
메모리셀 DIN0/DIN1(PBTX2_SS=1,PBTX2_DS=0) DIN0/DIN1(PBTX2_SS=0,PBTX2_DS=1)
0/0 0/1 1/0 1/1 0/0 0/1 1/0 1/1
MC0 0 0 1 1 0 0 1 1
MC1 0 0 1 1 0 1 0 1
MC4 0 1 0 1 0 0 1 1
MC5 0 1 0 1 0 1 0 1
예컨대 PBTX2_SS가 논리"1"이고 PBTX2_DS가 논리"0"일 때는 제1전송회로(31) 내의 스위치들(T1-T4)이 턴온되고 제2전송회로(32) 내의 스위치들(T5-T8)이 턴오프된다. 이에 따라 데이터 입력단자(DIN0)와 메모리셀(MC0)이 연결되고 데이터 입력단자(DIN1)와 메모리셀(MC4)이 연결된다. 또한 데이터 입력단자(DIN0)와 메모리셀(MC1)이 연결되고 데이터 입력단자(DIN1)와 메모리셀(MC5)이 연결된다. 따라서 데이터 입력단자(DIN0,DIN1)에 인가되는 4가지 경우에 따라 4가지 경우의 데이터 패턴, 즉(0,0,0,0), (0,0,1,1), (1,1,0,0), (1,1,1,1)이 생성될 수 있다.
PBTX2_SS가 논리"0"이고 PBTX2_DS가 논리"1"일 때는 제1전송회로(31) 내의 스위치들(T1-T4)이 턴오프되고 제2전송회로(32) 내의 스위치들(T5-T8)이 턴온된다. 이에 따라 데이터 입력단자(DIN0)와 메모리셀(MC0)이 연결되고 데이터 입력단자(DIN0)와 메모리셀(MC4)이 연결된다. 또한 데이터 입력단자(DIN1)와 메모리셀(MC1)이 연결되고 데이터 입력단자(DIN1)와 메모리셀(MC5)이 연결된다. 따라서 데이터 입력단자(DIN0,DIN1)에 인가되는 4가지 경우에 따라 4가지 경우의 데이터 패턴, 즉(0,0,0,0), (0,1,0,1), (1,0,1,0), (1,1,1,1)이 생성될 수 있다.
이상에서와 같이 본 발명에 따른 데이터 입출력 포맷 변환회로에서는 여러 가지 경우의 다양한 데이터 패턴이 생성될 수 있다. 특히 도 2에 도시된 종래의 회로와 달리 두 개의 메모리셀(MC0,MC1) 또는 두 개의 메모리셀(MC4,MC5)에 서로 다른 데이터를 기입할 수 있는 데이터 패턴, 즉 (0,1,0,1) 또는 (1,0,1,0)을 형성하는 것이 가능하다.
따라서 종래에는 체크가 불가능했던 불량, 즉 인접하는 두 개의 입출력라인 사이의 불량, 예컨대 메모리셀(MC0)에 연결되는 입출력라인과 메모리셀(MC1)에 연결되는 입출력라인 사이의 불량 또는 메모리셀(MC4)에 연결되는 입출력라인과 메모리셀(MC5)에 연결되는 입출력라인 사이의 불량이 체크 가능해 진다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 데이터 입출력 포맷 변환회로는, 하나의 칼럼선택라인에 묶인 메모리셀의 개수보다 데이터 입력핀의 개수가 적은 경우에도 다양한 데이터 패턴을 생성할 수 있는 장점이 있다. 따라서 본 발명에 따른 데이터 입출력 포맷 변환회로에 의해 여러 가지 종류의 불량들이 체크될 수 있다.

Claims (7)

  1. 제1테스트 모드 신호가 인에이블될 때 활성화되고, n(n는 자연수)개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 m(n이상의 자연수)개의 메모리셀들에 데이터를 전송하는 제1전송회로; 및
    제2테스트 모드 신호가 인에이블될 때 활성화되고, 상기 n개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 상기 m개의 메모리셀들에 데이터를 전송하는 제2전송회로를 구비하고,
    상기 m개의 메모리셀들중 서로 이웃하는 다수개의 메모리셀들에 전송되는 데이터는 상기 n개의 데이터 입력단자중 서로 다른 입력단자에서 입력되는 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환회로.
  2. 제1항에 있어서,
    상기 반도체 메모리장치의 외부로부터 명령과 어드레스를 수신하여 그 조합에 따라 상기 제1테스트 모드 신호와 상기 제2테스트 모드 신호를 출력하는 명령 레지스터를 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환회로.
  3. 제2항에 있어서, 상기 명령 레지스터는 모드 레지스터 셋트(MRS)인 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환회로.
  4. 제1항에 있어서, 상기 제1전송회로는,
    상기 제1테스트 모드 신호에 응답하여, 상기 n개의 데이터 입력단자와 상기 m개의 메모리셀들을 연결하는 m개의 스위치를 구비하는 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환회로.
  5. 제1항에 있어서, 상기 제2전송회로는,
    상기 제2테스트 모드 신호에 응답하여, 상기 n개의 데이터 입력단자와 상기 m개의 메모리셀들을 연결하는 m개의 스위치를 구비하는 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환회로.
  6. 제1테스트 모드 신호를 인에이블시키는 단계;
    상기 제1테스트 모드 신호의 인에이블 동안, n(n는 자연수)개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 m(n이상의 자연수)개의 메모리셀들에 데이터를 전송하는 단계;
    제2테스트 모드 신호를 인에이블시키는 단계; 및
    상기 제2테스트 모드 신호의 인에이블 동안, 상기 n개의 데이터 입력단자로부터 n개의 데이터 입력을 받아들여 상기 m개의 메모리셀들에 데이터를 전송하는 단계를 구비하고,
    상기 m개의 메모리셀들중 서로 이웃하는 다수개의 메모리셀들에 전송되는 데이터는 상기 n개의 데이터 입력단자중 서로 다른 입력단자에서 입력되는 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환방법.
  7. 제6항에 있어서,
    상기 반도체 메모리장치의 외부로부터 명령과 어드레스를 수신하여 그 조합에 따라 상기 제1테스트 모드 신호와 상기 제2테스트 모드 신호를 발생하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 데이터 입출력 포맷 변환방법.
KR10-2002-0072477A 2002-11-20 2002-11-20 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법 Expired - Fee Related KR100464436B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0072477A KR100464436B1 (ko) 2002-11-20 2002-11-20 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법
US10/716,773 US6909650B2 (en) 2002-11-20 2003-11-19 Circuit and method for transforming data input/output format in parallel bit test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072477A KR100464436B1 (ko) 2002-11-20 2002-11-20 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법

Publications (2)

Publication Number Publication Date
KR20040043994A KR20040043994A (ko) 2004-05-27
KR100464436B1 true KR100464436B1 (ko) 2004-12-31

Family

ID=32677722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072477A Expired - Fee Related KR100464436B1 (ko) 2002-11-20 2002-11-20 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법

Country Status (2)

Country Link
US (1) US6909650B2 (ko)
KR (1) KR100464436B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145796B1 (ko) 2005-08-30 2012-05-16 에스케이하이닉스 주식회사 반도체메모리소자
US11721408B2 (en) 2020-11-04 2023-08-08 Samsung Electronics Co., Ltd. Memory device capable of outputting fail data in parallel bit test and memory system including the memory device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301108B2 (en) 2002-11-04 2012-10-30 Naboulsi Mouhamad A Safety control system for vehicles
KR100558492B1 (ko) * 2003-11-14 2006-03-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
KR100689812B1 (ko) * 2004-05-20 2007-03-08 삼성전자주식회사 반도체 장치, 이 장치의 미러 모드 설정 방법, 및 이장치를 이용한 모듈
KR100535251B1 (ko) * 2004-06-12 2005-12-08 삼성전자주식회사 내부 데이터 확인이 가능한 반도체 메모리 장치 내부의병렬 비트 테스트 회로 및 이를 이용한 병렬 비트 테스트방법.
KR100724626B1 (ko) * 2005-08-29 2007-06-04 주식회사 하이닉스반도체 테스트 모드 제어 회로
KR100759780B1 (ko) * 2006-09-05 2007-09-20 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 입출력 방법
KR101212760B1 (ko) 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 반도체 장치의 입출력 회로 및 방법 및 이를 포함하는 시스템
CN116844623B (zh) * 2022-03-25 2024-05-17 长鑫存储技术有限公司 一种控制方法、半导体存储器和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267295A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 並列ビットテストモード内蔵半導体メモリ
JPH0772215A (ja) * 1993-08-31 1995-03-17 Ando Electric Co Ltd 集積回路試験装置のテストステーション制御回路
KR970051420A (ko) * 1995-12-23 1997-07-29 김광호 반도체 메모리장치의 병렬테스트회로
US6009026A (en) * 1997-07-28 1999-12-28 International Business Machines Corporation Compressed input/output test mode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269319B1 (ko) * 1997-12-29 2000-10-16 윤종용 동시칼럼선택라인활성화회로를구비하는반도체메모리장치및칼럼선택라인제어방법
KR100339502B1 (ko) * 1999-06-02 2002-05-31 윤종용 다수개의 데이터 라인을 구분되게 테스트하는 통합 데이터 라인 테스트 회로 및 이를 이용하는 테스트 방법
KR100327136B1 (ko) * 1999-10-20 2002-03-13 윤종용 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267295A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 並列ビットテストモード内蔵半導体メモリ
JPH0772215A (ja) * 1993-08-31 1995-03-17 Ando Electric Co Ltd 集積回路試験装置のテストステーション制御回路
KR970051420A (ko) * 1995-12-23 1997-07-29 김광호 반도체 메모리장치의 병렬테스트회로
US6009026A (en) * 1997-07-28 1999-12-28 International Business Machines Corporation Compressed input/output test mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145796B1 (ko) 2005-08-30 2012-05-16 에스케이하이닉스 주식회사 반도체메모리소자
US11721408B2 (en) 2020-11-04 2023-08-08 Samsung Electronics Co., Ltd. Memory device capable of outputting fail data in parallel bit test and memory system including the memory device

Also Published As

Publication number Publication date
US20040130952A1 (en) 2004-07-08
US6909650B2 (en) 2005-06-21
KR20040043994A (ko) 2004-05-27

Similar Documents

Publication Publication Date Title
US6457141B1 (en) Semiconductor device with embedded memory cells
US6252805B1 (en) Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode
US5535163A (en) Semiconductor memory device for inputting and outputting data in a unit of bits
KR100464436B1 (ko) 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법
US6418072B2 (en) Semiconductor integrated circuit
JP2974313B1 (ja) Ｂｉｓｔ回路および半導体集積回路
US6915467B2 (en) System and method for testing a column redundancy of an integrated circuit memory
US20080159030A1 (en) Address pin reduction mode circuit with parallel input for semiconductor memory device and test method using the same
US6909624B2 (en) Semiconductor memory device and test method thereof
US6601197B1 (en) Semiconductor memory device
JP2603145B2 (ja) 半導体集積回路装置
CN111292795A (zh) 存储器的内建自测试系统
US20020004923A1 (en) Integrated circuit
KR100331551B1 (ko) 비스트 회로를 갖는 메모리 로직 복합 반도체장치
KR100275724B1 (ko) 테스트 타임이 감소되는 고속 반도체 메모리 장치의 입출력 회로
KR100546345B1 (ko) Ｄｑ 인터리브드 데이터 액세스 테스트 방식에 따라동작하는 데이터 입출력 회로를 구비하는 반도체메모리장치 및 이의 데이터 입출력 방법
KR100494323B1 (ko) 반도체 메모리 장치 및 이를 이용한 데이터 출력 방법
JPH033189A (ja) 半導体集積回路装置
KR20040092260A (ko) 반도체 메모리 장치 및 이 장치의 라이트 패턴 데이터발생방법
KR20070075083A (ko) 어드레스 핀을 이용하여 테스트 모드를 설정하는 반도체메모리 테스트 장치
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법
KR100324013B1 (ko) 반도체소자의데이타전송방법및그장치
KR0183907B1 (ko) 반도체 메모리장치의 통합된 입출력 테스트 회로
KR20010105829A (ko) 테스트 모드에서 다양한 테스트 데이터 패턴을 제공하는반도체 메모리 장치의 데이터 입력 회로
KR20010061387A (ko) 테스트 동작시 다양한 출력신호를 갖는 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021120

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071203

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151109