CN106205723B - 半导体装置和驱动其的方法 - Google Patents

半导体装置和驱动其的方法 Download PDF

Info

Publication number
CN106205723B
CN106205723B CN201510214051.9A CN201510214051A CN106205723B CN 106205723 B CN106205723 B CN 106205723B CN 201510214051 A CN201510214051 A CN 201510214051A CN 106205723 B CN106205723 B CN 106205723B
Authority
CN
China
Prior art keywords
signal
internal
output
period
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510214051.9A
Other languages
English (en)
Other versions
CN106205723A (zh
Inventor
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106205723A publication Critical patent/CN106205723A/zh
Application granted granted Critical
Publication of CN106205723B publication Critical patent/CN106205723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体装置，该装置包括：内部信号处理块，该内部信号处理块适于生成与外部启用信号和外部控制信号相对应的内部启用信号和内部控制信号，和监控单元，该监控单元适于在初始操作周期中，基于内部启用信号和内部控制信号输出与预定内部信号相对应的监控信号。

Description

半导体装置和驱动其的方法
相关申请的交叉参考
本申请要求2014年12月8日提交的申请号为10-2014-0174943的韩国专利申请的优先权，该韩国专利申请以参阅方式全文并入本申请。
技术领域
本发明的典型实施例涉及一种半导体设计技术，更特别地，涉及一种具有监控功能的半导体装置和用于驱动该半导体装置的方法。
背景技术
图1是图解常规的半导体装置100的方框图。
参照图1，半导体装置100包括内部信号处理块110、命令解码块120、存储块130、输出块140、熔丝块150和内部电压生成块160。
内部信号处理块110生成内部信号CID[1:0]、ICKE、ICSB、ICMDs和IADD[#:0]，这些内部信号对应于从外部装置(未图解)传送的外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK和CLKB。命令解码块120对由内部信号处理块110生成的一些内部信号ICKE、ICSB和ICMDs进行解码。响应于从内部信号处理块110生成的一些内部信号IADD[#:0]等和从命令解码块120解码的一些内部控制信号ACT、RD、WT等，存储块130执行写入操作和读取操作。响应于数据宽度选择信号X8，输出块140通过第一至第八数据焊盘(data pad)DQ0至DQ7将从存储块130读取的读取数据NOMAL_DATA[63:0]提供给外部装置。
内部信号处理块110包括用于根据内部特性处理外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK和CLKB的电路。外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK和CLKB包括芯片识别信号C[1:0]、时钟启用信号CKE、命令信号CMDs、地址信号ADD[#:0]以及不同的时钟信号CLK和CLKB，其中外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK和CLKB将被命名为用于该说明书的信号。
例如，内部信号处理块110包括输入单元RxS，时钟传送单元，延迟单元tIS/tIH，和同步单元F/F。输入单元RxS缓冲芯片识别信号C[1:0]，时钟启用信号CKE，命令信号CMDs，地址信号ADD[#:0]，以及不同的时钟信号CLK和CLKB。时钟传送单元将从输入单元RxS中的任何一个输出的内部时钟信号CLK’传送到预定路径。延迟单元tIS/tIH调整从另一个输入单元RxS输出的内部芯片识别信号C’[1:0]、内部时钟启用信号CKE’、内部命令信号CMDs’和内部地址信号ADD’[#:0]的建立和保持时间。同步单元F/F使得从延迟单元tIS/tIH输出的信号与从时钟传送单元输出的时钟信号同步。
命令解码块120使得从内部信号处理块110输出的一些信号ICKE、ICSB和ICMDs相结合，并且生成内部控制信号SREF、REF、PDEN、ACT、PRE、RD、WT、MRS、ZQC等。
在读取操作中，存储块130将存储的写入数据作为读取数据NOMAL_DATA[63:0]输出。特别地，存储块130根据数据宽度选择模式决定每次要被输出的数据的数量。例如，在X8模式中，存储块130同时输出第一组和第二组的读取数据NOMAL_DATA[31:0]和NOMAL_DATA[63:32]，并且在X4模式中，同时输出第一和组合第二组的读取数据NOMAL_DATA[31:0]和NOMAL_DATA[63:32]之间的第一组的读取数据NOMAL_DATA[31:0]。
在读取操作中根据数据宽度选择信号X8，输出块140将读取数据NOMAL_DATA[63:0]的一些或者全部输出到第一至第八数据焊盘DQ0至DQ7。例如，输出块140包括第一输出驱动单元141和第二输出驱动单元143，该第一输出驱动单元141在读取操作中不管数据宽度选择信号X8都将第一组的读取数据NOMAL_DATA[31:0]输出到第一至第四数据焊盘DQ0至DQ3，该第二输出驱动单元143在读取操作中根据数据宽度选择信号X8将第二组的读取数据NOMAL_DATA[63:32]输出到第五至第八数据焊盘DQ4至DQ7。熔丝块150被用于修复存储块130。内部电压生成块160生成用于存储块130、熔丝块150等的内部电压。
图2是用于描述图1所示的半导体装置100的操作的时序图。
参照图2，半导体装置100执行用于通电周期之后的初始化周期R的初始化操作，并且执行用于初始化周期R之后的启动(boot-up)周期B的启动操作。例如，半导体装置100将请求用于初始化周期R的初始化操作的逻辑电路的逻辑值初始化为默认值，在启动周期B中加载在熔丝块150中编程的熔丝信号，并且通过内部电压生成块160生成内部电压。
通电周期包括在其中电源电压VDD爬升到目标水平的周期，初始化周期R包括在其中从外部装置输入的复位信号RESET_n被激活到逻辑低电平，和启动周期B包括从复位信号RESET_n被去活到逻辑高电平的时间点到时钟启用信号CKE被激活到逻辑高电平的时间点。
于是，响应于命令信号CMDs和地址信号ADD[#:0]，半导体装置100执行用于启动周期B之后的正常周期的预定操作。例如，对于正常周期，半导体装置100通过除了第五至第八数据焊盘DQ4至DQ7以外的第一至第四数据焊盘DQ0至DQ3，输出第一至第三十二读取数据NOMAL_DATA[31:0]。这描述的是半导体装置100的数据宽度选择被设定为X4模式的情况，即，第一输出驱动单元141被启用并且第二输出驱动单元143被停用的情况。当然，当数据宽度选择被设定为X8模式时，第一和第二驱动单元都被启用以通过第一至第八数据焊盘DQ0至DQ7输出第一至第六十四读取数据NOMAL_DATA[63:0]。
半导体装置100可以被控制成在预定时间执行预定操作。
但是，半导体装置100有以下问题。
半导体装置100可以只在时钟启用信号CKE被激活到逻辑高电平之后接收命令信号CMDs。这是因为不同的时钟信号CLK和CLKB可以在时钟启用信号CKE被激活到逻辑高电平的时间点之后被输入。
同时，当时钟启用信号CKE处于不确定状态或者去活状态时，半导体装置100执行初始化操作或者启动操作。在初始化周期R中，时钟启用信号CKE处于不确定状态，并且在启动周期B中，时钟启用信号CKE处于去活状态。
当半导体装置100执行初始化操作或者启动操作时，很难分析由初始化操作或者启动操作所引起的故障。这是因为对于初始化周期R和启动周期B可以不输入命令信号CMDs。
即，在半导体装置100中，由于对于初始化周期R和启动周期B不允许输入命令信号CMDs，因此不能监控与初始化操作和启动操作有关的内部信号。
发明内容
各种各样的实施例指向能够监控与初始化操作和启动操作有关的内部信号的半导体装置，以及用于驱动该半导体装置的方法。
在实施例中，半导体装置可以包括：内部信号处理块，该内部信号处理块适于生成与外部启用信号和外部控制信号相对应的内部启用信号和内部控制信号；和监控单元，该监控单元适于在特定操作周期中，基于内部启用信号和内部控制信号输出与预定内部信号相对应的监控信号。
特定操作周期包括继通电周期之后的初始化周期和/或启动周期。
半导体装置可以进一步包括：内部电压生成块，该内部电压生成块适于生成与操作控制信号相对应的内部电压，并且该内部电压块基于通电信号被初始化；和熔丝块，该熔丝块适于基于启动信号输出预定熔丝信号，其中内部信号包括通电信号中的一个。
预定内部信号可以包括通电信号、操作控制信号、启动信号和预定熔丝信号中的一个。
在特定操作周期之后的正常操作周期中，监控单元可以基于内部启用信号和内部控制信号输出监控信号。
在实施例中，半导体装置可以包括：第一焊盘，该第一焊盘适于选择性输出监控信号和数据信号；和监控单元，该监控单元适于在特定操作周期中，输出第一内部信号作为监控信号而被监控。
特定操作周期可以包括继通电周期之后的初始化周期和/或启动周期。
在特定操作周期之后的正常操作周期中，监控单元可以基于数据宽度选择信号将监控信号输出到焊盘或者将与第二内部信号相对应的数据信号输出到焊盘。
半导体装置可以进一步包括：存储块。
第二内部信号包括存储在存储块中的数据信号。
半导体装置可以进一步包括：第二焊盘，该第二焊盘适于接收外部启用信号；至少一个第三焊盘，该第三焊盘适于接收至少一个外部控制信号；和内部信号处理块，该内部信号处理块适于生成与外部启用信号和外部控制信号相对应的内部启用信号和内部控制信号。
监控单元可以包括：选择电路，该选择电路适于基于内部启用信号和内部控制信号选择第一和第二内部信号中的任何一个，并且生成预输出信号；和输出电路，该输出电路适于基于内部启用信号和数据宽度选择信号输出预输出信号作为监控信号或者数据信号。
第一内部信号可以包括内部信号。
选择电路可以包括：第一选择部分，该第一选择部分适于基于内部控制信号顺序输出内部信号作为内部输出信号；和第二选择部分，该第二选择部分适于基于内部启用信号选择内部输出信号和第二内部信号中的任何一个，从而输出所选择的信号作为预输出信号。
输出电路可以包括：输出控制部分，该输出控制部分适于基于内部启用信号和数据宽度选择信号生成输出控制信号；和输出驱动部分，该输出驱动部分适于基于输出控制信号输出预输出信号作为监控信号或者数据信号。
内部信号处理块可以包括：第一缓冲单元，该第一缓冲单元适于缓冲外部启用信号以生成内部启用信号；第二缓冲单元，该第二缓冲单元适于缓冲外部控制信号以生成预控制信号；和内部操作信号处理单元，该内部操作信号处理单元适于基于内部启用信号输出预控制信号作为内部输出信号。
半导体装置可以进一步包括：内部电压生成块，该内部电压生成块适于基于操作控制信号生成内部电压，其中内部电压生成块基于通电信号被初始化；和熔丝块，该熔丝块适于基于启动信号输出预定熔丝信号。
第一内部信号可以包括通电信号、操作控制信号、启动信号和预定熔丝信号中的一个。
在实施例中，用于驱动半导体装置的方法可以包括：在时钟启用信号处于不确定状态或者去活状态的特定操作周期中，接收外部启用信号和外部控制信号；和在特定操作周期中，基于外部启用信号和外部控制信号输出与内部信号相对应的监控信号。
特定操作周期包括初始化操作和/或启动操作，并且内部信号与初始化操作和启动操作中的一个操作相关。
方法可以进一步包括：设定数据宽度选择模式；和在除了特定操作周期以外的正常操作周期中，基于数据宽度选择模式通过公共输出路径选择性输出监控信号和数据信号。
在正常操作周期中，当数据宽度选择模式被设定成具有最大数据宽度时，半导体装置可以通过公共输出路径输出数据信号。
在正常操作周期中，当数据宽度选择模式被设定成具有非最大数据宽度时，半导体装置可以通过公共输出路径输出监控信号。
在特定操作周期中，半导体装置可以通过公共输出路径输出监控信号。
附图说明
图1是图解常规的半导体装置的方框图。
图2是用于描述图1所示的半导体装置的操作的时序图。
图3是图解根据本发明的实施例的半导体装置的方框图。
图4是图3中所示的监控单元的详细图。
图5是用于描述图3所示的半导体装置的操作的时序图。
具体实施方式
下面将参照附图更详细地描述各种实施例。但是，本发明可以用不同的形式被具体化并且不应该理解为局限于这里所阐述的实施例。相反，提供这些实施例从而该公开将是彻底和完整的，并且将本发明的范围完全传达给所属领域的技术人员。贯穿该公开，本发明的全部各种附图和实施例中，相似的附图标号指的是相似的部件。
附图没有必要是按比例的，并且在有些情况下，为了清楚图解实施例的特征，比例已经被放大。当第一层被称为“在第二层上”或者“在基底上”时，不仅仅指的是第一层被直接形成在第二层或者基底上，而是第三层可以存在于第一层和第二层或者基底之间。
图3是图解根据本发明的实施例的半导体装置200的方框图。
参照图3，半导体装置200可以包括内部信号处理块210、命令解码块220、存储块230、输出块240、熔丝块250和内部电压生成块260，其中熔丝块250修复存储块230，内部电压生成块260生成用于操作存储块230的内部电压。
响应于从外部装置(未图解)传送的外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK、CLKB和NC，内部信号处理块210生成内部信号AREMONSEL[1:0]、CID[1:0]、ICKE、ICSB、ICMDs、IADD[#:0]和PADAREMON。命令解码块220对从内部信号处理块210生成的一些信号ICKE、ICSB和ICMDs解码，并且生成内部控制信号SREF、REF、PDEN、ACT、PRE、RD、WT、MRS、ZQC等。响应于从内部信号处理块210生成的一些信号IADD[#:0]等和从命令解码块220生成的一些信号ACT、PRE、RD、WT等，存储块230执行写入操作和读取操作来。输出块240通过第一至第四数据焊盘DQ0至DQ3将从存储块230读取的第一组的读取数据NOMAL_DATA[31:0]提供给外部装置，并且响应于从内部信号处理块210和数据宽度选择信号X8生成的一些信号AREMONSEL[1:0]和PADAREMON，通过第五至第八数据焊盘DQ4至DQ7将从存储块230读取的第二组的读取数据NOMAL_DATA[63:32]或者监控信号ARESIG[3:0](稍后将说明)提供给外部装置。
内部信号处理块210包括用于根据内部特性处理外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK、CLKB和NC的电路。外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK、CLKB和NC包括监控控制信号C[1:0]、时钟启用信号CKE、命令信号CMDs、地址信号ADD[#:0]、不同的时钟信号CLK和CLKB、以及监控启用信号NC，其中外部信号C[1:0]、CKE、CSB、CMDs、ADD[#:0]、CLK、CLKB和NC将被命名为用于该说明书的信号。仅供参考，芯片识别信号可以被用作监控控制信号C[1:0]。
例如，内部信号处理块210可以包括输入单元RxS，时钟传送单元，延迟单元tIS/tIH，同步单元F/F和监控控制单元211。输入单元RxS缓冲监控控制信号C[1:0]，时钟启用信号CKE，命令信号CMDs，地址信号ADD[#:0]，不同的时钟信号CLK和CLKB，以及监控启用信号NC。时钟传送单元将从输入单元RxS输出的信号的时钟信号CLK’传送到预定路径。延迟单元tIS/tIH调整从输入单元RxS输出的信号的预监控控制信号C’[1:0]、预时钟启用信号CKE’、预命令信号CMDs’和预地址信号ADD’[#:0]。同步单元F/F使得从延迟单元tIS/tIH输出的信号与从时钟传送单元输出的内部时钟信号同步。响应于从输入单元RxS输出的信号的内部监控启用信号PADAREMON和预监控控制信号C’[1:0]，监控控制单元211生成内部监控控制信号AREMONSEL[1:0]。
特别地，输入单元RxS可以包括缓冲监控启用信号NC以生成如上的内部监控启用信号PADAREMON的输入单元RxS。生成内部监控启用信号PADAREMON的输入单元RxS也可以被专用为用于监控的输入单元，或者也可以利用以包特性的不使用的输入单元。例如，在用于缓冲地址信号ADD[#:0]的输入单元RxS之间，存在根据存储块230的密度未使用的输入单元，其中输入单元可以被用作生成内部监控启用信号PADAREMON的输入单元RxS。
此外，输入单元RxS可以包括缓冲监控控制信号C[1:0]以生成如上的预监控控制信号C’[1:0]的输入单元RxS。生成预监控控制信号C’[1:0]的输入单元RxS也可以被专用为用于监控的输入单元，或者也可以利用以包特性的不使用的输入单元。例如，当半导体装置200被用作单个芯片包时，由于用于缓冲芯片识别信号的输入单元未被使用，因此输入单元可以被用作用于生成预监控控制信号C’[1:0]的输入单元RxS。此外，用于生成预监控控制信号C’[1:0]的输入单元RxS可以通过内部监控启用信号PADAREMON被强制启用。
此外，只有当内部监控启用信号PADAREMON被激活时，监控控制单元211可以输出预监控控制信号C’[1:0]作为内部监控控制信号AREMONSEL[1:0]。例如，监控控制单元211可以包括或门。
命令解码块220可以将从内部信号处理块210输出的一些内部信号ICKE、ICSB和ICMDs彼此结合，并且生成内部控制信号SREF、REF、PDEN、ACT、PRE、RD、WT、MRS、ZQC等。
在读取操作中，存储块230可以输出存储的写入数据作为读取数据NOMAL_DATA[63:0]。特别地，存储块230可以根据数据宽度选择模式决定每次要被输出的数据的数量。例如，在X8模式中，存储块230可以同时输出第一组和第二组的读取数据NOMAL_DATA[31:0]和NOMAL_DATA[63:32]，并且在X4模式中，同时可以输出第一组和第二组的读取数据NOMAL_DATA[31:0]和NOMAL_DATA[63:32]之间的第一组的读取数据NOMAL_DATA[31:0]。
输出块240可以包括第一输出驱动单元241和监控单元243，其中第一输出驱动单元241将第一至第三十二读取数据NOMAL_DATA[31:0]输出到第一至第四数据焊盘DQ0至DQ3，监控单元243在特定操作周期将监控信号ARESIG[3:0]输出到第五至第八数据焊盘DQ4至DQ7并且在正常操作周期将监控信号ARESIG[3:0]或者第三十三至第六十四读取数据NOMAL_DATA[63：32]输出到第五至第八数据焊盘DQ4至DQ7以响应内部监控启用信号PADAREMON、内部监控控制信号AREMONSEL[1:0]和数据宽度选择信号X8。
特定操作周期可以包括继通电周期之后的初始化周期和/或启动周期。通电周期可以包括电源电压VDD爬升到目标电平的周期。初始化周期在通电周期之后，并且可以包括各种逻辑电路等被初始化的周期。启动周期在初始化周期之后，并且可以包括执行当半导体装置200执行用于正常操作周期的正常操作时所要求的全部操作的周期。例如，启动周期可以包括熔丝块250加载熔丝信号并且内部电压生成块260生成内部电压的周期。
图4是图3中所示的监控单元243的详细图。
参照图4，监控单元243可以包括选择电路243A和输出电路243B。选择电路243A根据内部监控启用信号PADAREMON和内部监控控制信号AREMONSEL[1:0]输出第二组的监控信号ARESIG[3:0]或者读取数据NOMAL_DATA[63:32]作为预输出信号[#:0]。输出电路243B根据内部监控启用信号PADAREMON和数据宽度选择信号X8将预输出信号SIG_DATA[#:0]输出到第五至第八数据焊盘DQ4至DQ7。
选择电路243A可以包括第一选择部分MUX0至MUX3和第二选择部分MUXs，该第一选择部分MUX0至MUX3根据内部监控控制信号AREMONSEL[1:0]顺序输出需要被监控的内部信号A0至A3、B0至B3、C0至C3和D0至D3作为监控信号ARESIG[3:0]，该第二选择部分MUXs根据内部监控启用信号PADAREMON输出第二组的监控信号ARESIG[3:0]或者读取数据NOMAL_DATA[63:32]作为预输出信号SIG_DATA[#:0]。需要被监控的内部信号A0至A3、B0至B3、C0至C3和D0至D3，例如可以包括与通电周期相对应的通电信号，与启动周期相对应的启动信号，熔丝块250的熔丝信号，用于控制内部电压生成块260的操作的操作控制信号等。
输出电路243B可以包括输出控制部分243B_1和第二输出驱动部分243B_3，其中输出控制部分243B_1根据内部监控启用信号PADAREMON和数据宽度选择功能选择信号X8生成输出控制信号OUTEN，第二输出驱动部分243B_3根据输出控制信号OUTEN将预输出信号SIG_DATA[#:0]输出到第五至第八数据焊盘DQ4至DQ7。例如，输出控制部分243B_1可以包括或门。第二输出驱动部分243B_3的构造可以与第一输出驱动单元241的构造大致相同，并且可以包括典型的输出驱动器。这种第二输出驱动部分243B_3可以与第五至第八数据焊盘DQ4至DQ7一起起到公共输出路径的作用。这是因为第二输出驱动部分243B_3可以顺序输出第二组的监控信号ARESIG[3:0]或者读取数据NOMAL_DATA[63:32]。
在下文中，将描述图3中所示的半导体装置200的操作。
半导体装置200的操作可以包括第一步骤、第二步骤、第三步骤和第四步骤，其中，在该第一步骤中，设定半导体装置200的数据宽度选择模式；在第二步骤中，在时钟启用信号处于不确定状态或者去活状态的特定操作周期时，外部装置(未显示)将监控启用信号NC和监控控制信号C[1:0]强制输出到半导体装置200；在第三步骤中，根据监控启用信号NC和监控控制信号C[1:0]，对于特定操作周期，半导体装置200通过第五至第八数据焊盘DQ4至DQ7将监控信号ARESIG[3:0]提供给外部装置；在第四步骤中，在除了特定操作周期以外的正常操作周期中，根据与数据宽度选择模式相对应的数据宽度选择信号X8、监控启用信号NC和监控控制信号C[1:0]，半导体装置200通过第五至第八数据焊盘DQ4至DQ7将监控信号ARESIG[3:0]提供给外部装置。
可以在测试模式中执行第一步骤。换句话说，在半导体装置200的测试模式中，可以通过熔丝程序方案等决定与数据宽度选择模式相对应的数据宽度选择信号X8的逻辑电平。例如，为了将半导体装置200的数据宽度选择模式设定为‘X8模式’，可以执行熔丝程序，从而生成逻辑高电平的数据宽度选择信号X8，并且为了将半导体装置200的数据宽度选择模式设定为‘X4模式’，可以执行熔丝程序，从而生成逻辑低电平的数据宽度选择信号X8。
参照图5将更详细地描述第二至第四步骤。
图5是用于描述图3所示的半导体装置200的操作的时序图。
参照图5，对于初始化周期R和启动周期B可以执行第二和第三步骤，在该初始化周期R中，时钟启用信号CKE处于不确定状态，在启动周期B中，时钟启用信号CKE处于去活状态。
更详细地，半导体装置200执行初始化操作用于通电周期之后的初始化周期R，并且执行启动操作用于初始化周期R之后的启动周期B。例如，半导体装置200可以将请求用于初始化周期R的初始化操作的逻辑电路的逻辑值初始化到默认值，在启动周期B加载在熔丝块250中编程的熔丝信号，并且通过内部电压生成块260生成内部电压。
通电周期可以包括在其中电源电压VDD爬升到目标电平的周期，初始化周期可以包括在其中从外部装置输入的复位信号RESET_n被激活到逻辑低电平的周期，并且启动周期B可以包括从当复位信号RESET_n被去活到逻辑高电平时到当时钟启用信号CKE被激活到逻辑高电平时的周期。
于是，根据监控启用信号NC和监控控制信号C[1:0]，对于初始化周期R和启动周期B，半导体装置200可以通过第五至第八数据焊盘DQ4至DQ7将监控信号ARESIG[3:0]提供给外部装置。例如，半导体装置200根据监控启用信号NC而不管数据宽度选择信号X8，可以执行用于初始化周期R和启动周期B的监控操作，并且在执行监控操作的同时，根据内部监控控制信号AREMONSEL[1:0]，可以将需要被监控的内部信号A0至A3、B0至B3、C0至C3和D0至D3顺序输出到第五至第八数据焊盘DQ4至DQ7作为监控信号ARESIG[3:0]。
需要被监控的内部信号A0至A3、B0至B3、C0至C3和D0至D3，例如可以包括与通电周期相对应的通电信号，与启动周期相对应的启动信号，熔丝块250的熔丝信号，用于控制内部电压生成块260的操作的操作控制信号等。
此外，由于包括输入单元RxS的所有构造可以从通电周期结束的时间点进行操作，因此半导体装置200可以根据从外部装置输出的监控启用信号NC和监控控制信号C[1:0]执行用于初始化周期R和启动周期B的监控操作。
随后，响应于命令信号CMDs和地址信号ADD[#:0]，半导体装置200可以执行用于启动周期B之后的正常周期的预定操作。
例如，半导体装置200可以从时钟启用信号CKE被激活到逻辑高电平的时间点大致接收命令信号CMDs和地址信号ADD[#:0]，并且响应于命令信号CMDs和地址信号ADD[#:0]，可以在正常周期通过第一至第四数据焊盘DQ0至DQ3将第一至第三十二读取数据NOMAL_DATA[31:0]输出到外部装置。
当数据宽度选择模式被设定为‘X4’模式时，例如，当数据宽度选择信号X8被去活时，半导体装置200可以根据监控启用信号NC和监控控制信号C[1:0]在正常周期通过第五至第八数据焊盘DQ4至DQ7将监控信号ARESIG[3:0]提供给外部装置。
尽管在图中未图示，但是当数据宽度选择模式被设定为‘X8’模式时，例如，当数据宽度选择信号X8被激活时，半导体装置200可以根据命令信号CMDs和地址信号ADD[#:0]在正常周期通过第五至第八数据焊盘DQ4至DQ7将第二组的读取数据NOMAL_DATA[63:32]输出到外部装置。
根据如上的本发明的实施例，与初始化操作和启动操作有关的内部信号可以在初始化周期和启动周期被监控。此外，可以利用未使用的焊盘和电路作为用于监控与在正常操作中的初始化操作和启动操作有关的内部信号的构造。
尽管为了说明的目的已经描述了各种实施例，但是对于本领域的技术人员显而易见的是，在不背离以下权利要求所限定的发明的精神和范围的情况下可以做出各种改变和修改。

Claims (21)

1.一种半导体装置，所述半导体装置包含：
内部信号处理块，所述内部信号处理块适于生成与外部启用信号和外部控制信号相对应的内部启用信号和内部控制信号；
监控单元，所述监控单元适于在特定操作周期中，基于所述内部启用信号和所述内部控制信号输出与预定内部信号相对应的监控信号；
内部电压生成块，所述内部电压生成块适于生成与操作控制信号相对应的内部电压，其中所述内部电压生成块基于通电信号被初始化；和
熔丝块，所述熔丝块适于基于启动信号输出预定熔丝信号，
其中所述预定内部信号包括所述通电信号、所述操作控制信号、所述启动信号和所述预定熔丝信号中的一个。
2.如权利要求1所述的半导体装置，其中，所述特定操作周期包括继通电周期之后的初始化周期和/或启动周期。
3.如权利要求1所述的半导体装置，其中，在所述特定操作周期之后的正常操作周期中，所述监控单元基于所述内部启用信号和所述内部控制信号输出所述监控信号。
4.如权利要求1所述的半导体装置，其中，所述内部启用信号和所述内部控制信号与时钟信号不同步，并且
其中，所述特定操作周期包括其中时钟启用信号处于不确定状态或者去活状态的周期，并且
其中，所述时钟启用信号包括用于控制所述时钟信号的输入的信号。
5.一种半导体装置，所述半导体装置包含：
第一焊盘，所述第一焊盘适于选择性输出监控信号和数据信号；
监控单元，所述监控单元适于在特定操作周期中，输出作为所述监控信号而被监控的第一内部信号；
内部电压生成块，所述内部电压生成块适于基于操作控制信号生成内部电压，并且所述内部电压生成块基于通电信号被初始化；和
熔丝块，所述熔丝块适于基于启动信号输出预定熔丝信号，
其中所述第一内部信号包括所述通电信号、所述操作控制信号、所述启动信号和所述预定熔丝信号中的一个。
6.如权利要求5所述的半导体装置，其中，所述特定操作周期包括继通电周期之后的初始化周期和/或启动周期。
7.如权利要求5所述的半导体装置，其中，在所述特定操作周期之后的正常操作周期中，所述监控单元基于数据宽度选择信号将所述监控信号输出到所述焊盘或者将与第二内部信号相对应的所述数据信号输出到所述焊盘。
8.如权利要求7所述的半导体装置，进一步包含：
存储块，
其中所述第二内部信号包括存储在所述存储块中的数据信号。
9.如权利要求7所述的半导体装置，进一步包含：
第二焊盘，所述第二焊盘适于接收外部启用信号；
至少一个第三焊盘，所述第三焊盘适于接收至少一个外部控制信号；和
内部信号处理块，所述内部信号处理块适于生成与所述外部启用信号和所述外部控制信号相对应的内部启用信号和内部控制信号。
10.如权利要求9所述的半导体装置，其中，所述监控单元包含：
选择电路，所述选择电路适于基于所述内部启用信号和所述内部控制信号选择所述第一和第二内部信号中的任何一个，并且生成预输出信号；和
输出电路，所述输出电路适于基于所述内部启用信号和所述数据宽度选择信号输出所述预输出信号作为所述监控信号或者所述数据信号。
11.如权利要求10所述的半导体装置，其中，所述第一内部信号包括内部信号，并且所述选择电路包含：
第一选择部分，所述第一选择部分适于基于所述内部控制信号顺序输出所述内部信号作为内部输出信号；和
第二选择部分，所述第二选择部分适于基于所述内部启用信号选择所述内部输出信号和所述第二内部信号中的任何一个，从而输出所选择的信号作为预输出信号。
12.如权利要求10所述的半导体装置，其中，所述输出电路包含：
输出控制部分，所述输出控制部分适于基于所述内部启用信号和所述数据宽度选择信号生成输出控制信号；和
输出驱动部分，所述输出驱动部分适于基于所述输出控制信号输出所述预输出信号作为所述监控信号或者所述数据信号。
13.如权利要求9所述的半导体装置，其中，所述内部信号处理块包含：
第一缓冲单元，所述第一缓冲单元适于缓冲所述外部启用信号以生成所述内部启用信号；
第二缓冲单元，所述第二缓冲单元适于缓冲所述外部控制信号以生成预控制信号；
内部操作信号处理单元，所述内部操作信号处理单元适于基于所述内部启用信号输出所述预控制信号作为所述内部输出信号。
14.如权利要求5所述的半导体装置，其中，根据与时钟信号不同步的一个或者多个信号产生所述数据信号，并且
其中，所述特定操作周期包括其中时钟启用信号处于不确定状态或者去活状态的周期，并且
其中，所述时钟启用信号包括用于控制所述时钟信号的输入的信号。
15.一种用于驱动半导体装置的方法，所述方法包含：
在时钟启用信号处于不确定状态或者去活状态的特定操作周期中，接收外部启用信号和外部控制信号；和
在所述特定操作周期中，基于所述外部启用信号和所述外部控制信号输出与内部信号相对应的监控信号。
16.如权利要求15所述的方法，其中，所述特定操作周期包括初始化操作和/或启动操作，并且
所述内部信号与所述初始化操作和所述启动操作中的一个操作相关。
17.如权利要求15所述的方法，进一步包含：
设定数据宽度选择模式；和
在除了所述特定操作周期以外的正常操作周期中，基于所述数据宽度选择模式通过公共输出路径选择性输出所述监控信号和数据信号。
18.如权利要求17所述的方法，其中，在所述正常操作周期中，当所述数据宽度选择模式被设定成具有最大数据宽度时，所述半导体装置通过所述公共输出路径输出所述数据信号。
19.如权利要求17所述的方法，其中，在所述正常操作周期中，当所述数据宽度选择模式被设定成具有非最大数据宽度时，所述半导体装置通过所述公共输出路径输出所述监控信号。
20.如权利要求17所述的方法，其中，在所述特定操作周期中，所述半导体装置通过所述公共输出路径输出所述监控信号。
21.如权利要求15所述的方法，其中，所述外部启用信号和所述外部控制信号与时钟信号不同步，并且
其中所述时钟启用信号包括用于控制所述时钟信号的输入的信号。
CN201510214051.9A 2014-12-08 2015-04-29 半导体装置和驱动其的方法 Active CN106205723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140174943A KR20160069230A (ko) 2014-12-08 2014-12-08 반도체 장치 및 그의 구동방법
KR10-2014-0174943 2014-12-08

Publications (2)

Publication Number Publication Date
CN106205723A CN106205723A (zh) 2016-12-07
CN106205723B true CN106205723B (zh) 2020-10-30

Family

ID=56094413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510214051.9A Active CN106205723B (zh) 2014-12-08 2015-04-29 半导体装置和驱动其的方法

Country Status (3)

Country Link
US (1) US9733949B2 (zh)
KR (1) KR20160069230A (zh)
CN (1) CN106205723B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139495A (ko) * 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 초기화 동작을 수행하는 반도체장치 및 반도체시스템
KR20220055741A (ko) * 2020-10-27 2022-05-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075478A (zh) * 2006-05-19 2007-11-21 富士通株式会社 半导体存储器和刷新周期控制方法
CN101977037A (zh) * 2009-04-08 2011-02-16 台湾积体电路制造股份有限公司 脉冲时钟产生电路、集成电路与产生脉冲时钟信号的方法
CN102768860A (zh) * 2011-05-02 2012-11-07 海力士半导体有限公司 集成电路的监控装置
CN103632709A (zh) * 2012-08-20 2014-03-12 爱思开海力士有限公司 半导体存储器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690995B1 (ko) 2000-08-29 2007-03-08 주식회사 하이닉스반도체 반도체 메모리의 셀프 테스트 회로
KR100921831B1 (ko) * 2007-12-27 2009-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈 모니터링 회로
KR100921830B1 (ko) * 2007-12-27 2009-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈 모니터링 회로
KR102034008B1 (ko) * 2012-12-27 2019-10-18 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075478A (zh) * 2006-05-19 2007-11-21 富士通株式会社 半导体存储器和刷新周期控制方法
CN101977037A (zh) * 2009-04-08 2011-02-16 台湾积体电路制造股份有限公司 脉冲时钟产生电路、集成电路与产生脉冲时钟信号的方法
CN102768860A (zh) * 2011-05-02 2012-11-07 海力士半导体有限公司 集成电路的监控装置
US9104571B2 (en) * 2011-05-02 2015-08-11 SK Hynix Inc. Monitoring device of integrated circuit
CN103632709A (zh) * 2012-08-20 2014-03-12 爱思开海力士有限公司 半导体存储器件

Also Published As

Publication number Publication date
US20160162300A1 (en) 2016-06-09
US9733949B2 (en) 2017-08-15
KR20160069230A (ko) 2016-06-16
CN106205723A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
KR100762259B1 (ko) 버스트 읽기 레이턴시 기능을 갖는 낸드 플래시 메모리장치
US10964360B2 (en) Memory device including on-die-termination circuit
US7643356B2 (en) Semiconductor memory device having input device
JP2011112411A (ja) 半導体装置
EP1705663A2 (en) Semiconductor memory and system apparatus
US8437209B2 (en) Integrated circuit
US9390811B2 (en) Semiconductor device with fuse array and method for operating the same
US20130222009A1 (en) Control signal generation circuits, semiconductor modules, and semi conductor systems including the same
US8593852B2 (en) Test device and test method for resistive random access memory and resistive random access memory device
US8947132B2 (en) Semiconductor device and semiconductor system including the same
US9405648B2 (en) Built-in self-test circuit and semiconductor device including the same
JP2005182994A (ja) 半導体記憶装置におけるスルーレート調節装置及びその方法
US9779834B2 (en) Memory system for improving programming operation on fuse array
CN106205723B (zh) 半导体装置和驱动其的方法
US20130336075A1 (en) Memory device and method for operating the same
US20070171738A1 (en) Semiconductor memory device
US10854309B2 (en) Memory system and operating method thereof
US9159445B2 (en) Semiconductor device with fuse array and operating method thereof
JP2010086642A (ja) 半導体装置および半導体装置の内部電源供給方法
CN108511026B (zh) 检查电路、半导体存储元件、半导体装置以及连接检查方法
KR101145796B1 (ko) 반도체메모리소자
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
US11626179B2 (en) Electronic device for executing test
US9128511B2 (en) Semiconductor device and operation method thereof
KR20070089900A (ko) 버스트 읽기 레이턴시 기능을 갖는 낸드 플래시 메모리장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant