KR102034008B1

KR102034008B1 - 반도체 집적회로 및 그의 구동방법

Info

Publication number: KR102034008B1
Application number: KR1020120155121A
Authority: KR
Inventors: 차진엽
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2012-12-27
Filing date: 2012-12-27
Publication date: 2019-10-18
Also published as: US20140185356A1; KR20140085012A; US9025406B2

Abstract

퓨즈회로를 포함하는 반도체 집적회로 및 그의 구동방법에 관한 것으로, 공통 인에이블신호와 각각의 어드레스에 응답하여 자신에게 포함된 퓨즈(fuse)의 럽쳐(rupture) 상태에 대응하는 퓨즈상태신호를 각각 생성하기 위한 복수의 단위 퓨즈회로를 구비하는 퓨즈셋 어레이; 테스트신호에 응답하여, 복수의 단위 퓨즈회로로부터 출력되는 복수의 퓨즈상태신호의 정상 여부를 판별하기 위한 퓨즈상태 판별부; 및 퓨즈상태 판별부로부터 출력되는 출력 인에이블신호에 응답하여 퓨즈상태신호를 예정된 내부회로로 출력하기 위한 출력 드라이버를 포함하는 반도체 집적회로가 제공된다.

Description

반도체 집적회로 및 그의 구동방법{SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF DRIVING THE SAME}

본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 퓨즈회로를 포함하는 반도체 집적회로 및 그의 구동방법에 관한 것이다.

일반적으로, 반도체 집적회로는 퓨즈(fuse)를 이용하여 각종 설정 값을 변경하거나 또는 리페어 동작 등을 실시하고 있다. 이는 퓨즈를 프로그램함으로써 가능하다.

퓨즈를 프로그램하는 방식으로는 퓨즈에 과전류를 흘려서 퓨즈를 끊어버리는 방식, 레이저 빔으로 퓨즈를 태워 끊는 방식, 레이저 빔으로 접합부위를 서로 연결시키는 방식 및 EPROM으로 프로그램하는 방식 등을 사용한다. 여기서, 레이저 빔으로 퓨즈를 끊는 방식은 단순하면서도 프로그램이 잘못될 확률이 적어 널리 사용되고 있다. 그러나, 레이저 빔을 이용하는 방식은 반도체 집적회로의 웨이퍼 상태에서 실시 가능하며 패키지 상태에서는 실시 불가능한 단점이 있다. 따라서, 상기의 단점을 극복하기 위하여 개발된 것이 안티퓨즈(Anti-fuse) 방식이다.

안티퓨즈는 안티퓨즈는 앞서 설명한 퓨즈와 반대되는 전기적 특성을 가지므로, 패키지 단계에서도 간단하게 프로그램을 할 수 있다. 이러한 안티퓨즈는 저항성 퓨즈 소자로서, 프로그램되지 않은 상태에서는 높은 저항(예:100MΩ)을 가지며 프로그램 동작 이후에는 낮은 저항(예:100KΩ 이하)을 가지게 된다. 다시 말해, 안티퓨즈가 소오스와 드레인이 전기적으로 접속된 트랜지스터로 구현된 경우, 프로그램되지 않은 상태에서는 캐패시터(capacitor) 성분을 가지며 프로그램 동작 이후에는 저항(resister) 성분을 가진다. 안티퓨즈는 일반적으로 이산화규소(SiO2), 실리콘 나이트라이드(silicon nitride), 탄탈륨 옥사이드(tantalum oxide) 또는 ONO(silicon dioxide - silicon nitride - silicon dioxide)와 같은 유전체가 두 개의 도전체 사이에 끼어 있는 복합체 등과 같은 매우 얇은 유전체 물질로 구성된다. 이와 같은 안티퓨즈의 프로그램 동작은 충분한 시간 동안 안티퓨즈 단자들을 통해 고전압을 인가하여 양 도전체 사이의 유전체를 파괴하는 방식으로 프로그래밍한다. 따라서, 안티퓨즈가 프로그램되면, 안티퓨즈는 양 단의 도전체가 단락되어 작은 저항값을 가지게 된다.

도 1에는 종래기술에 따른 퓨즈회로가 블록 구성도로 도시되어 있다.

도 1을 참조하면, 퓨즈회로(E-FUSE SET)는 럽쳐 인에이블신호(RUP_EN)와 어드레스(RUP_ADD)에 응답하여 감지노드(SN)를 고전압(Vrupture)으로 구동하기 위한 구동부(11)와, 감지노드(SN)와 접지전압(VSS)단 사이에 접속되는 전기적 퓨즈(13)와, 센싱전압(Vsensing)을 이용하여 감지노드(SN)에 접속된 전기적 퓨즈(electrical fuse)()의 럽쳐상태(또는 저항상태)를 감지하여 퓨즈상태신호(FUSE_OUT)를 생성하기 위한 감지부(15)를 포함한다.

구동부(11)는 럽쳐 인에이블신호(RUP_EN)와 어드레스(RUP_ADD)를 부정 논리곱 연산하기 위한 낸드 게이트(NAND gate)와, 내드 게이트의 출력을 입력으로 하며 고전압(Vrupture)단과 감지노드(SN) 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함한다. 여기서, 고전압(Vrupture)은 안티퓨즈(13)가 럽쳐될 수 있는 정도의 큰 전압레벨을 가지는 것이 좋다. 예컨대, 고전압(Vrupture)은 펌핑전압(VPP)이 이용될 수 있으며, 펌핑전압(VPP)은 내부에서 생성되거나 또는 외부에서 제공될 수 있다.

전기적 퓨즈(13)는 양단의 전압 차이에 의해 럽쳐되는 안티퓨즈를 포함할 수 있다.

감지부(15)는 파워업신호(PWRUP)에 응답하여 초기화된 퓨즈상태신호(FUSE_OUT)를 출력하며, 전기적 퓨즈(13)의 럽쳐 여부에 따라 퓨즈상태신호(FUSE_OUT)의 논리 레벨을 변경 또는 유지한다. 한편, 감지부(15)는 소오스 전압으로 센싱전압(Vsensing)을 이용하며, 여기서 센싱전압(Vsensing)은 일반적인 전원전압(VDD)이 이용될 수 있다.

한편, 도 2에는 도 1에 도시된 퓨즈회로(E-FUSE SET)가 어레이 구조로 배치된 퓨즈셋 어레이가 블록 구성도로 도시되어 있다.

도 2를 참조하면, 퓨즈셋 어레이는 복수의 퓨즈회로(E-FUSE SET0 ~ E-FUSE SETn)를 포함한다. 복수의 퓨즈회로(E-FUSE SET0 ~ E-FUSE SETn)는 앞에서 설명하였으므로 여기서는 설명을 생략하도록 한다(도 1 참조). 단, 복수의 퓨즈회로(E-FUSE SET0 ~ E-FUSE SETn)는 럽쳐 인에이블신호(RUP_EN)를 공통으로 인가받고 별도의 어드레스(RUP_ADDD<0:n>)를 인가받는다.

상기와 같은 구성을 가지는 퓨즈셋 어레이는 럽쳐 인에이블신호(RUP_EN)를 공통으로 인가받고 전원라인을 공통으로 연결함으로써 칩 면적 등 효율성을 향상시킬 수 있다.

그러나, 상기와 같은 구성을 가지는 퓨즈회로(E-FUSE SET)와 퓨즈셋 어레이는 다음과 같은 문제점이 있다.

전기적 퓨즈(13)는 패키지 상태에서 전기적 스트레스에 의해서 럽쳐되기 때문에, 퓨즈회로(E-FUSE SET)는 전기적 스트레스의 요소인 전압, 전류, 시간 등에 따라 퓨즈상태신호(FUSE_OUT)를 정상적으로 출력하지 못하는 문제점이 있다. 다시 말해, 전기적 퓨즈(13)는 럽쳐된 이후에도 전기적 스트레스의 요소에 의하여 정확한 저항값을 갖기 어려우므로, 예정된 퓨즈상태신호(FUSE_OUT)가 정상적으로 출력되지 못한다. 반대로, 전기적 퓨즈(13)가 전기적 스트레스에 의하여 의도하지 않게 럽쳐될 수 있으며, 이러한 경우에도 예정된 퓨즈상태신호(FUSE_OUT)가 정상적으로 출력되지 못한다. 특히, 전기적 퓨즈(13)가 의도하지 않게 럽쳐된 경우에는 전기적 퓨즈(13)의 특성상 다시 복원되지 않는 문제점도 있다.

한편, 퓨즈셋 어레이와 같이 소오스 전압(Vrupture, Vsensing)을 공통으로 사용하는 구조에서는 전기적 스트레스에 더 취약한 환경에 놓이게 되며, 전술한 문제점을 모두 내포하게 된다.

본 발명은 퓨즈상태신호의 정상 여부에 따라 퓨즈상태신호의 출력을 제어하기 위한 반도체 집적회로를 제공하는 것이다.

또한, 본 발명은 퓨즈상태신호를 모니터링하고 그 모니터링결과를 외부로 제공하기 위한 반도체 집적회로를 제공하는 것이다.

본 발명의 일 측면에 따르면, 본 발명은 공통 인에이블신호와 각각의 어드레스에 응답하여 자신에게 포함된 퓨즈(fuse)의 럽쳐(rupture) 상태에 대응하는 퓨즈상태신호를 각각 생성하기 위한 복수의 단위 퓨즈회로를 구비하는 퓨즈셋 어레이; 테스트신호에 응답하여, 복수의 단위 퓨즈회로로부터 출력되는 복수의 퓨즈상태신호의 정상 여부를 판별하기 위한 퓨즈상태 판별부; 및 퓨즈상태 판별부로부터 출력되는 출력 인에이블신호에 응답하여 퓨즈상태신호를 예정된 내부회로로 출력하기 위한 출력 드라이버를 포함할 수 있다.

본 발명의 다른 측면에 따르면, 본 발명은 공통 인에이블신호와 각각의 어드레스에 응답하여 자신에게 포함된 퓨즈(fuse)의 럽쳐(rupture) 상태에 대응하는 퓨즈상태신호를 각각 생성하기 위한 복수의 단위 퓨즈회로를 구비하는 퓨즈셋 어레이; 테스트신호에 응답하여, 복수의 단위 퓨즈회로로부터 출력되는 복수의 퓨즈상태신호의 정상 여부를 판별하기 위한 퓨즈상태 판별부; 및 퓨즈상태 판별부로부터 출력되는 출력 인에이블신호에 응답하여 퓨즈상태신호를 예정된 내부회로로 출력하기 위한 출력 드라이버를 포함한다.

본 발명의 또 다른 측면에 따르면, 본 발명은 퓨즈셋 어레이- 복수의 단위 퓨즈회로를 구비함 - 를 포함하는 반도체 집적회로의 구동방법에 있어서, 복수의 단위 퓨즈회로에 각각 포함된 퓨즈를 프로그램하는 단계; 복수의 테스트신호와 복수의 단위 퓨즈회로로부터 출력되는 복수의 퓨즈상태신호 - 퓨즈의 프로그램 상태가 반영됨 - 를 비교하고 그 비교결과에 대응하는 단일 비트의 모니터링신호를 생성하는 단계; 모니터링신호에 응답하여 출력 인에이블신호를 생성하는 단계; 및 출력 인에이블신호에 응답하여 복수의 퓨즈상태신호를 예정된 내부회로로 출력하는 단계를 포함한다.

퓨즈상태신호를 모니터링하여 정상적인 경우에만 퓨즈상태신호를 출력함으로써 비정상적인 퓨즈상태신호에 의한 오동작을 방지할 수 있는 효과가 있다.

또한, 퓨즈상태신호의 모니터링 결과가 별도의 패드를 통해 외부로 제공됨으로써 모니터링 결과를 용이하게 확인할 수 있는 효과가 있다.

따라서, 전기적 퓨즈(electrical fuse)를 사용함에 있어 동작 신뢰성을 향상시키고 반도체 집적회로의 생산성을 향상시킬 수 있는 효과가 있다.

도 1은 종래기술에 따른 퓨즈회로의 내부 구성도이다.
도 2는 도 1에 도시된 퓨즈회로가 어레이 구조로 배치된 반도체 집적회로의 블록 구성도이다.
도 3은 본 발명의 실시예에 따른 반도체 집적회로의 블록 구성도이다.
도 4는 도 3에 도시된 단위 퓨즈회로의 내부 구성도이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3에는 본 발명의 실시예에 따른 반도체 집적회로가 블록 구성도로 도시되어 있고, 도 4에는 도 3에 도시된 단위 퓨즈회로의 내부 구성도가 도시되어 있다.

도 3을 참조하면, 반도체 집적회로(200)는 공통 인에이블신호(RUP_EN)와 복수의 어드레스(RUP_ADD<0:n>)에 응답하여 복수의 퓨즈상태신호(FUSE_OUT<0:n>)를 생성하기 위한 퓨즈셋 어레이(210)와, 복수의 테스트신호(TM<0:n>)에 응답하여 복수의 퓨즈상태신호(FUSE_OUT<0:n>)의 정상 여부를 판별하기 위한 퓨즈상태 판별부(220)와, 퓨즈상태 판별부(220)로부터 출력되는 출력 인에이블신호(DRV_EN)에 응답하여 복수의 퓨즈상태신호(FUSE_OUT<0:n>)를 예정된 내부회로(도면에 미도시)로 출력하기 위한 출력 드라이버(230)와, 퓨즈상태 판별부(220)로부터 출력되는 모니터링신호(MNTR)를 외부로 제공하기 위한 패드(250)를 포함한다.

여기서, 퓨즈셋 어레이(210)는 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FUSE SETn)를 포함한다. 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FUSE SETn)는 제1 고전압(Vrupture1), 제1 센싱전압(Vsensing1), 접지전압(VSS)접지전압(VSS) 공급받으며, 공통 인에이블신호(RUP_EN)와 각각의 어드레스(RUP_ADDD<0:n>)에 응답하여 자신에게 포함된 퓨즈(fuse)의 럽쳐(rupture) 상태에 대응하는 퓨즈상태신호(FUSE_OUT<0:n>)를 각각 출력한다. 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FUSE SETn)는 모두 동일한 구성을 가지므로, 이하에서는 도 4를 참조하여 제1 단위 퓨즈회로(E-FUSE SET0)만을 설명하도록 한다.

도 4를 참조하면, 제1 단위 퓨즈회로(E-FUSE SET0)는 공통 인에이블신호(RUP_EN)와 제1 어드레스(RUP_ADD<0>)에 응답하여 감지노드(SN0)를 제1 고전압(Vrupture1)으로 구동하기 위한 구동부(21)와, 감지노드(SN0)와 접지전압(VSS)단 사이에 접속되는 퓨즈(23)와, 감지노드(SN0)에 접속되며 퓨즈(23)의 럽쳐 상태(또는 저항상태)에 대응하는 제1 퓨즈상태신호(FUSE_OUT<0>)를 출력하기 위한 감지부(25)를 포함한다.

여기서, 구동부(21)는 공통 인에이블신호(RUP_EN)와 제1 어드레스(RUP_ADD<0>)를 부정 논리곱 연산하기 위한 낸드 게이트(NAND gate)와, 내드 게이트의 출력을 입력으로 하며 제1 고전압(Vrupture)단과 감지노드(SN) 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함한다. 여기서, 제1 고전압(Vrupture)은 퓨즈(23)가 럽쳐될 수 있는 정도의 큰 전압레벨을 가지는 것이 좋다. 예컨대, 제1 고전압(Vrupture)은 펌핑전압(VPP)이 이용될 수 있으며, 펌핑전압(VPP)은 내부에서 생성되거나 또는 외부에서 제공될 수 있다.

그리고, 퓨즈(23)는 전기적 퓨즈(electrical fuse : e-fuse)를 포함한다. 예컨대, 퓨즈(23)는 양단의 전압 차이에 의해 럽쳐되는 안티퓨즈(anti-fuse)가 이용될 수 있다.

또한, 감지부(25)는 파워업신호(PWRUP)에 응답하여 초기화된 제1 퓨즈상태신호(FUSE_OUT<0>)를 출력 및 유지하며, 퓨즈(23)의 럽쳐 여부에 따라 제1 퓨즈상태신호(FUSE_OUT<0>)의 논리 레벨을 변경 또는 유지한다. 한편, 감지부(25)는 소오스 전압으로 제1 센싱전압(Vsensing1)을 이용하며, 여기서 제1 센싱전압(Vsensing1)은 일반적인 전원전압(VDD)이 이용될 수 있다.

다시 도 3을 참조하면, 퓨즈상태 판별부(220)는 복수의 테스트신호(TM<0:n>)에 응답하여 복수의 퓨즈상태신호(FUSE_OUT<0:n>)를 모니터링하기 위한 모니터링부(221)와, 모니터링부(221)로부터 출력되는 모니터링신호(MNTR)에 응답하여 출력 인에이블신호(DRV_EN)를 생성하기 위한 출력 제어부(223)를 포함한다. 여기서, 모니터링부(221)는 복수의 테스트신호(TM<0:n>)와 복수의 퓨즈상태신호(FUSE_OUT<0:n>)를 비교하고 그 비교결과에 대응하는 모니터링신호(MNTR)를 출력한다. 참고로, 복수의 테스트신호(TM<0:n>)는 상기 복수의 퓨즈상태신호(FUSE_OUT<0:n>)에 대응하는 코드신호를 포함하며, 코드신호는 내부에서 생성되거나 또는 외부에서 제공될 수 있다. 그리고, 출력 제어부(223)는 제1 단위 퓨즈회로(E-FUSE SET0)와 동일하게 구성될 수 있다. 단, 출력 제어부(223)는 제1 단위 퓨즈회로(E-FUSE SET0)가 접속된 전압(Vrupture1, Vsensing1)단과 전기적으로 분리된 전압(Vrupture2, Vsensing2)단에 접속된다. 따라서, 출력 제어부(223)는 출력 제어용 인에이블신호(도면에 미도시)와 모니터링신호(MNTR)에 응답하여 감지노드를 제2 고전압(Vrupture2)으로 구동하기 위한 구동부와, 감지노드와 접지전압(VSS)단 사이에 접속되는 퓨즈와, 감지노드에 접속되며 퓨즈의 럽쳐 상태에 대응하는 출력 인에이블신호(DRV_EN)를 출력하기 위한 감지부를 포함하여 구성될 수 있다(도 4 참조). 한편, 출력 제어부(223)에 포함된 구동부는 출력 제어용 인에이블신호 없이 모니터링신호(MNTR)만으로 제어될 수도 있다.

이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 집적회로(200)의 동작을 설명한다.

일단, 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)에 각각 포함된 퓨즈(23)를 프로그램하는 과정이 실시된다. 예컨대, 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)는 공통 인에이블신호(RUP_EN)와 복수의 어드레스(RUP_ADD<0:n>)에 의해 순차적으로 프로그램된다. 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)의 프로그램 과정이 완료되면, 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)는 각각 퓨즈(23)의 럽쳐 여부에 대응하는 퓨즈상태신호(FUSE_OUT<0:n>)를 출력 및 유지한다.

그러면, 모니터링부(221)는 복수의 퓨즈상태신호(FUSE_OUT<0:n>)와 복수의 테스트신호(TM<0:n>)를 비교하고 그 비교결과에 대응하는 모니터링신호(MNTR)를 생성한다. 예컨대, 모니터링부(221)는 복수의 퓨즈상태신호(FUSE_OUT<0:n>)와 복수의 테스트신호(TM<0:n>)를 각각 비교하고 그 비교결과를 통합(또는 압축)하여 단일 비트의 모니터링신호(MNTR)를 생성한다.

그리고, 출력 제어부(223)는 모니터링신호(MNTR)에 응답하여 출력 인에이블신호를 생성한다. 만약 모니터링부(221)의 비교결과 복수의 퓨즈상태신호(FUSE_OUT<0:n>)와 복수의 테스트신호(TM<0:n>)가 일치하면, 출력 제어부(223)는 출력 인에이블신호(DRV_EN)를 활성화한다. 반면, 모니터링부(221)의 비교결과 복수의 퓨즈상태신호(FUSE_OUT<0:n>)와 복수의 테스트신호(TM<0:n>)가 불일치하면, 출력 제어부(223)는 출력 인에이블신호(DRV_EN)를 비활성화한다. 한편, 출력 제어부(223)는 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)와 같이 자신에게 포함된 퓨즈를 프로그램하는 방식을 통해 출력 인에이블신호(DRV_EN)의 논리 레벨을 결정할 수 있다. 이러한 경우, 출력 제어부(223)는 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)에 공급되는 소오스 전압(Vrupture1, Vsensing1)과 전기적으로 분리된 소오스 전압(Vrupture2, Vsensing2)을 이용함으로써, 복수의 단위 퓨즈회로(E-FUSE SET0 ~ E-FEUSE SETn)에 미칠 수 있는 영향, 즉 전압 간섭을 최소화할 수 있다.

계속해서, 출력 드라이버(240)는 출력 인에이블신호(DRV_EN)에 응답하여 복수의 퓨즈상태신호(FUSE_OUT<0:n>)가 정상인 경우 복수의 퓨즈상태신호(FUSE_OUT<0:n>)를 예정된 내부회로로 출력하고 복수의 퓨즈상태신호(FUSE_OUT<0:n>)가 비정상적인 경우 복수의 퓨즈상태신호(FUSE_OUT<0:n>)가 예정된 내부회로로 출력되는 것을 차단한다.

한편, 모니터링신호(MNTR)는 패드를 통해 외부로 제공되며, 그로 인해 모니터링결과를 외부에서도 확인 가능하다.

이와 같은 본 발명의 실시예에 따르면, 퓨즈상태신호를 모니터링하여 정상적인 경우에만 퓨즈상태신호를 출력함으로써 비정상적인 퓨즈상태신호에 의한 내부회로의 오동작을 방지할 수 있는 이점이 있고, 아울러 퓨즈상태신호의 모니터링 결과가 별도의 패드를 통해 외부로 제공됨으로써 모니터링 결과를 용이하게 확인할 수 있는 이점이 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

200 : 반도체 집적회로 210 : 퓨즈셋 어레이
220 : 퓨즈상태 판별부 221 : 모니터링부
223 : 출력 제어부 230 : 출력 드라이버

Claims

퓨즈(fuse)를 포함하며, 인에이블신호에 응답하여 상기 퓨즈의 럽쳐(rupture) 상태에 대응하는 퓨즈상태신호를 생성하기 위한 퓨즈회로;
테스트신호와 상기 퓨즈상태신호의 일치 여부를 판별하기 위한 퓨즈상태 판별부; 및
상기 퓨즈상태 판별부로부터 출력되는 출력 인에이블신호에 응답하여 상기 퓨즈상태신호를 예정된 내부회로로 출력하기 위한 출력 드라이버
를 포함하는 반도체 집적회로.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 퓨즈상태 판별부는,
상기 테스트신호에 응답하여 상기 퓨즈상태신호를 모니터링하기 위한 모니터링부; 및
상기 모니터링부로부터 출력되는 모니터링신호에 응답하여 상기 출력 인에이블신호를 생성하기 위한 출력 제어부를 포함하는 반도체 집적회로.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제2항에 있어서,
상기 모니터링부는 상기 테스트신호와 상기 퓨즈상태신호를 비교하고 그 비교결과에 대응하는 상기 모니터링신호를 출력하는 반도체 집적회로.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제2항 또는 제3항에 있어서,
상기 모니터링신호를 외부로 제공하기 위한 패드를 더 포함하는 반도체 집적회로.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제2항 또는 제3항에 있어서,
상기 출력 제어부는 상기 퓨즈회로와 동일하게 설계되되 상기 퓨즈회로가 이용하는 소오스 전압과 전기적으로 분리된 소오스 전압을 이용하는 반도체 집적회로.
공통 인에이블신호와 각각의 어드레스에 응답하여 자신에게 포함된 퓨즈(fuse)의 럽쳐(rupture) 상태에 대응하는 퓨즈상태신호를 각각 생성하기 위한 복수의 단위 퓨즈회로를 구비하는 퓨즈셋 어레이;
테스트신호와 상기 복수의 단위 퓨즈회로로부터 출력되는 복수의 퓨즈상태신호의 일치 여부를 판별하기 위한 퓨즈상태 판별부; 및
상기 퓨즈상태 판별부로부터 출력되는 출력 인에이블신호에 응답하여 상기 퓨즈상태신호를 예정된 내부회로로 출력하기 위한 출력 드라이버
를 포함하는 반도체 집적회로.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제6항에 있어서,
상기 퓨즈상태 판별부는,
상기 테스트신호에 응답하여 상기 퓨즈상태신호를 모니터링하기 위한 모니터링부; 및
상기 모니터링부로부터 출력되는 모니터링신호에 응답하여 상기 출력 인에이블신호를 생성하기 위한 출력 제어부를 포함하는 반도체 집적회로.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제7항에 있어서,
상기 복수의 단위 퓨즈회로 각각은,
상기 공통 인에이블신호와 상기 각각의 어드레스에 응답하여 제1 감지노드를 제1 고전압으로 구동하기 위한 제1 구동부;
상기 제1 감지노드와 저전압단 사이에 접속되는 제1 퓨즈; 및
상기 제1 감지노드에 접속되며 상기 제1 퓨즈의 럽쳐 상태에 대응하는 상기 퓨즈상태신호를 출력하기 위한 제1 감지부를 포함하는 반도체 집적회로.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제8항에 있어서,
상기 제1 감지부는 파워업신호에 응답하여 초기화되며 상기 제1 고전압보다 낮은 전압레벨의 제1 센싱전압을 소오스 전압으로 이용하는 반도체 집적회로.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제7항 내지 제9항 중 어느 한 항에 있어서,
상기 테스트신호는 상기 복수의 퓨즈상태신호에 대응하는 복수의 코드신호를 포함하며,
상기 모니터링부는 상기 복수의 코드신호와 상기 복수의 퓨즈상태신호를 비교하고 그 비교결과에 대응하는 상기 모니터링신호를 출력하는 반도체 집적회로.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제7항 내지 제9항 중 어느 한 항에 있어서,
상기 모니터링신호를 외부로 제공하기 위한 패드를 더 포함하는 반도체 집적회로.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제9항에 있어서,
상기 출력 제어부는,
상기 모니터링신호에 응답하여 제2 감지노드를 제2 고전압으로 구동하기 위한 제2 구동부;
상기 제2 감지노드와 저전압단 사이에 접속되는 제2 퓨즈; 및
상기 제2 감지노드에 접속되며 상기 제2 퓨즈의 럽쳐 상태에 대응하는 상기 출력 인에이블신호를 출력하기 위한 제2 감지부를 포함하는 반도체 집적회로.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제12항에 있어서,
상기 제2 감지부는 상기 파워업신호에 응답하여 초기화되며 상기 제2 고전압보다 낮은 전압레벨의 제2 센싱전압을 소오스 전압으로 이용하는 반도체 집적회로.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제13항에 있어서,
상기 제1 및 제2 고전압은 전기적으로 분리된 서로 다른 전압단을 통해 공급되고,
상기 제1 및 제2 센싱전압은 전기적으로 분리된 서로 다른 전압단을 통해 공급되는 반도체 집적회로.
퓨즈셋 어레이- 복수의 단위 퓨즈회로를 구비함 - 를 포함하는 반도체 집적회로의 구동방법에 있어서,
상기 복수의 단위 퓨즈회로에 각각 포함된 퓨즈를 프로그램하는 단계;
복수의 테스트신호와 상기 복수의 단위 퓨즈회로로부터 출력되는 복수의 퓨즈상태신호 - 상기 퓨즈의 프로그램 상태가 반영됨 - 의 일치 여부를 판별하고 그 판별결과에 대응하는 단일 비트의 모니터링신호를 생성하는 단계;
상기 모니터링신호에 응답하여 출력 인에이블신호를 생성하는 단계; 및
상기 출력 인에이블신호에 응답하여 상기 복수의 퓨즈상태신호를 예정된 내부회로로 출력하는 단계
를 포함하는 반도체 집적회로의 구동방법.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제15항에 있어서,
상기 모니터링신호를 생성하는 단계는 상기 모니터링신호를 패드를 통해 외부로 제공하는 반도체 집적회로의 구동방법.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제15항에 있어서,
상기 출력 인에이블신호를 생성하는 단계는 상기 모니터링신호를 생성하는 단계에서의 비교결과 상기 복수의 퓨즈상태신호와 상기 복수의 테스트신호가 일치하면 상기 출력 인에이블신호를 활성화하고 상기 비교결과 상기 복수의 퓨즈상태신호와 상기 복수의 테스트신호가 불일치하면 상기 출력 인에이블신호를 비활성화하는 반도체 집적회로의 구동방법.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제15항 또는 제17항에 있어서,
상기 출력 인에이블신호를 생성하는 단계는 퓨즈 프로그램 방식을 이용하여 실시되는 반도체 집적회로의 구동방법.