KR102428218B1 - 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법 - Google Patents
퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법 Download PDFInfo
- Publication number
- KR102428218B1 KR102428218B1 KR1020160018470A KR20160018470A KR102428218B1 KR 102428218 B1 KR102428218 B1 KR 102428218B1 KR 1020160018470 A KR1020160018470 A KR 1020160018470A KR 20160018470 A KR20160018470 A KR 20160018470A KR 102428218 B1 KR102428218 B1 KR 102428218B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- sense amplifier
- circuit
- signal
- driver
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
- G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
- G11C2229/76—Storage technology used for the repair
- G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
복수개의 E-fuse를 포함하고, 어드레스, 럽쳐 신호 및 리드 신호에 응답하여 상기 복수개의 E-fuse를 럽쳐 및 럽쳐된 정보를 셀 데이터로서 출력하는 E-fuse 셀 어레이; 드라이버 인에이블 신호에 응답하여 상기 셀 데이터를 드라이빙하여 드라이빙 데이터로서 출력하는 드라이버; 센스 앰프 인에이블 신호에 응답하여 상기 드라이빙 데이터 및 기준 전압의 전압 레벨을 비교하여 센스 앰프 출력 신호를 생성하는 센스 앰프; 및 래치 출력 인에이블 신호에 응답하여 상기 센스 앰프 출력 신호를 래치하고, 래치된 신호를 퓨즈 래치 데이터로서 출력하는 래치 출력 회로를 포함하는 퓨즈 회로를 디지털 회로로서 모델링하여, 상기 E-fuse 셀 어레이의 E-fuse를 럽쳐하는 럽쳐 단계; 상기 E-fuse를 럽쳐한 정보를 상기 퓨즈 래치 데이터로서 출력하는 단계; 및 상기 드라이버, 상기 센스 앰프 및 래치 출력 회로를 리셋하는 단계를 순차적으로 반복하는 것을 특징으로 한다.
Description
본 발명은 반도체 집적 회로의 검증 방법에 관한 것으로, 보다 구체적으로는 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법에 관한 것이다.
반도체 집적 회로는 데이터를 저장하고 저장된 데이터를 출력하도록 구성된다.
반도체 집적 회로는 데이터를 저장하는 회로를 포함하며, 데이터를 저장하는 회로가 정상적으로 데이터를 저장할 수 있는지에 대한 테스트를 진행한다.
반도체 집적 회로의 데이터를 저장하는 회로 중 일부가 정상적으로 데이터를 저장하지 못할 경우 대체 회로를 이용하여 데이터를 정상적으로 저장하는 할 수 있도록, 반도체 집적 회로는 설계된다.
반도체 집적 회로의 데이터를 저장하는 회로 중 정상적으로 데이터를 저장하지 못하는 일부에 대한 정보를 저장하도록, 반도체 집적 회로는 퓨즈 회로를 포함한다.
본 발명은 설계시 퓨즈 회로 및 리페어 동작에 대한 검증을 수행할 수 있는 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 퓨즈 회로의 검증 방법은 복수개의 E-fuse를 포함하고, 어드레스, 럽쳐 신호 및 리드 신호에 응답하여 상기 복수개의 E-fuse를 럽쳐 및 럽쳐된 정보를 셀 데이터로서 출력하는 E-fuse 셀 어레이; 드라이버 인에이블 신호에 응답하여 상기 셀 데이터를 드라이빙하여 드라이빙 데이터로서 출력하는 드라이버; 센스 앰프 인에이블 신호에 응답하여 상기 드라이빙 데이터 및 기준 전압의 전압 레벨을 비교하여 센스 앰프 출력 신호를 생성하는 센스 앰프; 및 래치 출력 인에이블 신호에 응답하여 상기 센스 앰프 출력 신호를 래치하고, 래치된 신호를 퓨즈 래치 데이터로서 출력하는 래치 출력 회로를 포함하는 퓨즈 회로를 디지털 회로로서 모델링하여, 상기 E-fuse 셀 어레이의 E-fuse를 럽쳐하는 럽쳐 단계; 상기 E-fuse를 럽쳐한 정보를 상기 퓨즈 래치 데이터로서 출력하는 단계; 및 상기 드라이버, 상기 센스 앰프 및 래치 출력 회로를 리셋하는 단계를 순차적으로 반복하는 것을 특징으로 한다.
본 발명의 실시예에 따른 리페어 검증 방법은 E-fuse 셀 어레이, 드라이버, 센스 앰프 및 래치 출력 회로를 포함하는 퓨즈 회로를 디지털 회로로서 모델링한 테스트 프로그램에 입력 벡터를 입력시키는 단계;
상기 퓨즈 회로를 디지털 회로로서 모델링한 테스트 프로그램에 입력된상기 입력 벡터에 따른 시뮬레이션 결과를 추출하는 단계; 추출된 상기 시뮬레이션 결과에 따라 리페어 확인 정보를 룩업 테이블 형태로 생성하는 단계; 상기 입력 벡터에 대한 기대값 파일에서 리페어 확인 정보에 대한 기대값을 추출하여 룩업 테이블 형태로 생성하는 단계; 및 상기 시뮬레이션 결과에 따른 룩업 테이블 및 상기 기대값 파일에 따른 룩업 테이블을 비교하여 패스/페일을 판단하는 단계를 포함한다.
본 발명에 따른 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법은 설계시 퓨즈 회로 및 리페어 검증을 보다 신속하게 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 퓨즈 회로의 구성도,
도 2는 본 발명의 실시예에 따른 퓨즈 회로의 검증 방법을 도시한 상태도,
도 3은 본 발명의 실시예에 따른 리페어 검증을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 퓨즈 회로의 검증 방법을 도시한 상태도,
도 3은 본 발명의 실시예에 따른 리페어 검증을 설명하기 위한 도면이다.
본 발명의 실시예에 따른 퓨즈 회로는 도 1에 도시된 바와 같이, E-fuse 셀 어레이(100), 드라이버(200), 센스 앰프(300), 및 래치 출력 회로(400)를 포함할 수 있다.
상기 E-fuse 셀 어레이(100)는 복수개의 E-fuse를 포함하는 회로로서, 어드레스(ADD), 럽쳐 신호(RUPTURE), 및 리드 신호(READ)에 응답하여 동작할 수 있다. 예를 들어, 상기 E-fuse 셀 어레이(100)는 상기 럽쳐 신호(RUPTURE)에 응답하여 상기 어드레스(ADD)에 따른 위치의 E-fuse에 정보를 저장할 수 있고, 상기 리드 신호(READ)에 응답하여 상기 어드레스(ADD)에 따른 위치의 E-fuse에 저장된 정보를 출력할 수 있다. 이때, 상기 E-fuse 셀 어레이(100)에서 출력되는 신호를 셀 데이터(C_D)라고 할 수 있다. 더욱 상세히 설명하면, 상기 E-fuse 셀 어레이(100)는 상기 럽쳐 신호(RUPTURE)가 인에이블되면 상기 어드레스(ADD)에 해당하는 위치의 E-fuse에 정보를 프로그래밍할 수 있고, 상기 리드 신호(READ)가 인에이블되면 상기 어드레스(ADD)에 해당하는 위치의 E-fuse에 저장된 정보를 출력할 수 있다. 이때, 상기 럽쳐 신호(RUPTURE)는 상기 E-fuse 셀 어레이(100)에 정보를 프로그래밍할 수 있는 신호를 포함할 수 있으며, 상기 리드 신호(READ)는 상기 E-fuse 셀 어레이(100)에 저장되니 정보를 출력할 수 있는 신호를 포함할 수 있다.
상기 드라이버(200)는 드라이버 인에이블 신호(Dr_en)에 응답하여 상기 셀 데이터(C_D)를 드라이빙하여 드라이빙 데이터(D_D)로서 출력할 수 있다. 예를 들어, 상기 드라이버(200)는 상기 드라이버 인에이블 신호(Dr_en)가 인에이블되면 상기 셀 데이터(C_D)를 드라이빙하여 상기 드라이빙 데이터(D_D)로서 출력할 수 있다.
상기 센스 앰프(300)는 센스 앰프 인에이블 신호(SA_en)에 응답하여 기준 전압(Vref)과 상기 드라이빙 데이터(D_D)의 전압 레벨을 비교하여 센스 앰프 출력 신호(SA_out)로서 출력할 수 있다. 예를 들어, 상기 센스 앰프(300)는 상기 센스 앰프 인에이블 신호(SA_en)가 인에이블되면 상기 드라이빙 데이터(D_D)의 전압 레벨이 상기 기준 전압(Vref)보다 높을 경우 상기 센스 앰프 출력 신호(SA_out)를 인에이블시킬 수 있다. 상기 센스 앰프(300)는 상기 센스 앰프 인에이블 신호(SA_en)가 인에이블되면 상기 드라이빙 데이터(D_D)의 전압 레벨이 상기 기준 전압(Vref)보다 낮을 경우 상기 센스 앰프 출력 신호(SA_out)를 디스에이블시킬 수 있다. 또한 상기 센스 앰프(300)는 상기 센스 앰프 인에이블 신호(SA_en)가 디스에이블되면 상기 센스 앰프(300)는 리셋될 수 있다.
상기 래치 출력 회로(400)는 래치 출력 인에이블 신호(LO_en)에 응답하여 상기 센스 앰프 출력 신호(SA_out)를 래치하고, 래치된 신호를 퓨즈 래치 데이터(F_LD)로서 출력할 수 있다. 예를 들어, 상기 래치 출력 회로(400)는 상기 래치 출력 인에이블 신호(LO_en)가 인에이블되면 상기 센스 앰프 출력 신호(SA_out)를 입력 받아 래치하고, 래치된 신호를 상기 퓨즈 래치 데이터(F_LD)로서 출력할 수 있다. 상기 래치 출력 회로(400)는 상기 래치 출력 인에이블 신호(LO_en)가 디스에이블되면 상기 센스 앰프 출력 신호(SA_out)가 입력되는 것을 방지하고, 이전에 래치된 신호의 레벨을 유지시킬 수 있다. 이때, 상기 래치 출력 인에이블 신호(LO_en)는 클럭에 동기된 신호일 수 있다.
상기와 같이 구성 및 설계된 퓨즈 회로는 실제 제품으로 구현되기 전에 검증을 실시해야 한다. 퓨즈 회로가 포함하는 E-fuse의 개수가 많아질수록 즉, 퓨즈 회로의 용량이 증가할수록 E-fuse의 검증을 실시하는데 소요되는 시간이 증가할 수 있다.
상기 퓨즈 회로를 검증하는 시간때문에, 모든 E-fuse에 대한 검증보다는 특정 위치의 E-fuse만을 럽쳐하고, 럽쳐된 정보가 정상적으로 출력되는지를 판단하여 퓨즈 회로를 검증하는 방법을 이용할 수 있다.
본 발명은 퓨즈 회로를 모델링하여 로직 시뮬레이션(Logic Simulation)을 통해 퓨즈 회로를 검증함으로써, 모든 E-fuse에 대한 검증을 수행하면서도 퓨즈 회로의 검증 시간을 줄일 수 있는 방법을 제안하고자 한다.
퓨즈 회로를 검증하는 시간을 줄이기 위해, 상기 E-fuse 셀 어레이(100), 상기 드라이버(200), 상기 센스 앰프(300), 및 상기 래치 출력 회로(400)를 포함하는 아날로그 관련 퓨즈 회로를 FSM(Finite State Machine) 방식으로 디지털 모델링을 수행한다.
도 2는 디지털 모델링을 수행한 퓨즈 회로의 상태도를 도시한 것이다.
상기 E-fuse 셀 어레이(100)를 럽쳐하고, 럽쳐된 정보를 상기 드라이버(200), 상기 센스 앰프(300), 및 상기 래치 출력 회로(300)를 통해 출력하고, 상기 드라이버(200), 상기 센스 앰프(300), 및 상기 래치 출력 회로(300)를 리셋시키는 것을 반복 수행함으로서, 퓨즈 회로를 검증하는 시뮬레이션을 수행한다.
더욱 상세히 설명하면 다음과 같다.
상기 E-fuse 셀 어레이(100)에 렵쳐 신호(RUPTURE) 및 어드레스(ADD)를 입력시켜 상기 어드레스(ADD)에 해당하는 위치의 E-fuse를 럽쳐시킨다(E-fuse RUPTURE, S1).
상기 E-fuse 셀 어레이(100)에 리드 신호(READ) 및 상기 어드레스(ADD)를 입력시켜 상기 어드레스(ADD)에 해당하는 위치의 E-fuse 정보를 출력시키고, 상기 드라이버(200), 상기 센스 앰프(300), 및 상기 래치 출력 회로(300)를 통해 E-fuse 정보를 퓨즈 래치 데이터(F_LD)로서 출력시킨다(E-fuse READ, S2). 이때, 드라이버 인에이블 신호(Dr_en), 센스 앰프 인에이블 신호(SA_en) 및 래치 출력 인에이블 신호(LO_en)를 인에이블시킨다.
상기 E-fuse 셀 어레이(100), 상기 드라이버(200), 상기 센스 앰프(300) 및 상기 래치 출력 회로(300)를 리셋시킨다(Sense Amp RESET, S3). 이때, 상기 드라이버 인에이블 신호(Dr_en), 상기 센스 앰프 인에이블 신호(SA_en) 및 상기 래치 출력 인에이블 신호(LO_en)를 디스에이블시킨다.
이후, 다시 다른 어드레스에 해당하는 E-fuse를 럽쳐시키고(E-fuse RUPTURE, S1), 럽쳐된 E-fuse 정보를 퓨즈 래치 데이터(F_LD)로서 출력시키며(E-fuse READ, S2), 상기 E-fuse 셀 어레이(100), 상기 드라이버(200), 상기 센스 앰프(300) 및 상기 래치 출력 회로(300)를 리셋(Sense Amp RESET, S3)시키는 동작을 반복 수행한다.
상기와 같이, E-fuse RUPTURE(S1), E-fuse RESET(S2) 및 Sense Amp RESET(S3)을 반복 수행하여, 시뮬레이션 결과(Verilog Netlist)를 생성한다. 이때, 퓨즈 회로를 디지털 회로로서 모델링할 경우, 상기 E-fuse 셀 어레이(100)를 제외한 상기 드라이버(200), 상기 센스 앰프(300) 및 상기 래치 출력 회로(300)는 상기 E-fuse 셀 어레이(100)의 출력 즉, 셀 데이터(C_D)를 바이패스(bypass)시키는 방식으로 모델링될 수 있다. 이것은 E-fuse 셀 어레이(100)를 검증하기 위한 시뮬레이션 시간을 줄이기 위하여 상기 드라이버(200), 상기 센스 앰프(300), 및 상기 래치 출력 회로(300)는 모두 정상적으로 동작한다는 것을 전제하기 때문이다.
도 2와 같은 방식으로, 퓨즈 회로의 시뮬레이션 결과를 추출함으로써 퓨즈 회로에 대한 검증을 수행할 수 있다.
도 3에 도시된 바와 같이, 퓨즈 회로의 시뮬레이션 결과를 추출하여 퓨즈 회로의 검증을 수행하고, 퓨즈 회로의 검증이 완료된 이후 리페어 검증을 수행할 수 있다.
시작 단계(START, S11)는 퓨즈 회로를 디지털 회로로서 모델링한 테스트 프로그램에 입력 벡터(INPUT VECTOR)를 생성하여 입력시키는 단계(S11)를 포함할 수 있다. 상기 입력 벡터(INPUT VECTOR)는 퓨즈 회로를 모델링한 테스트 프로그램이 도 2와 같이 동작할 수 있도록 퓨즈 회로에 입력 신호들(ADD, RUPTURE, READ, Dr_en, SA_en, LO_en)을 설정한 입력 값일 수 있다.
시뮬레이션 수행 단계(S12)는 상기 시작 단계(S11)에서 입력된 입력 벡터(INPUT VECTOR)에 대해 퓨즈 회로를 디지털 회로로서 모델링한 프로그램을 동작시켜 시뮬레이션 결과(Verilog Netlist)를 추출하는 단계를 포함할 수 있다.
시뮬레이션 결과에서 리페어 확인 정보 추출 단계(S13)는 상기 시뮬레이션 수행 단계(S12)에서 추출된 시뮬레이션 결과(Verilog Netlist)에 따라 리페어 확인 정보를 추출하는 단계로서 리페어 확인 정보를 룩업 테이블(lookup table) 형태로 생성하는 단계이다.
기대값 파일에서 리페어 확인 정보 기대값 추출 단계(S14)는 상기 입력 벡터(INPUT VECTOR)에 따라 정상적으로 리페어되어야할 값들에 대한 정보를 룩업 테이블(lookup table) 형태로 생성하는 단계이다.
비교 단계(S15)는 상기 시뮬레이션 결과에서 리페어 확인 정보 추출 단계(S13) 및 상기 기대값 파일에서 리페어 확인 정보 기대값 추출 단계(S14)에서 생성된 룩업 테이블(lookup table)들을 비교하고, 비교 결과를 출력하는 단계를 포함할 수 있다.
Pass/Fail 판단 단계(S16)는 상기 비교 단계(S15)에서 생성된 비교 결과를 판단하여 리페어 검증이 패스(Pass)인지 페일(Fail)인지를 판단하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법은 퓨즈 회로를 디지털 회로로서 모델링하여 퓨즈 회로를 검증함으로서, 퓨즈 회로에 대한 검증 시간을 줄일 수 있고, 퓨즈 회로를 디지털 회로로 모델링한 것과 입력 벡터에 따라 퓨즈 회로에 대한 시뮬레이션 결과를 추출하고, 추출된 정보에 응답하여 리페어 정보에 대한 룩업 테이블을 생성함으로써, 리페어 검증 시간을 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (7)
- 복수개의 E-fuse를 포함하고, 어드레스, 럽쳐 신호 및 리드 신호에 응답하여 상기 복수개의 E-fuse를 럽쳐 및 럽쳐된 정보를 셀 데이터로서 출력하는 E-fuse 셀 어레이;
드라이버 인에이블 신호에 응답하여 상기 셀 데이터를 드라이빙하여 드라이빙 데이터로서 출력하는 드라이버;
센스 앰프 인에이블 신호에 응답하여 상기 드라이빙 데이터 및 기준 전압의 전압 레벨을 비교하여 센스 앰프 출력 신호를 생성하는 센스 앰프; 및
래치 출력 인에이블 신호에 응답하여 상기 센스 앰프 출력 신호를 래치하고, 래치된 신호를 퓨즈 래치 데이터로서 출력하는 래치 출력 회로를 포함하는 퓨즈 회로를 디지털 회로로서 모델링한 프로그램을 동작시키도록 구성된 유한 상태 머신(FSM: Finite State Machine)을 이용한 퓨즈 회로의 검증 방법으로서,
상기 유한 상태 머신이 상기 디지털 회로로서 모델링한 프로그램을 동작시켜,
상기 E-fuse 셀 어레이의 E-fuse를 럽쳐하는 럽쳐 단계;
상기 E-fuse를 럽쳐한 정보를 상기 퓨즈 래치 데이터로서 출력하는 단계; 및
상기 드라이버, 상기 센스 앰프 및 래치 출력 회로를 리셋하는 단계를 순차적으로 반복하는 것을 특징으로 하는 퓨즈 회로의 검증 방법. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 리셋하는 단계 이후
상기 럽쳐 단계를 수행할 경우 이전 럽쳐된 E-fuse 이외에 다른 E-fuse를 럽쳐하도록 하는 것을 특징으로 하는 퓨즈 회로의 검증 방법. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 2 항에 있어서,
상기 리셋하는 단계 이후
상기 럽쳐 단계를 수행할 경우 이전 럽쳐된 E-fuse 이외에 다른 E-fuse를 럽쳐하도록 상기 어드레스를 가변시키는 것을 특징으로 하는 퓨즈 회로의 검증 방법. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 E-fuse를 럽쳐한 정보를 상기 퓨즈 래치 데이터로서 출력하는 단계는
상기 드라이버 인에이블 신호, 상기 센스 앰프 인에이블 신호 및 상기 래치 출력 인에이블 신호를 모두 인에이블시키는 것을 특징으로 하는 퓨즈 회로의 검증 방법. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 드라이버, 상기 센스 앰프 및 래치 출력 회로를 리셋하는 단계는
상기 드라이버 인에이블 신호, 상기 센스 앰프 인에이블 신호 및 상기 래치 출력 인에이블 신호를 모두 디스에이블시키는 것을 특징으로 하는 퓨즈 회로의 검증 방법. - E-fuse 셀 어레이, 드라이버, 센스 앰프 및 래치 출력 회로를 포함하는 퓨즈 회로를 디지털 회로로서 모델링한 테스트 프로그램을 동작시키도록 구성된 유한 상태 머신을 이용한 리페어 검증 방법으로서,
상기 유한 상태 머신이 상기 테스트 프로그램을 동작시켜 입력 벡터를 입력시키는 단계;
상기 입력 벡터에 따른 시뮬레이션 결과를 추출하는 단계;
상기 퓨즈 회로를 디지털 회로로서 모델링한 테스트 프로그램에 입력된상기 입력 벡터에 따른 시뮬레이션 결과를 추출하는 단계;
추출된 상기 시뮬레이션 결과에 따라 리페어 확인 정보를 룩업 테이블 형태로 생성하는 단계;
상기 입력 벡터에 대한 기대값 파일에서 리페어 확인 정보에 대한 기대값을 추출하여 룩업 테이블 형태로 생성하는 단계; 및
상기 시뮬레이션 결과에 따른 룩업 테이블 및 상기 기대값 파일에 따른 룩업 테이블을 비교하여 패스/페일을 판단하는 단계를 수행하는 것을 특징으로 하는 리페어 검증 방법. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 유한 상태 머신이 상기 테스트 프로그램을 동작시켜 입력 벡터를 입력시키는 단계에서,
상기 드라이버, 상기 센스 앰프, 및 상기 래치 출력 회로는 상기 E-fuse 셀 어레이의 출력을 바이패스시키는 것을 특징으로 하는 리페어 검증 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160018470A KR102428218B1 (ko) | 2016-02-17 | 2016-02-17 | 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160018470A KR102428218B1 (ko) | 2016-02-17 | 2016-02-17 | 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170096786A KR20170096786A (ko) | 2017-08-25 |
| KR102428218B1 true KR102428218B1 (ko) | 2022-08-04 |
Family
ID=59761572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160018470A KR102428218B1 (ko) | 2016-02-17 | 2016-02-17 | 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102428218B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150269978A1 (en) * | 2014-03-18 | 2015-09-24 | Qualcomm Incorporated | Method and apparatus for low-level input sense amplification |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464945B1 (ko) * | 2000-12-30 | 2005-01-05 | 주식회사 하이닉스반도체 | 내부전압 레벨 트리밍 발생 장치의 퓨즈셋 박스 |
| KR102034008B1 (ko) * | 2012-12-27 | 2019-10-18 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그의 구동방법 |
-
2016
- 2016-02-17 KR KR1020160018470A patent/KR102428218B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150269978A1 (en) * | 2014-03-18 | 2015-09-24 | Qualcomm Incorporated | Method and apparatus for low-level input sense amplification |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170096786A (ko) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10699796B2 (en) | Validation of a repair to a selected row of data | |
| JP4659119B2 (ja) | 電子ヒューズの最適フィールド・プログラミングを提供する方法。 | |
| US7895028B2 (en) | Structure for increasing fuse programming yield | |
| US8924907B1 (en) | Bitstream verification on embedded processor—FPGA platform | |
| JP2005071582A (ja) | ウェーハレベルのテストまたはポストパッケージのテストで選択的にプログラムされる半導体メモリ装置のリペア装置及びそのリペア方法 | |
| US20100125766A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| KR20160016367A (ko) | 반도체 메모리 장치 및 이의 동작방법 | |
| US9256505B2 (en) | Data transformations to improve ROM yield and programming time | |
| US9355743B2 (en) | Memory array test logic | |
| KR102428218B1 (ko) | 퓨즈 회로의 검증 방법 및 이를 이용한 리페어 검증 방법 | |
| US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
| CN101317180A (zh) | 提供ic设计的方法以及ic设计工具 | |
| JP5056625B2 (ja) | 回路設計装置および回路設計方法 | |
| US9672094B1 (en) | Interconnect circuitry fault detection | |
| US20160336077A1 (en) | Semiconductor device and semiconductor system | |
| KR20160016362A (ko) | 반도체 메모리 장치 및 리던던시 워드라인의 테스트 방법 | |
| US9607718B2 (en) | Semiconductor memory device and test operation method thereof | |
| JP2006277180A (ja) | Ｒｔｌ入力プログラムの不具合解析支援装置及びその方法ならびに部分ｒｔｌ生成装置 | |
| JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| KR102179568B1 (ko) | 반도체장치 및 반도체시스템 | |
| KR20160005988A (ko) | 반도체 장치의 어레이 퓨즈 테스트 방법 | |
| EP2365488B1 (en) | Apparatus and method for testing semiconductor integrated circuits, and a non-transitory computer-readable medium having a semiconductor integrated circuit testing program | |
| JP4921751B2 (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
| JP2012033091A (ja) | 半導体回路およびそのテスト方法 | |
| JP2006267056A (ja) | 半導体装置およびそのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |