KR20160016367A - 반도체 메모리 장치 및 이의 동작방법 - Google Patents

반도체 메모리 장치 및 이의 동작방법 Download PDF

Info

Publication number
KR20160016367A
KR20160016367A KR1020140100378A KR20140100378A KR20160016367A KR 20160016367 A KR20160016367 A KR 20160016367A KR 1020140100378 A KR1020140100378 A KR 1020140100378A KR 20140100378 A KR20140100378 A KR 20140100378A KR 20160016367 A KR20160016367 A KR 20160016367A
Authority
KR
South Korea
Prior art keywords
fuse
mode
information
memory device
semiconductor memory
Prior art date
Application number
KR1020140100378A
Other languages
English (en)
Other versions
KR102160598B1 (ko
Inventor
박가람
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140100378A priority Critical patent/KR102160598B1/ko
Priority to US14/570,967 priority patent/US9514840B2/en
Priority to CN201510090074.3A priority patent/CN105321576B/zh
Publication of KR20160016367A publication Critical patent/KR20160016367A/ko
Application granted granted Critical
Publication of KR102160598B1 publication Critical patent/KR102160598B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

제1모드를 위해 할당된 다수의 퓨즈를 포함하는 제1퓨즈셋과, 제2모드를 위해 할당된 다수의 퓨즈를 포함하는 제2퓨즈셋을 포함하는 퓨즈부;및 상기 제2모드에서, 리페어 제어신호에 응답하여, 상기 제1퓨즈셋 중에서 이용 가능한 퓨즈 또는 상기 제2퓨즈셋을 프로그래밍하는 프로그램부를 포함하는 반도체 메모리 장치가 제공되며, 전체 퓨즈셋의 개수를 증가시킬 필요없이 포스트 패키지 리페어(Post Package Repair) 모드 시에 사용 가능한 퓨즈셋의 개수가 확장되어 PPR모드를 수행함으로써, 반도체 메모리 장치의 생산 수율을 개선할 수 있다.

Description

반도체 메모리 장치 및 이의 동작방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로 리페어 동작시 불량 어드레스 정보를 프로그래밍하기 위한 반도체 메모리 장치 및 이의 동작방법에 관한 것이다.
불량 셀(cell)에 대한 리페어(repair)는 웨이퍼(wafer) 상태에서 수행하는 리페어와 패키지(package) 상태에서 수행하는 리페어가 있다. 패키지 상태에서 수행하는 리페어를 포스트 패키지 리페어 (Post Package Repair;PPR)라고 한다.
한편, 반도체 메모리 장치 내에는 리페어 대상 메모리 셀에 대응하는 어드레스를 프로그래밍(programing) 할 수 있는 퓨즈 회로가 구비된다. 여기서, 프로그래밍은 리페어 대상 메모리 셀에 대응하는 어드레스를 퓨즈 회로에 저장하기 위한 일련의 동작을 의미한다. 퓨즈 회로는 다수의 퓨즈셋을 구비하고 있으며, 다수의 퓨즈셋은 PPR모드 시 사용하기 위해 할당된 퓨즈셋과, PPR모드가 아닌 테스트 모드(NON-PPR모드) 시 사용하기 위해 할당된 퓨즈셋으로 구분된다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 NON_PPR모드에서 미사용된 퓨즈셋을 PPR모드 시에 이용함으로써, 전체 퓨즈셋의 개수를 증가시킬 필요없이 PPR모드 용 퓨즈셋의 개수를 확장시킬 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는, 제1모드를 위해 할당된 다수의 퓨즈를 포함하는 제1퓨즈셋과, 제2모드를 위해 할당된 다수의 퓨즈를 포함하는 제2퓨즈셋을 포함하는 퓨즈부;및 상기 제2모드에서, 리페어 제어신호에 응답하여, 상기 제1퓨즈셋 중에서 이용 가능한 퓨즈 또는 상기 제2퓨즈셋을 프로그래밍하는 프로그램부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 제1모드를 위해 할당된 다수의 퓨즈를 포함하는 제1퓨즈셋과, 제2모드를 위해 할당된 다수의 퓨즈를 포함하는 제2퓨즈셋을 포함하는 퓨즈부; 상기 제2모드 시 외부로부터 인가된 불량 어드레스 정보에 응답하여 상기 제1퓨즈셋에 대응하는 퓨즈정보인 상기 제1퓨즈정보를 출력하고, 상기 제1퓨즈셋 중에서 이용 가능한 퓨즈셋의 유무를 판단하여 오버플로우 신호를 생성하기 위한 제1퓨즈정보 저장부; 상기 제2모드 시 상기 불량 어드레스 정보에 응답하여 상기 제2퓨즈셋에 대응하는 퓨즈정보인 제2퓨즈정보를 출력하기 위한 제2퓨즈정보 저장부;및 확장모드 신호에 응답하여 상기 제1퓨즈정보를 출력하되, 상기 오버플로우 신호가 활성화된 구간에서는 상기 제2퓨즈정보를 출력하기 위한 선택 출력부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작방법은, 다수의 퓨즈로 구성된 제1퓨즈셋 및 제2퓨즈셋을 구비하는 반도체 메모리 장치의 동작방법에 있어서, 부트-업 시 상기 제1퓨즈셋 및 상기 제2퓨즈셋에서 이용 가능한 퓨즈셋의 정보를 저장하되, 상기 제1퓨즈셋에서 이용 가능한 퓨즈가 없는 경우에 오버플로우 신호를 생성하는 단계; PPR모드 및 확장모드 진입 여부를 판단하는 단계; 상기 PPR모드 및 상기 확장모드인 경우에 상기 오버플로우 신호가 활성화된 구간에서는 외부로부터 인가되는 불량 어드레스 정보에 응답하여 상기 제2퓨즈셋에 대응하는 퓨즈정보를 선택하는 단계;및 상기 선택된 퓨즈 정보에 대응하는 퓨즈를 럽쳐하는 단계를 포함할 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 전체 퓨즈셋의 개수를 증가시킬 필요없이 PPR모드 시에 사용 가능한 퓨즈셋의 개수를 확장하여 PPR모드를 수행함으로써, 반도체 메모리 장치의 생산 수율을 개선할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 도시한 블록도.
도 2는 도 1에 도시된 반도체 메모리 장치의 동작방법을 나타낸 순서도
도 3은 도 1에 도시된 선택 출력부의 일 실시예를 도시한 회로도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도 1을 참조하면, 반도체 메모리 장치는 퓨즈부(100)와, 프로그램부(200) 및 퓨즈셋 래치부(300)를 포함할 수 있다. 퓨즈부(100)는 제1퓨즈셋(110)과, 제2퓨즈셋(120)과, 로우 디코더(130) 및 컬럼 디코더(140)를 포함할 수 있다.
상기 퓨즈부(100)의 상기 제1퓨즈셋(110)은 제1모드를 위해 할당된 다수의 퓨즈를 포함할 수 있다. 또한, 상기 제2퓨즈셋(120)은 제2모드를 위해 할당된 다수의 퓨즈를 포함할 수 있다. 상기 제1퓨즈셋(110) 및 상기 제2퓨즈셋(120)은 프로그램부(200)의 럽쳐(rupture) 동작을 통해서 리페어 대상 어드레스인 불량 어드레스 정보가 프로그래밍(programing)될 수 있다.
상기 제1모드는 NON-PPR모드일 수 있다. 또한, 상기 제2모드는 PPR모드일 수 있다. 상기 NON-PPR모드는 상기 PPR모드 전에 수행하는 테스트 모드일 수 있다. 예컨대, 상기 제1모드는 패키지 단계에서 수행하는 패키지 테스트나, 또는 모듈(module) 단계에서 수행하는 모듈 테스트일 수 있다. 따라서, 상기 제1퓨즈셋(110)은 상기 NON-PPR모드에 사용하기 위해 할당해 놓은 퓨즈셋을 의미할 수 있다. 반면에, 상기 제2퓨즈셋(120)은 상기 PPR모드에 사용하기 위해 할당해 놓은 퓨즈셋을 의미할 수 있다.
상기 퓨즈부(100)의 구성 요소인 상기 로우 디코더(130) 및 컬럼 디코더(140)의 동작은 이후 설명하기로 한다.
상기 프로그램부(200)는 부트-업 제어부(210)와, 어드레스 래치부(220)와, 제1퓨즈정보 저장부(230)와, 제2퓨즈정보 저장부(240)와, 선택 출력부(250) 및 럽쳐 제어부(260)를 포함할 수 있다. 상기 프로그램부(200)는 리페어 제어신호에 응답하여 상기 제1퓨즈셋(110) 중에서 이용 가능한 퓨즈 또는 상기 제2퓨즈셋(120)을 프로그래밍할 수 있다. 상기 리페어 제어신호는 상기 NON-PPR모드 또는 상기 PPR모드 시에 외부에서 인가되거나 또는 내부에서 생성되어, 리페어 동작을 수행하기 위한 다수의 제어신호를 의미할 수 있다.
상기 부트-업 제어부(210)는 상기 반도체 메모리 장치의 부트-업(boot-up) 동작을 제어하기 위한 것이다. 상기 부트-업 동작은 상기 퓨즈부(100)에 프로그래밍된 퓨즈 데이터(ARE_DATA)를 상기 퓨즈셋 래치부(300)에 저장하는 동작이다. 일반적으로 상기 반도체 메모리 장치는 파워-업(power-up) 동작 시에 상기 부트-업 동작을 수행함으로써 상기 퓨즈부(100)에 프로그래밍된 퓨즈 데이터(ARE_DATA)를 순차적으로 리드(read)한 후, 이를 퓨즈셋 래치부(300)에 저장하고, 저장된 상기 퓨즈 데이터(ARE_DATA)를 이용하여 리페어 동작을 수행할 수 있다. 또한, 상기 부트-업 제어부(210)는 상기 제1퓨즈셋(110) 및 상기 제2퓨즈셋(120)에서 이용 가능한 퓨즈셋이 있다고 판단되는 경우 상기 제1퓨즈셋(110)에서 이용 가능한 퓨즈셋의 초기 퓨즈정보(UP_NPPR)를 제1퓨즈정보 저장부(230)로 출력하며, 상기 제2퓨즈셋(120)에서 이용 가능한 퓨즈셋의 초기 퓨즈정보(UP_PPR)를 제2퓨즈정보 저장부(240)로 출력할 수 있다. 상기 부트-업 동작은 상기 파워-업 동작시 매번 수행되는 동작이기 때문에, 상기 부트-업 제어부(210)는 상기 제1퓨즈셋(110) 및 상기 제2퓨즈셋(120)에 이용 가능한 퓨즈의 위치정보인 퓨즈정보를 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)로 각각 전달하여 업데이트(update) 할 수 있다.
상기 어드레스 래치부(220)는 외부로부터 인가되는 불량 어드레스(F_ADD)를 수신할 수 있다. 상기 어드레스 래치부(220)는 상기 불량 어드레스(F_ADD)를 래칭할 수 있다. 상기 불량 어드레스(F_ADD)는 불량 로우 어드레스 및 상기 불량 로우 어드레스가 위치가 뱅크 어드레스를 포함할 수 있다. 상기 어드레스 래치부(140)는 상기 래칭된 불량 어드레스(LF_ADD)를 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)로 출력할 수 있다.
전술하였듯이, 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)는 상기 부트-업 제어부(210)로부터 각각 상기 제1퓨즈셋(110) 및 상기 제2퓨즈셋(120)에서 이용 가능한 초기 퓨즈정보(UP_NPPR/UP_PPR)를 수신받아 저장할 수 있다.
상기 제1퓨즈정보 저장부(230)는 상기 부트-업 제어부(210)로부터 상기 제1퓨즈셋(110)에서 이용 가능한 퓨즈정보인 상기 초기 퓨즈정보(UP_NPPR)를 수신받아 저장하며, 상기 제1퓨즈셋(110) 중 미사용 퓨즈셋의 유무를 판단하여 오버플로우 신호(OVER_SIG)를 생성할 수 있다. 상기 제1퓨즈정보 저장부(230)는 상기 제1퓨즈셋(110) 중 이용 가능한 퓨즈의 위치정보가 저장되어 있기 때문에, 상기 NON-PPR모드인 경우에 이용 가능한 퓨즈정보를 저장할 수 있다. 또한, 상기 제1퓨즈정보 저장부(230)는 상기 제1퓨즈셋(110)에서 이용 가능한 퓨즈정보가 없는 경우, 즉 상기 NON-PPR모드를 통한 리페어 동작을 위해 구비된 상기 제1퓨즈셋(110)을 모두 사용한 경우에 활성화된 상기 오버플로우 신호(OVER_SIG)를 출력할 수 있다. 상기 어드레스 래치부(220)로부터 상기 래칭된 불량 어드레스(LF_ADD)를 수신받은 상기 제1퓨즈정보 저장부(230)는 저장된 퓨즈정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)에 인접한 퓨즈의 위치정보들을 출력할 수 있다. 구체적으로, 상기 제1퓨즈정보 저장부(230)는 상기 래칭된 불량 어드레스(LF_ADD)를 수신받아 저장된 위치정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)에 인접한 위치정보인 제1퓨즈 정보(NPPR_R,NPPR_C)를 출력할 수 있다.
상기 제2퓨즈정보 저장부(240)는 상기 부트-업 제어부(210)로부터 상기 제2퓨즈셋(120)에서 이용 가능한 퓨즈정보인 상기 초기 퓨즈정보(UP_PPR)를 수신받아 저장할 수 있다. 상기 제2퓨즈정보 저장부(240)는 상기 제2퓨즈셋(120) 중 이용 가능한 퓨즈의 위치정보가 저장되어 있기 때문에, 상기 PPR모드인 경우에 이용 가능한 퓨즈정보를 저장할 수 있다. 상기 어드레스 래치부(220)로부터 상기 래칭된 불량 어드레스(LF_ADD)를 수신받은 상기 제2퓨즈정보 저장부(240)는 저장된 위치정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)에 인접한 위치정보인 제2퓨즈 정보(PPR_R,PPR_C)를 출력할 수 있다.
상기 선택 출력부(250)는 상기 제1퓨즈정보 저장부(230)로부터 상기 오버플로우 신호(OVER_SIG) 및 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 수신받을 수 있다. 또한, 상기 선택 출력부(250)는 상기 제2퓨즈정보 저장부(240)로부터 상기 제2퓨즈정보(PPR_R,PPR_C)를 수신받을 수 있다. 상기 선택 출력부(250)는 상기 PPR모드 활성화신호(PPREN) 및 확장모드 신호(EXTEND_TM)를 수신받을 수 있다. 상기 확장모드 신호(EXTEND_TM)는 외부로부터 인가되거나, 또는 내부에서 생성되는 신호일 수 있다. 상기 확장모드 신호(EXTEND_TM)가 활성화된 경우 상기 PPR모드시 상기 제2퓨즈셋(120)이 아닌, 상기 제1퓨즈셋(110) 영역으로 확장하여 사용 가능한 확장모드에 진입할 수 있다.
상기 선택 출력부(250)는 수신받은 상기 PPR모드 활성화신호(PPREN)와, 상기 확장모드 신호(EXTEND_TM) 및 상기 오버플로우 신호(OVER_SIG)에 기초하여, 상기 제1퓨즈정보(NPPR_R,NPPR_C) 또는 상기 제2퓨즈 정보(PPR_R,PPR_C)를 선택적으로 출력할 수 있다. 상기 선택 출력부(250)는 상기 제1퓨즈정보(NPPR_R,NPPR_C) 또는 상기 제2퓨즈정보(PPR_R,PPR_C)를 퓨즈부 선택정보(ARE_R,ARE_C)로서 상기 퓨즈부(100)로 출력할 수 있다. 상기 선택 출력부(250)는 상기 PPR모드 활성화신호(PPREN)가 비활성화된 경우에 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 상기 퓨즈부(100)로 출력할 수 있다. 또한, 상기 선택 출력부(250)는 상기 PPR모드 활성화신호(PPREN)가 활성화되고, 상기 확장모드 신호(EXTEND_TM)가 비활성화된 경우에 상기 제2퓨즈정보(PPR_R,PPR_C)를 상기 퓨즈부(100)로 출력할 수 있다. 상기 선택 출력부(250)는 상기 PPR모드 활성화신호(PPREN)가 활성화되고, 상기 확장모드 신호(EXTEND_TM)가 활성화되면, 상기 오버플로우 신호(OVER_SIG)에 기초하여 상기 제1퓨즈정보(NPPR_R,NPPR_C) 또는 상기 제2퓨즈정보(PPR_R,PPR_C)를 선택적으로 출력할 수 있다. 즉, 상기 제1퓨즈셋(110) 중 미사용 퓨즈셋이 있는 경우에 비활성화된 상기 오버플로우 신호(OVER_SIG)가 수신되며, 상기 선택 출력부(250)는 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 출력할 수 있다. 반면에, 상기 제1퓨즈셋(110)중 미사용 퓨즈셋이 없는 경우에 활성화된 상기 오버플로우 신호(OVER_SIG)가 수신되며, 상기 선택 출력부(250)는 상기 제2퓨즈정보(PPR_R,PPR_C)를 출력할 수 있다.
본 발명의 실시예에 따른 상기 반도체 메모리 장치는 상기 PPR모드인 경우에 상기 확장모드 신호(EXTEND_TM)가 활성화되어 상기 확장모드에 진입하면, 상기 오버플로우 신호(OVER_SIG)가 활성화되기 전까지 상기 선택 출력부(250)는 상기 PPR모드인 경우에도 상기 제1퓨즈셋(110)을 사용할 수 있다. 따라서, 상기 PPR모드인 경우에 상기 제1퓨즈셋(110)에 이용 가능한 퓨즈셋의 유무를 판단하여 상기 제1퓨즈셋에 이용 가능한 퓨즈셋이 있는 경우, 상기 PPR모드를 위해 할당된 상기 제2퓨즈셋(120)이 아닌, 상기 제1퓨즈셋(110)을 사용할 수 있다.
상기 퓨즈부(100)의 상기 로우 디코더(130)는 상기 선택 출력부(250)로부터 수신받은 상기 제1퓨즈정보(NPPR_R,NPPR_C) 및 상기 제2퓨즈정보(PPR_R,PPR_C) 중 로우 계열의 퓨즈정보(NPPR_R/PPR_R)를 퓨즈부 로우 선택정보(ARE_R)로서 수신받아 디코딩하여 상기 제1퓨즈셋(110) 또는 상기 제2퓨즈셋(120)의 워드라인을 선택하기 위한 신호를 생성할 수 있다.
상기 퓨즈셋(100)의 상기 컬럼 디코더(140)는 상기 선택 출력부(250)로부터 수신받은 상기 제1퓨즈정보(NPPR_R,NPPR_C) 및 상기 제2퓨즈정보(PPR_R,PPR_C) 중 컬럼계열의 퓨즈정보(NPPR_C/PPR_C)를 퓨즈부 컬럼 선택정보(ARE_C)로서 수신받아 디코딩하여 상기 제1퓨즈셋(110) 또는 상기 제2퓨즈셋(120)의 비트라인을 선택하기 위한 신호를 생성할 수 있다.
상기 럽쳐 제어부(260)는 상기 퓨즈부(100)로 럽쳐 활성화신호(PGMEN)를 출력하여, 상기 럽쳐 활성화신호(PGMEN)를 수신받은 상기 퓨즈부(100)는 럽쳐 동작을 수행할 수 있다.
상기 퓨즈부(100)는 상기 선택 출력부(250)로부터 출력된 상기 퓨즈부 선택정보(ARE_R,ARE_C) 및 상기 럽쳐 제어부(260)로부터 출력된 상기 럽쳐 활성화신호(PGMEN)를 수신받을 수 있다. 상기 럽쳐 활성화신호(PGMEN)에 응답하여 상기 퓨즈부(100)는 상기 럽쳐 동작을 수행할 수 있다. 참고로, 상기 럽쳐 활성화신호(PGMEN) 및 상기 퓨즈부 선택정보(ARE_R,ARE_C)는 상기 리페어 제어신호에 포함할 수 있다. 상기 선택 출력부(250)로부터 출력된 상기 퓨즈부 선택정보(ARE_R,ARE_C)에 상기 불량 어드레스의 정보를 프로그래밍할 수 있다. 이후, 상기 부트-업 동작을 통해 상기 퓨즈부(100)에 프로그래밍된 정보인 퓨즈 데이터(ARE_DATA)는 상기 퓨즈셋 래치부(300)로 출력되어 순차적으로 래칭할 수 있다. 래칭된 상기 퓨즈 데이터(ARE_DATA) 및 상기 어드레스 래치부(220)로부터 출력된 상기 래칭된 불량 어드레스(LF_DATA)를 통해 상기 반도체 메모리 장치는 리페어 동작을 수행하게 된다.
다음으로는 상기 반도체 메모리 장치의 동작에 대해 설명하고자 한다.
상기 반도체 메모리 장치를 동작시키기 위해 외부로부터 전원 전압을 공급받게 되면, 상기 부트-업 제어부(210)는 부트-업 동작을 수행하게 된다. 상기 제1퓨즈셋(110) 및 상기 제2퓨즈셋(120)에 저장된 퓨즈 데이터(ARE_DATA)를 순차적으로 리드함으로써 상기 퓨즈셋 래치부(300)에 상기 퓨즈 데이터(ARE_DATA)를 래칭한다. 또한, 상기 부트-업 제어부(210)는 상기 부트-업 동작을 수행함으로써 상기 제1퓨즈셋(110) 및 제2퓨즈셋(120)에서 이용 가능한 퓨즈의 위치정보인 상기 초기 퓨즈정보(UP_NPPR/UP_PPR)를 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)로 각각 출력한다. 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)는 상기 부트-업 제어부(210)로부터 수신받은 사용 가능한 퓨즈정보를 각각 저장하게 된다.
예컨대, 상기 반도체 메모리 장치가 상기 NON-PPR모드인 경우의 동작에 대해 설명하고자 한다. 상기 NON-PPR모드인 경우에 상기 PPR모드 활성화신호(PPREN) 및 상기 확장모드 신호(EXTEND_TM)가 비활성화된다. 상기 어드레스 래치부(220)는 외부로부터 상기 불량 어드레스(F_ADD)를 수신받아 래칭한다. 상기 제1퓨즈정보 저장부(230)는 상기 래칭된 불량 어드레스(LF_ADD)를 수신받아 저장되어 있는 퓨즈정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)와 인접한 위치정보인 상기 제1퓨즈 정보(NPPR_R,NPPR_C)를 출력한다. 상기 선택 출력부(250)는 상기 제1퓨즈정보 저장부(230)로부터 수신받은 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 상기 퓨즈부 선택정보(ARE_R,ARE_C)로서 상기 로우 디코더(130) 및 상기 컬럼 디코더(140)로 출력할 수 있다. 상기 럽쳐 활성화신호(PGMEN)가 상기 퓨즈부(100)로 출력되면, 상기 퓨즈부(100)는 상기 제1퓨즈셋(110) 중 상기 퓨즈부 선택정보(ARE_R,ARE_C)에 대응하는 퓨즈의 럽쳐 동작을 수행함으로써, 상기 불량 어드레스의 정보를 프로그래밍한다. 이후, 부트-업 제어부(210)에서 상기 제1퓨즈셋(110)에 프로그램된 퓨즈 데이터(ARE_DATA)를 순차적으로 리드함으로써 상기 퓨즈셋 래치부(300)로 전달하게 된다.
다음으로, 상기 반도체 메모리 장치가 상기 PPR모드이면서 상기 확장모드가 아닌 경우의 동작에 대해 설명하고자 한다. 상기 반도체 메모리 장치는 활성화된 상기 PPR모드 활성화신호(PPREN) 및 비활성화된 상기 확장모드 신호(EXTEND_TM)를 수신받는다. 전술하였듯이, 상기 부트-업 제어부(210)의 상기 부트-업 동작을 수행함으로써 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)에 이용 가능한 퓨즈의 위치정보가 업데이트되어 저장되어 있다. 상기 어드레스 래치부(220)는 외부로부터 상기 불량 어드레스(F_ADD)를 수신받아 래칭한다. 상기 제2퓨즈정보 저장부(240)는 상기 래칭된 불량 어드레스(LF_ADD)를 수신받아 저장되어 있는 퓨즈정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)와 인접한 퓨즈정보인 상기 제2퓨즈 정보(PPR_R,PPR_C)를 출력한다. 상기 선택 출력부(250)는 상기 제2퓨즈정보 저장부(240)로부터 수신받은 상기 제2퓨즈 정보(PPR_R,PPR_C)를 상기 퓨즈부 선택정보(ARE_R,ARE_C)로서 상기 로우 디코더(130) 및 상기 컬럼 디코더(140)로 출력할 수 있다. 상기 럽쳐 활성화신호(PGMEN)가 상기 퓨즈부(100)로 출력되면, 상기 퓨즈부(100)는 상기 제2퓨즈셋(120) 중 상기 퓨즈부 선택정보(ARE_R,ARE_C)에 대응하는 퓨즈의 럽쳐 동작을 수행함으로써, 상기 불량 어드레스의 정보를 프로그래밍한다. 이후, 부트-업 제어부(210)에서 상기 제2퓨즈셋(120)에 프로그램된 퓨즈 데이터(ARE_DATA)를 순차적으로 리드함으로써 상기 퓨즈셋 래치부(300)로 전달하게 된다.
반면에, 상기 반도체 메모리 장치가 상기 PPR모드이면서 상기 확장모드인 경우의 동작에 대해 설명하고자 한다. 이 경우는 상기 확장모드이지만, 상기 제1퓨즈셋(110)에 이용 가능한 퓨즈정보의 유무에 따라서 상기 제1퓨즈 정보(NPPR_R,NPPR_C)를 선택하는 경우와, 또는 상기 제2퓨즈 정보(PPR_R,PPR_C)를 선택하는 경우로 나뉠 수 있다.
예컨대, 상기 제1퓨즈셋(110)에 이용 가능한 퓨즈셋이 없는 경우 즉, 상기 NON-PPR모드에서 상기 제1퓨즈셋(110)에 구비된 퓨즈셋을 모두 사용한 경우, 상기 제1퓨즈정보 저장부(230)는 활성화된 상기 오버플로우 신호(OVER_SIG)를 출력하게 된다. 상기 어드레스 래치부(220)는 외부로부터 상기 불량 어드레스(F_ADD)를 수신받아 래칭한다. 상기 제2퓨즈정보 저장부(240)는 상기 래칭된 불량 어드레스(LF_ADD)를 수신받아 저장되어 있는 퓨즈정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)와 인접한 퓨즈정보를 출력한다. 상기 선택 출력부(250)는 비활성화된 상기 확장모드 신호(EXTEND_TM) 및 상기 오버플로우 신호(OVER_SIG)에 기초하여 상기 제2퓨즈정보 저장부(240)로부터 수신받은 상기 제2퓨즈정보(PPR_R,PPR_C)를 상기 퓨즈부 선택정보(ARE_R,ARE_C)로서 상기 퓨즈부(100)로 출력한다. 상기 럽쳐 제어부(260)로부터 상기 럽쳐 활성화신호(PGMEN)가 상기 퓨즈부(100)로 출력되면, 상기 퓨즈부(100)는 상기 제2퓨즈셋(120) 중 상기 퓨즈부 선택정보(ARE_R,ARE_C)에 대응하는 퓨즈의 럽쳐 동작을 수행함으로써, 상기 불량 어드레스의 정보를 프로그래밍한다. 이후, 부트-업 제어부(210)에서 상기 제2퓨즈셋(120)에 프로그램된 퓨즈 데이터(ARE_DATA)를 순차적으로 리드함으로써 상기 퓨즈셋 래치부(300)로 전달하게 된다.
반면에, 상기 제1퓨즈셋(110) 중 이용 가능한 퓨즈셋이 있는 경우, 즉 상기 제1퓨즈셋(110) 중 미사용 퓨즈셋이 있는 경우에 상기 제1퓨즈정보 저장부(230)는 비활성화된 상기 오버플로우 신호(OVER_SIG)를 출력한다. 상기 어드레스 래치부(220)는 외부로부터 상기 불량 어드레스(F_ADD)를 수신받아 래칭한다. 상기 제1퓨즈정보 저장부(230) 및 상기 제2퓨즈정보 저장부(240)는 상기 래칭된 불량 어드레스(LF_ADD)를 수신받아 저장되어 있는 퓨즈정보 중에서 상기 래칭된 불량 어드레스(LF_ADD)와 인접한 퓨즈정보를 각각 출력한다. 상기 선택 출력부(250)는 상기 확장모드 신호(EXTEND_TM)를 수신받고, 상기 오버플로우 신호(OVER_SIG)에 기초하여 상기 제1퓨즈정보 저장부(230)로부터 수신받은 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 상기 퓨즈부 선택정보(ARE_R,ARE_C)로서 상기 퓨즈부(100)로 출력한다. 상기 럽쳐 제어부(260)로부터 상기 럽쳐 활성화신호(PGMEN)가 상기 퓨즈부(100)로 출력되면, 상기 퓨즈부(100)는 상기 제1퓨즈셋(110) 중 상기 퓨즈부 선택정보(ARE_R,ARE_C)에 대응하는 퓨즈의 럽쳐 동작을 수행함으로써, 상기 불량 어드레스의 정보를 프로그래밍한다. 이후, 부트-업 제어부(210)에서 상기 제1퓨즈셋(110)에 프로그래밍된 상기 퓨즈 데이터(ARE_DATA)를 순차적으로 리드함으로써 상기 퓨즈셋 래치부(300)로 전달하게 된다.
본 발명의 일 실시예에 따른 상기 반도체 메모리 장치는 상기 PPR 모드시에 상기 확장모드 신호(EXTEND_TM)를 통해서 상기 제1퓨즈셋(110) 중 미사용된 퓨즈셋의 여부를 판단하여, 상기 미사용된 퓨즈셋이 존재하는 경우에 상기 제1퓨즈셋(110) 중 미사용된 퓨즈셋을 사용함으로써 상기 PPR모드 시 사용할 수 있는 퓨즈셋의 개수를 확장시킬 수 있다.
도 2는 도 1에 도시된 반도체 메모리 장치의 동작 방법을 나타낸 순서도이다.
도 2를 참조하면, 먼저, 부트-업 동작을 통해서 제1퓨즈셋 및 제2퓨즈셋에서 이용 가능한 퓨즈정보를 업데이트하여 상기 제1퓨즈정보 저장부 및 상기 제2퓨즈정보 저장부로 출력한다. 이후, PPR모드가 아니라면(NO), NON-PPR모드인 경우로 외부로부터 불량 어드레스 정보가 인가되면 상기 제1퓨즈정보 저장부로부터 출력된 상기 제1퓨즈셋의 퓨즈정보를 선택한다. 상기 선택된 퓨즈정보에 대응하는 퓨즈의 럽쳐 동작을 진행한다.
그러나, PPR모드라면(YES), 확장모드를 판단하고, 확장모드가 아니라면(N0), 외부로부터 불량 어드레스 정보가 인가되면 상기 제2퓨즈정보 저장부에서 출력된 상기 제2퓨즈셋의 퓨즈정보를 선택한다. 상기 선택된 퓨즈정보에 대응하는 퓨즈의 럽쳐 동작을 진행한다.
그러나, 확장모드라면(YES), 외부로부터 불량 어드레스 정보가 인가되고 오버플로우 신호의 활성화 여부를 판단한다. 상기 오버플로우 신호가 활성화되면(YES), 상기 제2퓨즈정보 저장부로부터 출력된 상기 제2퓨즈셋의 퓨즈정보를 선택한다. 상기 선택된 퓨즈정보에 대응하는 퓨즈의 럽쳐 동작을 진행한다. 반면에, 상기 오버플로우 신호가 비활성화되면(NO), 상기 제1퓨즈정보 저장부로부터 출력된 상기 제2퓨즈셋의 퓨즈정보를 선택한다. 상기 선택된 퓨즈정보에 대응하는 퓨즈의 럽쳐 동작을 진행한다.
이와 같이, 본 발명의 일 실시예에 따르면, 상기 PPR모드시에 상기 제1퓨즈셋 중 미사용된 퓨즈셋의 유무를 판단하고, 상기 확장모드를 통해서 사용 가능한 퓨즈셋의 수를 확장시킬 수 있다.
도 3은 도 1에 도시된 선택 출력부의 일 실시예를 도시한 회로도이다.
도 3을 참조하면, 상기 선택 출력부(250)는 선택 제어신호 생성부(251) 및 선택부(253)를 포함할 수 있다.
상기 선택 제어신호 생성부(251)는 인버터부와, 앤드게이트 및 노어 게이트로 구성될 수 있다. 상기 선택 제어신호 생성부(251)는 PPR모드 활성화신호(PPREN)와, 확장모드 신호(EXTEND_TM) 및 오버플로우 신호(OVER_SIG)를 수신받을 수 있다. 상기 노어 게이트는 상기 PPR모드 활성화신호(PPREN)가 인버터를 거쳐 반전되어 수신받을 수 있다. 또한, 노어 게이트는 상기 인버터를 거쳐 반전된 상기 오버플로우 신호(OVER_SIG) 및 상기 확장모드 신호(EXTEND_TM)를 수신받은 상기 앤드 게이트로부터 출력된 신호를 수신받을 수 있다. 상기 선택 제어신호 생성부(251)는 상기 PPR모드 활성화신호(PPREN)가 활성화되고, 상기 확장모드 신호(EXTEND_TM)가 활성화되면 상기 오버플로우 신호(OVER_SIG)에 기초하여 선택 제어신호(SEL_CTRL)의 활성화 여부가 결정될 수 있다.
예컨대, PPR모드가 아닌 NON-PPR모드에 진입하면 상기 PPR모드 활성화신호(PPREN)가 '로우'레벨로 활성화된다. 이에 따라, 노어 게이트는 '로우'레벨의 상기 선택 제어신호(SEL_CTRL)를 출력한다.
반면에, PPR모드에 진입하면 상기 PPR모드 활성화신호(PPREN)가 '하이' 레벨로 활성화되고, 확장모드가 아니라면 상기 확장모드 신호(EXTEND_TM)가 '로우'레벨로 비활성화된다. 이에 따라, 노어 게이트는 '하이'레벨의 상기 선택 제어신호(SEL_CTRL)를 출력한다.
또한, 확장모드라면 상기 확장모드 신호(EXTEND_TM)가 '하이'레벨로 활성화된다. 제1퓨즈셋에서 이용 가능한 퓨즈셋이 있는 경우, 상기 오버플로우 신호(OVER_SIG)는 '로우'레벨로 비활성화된다. 이에 따라, 노어 게이트는 '로우' 레벨의 상기 선택 제어신호(SEL_CTRL)를 출력한다. 반면에, 상기 제1퓨즈셋에서 이용 가능한 퓨즈셋이 없는 경우, 상기 오버플로우 신호(OVER_SIG)는 '하이'레벨로 활성화된다. 이에 따라, 노어 게이트는 '하이'레벨의 상기 선택 제어신호(SEL_CTRL)를 출력한다.
상기 선택부(253)는 상기 선택 제어신호(SEL_CTRL)에 응답하여 제1퓨즈 정보(NPPR_R,NPPR_C) 또는 제2퓨즈 정보(PPR_R,PPR_C)를 선택적으로 출력할 수 있다. 상기 선택부(253)는 '로우' 레벨의 상기 선택 제어신호(SEL_CTRL)가 인가되면 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 퓨즈부 선택정보(ARE_R,ARE_C)로서 출력할 수 있다. 또한, 선택부(253)는 '하이'레벨의 상기 선택 제어신호(SEL_CTRL)가 인가되면 상기 제2퓨즈정보(PPR_R,PPR_C)를 상기 퓨즈부 선택정보(ARE_R,ARE_C)로서 출력할 수 있다.
다시 말해, 상기 PPR모드에 진입하고, 상기 확장모드 신호(EXTEND_TM)가 인가된 경우, 상기 NON-PPR모드 용으로 구비된 상기 제1퓨즈셋 중 이용 가능한 퓨즈셋이 있는 경우에 상기 선택부(253)는 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 선택하여 출력할 수 있다. 상기 오버플로우 신호(OVER_SIG)가 '하이' 레벨이 되기 전까지는 상기 제1퓨즈정보(NPPR_R,NPPR_C)를 선택하여 출력하고, 상기 오버플로우 신호(OVER_SIG)가 '하이'레벨이 되면 상기 제2퓨즈정보(PPR_R,PPR_C)를 선택하여 출력할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
100:퓨즈부 110:제1퓨즈셋
120:제2퓨즈셋 130:로우 디코더
140:컬럼 디코더 200:프로그램부
210:부트-업 제어부 220:어드레스 래치부
230:제1퓨즈정보 저장부 240:제2퓨즈정보 저장부
250:선택 출력부 260:럽쳐 제어부
300:퓨즈셋 래치부

Claims (20)

  1. 제1모드를 위해 할당된 다수의 퓨즈를 포함하는 제1퓨즈셋과, 제2모드를 위해 할당된 다수의 퓨즈를 포함하는 제2퓨즈셋을 포함하는 퓨즈부;및
    상기 제2모드에서, 리페어 제어신호에 응답하여, 상기 제1퓨즈셋 중에서 이용 가능한 퓨즈 또는 상기 제2퓨즈셋을 프로그래밍하는 프로그램부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 프로그램부는,
    상기 제1퓨즈셋에 대응하는 퓨즈정보인 제1퓨즈정보를 저장하며, 상기 제1퓨즈셋 중에서 미사용 퓨즈셋의 유무를 판단하여 오버플로우 신호를 생성하기 위한 제1퓨즈정보 저장부;
    상기 제2퓨즈셋에 대응하는 퓨즈정보인 제2퓨즈정보를 저장하기 위한 제2퓨즈정보 저장부;및
    상기 제2모드 시에 상기 오버플로우 신호에 응답하여 상기 제1퓨즈정보 또는 상기 제2퓨즈정보를 출력하기 위한 선택 출력부
    를 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 프로그램부는,
    부트-업 동작시 상기 제1퓨즈셋 및 상기 제2퓨즈셋의 사용 여부를 판단하여 상기 제1퓨즈정보 및 상기 제2퓨즈정보를 업데이트하기 위한 부트-업 제어부
    를 더 포함하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 프로그램부는,
    외부로부터 수신받은 불량 어드레스 정보를 래칭하기 위한 어드레스 래치부
    를 더 포함하는 반도체 메모리 장치.
  5. 제2항에 있어서,
    상기 프로그램부는,
    상기 선택 출력부로부터 출력된 상기 제1퓨즈정보 또는 상기 제2퓨즈정보에 대응하는 퓨즈를 럽쳐시키기 위한 럽쳐 제어부
    를 더 포함하는 반도체 메모리 장치.
  6. 제2항에 있어서,
    상기 제1퓨즈정보 저장부는,
    상기 제1퓨즈셋 중 이용 가능한 퓨즈셋이 있는 경우에 비활성화되며, 상기 제1퓨즈셋 중 이용 가능한 퓨즈셋이 없는 경우에 활성화되는 상기 오버플로우 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제2항에 있어서,
    상기 선택 출력부는,
    상기 제2모드시 활성화되는 PPR모드 활성화신호와, 확장모드 신호 및 상기 오버플로우 신호를 수신받아 선택 제어신호를 생성하기 위한 선택 제어신호 생성부;및
    상기 선택 제어신호에 응답하여 상기 제1퓨즈정보 또는 상기 제2퓨즈정보를 선택적으로 출력하기 위한 선택부
    를 포함하는 반도체 메모리 장치.
  8. 제1항에 있어서,
    상기 제1모드는 비 포스트 패키지 리페어(Non Post Package Repair)모드이고, 상기 제2모드는 포스트 패키지 리페어 모드인 반도체 메모리 장치.
  9. 제1모드를 위해 할당된 다수의 퓨즈를 포함하는 제1퓨즈셋과, 제2모드를 위해 할당된 다수의 퓨즈를 포함하는 제2퓨즈셋을 포함하는 퓨즈부;
    상기 제2모드 시 외부로부터 인가된 불량 어드레스 정보에 응답하여 상기 제1퓨즈셋에 대응하는 퓨즈정보인 상기 제1퓨즈정보를 출력하고, 상기 제1퓨즈셋 중에서 이용 가능한 퓨즈셋의 유무를 판단하여 오버플로우 신호를 생성하기 위한 제1퓨즈정보 저장부;
    상기 제2모드 시 상기 불량 어드레스 정보에 응답하여 상기 제2퓨즈셋에 대응하는 퓨즈정보인 제2퓨즈정보를 출력하기 위한 제2퓨즈정보 저장부;및
    확장모드 신호에 응답하여 상기 제1퓨즈정보를 출력하되, 상기 오버플로우 신호가 활성화된 구간에서는 상기 제2퓨즈정보를 출력하기 위한 선택 출력부
    를 포함하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    상기 제1퓨즈정보 저장부는,
    상기 제1퓨즈셋 중 이용 가능한 퓨즈셋이 있는 경우에 비활성화되며, 상기 제1퓨즈셋 중 이용 가능한 퓨즈셋이 없는 경우에 활성화되는 상기 오버플로우 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제9항에 있어서,
    상기 선택 출력부는,
    상기 제1모드 시에는 상기 제1퓨즈정보 저장부로부터 출력된 상기 제1퓨즈 정보를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제9항에 있어서,
    상기 선택 출력부는,
    상기 제2모드 시 활성화되는 PPR모드 활성화신호와, 상기 확장모드 신호 및 상기 오버플로우 신호를 수신받아 선택 제어신호를 생성하기 위한 선택 제어신호 생성부;및
    상기 선택 제어신호에 응답하여 상기 제1퓨즈정보 또는 상기 제2퓨즈정보를 선택적으로 출력하기 위한 선택부
    를 포함하는 반도체 메모리 장치.
  13. 제9항에 있어서,
    부트-업 동작시 상기 제1퓨즈셋 및 상기 제2퓨즈셋의 사용 여부를 판단하여 상기 제1퓨즈정보 및 상기 제2퓨즈정보를 업데이트하기 위한 부트-업 제어부
    를 더 포함하는 반도체 메모리 장치.
  14. 제9항에 있어서,
    상기 불량 어드레스 정보를 래칭하기 위한 어드레스 래치부
    를 더 포함하는 반도체 메모리 장치.
  15. 제9항에 있어서,
    상기 선택 출력부로부터 출력된 상기 제1퓨즈정보 또는 상기 제2퓨즈정보에 대응하는 퓨즈를 럽쳐시키기 위한 럽쳐 제어부
    를 더 포함하는 반도체 메모리 장치.
  16. 제9항에 있어서,
    상기 제1모드는 비 포스트 패키지 리페어(Non Post Package Repair)모드이고, 상기 제2모드는 포스트 패키지 리페어 모드인 반도체 메모리 장치.
  17. 다수의 퓨즈로 구성된 제1퓨즈셋 및 제2퓨즈셋을 구비하는 반도체 메모리 장치의 동작방법에 있어서,
    부트-업 시 상기 제1퓨즈셋 및 상기 제2퓨즈셋에서 이용 가능한 퓨즈셋의 정보를 저장하되, 상기 제1퓨즈셋에서 이용 가능한 퓨즈가 없는 경우에 오버플로우 신호를 생성하는 단계;
    PPR모드 및 확장모드 진입 여부를 판단하는 단계;
    상기 PPR모드 및 상기 확장모드인 경우에 상기 오버플로우 신호가 활성화된 구간에서는 외부로부터 인가되는 불량 어드레스 정보에 응답하여 상기 제2퓨즈셋에 대응하는 퓨즈정보를 선택하는 단계;및
    상기 선택된 퓨즈 정보에 대응하는 퓨즈를 럽쳐하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  18. 제17항에 있어서,
    상기 PPR모드가 아닌 경우에 상기 불량 어드레스 정보에 응답하여 상기 제1퓨즈셋에 대응하는 퓨즈정보를 선택하는 단계;및
    상기 선택된 퓨즈 정보에 대응하는 퓨즈를 럽쳐하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작방법.
  19. 제17항에 있어서,
    상기 확장모드가 아닌 경우에 상기 불량 어드레스 정보에 응답하여 상기 제2퓨즈셋에 대응하는 퓨즈정보를 선택하는 단계;및
    상기 선택된 퓨즈정보에 대응하는 퓨즈를 럽쳐하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작방법.
  20. 제17항에 있어서,
    상기 제1퓨즈셋은 상기 PPR모드가 아닌 경우에 사용하기 위해 할당된 퓨즈셋이며, 상기 제2퓨즈셋은 상기 PPR모드에 사용하기 위해 할당된 퓨즈셋인 반도체 메모리 장치의 동작방법.
KR1020140100378A 2014-08-05 2014-08-05 반도체 메모리 장치 및 이의 동작방법 KR102160598B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140100378A KR102160598B1 (ko) 2014-08-05 2014-08-05 반도체 메모리 장치 및 이의 동작방법
US14/570,967 US9514840B2 (en) 2014-08-05 2014-12-15 Semiconductor memory device and method for operating the same
CN201510090074.3A CN105321576B (zh) 2014-08-05 2015-02-27 半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140100378A KR102160598B1 (ko) 2014-08-05 2014-08-05 반도체 메모리 장치 및 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20160016367A true KR20160016367A (ko) 2016-02-15
KR102160598B1 KR102160598B1 (ko) 2020-09-28

Family

ID=55248791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140100378A KR102160598B1 (ko) 2014-08-05 2014-08-05 반도체 메모리 장치 및 이의 동작방법

Country Status (3)

Country Link
US (1) US9514840B2 (ko)
KR (1) KR102160598B1 (ko)
CN (1) CN105321576B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170100380A (ko) * 2016-02-25 2017-09-04 에스케이하이닉스 주식회사 반도체장치
KR20180036071A (ko) * 2016-09-30 2018-04-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
US10535418B2 (en) 2017-04-21 2020-01-14 SK Hynix Inc. Memory device including repair circuit and operation method thereof
US11693564B2 (en) 2021-01-15 2023-07-04 SK Hynix Inc. Apparatus configured to perform a repair operation

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213491B2 (en) * 2014-03-31 2015-12-15 Intel Corporation Disabling a command associated with a memory device
KR20160106319A (ko) * 2015-03-02 2016-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170008553A (ko) 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
KR102675818B1 (ko) 2016-10-06 2024-06-18 에스케이하이닉스 주식회사 퓨즈 회로, 리페어 제어 회로 및 이를 포함하는 반도체 장치
KR102496506B1 (ko) * 2016-10-14 2023-02-06 삼성전자주식회사 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
KR102408843B1 (ko) * 2017-08-09 2022-06-15 에스케이하이닉스 주식회사 반도체 장치
US11244741B1 (en) 2020-11-04 2022-02-08 Micron Technology, Inc. Selectable fuse sets, and related methods, devices, and systems
US11222707B1 (en) * 2020-12-31 2022-01-11 Nxp Usa, Inc. Utilization of control fuses for functional operations in system-on-chips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130003333A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268971A (ja) * 2005-03-24 2006-10-05 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
KR100716667B1 (ko) 2005-04-29 2007-05-09 주식회사 하이닉스반도체 반도체 기억 소자의 리던던시 회로
JP2007199905A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 半導体記憶装置の制御方法
US8892942B2 (en) * 2007-07-27 2014-11-18 Hewlett-Packard Development Company, L.P. Rank sparing system and method
KR101178561B1 (ko) * 2010-08-30 2012-09-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP5642567B2 (ja) * 2011-01-18 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US9087613B2 (en) * 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130003333A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170100380A (ko) * 2016-02-25 2017-09-04 에스케이하이닉스 주식회사 반도체장치
KR20180036071A (ko) * 2016-09-30 2018-04-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
US10535418B2 (en) 2017-04-21 2020-01-14 SK Hynix Inc. Memory device including repair circuit and operation method thereof
US11693564B2 (en) 2021-01-15 2023-07-04 SK Hynix Inc. Apparatus configured to perform a repair operation

Also Published As

Publication number Publication date
US20160042805A1 (en) 2016-02-11
CN105321576A (zh) 2016-02-10
KR102160598B1 (ko) 2020-09-28
US9514840B2 (en) 2016-12-06
CN105321576B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
KR20160016367A (ko) 반도체 메모리 장치 및 이의 동작방법
KR100763122B1 (ko) 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로
JP2005071582A (ja) ウェーハレベルのテストまたはポストパッケージのテストで選択的にプログラムされる半導体メモリ装置のリペア装置及びそのリペア方法
US10726937B2 (en) Semiconductor device and operating method thereof
KR102556939B1 (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US20150364210A1 (en) Semiconductor device with fuse array and method for operating the same
US20140169059A1 (en) Fuse repair device
CN103680619A (zh) 存储器件和集成电路
KR20120020384A (ko) 반도체 메모리 장치 및 그 동작 방법
KR101066696B1 (ko) 불휘발성 메모리 소자
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR20090011210A (ko) 플래시 메모리 소자
KR20140124545A (ko) 비휘발성 메모리 및 이의 부트업 동작 방법
US20180322931A1 (en) Nonvolatile memory apparatus and refresh method thereof
US9196378B2 (en) Semiconductor memory device and operating method thereof
US9196376B2 (en) Semiconductor devices and semiconductor systems including the same
KR20160074914A (ko) 리던던시 회로를 포함하는 반도체 메모리 장치
KR102152690B1 (ko) 래치 회로 및 이를 포함하는 반도체 장치
US20140068359A1 (en) Semiconductor device and memory device
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
US8854904B2 (en) Semiconductor memory device
KR100933839B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
US9934875B2 (en) Integrated circuit and memory device performing boot-up operation
US10026690B1 (en) Fuse blowing method and fuse blowing system
KR19990086742A (ko) 불 휘발성 반도체 메모리 장치 및 그 장치의 무효 메모리 블록데이블 세팅 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant