KR20180036071A - 반도체 장치 및 그의 동작 방법 - Google Patents

반도체 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20180036071A
KR20180036071A KR1020160126181A KR20160126181A KR20180036071A KR 20180036071 A KR20180036071 A KR 20180036071A KR 1020160126181 A KR1020160126181 A KR 1020160126181A KR 20160126181 A KR20160126181 A KR 20160126181A KR 20180036071 A KR20180036071 A KR 20180036071A
Authority
KR
South Korea
Prior art keywords
latch
signal
address
boot
unit
Prior art date
Application number
KR1020160126181A
Other languages
English (en)
Other versions
KR102506838B1 (ko
Inventor
정형수
손종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160126181A priority Critical patent/KR102506838B1/ko
Priority to US15/627,562 priority patent/US10170197B2/en
Priority to CN201710896237.6A priority patent/CN107886989B/zh
Publication of KR20180036071A publication Critical patent/KR20180036071A/ko
Application granted granted Critical
Publication of KR102506838B1 publication Critical patent/KR102506838B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 장치는 각각 로우 라인과 컬럼 라인의 교차점에 위치한 다수 개의 셀들을 포함하는 제 1 내지 제 N 비휘발성 메모리 영역; 상기 제 1 내지 제 N 비휘발성 메모리 영역으로부터 전달되는 데이터를 저장하는 다수 개의 단위 래치를 포함하는 저장 회로; 럽처 모드 시 외부 어드레스에 따라 제 1 내지 제 N 동작 모드의 설정 정보가 상기 제 1 내지 제 N 비휘발성 메모리 영역에 각각 프로그램되도록 제어하고, 부트업 모드 시 상기 제 1 비휘발성 메모리 영역으로부터 전달되는 데이터가 상기 다수 개의 단위 래치에 라이트되도록 제어하고, 동작 모드 변경 요청에 응답하여 상기 제 2 내지 제 N 비휘발성 메모리 영역 중 하나로부터 전달되는 데이터가 상기 다수 개의 단위 래치에 오버-라이트되도록 제어하는 동작 제어부를 포함할 수 있다.

Description

반도체 장치 및 그의 동작 방법{SEMICONDUCTOR DEVICE AND OPERATING METHOD THEREOF}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 비휘발성 메모리 영역으로부터 래치 회로들로 데이터를 전송하는 반도체 장치 및 그의 동작 방법에 관한 것이다.
반도체 장치는 여러 설정 정보, 리페어 정보 등 다양한 내부 제어 동작에 필요한 정보를 저장하기 위해 비휘발성 메모리를 사용한다. 이러한 비휘발성 메모리로 가장 일반적으로 사용되는 것이 퓨즈 이다. 퓨즈는 레이저에 의해 퓨즈가 컷팅되었느냐/아니냐에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스 간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.
이-퓨즈의 데이터를 인식하기 위해서는 트랜지스터의 사이즈를 크게 하여 별도의 센싱 동작 없이 바로 데이터를 인식하도록 하거나, 트랜지스터의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
최근, 이-퓨즈의 면적 상 제한을 해결하기 위해 이-퓨즈를 어레이로 구현하여 반도체 장치의 내부 동작에 필요한 정보를 저장하는 방식이 연구되고 있다. 이-퓨즈를 어레이로 구현하는 경우 이-퓨즈의 데이터를 증폭하기 위한 증폭기를 공유할 수 있어 전체 면적을 감소시킬 수 있게 된다.
한편, 어레이 이-퓨즈(Array e-fuse)에 저장된 퓨즈 데이터를 사용하기 위해서는, 어레이 이-퓨즈(Array e-fuse)로부터 전달되는 퓨즈 데이터를 래치 회로에 저장하는 부트업 동작이 필요하다. 일반적으로, 어레이 이-퓨즈(Array e-fuse) 내의 각 이-퓨즈는 래치 회로의 단위 래치와 일대일로 대응하여 부트업 동작 시 퓨즈 데이터를 래치 회로로 전송한다. 부트업 동작 후에, 반도체 장치는 래치 회로에 저장된 데이터를 바탕으로 내부 회로들을 설정한 후 노멀 동작을 수행할 수 있다.
만약 컨트롤러로부터 동작 모드를 변경하기 위한 요청이 입력된다면, 반도체 장치는 요청된 동작 모드에 맞는 설정 값으로 내부 동작 정보(예를 들어, 내부 전압 트리밍 레벨 정보, 바이어스 정보, 주파수 정보, 딜레이 튜닝 정보 등)를 재설정해야 한다. 반도체 장치는 어레이 이-퓨즈(Array e-fuse)에 반도체 장치의 각 동작 모드 별로 최적화된 설정 값을 저장하고, 저장된 설정 값을 이용하여 요청된 동작 모드에 맞는 설정 값으로 변경할 수 있다. 하지만, 부트업 동작 시 어레이 이-퓨즈(Array e-fuse)로부터 전달되는 퓨즈 데이터를 저장하기 위한 래치 회로의 단위 래치의 개수도 증가하게 되어 래치 회로가 차지하는 전체 면적이 커지게 된다.
본 발명의 실시 예들은, 비휘발성 메모리 영역으로부터 전달되는 동작 모드의 설정 정보들을 저장하는 래치 회로를 구비하는 반도체 장치에 있어서, 동작 모드가 변경될 때마다 해당 동작 모드의 설정 정보를 래치 회로에 오버-라이트할 수 있는 반도체 장치를 제공하고자 한다.
본 발명의 일 실시 예에 따르면, 반도체 장치는, 각각 로우 라인과 컬럼 라인의 교차점에 위치한 다수 개의 셀들을 포함하는 제 1 내지 제 N 비휘발성 메모리 영역; 상기 제 1 내지 제 N 비휘발성 메모리 영역으로부터 전달되는 데이터를 저장하는 다수 개의 단위 래치를 포함하는 저장 회로; 럽처 모드 시 외부 어드레스에 따라 제 1 내지 제 N 동작 모드의 설정 정보가 상기 제 1 내지 제 N 비휘발성 메모리 영역에 각각 프로그램되도록 제어하고, 부트업 모드 시 상기 제 1 비휘발성 메모리 영역으로부터 전달되는 데이터가 상기 다수 개의 단위 래치에 라이트되도록 제어하고, 동작 모드 변경 요청에 응답하여 상기 제 2 내지 제 N 비휘발성 메모리 영역 중 하나로부터 전달되는 데이터가 상기 다수 개의 단위 래치에 오버-라이트되도록 제어하는 동작 제어부를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 반도체 장치는, 제 1 동작 모드의 설정 정보가 프로그램된 다수 개의 셀들이 배치된 제 1 영역 및 제 2 동작 모드의 설정 정보가 프로그램된 다수 개의 셀들이 배치된 제 2 영역을 포함하는 비휘발성 메모리 영역; 상기 제 1 영역 혹은 제 2 영역으로부터 전달되는 데이터를 저장하는 저장 회로; 및 부트업 신호에 응답하여 상기 제 1 영역으로부터 전달되는 데이터가 상기 저장 회로에 라이트되도록 제어하고, 모드 선택 신호에 응답하여 상기 제 2 영역으로부터 전달되는 데이터가 상기 저장 회로의 상기 저장 영역에 오버-라이트되도록 제어하는 동작 제어부를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 반도체 장치의 동작 방법은, 각각 로우 라인과 컬럼 라인의 교차점에 위치한 다수 개의 셀들을 포함하는 제 1 내지 제 N 비휘발성 메모리 영역 및 상기 제 1 내지 제 N 비휘발성 메모리 영역으로부터 전달되는 데이터를 저장하는 다수 개의 단위 래치를 포함하는 저장 회로가 구비된 반도체 장치에 있어서, 럽처 모드 시, 외부 어드레스에 따라 제 1 내지 제 N 동작 모드의 설정 정보를 상기 제 1 내지 제 N 비휘발성 메모리 영역의 상기 다수 개의 셀들에 각각 프로그램하는 단계; 부트업 모드 시, 상기 제 1 비휘발성 메모리 영역으로부터 전달되는 데이터를 상기 다수 개의 단위 래치에 라이트하는 단계; 및 동작 모드 변경 요청에 응답하여, 상기 제 2 내지 제 N 비휘발성 메모리 영역 중 하나로부터 전달되는 데이터를 상기 다수 개의 단위 래치에 오버-라이트하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 장치는 비휘발성 메모리 영역으로부터 전달되는 동작 모드의 설정 정보들을 저장하는 래치 회로를 구비하되, 동작 모드가 변경될 때마다 해당 동작 모드의 설정 정보를 래치 회로에 오버-라이트함으로써 단위 래치의 개수를 감소시킬 수 있어 래치 회로가 차지하는 면적이 최소화 시킬 수 있다.
도 1 은 본 발명의 실시 예에 따른 반도체 장치의 블록 구성도이다.
도 2 는 도 1 에 도시된 비휘발성 메모리 영역과 래치 회로와의 연결을 보여주기 위한 블록 구성도 이다.
도 3 은 도 2 의 센스 앰프와 래치부의 단위 래치와의 연결을 보여 주기 위한 블록 구성도 이다.
도 4 는 도 1 의 동작 제어부의 상세 블록도 이다.
도 5 는 도 4 의 래치 제어부의 상세 블록도 이다.
도 6 은 본 발명의 실시 예에 따른 반도체 장치의 럽처 동작을 설명하기 위한 순서도 이다.
도 7 은 본 발명의 실시 예에 따른 반도체 장치의 부트업 동작을 설명하기 위한 순서도 이다.
도 8 은 본 발명의 실시 예에 따른 반도체 장치의 모드 변경 동작을 설명하기 위한 순서도 이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1 은 본 발명의 실시 예에 따른 반도체 장치(100)의 블록 구성도이다.
도 1 을 참조하면, 본 발명의 실시 예에 따른 반도체 장치(100)는, 비휘발성 메모리 영역(110), 로우 회로(120), 컬럼 회로(130), 센스 앰프 회로(140), 래치 회로(150) 및 동작 제어부(160)를 포함할 수 있다.
비휘발성 메모리 영역(110)은, 이-퓨즈 어레이 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, EPROM, EEPROM, FRAM, MRAM 중 어느 하나일 수 있다. 이하에서는 설명의 편의를 위해, 비휘발성 메모리 영역(110)이 어레이 이-퓨즈(Array e-fuse)로 구성된 경우를 예로 들어 설명한다. 이 때, 비휘발성 메모리 영역(110)은 각각 로우 라인(WL)과 컬럼 라인(BL)의 교차점에 위치한 다수 개의 퓨즈 셀들(미도시)을 포함할 수 있다. 본 발명의 일 실시 예에서, 비휘발성 메모리 영역(110)은, 리페어 정보를 저장하는 리페어 저장 영역(112) 및 제 1 내지 제 N 동작 모드에 대한 정보를 저장하는 동작 정보 저장 영역(114)으로 나누어 질 수 있다. 한편, 도 1 에는 비휘발성 메모리 영역(110)이 리페어 저장 영역(112)과 동작 정보 저장 영역(114)을 구비하는 경우가 도시되어 있지만, 본 발명의 실시 예는 이에 한정되지 않는다. 즉, 비휘발성 메모리 영역(110)은 추가적으로 필요한 정보, 예를 들어 위크 셀 정보 등을 저장하는 영역을 더 포함할 수 있다.
동작 정보 저장 영역(114)은 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)을 포함할 수 있다. 제 1 내지 제 N 동작 모드는 저전압 모드, 테스트 모드, 저주파수 모드 등을 포함할 수 있으며, 각 동작 모드에 따라 내부 동작 정보(예를 들어, 내부 전압 트리밍 레벨 정보, 바이어스 정보, 주파수 정보, 딜레이 튜닝 정보 등)가 서로 다르게 설정될 수 있다. 따라서, 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N) 각각에 구비된 다수 개의 퓨즈 셀들에는 제 1 내지 제 N 동작 모드에 따른 내부 동작 정보의 설정 값들(이하, '제 1 내지 제 N 동작 모드의 설정 정보'라 한다)이 프로그램될 수 있다.
이하에서는, 본 발명의 요지를 충실히 설명하기 위해, 리페어 저장 영역(112) 관련 구성에 대한 설명은 생략하기로 하고, 동작 정보 저장 영역(114) 관련 구성에 대해 설명하기로 한다.
래치 회로(150)는, 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)로부터 전달되는 퓨즈 데이터(FDATA)를 저장할 수 있다. 이 때, 퓨즈 데이터(FDATA)는 제 1 내지 제 N 동작 모드의 설정 정보에 해당한다. 래치 회로(150)는, 비휘발성 메모리 영역(110)에 구비된 다수 개의 퓨즈 셀들에 대응되는 다수 개의 단위 래치(미도시)를 포함할 수 있다. 바람직하게는, 다수 개의 단위 래치의 개수는 비휘발성 메모리 영역(110)에 구비된 다수 개의 퓨즈 셀들의 개수 보다 적을 수 있다.
동작 제어부(160)는, 럽처 모드 시 외부로부터 입력되는 퓨즈 어드레스(FUSE_ADDR)에 따라 제 1 내지 제 N 동작 모드의 설정 정보가 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)에 각각 프로그램되도록 제어하고, 부트업 모드 시 제 1 동작 정보 저장 영역(114_1)에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)의 다수 개의 단위 래치에 라이트되도록 제어하고, 동작 모드 변경 요청에 응답하여 제 2 내지 제 N 동작 정보 저장 영역(114_2~114_N) 중 하나에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)의 다수 개의 단위 래치에 오버-라이트되도록 제어할 수 있다.
한편, 설명의 편의를 위해서, 부트업 모드 시 제 1 동작 정보 저장 영역(114_1)에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)에 먼저 라이트되는 경우를 설명하였지만, 본 발명의 실시 예는 이에 한정되지 않는다. 즉, 동작 제어부(160)는 부트업 모드 시 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N) 중 하나에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)에 먼저 라이트되도록 제어하고, 동작 모드 변경 요청에 응답하여 나머지 동작 정보 저장 영역 중 하나에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)에 오버-라이트되도록 제어할 수 있다.
동작 제어부(160)는, 럽처 모드 신호(RUP_EN)가 활성화되면, 외부로부터 입력되는 퓨즈 어드레스(FUSE_ADDR)에 따라 로우 어드레스(FADD) 및 컬럼 선택 신호(BLSEL)를 생성하여 제 1 내지 제 N 동작 모드의 설정 정보가 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)에 각각 프로그램되도록 럽처 동작을 수행한다.
동작 제어부(160)는, 부트업 신호(BOOTUP)가 활성화되면 제 1 동작 정보 저장 영역(114_1)에 배치된 퓨즈 셀을 선택하기 위한 로우 어드레스(FADD) 및 컬럼 선택 신호(BLSEL)를 생성하고, 래치 회로(150)의 다수 개의 단위 래치를 순차적으로 선택하기 위한 래치 선택 신호(LAT_SEL)를 생성할 수 있다. 따라서, 동작 제어부(160)는, 부트업 신호(BOOTUP)가 활성화되면 제 1 동작 정보 저장 영역(114_1)에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)의 다수 개의 단위 래치에 라이트되도록 제어할 수 있다.
또한, 동작 제어부(160)는, 컨트롤러(미도시)로부터 동작 모드 변경 요청 시 모드 선택 신호(MODE_SEL)가 활성화된 상태에서 부트업 신호(BOOTUP)가 활성화되면, 제 2 내지 제 N 동작 정보 저장 영역(114_2~114_N) 중 하나의 영역에 배치된 퓨즈 셀을 선택하기 위한 로우 어드레스(FADD) 및 컬럼 선택 신호(BLSEL)를 생성하고, 래치 회로(150)의 다수 개의 단위 래치를 순차적으로 선택하기 위한 래치 선택 신호(LAT_SEL)를 생성할 수 있다. 이 때, 동작 제어부(160)는, 부트업 모드 시 제 1 동작 정보 저장 영역(114_1)로부터 전달된 퓨즈 데이터(FDATA)가 저장된 다수 개의 단위 래치에, 선택된 퓨즈 셀로부터 전달되는 퓨즈 데이터(FDATA)가 오버-라이트될 수 있도록 래치 선택 신호(LAT_SEL)를 생성할 수 있다. 따라서, 동작 제어부(160)는, 모드 선택 신호(MODE_SEL)가 활성화되면 제 2 내지 제 N 동작 정보 저장 영역(114_2~114_N) 중 하나에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)의 다수 개의 단위 래치에 오버-라이트되도록 제어할 수 있다.
로우 회로(120)는, 로우 어드레스(FADD)에 대응하는 로우 라인(WL)을 활성화시킬 수 있다. 컬럼 회로(130)는, 컬럼 선택 신호(BLSEL)에 대응하는 컬럼 라인(BL)을 선택할 수 있다. 센스 앰프 회로(140)는, 활성화된 로우 라인(WL)과 선택된 컬럼 라인(BL)의 교차점에 연결된 퓨즈 셀의 데이터를 감지 증폭하여 퓨즈 데이터(FDATA)로 출력할 수 있다. 따라서, 래치 회로(150)는, 래치 선택 신호(LAT_SEL)에 응답하여 다수 개의 단위 래치를 순차적으로 활성화시켜 센스 앰프 회로(140)로부터 출력되는 퓨즈 데이터(FDATA)를 저장할 수 있다.
일반적으로, 비휘발성 메모리 영역(110)에 구비된 다수 개의 퓨즈 셀들은 래치 회로(150)에 구비된 단위 래치와 일대일로 매칭되어, 부트업 모드 시에 각 퓨즈 셀에 프로그램된 퓨즈 데이터가 래치 회로의 단위 래치에 일대일로 저장될 수 있도록 한다. 하지만, 본 발명의 실시 예에서는, 동일한 컬럼 라인(BL)에 연결된 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)의 각 퓨즈 셀들은 서로 대응되며, 서로 대응되는 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)의 각 퓨즈 셀들은 단위 래치를 공유하도록 구성되어, 래치 회로(150)의 단위 래치의 개수가 비휘발성 메모리 영역(110)에 구비된 다수 개의 퓨즈 셀들의 개수 보다 적게 구비될 수 있다.
따라서, 부트업 모드 시에 제 1 동작 정보 저장 영역(114_1)에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)의 단위 래치에 라이트되고, 동작 모드 변경 요청에 응답하여 제 2 내지 제 N 동작 정보 저장 영역(114_2~114_N) 중 하나에 프로그램된 퓨즈 데이터(FDATA)가 래치 회로(150)의 공유된 단위 래치에 오버-라이트되도록 할 수 있다. 즉, 동작 모드가 변경될 때마다 동작 모드의 설정 정보들이 이전 동작 모드의 설정 정보를 오버-라이트하기 때문에 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)의 퓨즈 셀들에 대응되는 단위 래치들을 모두 구비할 필요 없이, 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N) 중 하나의 영역에 구비된 퓨즈 셀들에 대응되는 단위 래치들만 구비하면 된다. 결과적으로, 단위 래치의 개수를 감소시킬 수 있어 래치 회로가 차지하는 면적이 최소화 될 수 있다.
이하, 도면을 참조하여, 본 발명의 실시 예의 구체적인 구성에 대해 설명하기로 한다.
도 2 는 도 1 에 도시된 비휘발성 메모리 영역(110)과 래치 회로(150) 간의 연결을 보여주기 위한 블록 구성도 이다. 도 3 은 도 2 의 제 1 센스 앰프부(141)와 제 1 래치부(151)의 단위 래치(ULAT)와의 연결을 보여 주기 위한 블록 구성도 이다.
도 2 를 참조하면, 비휘발성 메모리 영역(110)은 X 개의 로우 라인(WL1~WLX)과 Y 개의 컬럼 라인(BL1~BLY)의 교차점에 각각 위치한 다수 개(즉, X*Y 개)의 퓨즈 셀들(FC)을 포함할 수 있다. 비휘발성 메모리 영역(110)은 리페어 저장 영역(112) 및 제 1 내지 제 N 동작 모드에 대한 정보를 저장하는 동작 정보 저장 영역(114)으로 나누어 질 수 있다. 동작 정보 저장 영역(114)은 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)을 포함할 수 있다.
센스 앰프 회로(140)는 다수 개의 컬럼 라인(BL)에 일대일로 대응되는 다수 개의 센스 앰프부(SA)를 포함할 수 있다. 래치 회로(150)는 다수 개의 센스 앰프부(151)에 일대일로 대응되는 다수 개의 래치부(LAT)를 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 리페어 저장 영역(112)에는 I 개의 로우 라인(WL)이 포함되어 있고, 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N) 각각에는 3개의 로우 라인(WL)이 포함된 경우를 예로 들어 설명하기로 한다.
도 3 을 참조하면, 다수 개의 센스 앰프부(SA)의 제 1 센스 앰프부(141)와 다수 개의 래치부(LAT)의 제 1 래치부(151) 간의 연결이 도시되어 있다.
제 1 센스 앰프부(141)는 제 1 컬럼 라인(BL1)으로부터 전달되는 퓨즈 셀의 데이터를 감지 증폭하여 제 1 퓨즈 데이터(FDATA<0>)로 출력한다. 제 1 래치부(151)는 제 1 센스 앰프부(151)로부터 출력되는 제 1 퓨즈 데이터(FDATA<0>)를 저장한다.
제 1 래치부(151) 내에는 다수 개의 단위 래치들(ULAT1~ULAT(I+3))이 구비될 수 있다. 제 1 래치부(151)는 리페어 저장 영역(112)에 구비된 I 개의 로우 라인(WL)에 연결된 퓨즈 셀들의 개수에 대응되는 단위 래치들(ULAT1~ULAT(I))과, 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N) 중 하나의 영역에 구비된 3 개의 로우 라인(WL)에 연결된 퓨즈 셀들의 개수에 대응되는 단위 래치들(ULAT(I+1)~ULAT(I+3))이 구비될 수 있다. 동일한 컬럼 라인(BL)과 연결된 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)의 퓨즈 셀들(FC)은 서로 대응되며, 서로 대응되는 퓨즈 셀들(FC)은 단위 래치(ULAT(I+1)~ULAT(I+3))를 공유할 수 있다.
따라서, 기존의 래치부(LAT) 각각은 X 개의 로우 라인(WL)에 연결된 퓨즈 셀들의 개수에 대응되는 X 개의 단위 래치를 구비할 필요가 있었던 반면, 본 발명의 실시 예에 따른 래치부(LAT) 각각은 X 개 보다 적은 (I+3) 개의 단위 래치만 구비하면 된다. 즉, 기존의 래치 회로는, 비휘발성 메모리 영역(110)에 구비된 X*Y 개의 퓨즈 셀들과 일대일로 대응되는 X*Y 개의 단위 래치를 구비하였던 반면, 본 발명의 실시 예에 따른 래치 회로(150)는 X*Y 개의 퓨즈 셀들 보다 적은 개수의 단위 래치(즉, (I+3)*Y)를 구비하면 된다. 결과적으로, 단위 래치의 개수를 감소시킬 수 있어 래치 회로가 차지하는 면적이 최소화 될 수 있다.
도 4 는 도 1 의 동작 제어부(160)의 상세 블록도 이다.
도 4 를 참조하면, 동작 제어부(160)는, 부트업 제어부(210), 럽처 제어부(220) 및 래치 제어부(250)를 포함할 수 있다.
부트업 제어부(210)는, 제 1 내지 제 N 동작 모드용 어드레스(FADD1~FADDN)를 생성하며, 부트업 신호(BOOTUP)에 응답하여 제 1 동작 모드용 어드레스(FADD1)를 출력하고, 모드 선택 신호(MODE_SEL)에 응답하여 제 2 내지 제 N 동작 모드용 어드레스(FADD2~FADDN) 중 하나를 선택하여 출력할 수 있다.
참고로, 모드 선택 신호(MODE_SEL)의 비트 수는 제 1 내지 제 N 동작 모드의 개수에 따라 결정될 수 있다. 또한, 모드 선택 신호(MODE_SEL)는 동작 모드 변경 요청에 대한 정보와 동작 모드 설정에 대한 정보를 모두 포함하는 신호일 수 있다. 예를 들어, 4 개의 동작 모드를 설정하기 위해서는, 동작 모드 변경 요청에 대한 정보에 대응되는 1 비트와, 나머지 4 개의 동작 모드 설정에 대한 정보에 대응되는 2 비트 신호를 더하여 3 비트 신호로 구성될 수 있다. 다른 실시 예에서, 동작 제어부(160)는, 동작 모드 변경 요청에 대한 정보를 포함하는 모드 변경 요청 신호와, 동작 모드 설정에 대한 정보를 포함하는 모드 선택 신호를 따로 입력받아 동작할 수 있다. 이하에서, 모드 선택 신호(MODE_SEL)가 활성화되었다는 의미는 동작 모드 변경 요청에 대한 정보에 대응되는 1 비트 신호가 활성화되었다는 의미로 판단될 수 있다.
보다 상세하게, 부트업 제어부(210)는, 로우 어드레스 생성부(212) 및 컬럼 어드레스 생성부(214)를 포함할 수 있다.
로우 어드레스 생성부(212)는, 카운팅 동작을 수행하여 제 1 내지 제 N 동작 모드용 어드레스(FADD1~FADDN)를 생성하는 로우 카운터(212A)와, 부트업 신호(BOOTUP) 및 모드 선택 신호(MODE_SEL)에 응답하여 제 1 내지 제 N 동작 모드용 어드레스(FADD1~FADDN) 중 하나를 선택하여 로우 어드레스(FX_ADDR)를 출력하는 로우 어드레스 선택부(212B)를 포함할 수 있다. 로우 어드레스 선택부(212B)는, 부트업 모드 시에 부트업 신호(BOOTUP)가 활성화되면 제 1 동작 모드용 어드레스(FADD1)를 선택할 수 있다. 또한, 로우 어드레스 선택부(212B)는, 컨트롤러(미도시)로부터 동작 모드 변경 요청 시 모드 선택 신호(MODE_SEL)가 활성화된 상태에서 부트업 신호(BOOTUP)가 활성화되면, 모드 선택 신호(MODE_SEL)에 따라 제 2 내지 제 N 동작 모드용 어드레스(FADD1~FADDN) 중 하나를 선택할 수 있다. 컬럼 어드레스 생성부(214)는, 부트업 신호(BOOTUP)에 응답하여 컬럼 어드레스(FY_ADDR)를 출력할 수 있다.
참고로, 도 4 에서는, 로우 어드레스 생성부(212) 만이 제 1 내지 제 N 동작 모드용 어드레스(FADD1~FADDN)를 생성하는 것으로 설명하였지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 컬럼 어드레스 생성부(214)도 내부에 카운터 및 선택부를 포함하여 제 1 내지 제 N 동작 모드용 어드레스를 생성하고 이 중에 하나를 선택하여 컬럼 어드레스(FY_ADDR)로 출력할 수 있다.
럽처 제어부(220)는, 럽처 모드 신호(RUP_EN)가 활성화되면, 외부에서 입력되는 퓨즈 어드레스(FUSE_ADDR)에 따라 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 생성할 수 있다.
또한, 동작 제어부(160)는, 로우 선택부(230) 및 컬럼 선택부(240)를 추가로 포함할 수 있다.
로우 선택부(230)는, 럽처 모드 신호(RUP_EN)에 응답하여 부트업 제어부(210)로부터 출력되는 로우 어드레스(FX_ADDR)와 럽처 제어부(220)로부터 출력되는 로우 어드레스(ROW_ADDR) 중 하나를 선택하여 로우 어드레스(FADD)로 출력할 수 있다. 컬럼 선택부(240)는, 럽처 모드 신호(RUP_EN)에 응답하여 부트업 제어부(210)로부터 출력되는 컬럼 어드레스(FY_ADDR)와 럽처 제어부(220)로부터 출력되는 컬럼 어드레스(COL_ADDR) 중 하나를 선택하여 컬럼 선택 신호(BLSEL)로 출력할 수 있다.
래치 제어부(250)는, 부트업 신호(BOOTUP)에 응답하여 다수 개의 단위 래치를 순차적으로 선택하기 위한 래치 선택 신호(LAT_SEL<0:K>)를 생성할 수 있다. 바람직하게는, 래치 선택 신호(LAT_SEL<0:K>)의 비트 수는 다수 개의 단위 래치에 일대일로 대응(예를 들어, (I+3)*Y 개)될 수 있다.
도 5 는 도 4 의 래치 제어부(250)의 상세 블록도 이다.
도 5 를 참조하면, 래치 제어부(250)는, 래치 제어 신호 생성부(252), 래치 선택 카운터(254) 및 래치 선택부(256)를 포함할 수 있다.
래치 제어 신호 생성부(252)는, 부트업 신호(BOOTUP)에 응답하여 래치 제어 신호(FZEN)를 생성할 수 있다. 래치 제어 신호 생성부(252)는, 부트업 신호(BOOTUP)가 활성화되면 래치 제어 신호(FZEN)를 활성화 시킬 수 있다.
래치 선택 카운터(254)는, 래치 제어 신호(FZEN)에 응답하여 카운팅 동작을 수행하여 래치 카운팅 신호(LAT_CNT<0:K-1>)를 생성할 수 있다.
래치 선택부(256)는, 래치 카운팅 신호(LAT_CNT<0:K-1>)에 대응하여 래치 선택 신호(LAT_SEL<0:K>)를 생성할 수 있다. 래치 선택부(256)는, 래치 카운팅 신호(LAT_CNT<0:K-1>)의 각 비트를 입력받아 래치 선택 신호(LAT_SEL<0:K>)를 출력하는 다수 개의 래치 셀렉터(256_1~256_K)를 포함할 수 있다. 따라서, 래치 선택부(256)는, 래치 카운팅 신호(LAT_CNT<0:K-1>)의 특정 비트가 활성화되면 대응되는 래치 선택 신호(LAT_SEL<0:K>)를 활성화시켜 출력할 수 있다.
이하, 도면을 참조하여, 본 발명의 실시 예에 따른 반도체 장치의 각 동작에 대해 설명하기로 한다.
도 6 은 본 발명의 실시 예에 따른 반도체 장치의 럽처 동작(600)을 설명하기 위한 순서도 이다.
도 6 을 참조하면, 럽처 모드 신호(RUP_EN)가 활성화되면 럽처 모드에 진입한다(S610).
럽처 모드 신호(RUP_EN)가 활성화되면, 럽처 제어부(220)는 외부에서 입력되는 퓨즈 어드레스(FUSE_ADDR)에 따라 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 생성할 수 있다. 또한, 활성화된 럽처 모드 신호(RUP_EN)에 응답하여, 로우 선택부(230)는 럽처 제어부(220)로부터 출력되는 로우 어드레스(ROW_ADDR)를 선택하여 로우 어드레스(FADD)로 출력하고, 컬럼 선택부(240)는 럽처 제어부(220)로부터 출력되는 컬럼 어드레스(COL_ADDR)를 선택하여 컬럼 선택 신호(BLSEL)로 출력할 수 있다(S620).
로우 회로(120)는, 로우 어드레스(FADD)에 대응하는 로우 라인(WL)을 활성화시키고, 컬럼 회로(130)는, 컬럼 선택 신호(BLSEL)에 대응하는 컬럼 라인(BL)을 선택하여, 제 1 내지 제 N 동작 모드의 설정 정보를 제 1 내지 제 N 동작 정보 저장 영역(114_1~114_N)에 각각 프로그램하는 럽처 동작이 수행될 수 있다(S630).
도 7 은 본 발명의 실시 예에 따른 반도체 장치의 부트업 동작(700)을 설명하기 위한 순서도 이다.
도 7 을 참조하면, 부트업 신호(BOOTUP)가 활성화되면 부트업 모드에 진입한다(S710).
부트업 제어부(210)의 로우 어드레스 생성부(212)는 카운팅 동작을 수행하여 제 1 내지 제 N 동작 모드용 어드레스(FADD1~FADDN)를 생성한다(S720).
부트업 신호(BOOTUP)가 활성화되면, 로우 어드레스 생성부(212)는 제 1 동작 모드용 어드레스(FADD1)를 선택하여 로우 어드레스(FX_ADDR)로 출력하고, 컬럼 어드레스 생성부(214)는 컬럼 어드레스(FY_ADDR)를 출력할 수 있다. 또한, 비활성화된 럽처 모드 신호(RUP_EN)에 응답하여, 로우 선택부(230)는 부트업 제어부(210)로부터 출력되는 로우 어드레스(FX_ADDR)를 선택하여 로우 어드레스(FADD)로 출력하고, 컬럼 선택부(240)는 부트업 제어부(210)로부터 출력되는 컬럼 어드레스(FY_ADDR)를 선택하여 컬럼 선택 신호(BLSEL)로 출력할 수 있다(S730).
또한, 래치 제어부(250)는, 부트업 신호(BOOTUP)에 응답하여 다수 개의 단위 래치를 순차적으로 선택하기 위한 래치 선택 신호(LAT_SEL<0:K>)를 활성화 시킬 수 있다. 로우 회로(120)는, 로우 어드레스(FADD)에 대응하는 로우 라인(WL)을 활성화시키고, 컬럼 회로(130)는, 컬럼 선택 신호(BLSEL)에 대응하는 컬럼 라인(BL)을 선택하여, 제 1 정보 저장 영역(114_1)의 퓨즈 셀을 선택하고, 선택된 퓨즈 셀로부터 전달되는 퓨즈 데이터(FDATA)를 래치 선택 신호(LAT_SEL<0:K>)에 따라 선택된 단위 래치에 순차적으로 라이트하는 부트업 동작을 수행할 수 있다. (S740).
도 8 은 본 발명의 실시 예에 따른 반도체 장치의 모드 변경 동작(800)을 설명하기 위한 순서도 이다.
도 8 을 참조하면, 컨트롤러(미도시)로부터 동작 모드 변경 요청이 수신되면 모드 선택 신호(MODE_SEL)가 활성화된 상태에서 부트업 신호(BOOTUP)가 활성화된다(S810).
모드 선택 신호(MODE_SEL) 및 부트업 신호(BOOTUP)가 활성화되면, 로우 어드레스 생성부(212)는 모드 선택 신호(MODE_SEL)에 따라 제 2 내지 제 N 동작 모드용 어드레스(FADD2~FADDN) 중 하나를 선택하여 로우 어드레스(FX_ADDR)로 출력하고, 컬럼 어드레스 생성부(214)는 컬럼 어드레스(FY_ADDR)를 출력할 수 있다. 또한, 비활성화된 럽처 모드 신호(RUP_EN)에 응답하여, 로우 선택부(230)는 부트업 제어부(210)로부터 출력되는 로우 어드레스(FX_ADDR)를 선택하여 로우 어드레스(FADD)로 출력하고, 컬럼 선택부(240)는 부트업 제어부(210)로부터 출력되는 컬럼 어드레스(FY_ADDR)를 선택하여 컬럼 선택 신호(BLSEL)로 출력할 수 있다(S820).
또한, 래치 제어부(250)는, 부트업 신호(BOOTUP)에 응답하여 다수 개의 단위 래치를 순차적으로 선택하기 위한 래치 선택 신호(LAT_SEL<0:K>)를 활성화 시킬 수 있다. 로우 회로(120)는, 로우 어드레스(FADD)에 대응하는 로우 라인(WL)을 활성화시키고, 컬럼 회로(130)는, 컬럼 선택 신호(BLSEL)에 대응하는 컬럼 라인(BL)을 선택하여, 제 2 내지 제 N 동작 정보 저장 영역(114_2~114_N) 중 하나의 영역의 퓨즈 셀을 선택하고, 선택된 퓨즈 셀로부터 전달되는 퓨즈 데이터(FDATA)를 래치 선택 신호(LAT_SEL<0:K>)에 따라 선택된 단위 래치에 순차적으로 오버-라이트하는 동작을 수행할 수 있다. (S830).
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기록되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
100: 반도체 장치 110: 비휘발성 메모리 영역
120: 로우 회로 130: 컬럼 회로
140: 센스 앰프 회로 150: 래치 회로
160: 동작 제어부

Claims (20)

  1. 각각 로우 라인과 컬럼 라인의 교차점에 위치한 다수 개의 셀들을 포함하는 제 1 내지 제 N 비휘발성 메모리 영역;
    상기 제 1 내지 제 N 비휘발성 메모리 영역으로부터 전달되는 데이터를 저장하는 다수 개의 단위 래치를 포함하는 저장 회로;
    럽처 모드 시 외부 어드레스에 따라 제 1 내지 제 N 동작 모드의 설정 정보가 상기 제 1 내지 제 N 비휘발성 메모리 영역에 각각 프로그램되도록 제어하고, 부트업 모드 시 상기 제 1 비휘발성 메모리 영역으로부터 전달되는 데이터가 상기 다수 개의 단위 래치에 라이트되도록 제어하고, 동작 모드 변경 요청에 응답하여 상기 제 2 내지 제 N 비휘발성 메모리 영역 중 하나로부터 전달되는 데이터가 상기 다수 개의 단위 래치에 오버-라이트되도록 제어하는 동작 제어부
    를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 다수 개의 단위 래치의 개수는 상기 제 1 내지 제 N 비휘발성 메모리 영역 중 하나의 영역에 구비된 다수 개의 셀들에 대응되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 동일한 컬럼 라인과 연결된 상기 제 1 내지 제 N 비휘발성 메모리 영역의 셀들은 서로 대응되며, 상기 서로 대응되는 셀들은 상기 단위 래치를 공유하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 동작 제어부는,
    제 1 내지 제 N 동작 모드용 어드레스를 생성하며, 부트업 신호에 응답하여 상기 제 1 동작 모드용 어드레스를 출력하고, 모드 선택 신호에 응답하여 상기 제 2 내지 제 N 동작 모드용 어드레스 중 하나를 선택하여 출력하는 부트업 제어부;
    럽처 모드 신호가 활성화되면, 상기 외부 어드레스를 입력받아 상기 제 1 내지 제 N 비휘발성 메모리 영역의 다수 개의 셀들 중 하나를 선택하기 위한 로우 어드레스 및 컬럼 어드레스를 생성하는 럽처 제어부; 및
    상기 부트업 신호에 응답하여 상기 다수 개의 단위 래치를 순차적으로 선택하기 래치 선택 신호를 생성하는 래치 제어부
    를 포함하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 부트업 제어부는,
    카운팅 동작을 수행하여 상기 제 1 내지 제 N 동작 모드용 어드레스를 생성하는 로우 카운터;
    상기 부트업 신호 및 상기 모드 선택 신호에 응답하여 상기 제 1 내지 제 N 동작 모드용 어드레스 중 하나를 선택하여 상기 로우 어드레스로 출력하는 로우 어드레스 선택부; 및
    상기 부트업 신호에 응답하여 상기 컬럼 어드레스로 출력하는 컬럼 어드레스 생성부
    를 포함하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 로우 어드레스에 대응하는 상기 제 1 내지 제 N 비휘발성 메모리 영역의 로우 라인을 활성화 시키는 로우 회로;
    상기 컬럼 어드레스에 대응하는 상기 제 1 내지 제 N 비휘발성 메모리 영역의 컬럼 라인을 선택하는 컬럼 회로; 및
    상기 활성화된 로우 라인과 상기 선택된 컬럼 라인의 교차점에 연결된 퓨즈 셀의 데이터를 감지 증폭하여 상기 데이터로 출력하는 센스 앰프 회로
    를 더 포함하는 반도체 장치.
  7. 제 4 항에 있어서,
    상기 래치 제어부는,
    상기 부트업 신호에 응답하여 래치 제어 신호를 생성하는 래치 제어 신호 생성부;
    상기 래치 제어 신호에 응답하여, 카운팅 동작을 수행하여 래치 카운팅 신호를 생성하는 래치 선택 카운터; 및
    상기 래치 카운팅 신호의 각 비트를 입력받아 상기 래치 선택 신호를 활성화시키는 래치 선택부
    를 포함하는 반도체 장치.
  8. 제 1 동작 모드의 설정 정보가 프로그램된 다수 개의 셀들이 배치된 제 1 영역 및 제 2 동작 모드의 설정 정보가 프로그램된 다수 개의 셀들이 배치된 제 2 영역을 포함하는 비휘발성 메모리 영역;
    상기 제 1 영역 혹은 제 2 영역으로부터 전달되는 데이터를 저장하는 저장 회로; 및
    부트업 신호에 응답하여 상기 제 1 영역으로부터 전달되는 데이터가 상기 저장 회로에 라이트되도록 제어하고, 모드 선택 신호에 응답하여 상기 제 2 영역으로부터 전달되는 데이터가 상기 저장 회로의 상기 저장 영역에 오버-라이트되도록 제어하는 동작 제어부
    를 포함하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 동작 제어부는,
    럽처 모드 시 외부 어드레스에 따라 상기 제 1 동작 모드의 설정 정보가 상기 제 1 영역에 프로그램되도록 제어하고, 상기 제 2 동작 모드의 설정 정보가 상기 제 2 영역에 프로그램되도록 제어하는 것
    을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 저장 회로는,
    상기 비휘발성 메모리 영역의 다수 개의 셀들에 대응되는 다수 개의 단위 래치를 포함하며, 상기 다수 개의 단위 래치의 개수는 상기 다수 개의 셀들의 개수 보다 적은 것
    을 특징으로 하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 비휘발성 메모리 영역의 다수 개의 셀들은 컬럼 라인과 로우 라인의 교차점에 각각 위치하고,
    상기 동일한 컬럼 라인과 연결된 상기 제 1 영역의 셀들과 상기 제 2 영역의 셀들은 서로 대응되며, 상기 서로 대응되는 셀들은 상기 단위 래치를 공유하는 것
    을 특징으로 하는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 동작 제어부는,
    상기 제 1 동작 모드용 제 1 어드레스 및 상기 제 2 동작 모드용 제 2 어드레스를 생성하며, 상기 부트업 신호에 응답하여 상기 제 1 어드레스를 출력하고, 상기 모드 선택 신호에 응답하여 상기 제 2 어드레스를 출력하는 부트업 제어부; 및
    상기 부트업 신호에 응답하여 상기 다수 개의 단위 래치를 순차적으로 선택하기 위한 래치 선택 신호를 생성하는 래치 제어부
    를 포함하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 부트업 제어부는,
    카운팅 동작을 수행하여 상기 제 1 어드레스 및 상기 제 2 어드레스를 생성하는 로우 카운터;
    상기 부트업 신호 및 상기 모드 선택 신호에 응답하여 상기 제 1 어드레스 혹은 상기 제 2 어드레스를 선택하여 로우 어드레스를 출력하는 로우 어드레스 선택부; 및
    상기 부트업 신호에 응답하여 컬럼 어드레스를 출력하는 컬럼 어드레스 생성부
    를 포함하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 로우 어드레스에 대응하는 상기 비휘발성 메모리 영역의 로우 라인을 활성화 시키는 로우 회로;
    상기 컬럼 어드레스에 대응하는 상기 비휘발성 메모리 영역의 컬럼 라인을 선택하는 컬럼 회로; 및
    상기 활성화된 로우 라인과 상기 선택된 컬럼 라인의 교차점에 연결된 셀의 데이터를 감지 증폭하여 상기 데이터로 출력하는 센스 앰프 회로
    를 더 포함하는 반도체 장치.
  15. 제 12 항에 있어서,
    상기 래치 제어부는,
    상기 부트업 신호에 응답하여 래치 제어 신호를 생성하는 래치 제어 신호 생성부;
    상기 래치 제어 신호를 카운팅하여 래치 카운팅 신호를 생성하는 래치 선택 카운터; 및
    상기 래치 카운팅 신호의 각 비트를 입력받아 상기 래치 선택 신호를 활성화 시키는 래치 선택부
    를 포함하는 반도체 장치.
  16. 각각 로우 라인과 컬럼 라인의 교차점에 위치한 다수 개의 셀들을 포함하는 제 1 내지 제 N 비휘발성 메모리 영역 및 상기 제 1 내지 제 N 비휘발성 메모리 영역으로부터 전달되는 데이터를 저장하는 다수 개의 단위 래치를 포함하는 저장 회로가 구비된 반도체 장치에 있어서,
    럽처 모드 시, 외부 어드레스에 따라 제 1 내지 제 N 동작 모드의 설정 정보를 상기 제 1 내지 제 N 비휘발성 메모리 영역의 상기 다수 개의 셀들에 각각 프로그램하는 단계;
    부트업 모드 시, 상기 제 1 비휘발성 메모리 영역으로부터 전달되는 데이터를 상기 다수 개의 단위 래치에 라이트하는 단계; 및
    동작 모드 변경 요청에 응답하여, 상기 제 2 내지 제 N 비휘발성 메모리 영역 중 하나로부터 전달되는 데이터를 상기 다수 개의 단위 래치에 오버-라이트하는 단계
    를 포함하는 반도체 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 동일한 컬럼 라인에 위치한 상기 제 1 내지 제 N 비휘발성 메모리 영역의 셀들은 서로 대응되며, 상기 서로 대응되는 셀들은 상기 단위 래치를 공유하는 것
    을 특징으로 하는 반도체 장치의 동작 방법.
  18. 제 16 항에 있어서,
    상기 부트업 모드 시, 상기 제 1 비휘발성 메모리 영역으로부터 전달되는 데이터를 상기 다수 개의 단위 래치에 라이트하는 단계는,
    제 1 내지 제 N 동작 모드용 어드레스를 생성하는 단계;
    부트업 신호에 응답하여 상기 제 1 동작 모드용 어드레스를 선택하여 출력하는 단계;
    상기 부트업 신호에 응답하여 상기 다수 개의 단위 래치를 선택하기 위한 래치 선택 신호를 활성화 시키는 단계; 및
    상기 제 1 동작 모드용 어드레스에 대응하는 상기 제 1 비휘발성 메모리 영역의 셀을 선택하고, 선택된 셀로부터 전달되는 데이터를 상기 래치 선택 신호에 따라 선택된 단위 래치에 순차적으로 라이트하는 단계
    를 포함하는 반도체 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 부트업 신호에 응답하여 상기 다수 개의 단위 래치를 선택하기 위한 래치 선택 신호를 활성화 시키는 단계는,
    상기 부트업 신호에 응답하여 래치 제어 신호를 생성하는 단계;
    상기 래치 제어 신호에 응답하여, 카운팅 동작을 수행하여 래치 카운팅 신호를 생성하는 단계; 및
    상기 래치 카운팅 신호의 각 비트를 입력받아 상기 래치 선택 신호를 활성화시키는 단계
    를 포함하는 반도체 장치의 동작 방법.
  20. 제 18 항에 있어서,
    상기 동작 모드 변경 요청에 응답하여, 상기 제 2 내지 제 N 비휘발성 메모리 영역 중 하나로부터 전달되는 데이터를 상기 다수 개의 단위 래치에 오버-라이트하는 단계는,
    모드 선택 신호에 응답하여 상기 제 2 내지 제 N 동작 모드용 어드레스 중 하나를 선택하여 선택 동작 모드용 어드레스로 출력하는 단계;
    상기 모드 선택 신호에 응답하여 상기 다수 개의 단위 래치를 선택하기 위한 래치 선택 신호를 활성화 시키는 단계; 및
    상기 선택 동작 모드용 어드레스에 대응하는 상기 제 2 내지 제 N 비휘발성 메모리 영역의 셀을 선택하고, 선택된 셀로부터 전달되는 데이터를 상기 래치 선택 신호에 따라 선택된 단위 래치에 순차적으로 오버-라이트하는 단계
    를 포함하는 반도체 장치의 동작 방법.
KR1020160126181A 2016-09-30 2016-09-30 반도체 장치 및 그의 동작 방법 KR102506838B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160126181A KR102506838B1 (ko) 2016-09-30 2016-09-30 반도체 장치 및 그의 동작 방법
US15/627,562 US10170197B2 (en) 2016-09-30 2017-06-20 Semiconductor device and operating method thereof
CN201710896237.6A CN107886989B (zh) 2016-09-30 2017-09-28 半导体器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126181A KR102506838B1 (ko) 2016-09-30 2016-09-30 반도체 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180036071A true KR20180036071A (ko) 2018-04-09
KR102506838B1 KR102506838B1 (ko) 2023-03-08

Family

ID=61758315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126181A KR102506838B1 (ko) 2016-09-30 2016-09-30 반도체 장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US10170197B2 (ko)
KR (1) KR102506838B1 (ko)
CN (1) CN107886989B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016367A (ko) * 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663957B2 (en) * 2008-05-27 2010-02-16 Via Technologies, Inc. Microprocessor with program-accessible re-writable non-volatile state embodied in blowable fuses of the microprocessor
TW201033808A (en) * 2009-03-10 2010-09-16 Vivotek Inc System recovery method and embedded system with auto-recovery function
KR101124318B1 (ko) * 2010-03-26 2012-03-27 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
KR101824044B1 (ko) * 2011-05-17 2018-01-31 삼성전자주식회사 부호화 출력 기능을 구비한 데이터 저장 장치 및 시스템
KR20130072669A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102017724B1 (ko) 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9342259B2 (en) * 2012-09-10 2016-05-17 Texas Instruments Incorporated Nonvolatile logic array and power domain segmentation in processing device
JP2014142976A (ja) * 2013-01-22 2014-08-07 Samsung R&D Institute Japan Co Ltd 半導体記憶装置
US9280191B2 (en) * 2013-01-21 2016-03-08 Dell Products Lp. Systems and methods for power supply configuration and control
US9230112B1 (en) * 2013-02-23 2016-01-05 Xilinx, Inc. Secured booting of a field programmable system-on-chip including authentication of a first stage boot loader to mitigate against differential power analysis
US9064588B1 (en) 2014-02-06 2015-06-23 SK Hynix Inc. Semiconductor devices including E-fuse arrays
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
JP6306466B2 (ja) * 2014-07-31 2018-04-04 株式会社フローディア 不揮発性ｓｒａｍメモリセル、および不揮発性半導体記憶装置
KR20160016362A (ko) * 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 리던던시 워드라인의 테스트 방법
US10817609B2 (en) * 2015-09-30 2020-10-27 Nvidia Corporation Secure reconfiguration of hardware device operating features
KR102513328B1 (ko) 2016-12-08 2023-03-24 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 그의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016367A (ko) * 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법

Also Published As

Publication number Publication date
KR102506838B1 (ko) 2023-03-08
US20180096731A1 (en) 2018-04-05
US10170197B2 (en) 2019-01-01
CN107886989A (zh) 2018-04-06
CN107886989B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US7031188B2 (en) Memory system having flash memory where a one-time programmable block is included
US10839932B2 (en) Semiconductor device and operating method thereof
KR102160598B1 (ko) 반도체 메모리 장치 및 이의 동작방법
US7224602B2 (en) Semiconductor memory device and control method having data protection feature
US20150043288A1 (en) Semiconductor memory device having fuse cell array
US7760579B2 (en) Flash memory device and block selection circuit thereof
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
US7085158B2 (en) Nonvolatile semiconductor memory device and one-time programming control method thereof
KR20160074925A (ko) 퓨즈 셀 회로, 퓨즈 셀 어레이 및 이를 포함하는 메모리 장치
KR102520438B1 (ko) 비휘발성 저장 회로 및 그를 포함하는 반도체 메모리 장치
US20140068321A1 (en) Memory device and integrated circuit
KR20100005598A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US6930935B2 (en) Redundancy circuit and semiconductor device using the same
KR20170017328A (ko) 메모리 장치
JP4646608B2 (ja) 半導体記憶装置
KR101462487B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR20050046520A (ko) 오티피 블록이 포함된 플래시 메모리를 갖는 메모리 시스템
US7136313B2 (en) Semiconductor storage device
KR102506838B1 (ko) 반도체 장치 및 그의 동작 방법
KR20150040479A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
US6944085B2 (en) Semiconductor memory device with reduced chip area and improved redundancy efficency
KR20140029089A (ko) 반도체 장치 및 메모리 장치
JP2002025246A (ja) 半導体記憶装置
KR20160116904A (ko) 반도체 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right