KR101124318B1 - 전기적 퓨즈 회로 및 구동 방법 - Google Patents

전기적 퓨즈 회로 및 구동 방법 Download PDF

Info

Publication number
KR101124318B1
KR101124318B1 KR1020100027203A KR20100027203A KR101124318B1 KR 101124318 B1 KR101124318 B1 KR 101124318B1 KR 1020100027203 A KR1020100027203 A KR 1020100027203A KR 20100027203 A KR20100027203 A KR 20100027203A KR 101124318 B1 KR101124318 B1 KR 101124318B1
Authority
KR
South Korea
Prior art keywords
fuse
low resistance
voltage source
voltage
resistance providing
Prior art date
Application number
KR1020100027203A
Other languages
English (en)
Other versions
KR20110107978A (ko
Inventor
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100027203A priority Critical patent/KR101124318B1/ko
Priority to US12/841,106 priority patent/US8421520B2/en
Priority to CN201010247008.XA priority patent/CN102201392B/zh
Priority to TW099140043A priority patent/TWI508085B/zh
Publication of KR20110107978A publication Critical patent/KR20110107978A/ko
Application granted granted Critical
Publication of KR101124318B1 publication Critical patent/KR101124318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

인가 전압의 증대 및 레이아웃 면적 증대 없이 퓨즈를 파괴시키기 위한 고전류를 확보할 수 있는 전기적 퓨즈 회로 및 그 구동방법에 대해 개시한다. 본 발명의 실시예에 따른 퓨즈 회로는 제 1 전압원과 연결되는 전기적 퓨즈, 상기 전기적 퓨즈와 연결되며, 브랙다운(breakdown)된 접합을 갖는 저저항 제공부, 및 저저항 제공부와 제 2 전압원과 연결되는 스위칭부를 포함한다.

Description

전기적 퓨즈 회로 및 구동 방법{Electric Fuse Circuit and Method of Operating The Same}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 집적 회로의 전기적 퓨즈의 컷팅 및 컷팅 여부를 감지하기 위한 회로(이하, E-퓨즈 검출 회로)에 관한 것이다.
반도체 집적 회로에 있어서, 퓨즈(Fuse)는 결함 셀의 리페어(repair), 칩 ID(identification)의 저장 및 다양한 모드 신호를 제공하는 데 이용된다.
이러한 퓨즈는 레이저 블로잉 타입(laser blowing type)과 전기 블로잉 타입(electrical blowing type)으로 구분될 수 있다.
레이저 빔에 의해 블로잉되는 퓨즈는 레이저 빔 조사시, 인접 퓨즈 라인에 영향을 미칠 수 있어, 일정 간격 이상의 거리를 유지할 것이 요구된다. 그러므로, 고집적 반도체 회로에 있어서, 레이아웃 효율을 저하시키는 원인이 된다.
한편, 전기 블로잉 타입의 퓨즈는 퓨즈 링크(fuse link)에 프로그래밍 전류를 흘려주어 EM(electromigration) 효과 및 주울 히팅(Joule heating)에 의해 상기 퓨즈 링크가 블로잉된다. 이러한 전기 블로잉 퓨즈는 패키지 레벨 이후에서도 이용될 수 있으며, 전기적 퓨즈라 명명되고 있다.
또한, 전기적 퓨즈는 안티 퓨즈(anti-fuse) 및 E-퓨즈로 구분될 수 있다.
안티 퓨즈는 트랜지스터 타입으로 구성되어, 게이트 전극과 기판 양단에 고전압을 인가하여 게이트 산화막을 파괴시키는 방식이다.
E-퓨즈는 캐패시터 타입으로 구성되어, 양단의 전극 사이에 큰 전류를 인가하여 캐패시터 산화막을 파괴시키는 방식이다.
도 1은 일반적인 E-퓨즈 회로이다.
도 1을 참조하면, E-퓨즈 회로(10)는 E 퓨즈(F), 스위칭 트랜지스터(20) 및 증폭부(30)를 포함한다.
E-퓨즈(F) 및 스위칭 트랜지스터(20)는 전기적으로 연결되고, 제 1 및 제 2 전압원(VpowerH, VpowerL) 사이에 연결된다. E-퓨즈(F) 및 스위칭 트랜지스터(20) 사이의 연결 노드에 증폭부(30)가 연결된다.
스위칭 트랜지스터(20)에 컷팅 신호(A)가 입력되면, 상기 E-퓨즈(F)를 파괴(rupture)시킬 수 있을 정도의 전압 레벨을 갖는 제 1 전압원(VpowerH)의 전압에 의해 상기 E-퓨즈(F) 및 상기 스위칭 트랜지스터(20)에 고전류가 흐르게 되어, 상기 E-퓨즈(F)가 파괴된다.
상술한 바와 같이 E-퓨즈(F)를 파괴시키려면, 일정한 고전류가 필요하다. 예를 들어, E- 퓨즈(F)의 저항이 R1, 스위칭 트랜지스터(20)의 저항이 R2라 가정할 때, E-퓨즈(F)를 파괴시키기 위한 전류(I)는 다음의 식으로 표현된다.
Figure 112010019298385-pat00001
여기서, 상기 E-퓨즈(F)는 일반적인 금속 패턴으로 구성되기 때문에, 그 저항 값은 매우 낮다. 그러므로, 일정치 이상의 고 전류(I)를 확보하려면, 제 1 전압원(VpowerH)의 레벨을 상승시켜 전류를 증대시키든지, 혹은 스위칭 트랜지스터(20)의 면적을 증대시켜 낮은 저항을 확보하여야 한다.
하지만 현재 메모리 장치에서, 제 1 전압원(VpowerH)의 레벨을 펌핑 전압(VPP) 레벨 이상으로 상승시키는 것은 사실상 어렵다.
또한, 스위칭 트랜지스터(20)의 면적 역시, 제한된 공간내에서 면적을 일정 범위 이상 증대시키는 것 역시 매우 어려운 실정이다.
따라서, 본 발명은 인가 전압의 증대 및 레이아웃 면적 증대 없이 퓨즈를 파괴시키기 위한 고전류를 확보할 수 있는 전기적 퓨즈 회로 및 그 구동방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 퓨즈 회로는 제 1 전압원과 연결되는 전기적 퓨즈, 상기 전기적 퓨즈와 연결되며, 브랙다운(breakdown)된 접합을 갖는 저저항 제공부, 및 상기 저저항 제공부와 제 2 전압원과 연결되는 스위칭부를 포함한다.
또한, 본 발명의 다른 실시예에 따른 퓨즈 회로는 전기적으로 퓨즈를 파괴시키기 위한 전류의 통로로서 제공되는 브랙다운된 접합을 갖는 트랜지스터를 구비한다.
본 발명의 다른 실시예에 따르면, 제 1 전압원과 연결된 퓨즈, 상기 퓨즈와 연결되며 MOS 트랜지스터로 구성된 저저항 제공부, 및 상기 저저항 제공부와 연결되며 퓨즈 파괴 신호에 따라 상기 저저항 제공부로부터 제공되는 전류를 제 2 전압원으로 배출시키는 스위칭부를 포함하는 퓨즈 회로의 구동 방법으로서, 저저항 제공부의 접합 영역을 브랙다운시키는 단계, 상기 퓨즈를 선택적으로 파괴하는 단계, 및 상기 퓨즈의 파괴 여부를 검출하는 단계를 포함한다.
또한, 본 발명의 다른 실시예에 따른 퓨즈 회로 구동방법은 드레인과 바디 영역이 브랙다운된 모스 트랜지스터를 이용하여 퓨즈를 파괴하기 위한 전류를 도통시킨다.
본 발명의 실시예에 따르면, 브랙다운된 MOS 트랜지스터를 이용하여, 다량의 고전류를 흐르도록 한다.
이에 따라, 고전류를 커버하기 위해, 스위칭부의 면적을 증대시키지 않아도 되고 펌핑 전압 이상의 전압 역시 요구되지 않는다. 아울러, 스위칭 소자의 면적 증대가 없으므로, 퓨즈 상태를 디텍팅하기 위한 전류 역시 감소된다.
도 1은 일반적인 퓨즈 회로를 보여주는 도면,
도 2는 본 발명의 일 실시예에 따른 퓨즈 회로,
도 3은 본 발명의 실시예에 따른 저저항 제공부의 브랙다운 과정을 설명하기 위한 도면,
도 4는 본 발명의 실시예에 따른 브랙다운 전압에 따른 전류 분포를 보여주는 그래프, 및
도 5는 본 발명의 실시예에 따른 퓨즈 회로의 구동을 설명하기 위한 전압 다이어그램이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 E-퓨즈 검출 장치를 보여주는 회로도이다.
도 2를 참조하면, E-퓨즈 검출 장치(100)는 E-퓨즈(110), 저저항 제공부(120), 스위칭부(130), 래치부(140) 및 증폭부(150)를 포함할 수 있다.
E-퓨즈(110)는 예를 들어, 두 개의 전극(도시되지 않음) 및 그 사이에 개재된 절연막(도시되지 않음)으로 구성된 캐패시터 타입일 수 있고, 하나의 전극은 상대적인 고전위가 제공되는 제 1 전압원(VpowerH)과 연결되고, 다른 하나의 전극은 저저항 제공부(120)과 연결된다.
저저항 제공부(120)는 브랙다운(breakdown)된 MOS 트랜지스터로 구성될 수 있다. 저저항 제공부(120)는 도 3에 도시된 바와 같이, 게이트(210), 소스(220), 및 드레인(230)을 포함하고, 게이트 전압(VG), 소스 전압(VS) 및 드레인 전압(VA)이 각각 인가된다. 저저항 제공부(120)의 바디(body:200)에는 기판 바이어스(VB)가 인가된다. 저저항을 제공하기 위한 모스 트랜지스터의 브랙다운 과정은 이하에서 후술될 것이다.
스위칭부(130)는 MOS 트랜지스터로 구성될 수 있다. 스위칭부(130)는 E-퓨즈(110)를 파괴시키고자 하는 퓨즈 파괴 신호(RUPON)가 하이로 인에이블될 때, 저저항 제공부(120)의 기판 바이어스(VB)를 상대적 저전위인 제 2 전압원(VpowerL)로 디스차지시키도록 구성된다. 이때, 제 2 전압원(VpowerL)는 일반적인 백 바이어스(VBB)일 수 있다.
래치 회로부(140)는 E-퓨즈(110) 및 저저항 제공부(120)의 연결 노드(N) 즉, E-퓨즈 검출 회로의 출력 노드를 래치시키도록 구성되며, 도면에 상세히 도시되지 않았지만, 두 개의 인버터로 구성될 수 있다.
증폭부(150)는 래치부(140)의 출력 신호를 증폭시켜 출력한다. 증폭부(150)로는 일반적인 연산 증폭기가 이용될 수 있다.
이와 같은 본 발명의 E-퓨즈 회로는 다음과 같은 방식으로 구동된다.
먼저, MOS 트랜지스터로 구성된 저저항 제공부(120)가 실질적인 저저항 상태가 되도록 그것의 접합 영역을 브랙다운시킨다.
상기 저저항 제공부(120)의 브랙다운은 도 5의 "A1"에서 보여지는 바와 같이, 저저항 제공부(120)의 게이트 전압(VG) 및 소스 전압(VS)에 OV를 제공하고, 스위칭부(130)를 구동시킨 상태(즉, 스위칭부(130)의 게이트에 인에이블된 파괴 신호(RUPON)를 제공)에서, 제 1 전압원(VpowerH) 및 제 2 전압원(VpowerL)의 전위차가 접합 브랙다운 전압 이상이 되도록 벌려준다. 즉, 제 1 전압원(VpowerH)의 전압을 상승시키든지 및/또는 제 2 전압원(VpowerL)의 전압을 하강시켜, 접합 브랙다운이 발생될 정도의 전압차가 발생되도록 조절한다.
그러면, 저저항 제공부(120)의 드레인 전압(VA)이 점진적으로 증대되어, 브레이크다운 전압(VBAN) 이상이 되면, 저저항 제공부(120)의 드레인(230) 과 바디 사이에서 접합 브랙다운이 발생되어, 도 4에 도시된 바와 같이, 대량의 전류가 흐르게 된다. 다시 말해, 저저항 제공부(120)의 드레인 영역(230)이 파괴되어, 드레인 영역과 바디 사이가 도통되어, 도 4와 같이 브레이크다운 전압(VBAN)이상에서 전류는 오믹 특성을 갖게 된다. 이에 따라 별도의 스위칭부(140)의 면적을 증대시키지 않고도 다량의 전류가 흐르게 된다. 아울러, 제 1 및 제 2 전압원(VpowerH,VpowerL)의 전위차 조절에 의해 브랙다운을 유도할 수 있으므로, 펌핑 전압 이상의 전압이 요구되지 않는다.
마찬가지로, E-퓨즈(110)를 파괴시키고자 하는 경우, 도 5의 "A1"과 같이,저저항 제공부(120)의 게이트 전압(VG) 및 스위칭부(130)의 파괴 신호(RUPON)을 인에이블시키고, 제 1 전압원(VpowerH) 및 제 2 전압원(VpowerL)의 전위차를 퓨즈 파괴 가능한 전류가 생성될 정도로 증대시킨다. 그러면, 제 1 전압원(VpowerH) 및 제 2 전압원(VpowerL)의 전위차에 의해 고전류가 발생되어, E-퓨즈(110)가 파괴된다. 이때, 제 1 전압원(VpowerH) 및 제 2 전압원(VpowerL)의 전위차 조절은 제 1 전압원(VpowerH)의 전압 레벨을 상승시키든지, 혹은 제 2 전압원(VpowerL)의 전압 레벨을 하강시키든지, 두 레벨을 모두 조절하여 달성될 수 있다.
이러한 상태에서 E-퓨즈(110)의 컷팅 여부를 검출하고자 하는 경우, 도 5의 "A2"와 같이 저저항 제공부(120)의 게이트 전압(VG) 및 스위칭부(130)의 파괴 신호(RUPON)를 각각 하이로 인에이블시킨다.
이때, E-퓨즈(110)가 파괴된 경우, 본 실시예의 퓨즈 회로(100)는 상기 래치 회로부(140)의 래치 동작에 의해, 증폭부(150)는 로우 신호를 출력하게 된다.
한편, E-퓨즈(110)이 파괴되지 않은 경우, 본 실시예의 퓨즈 회로(100)는 하이 신호를 출력하게 된다.
이에 따라, 퓨즈 컷팅 여부는 퓨즈 회로(100)의 출력 신호를 통해 쉽게 알 수 있다.
이와 같은 본 발명의 실시예에 따르면, 브랙다운된 MOS 트랜지스터를 이용하여, 다량의 고전류를 흐르도록 한다.
이에 따라, 고전류를 커버하기 위해, 스위칭부의 면적을 증대시키지 않아도 되고 펌핑 전압 이상의 전압 역시 요구되지 않는다. 아울러, 스위칭 소자의 면적 증대가 없으므로, 퓨즈 상태를 디텍팅하기 위한 전류 역시 감소된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 퓨즈 회로 110 : E-퓨즈
120 : 저저항 제공부 130 : 스위칭부

Claims (14)

  1. 제 1 전압원과 일단이 전기적으로 연결되어, 상기 제 1 전압원으로 부터 전압을 인가받는 전기적 퓨즈;
    상기 전기적 퓨즈와 드레인이 연결되고, 소스가 접지단에 연결되는 MOS 트랜지스터로 구성된 저저항 제공부; 및
    상기 저저항 제공부를 구성하는 MOS 트랜지스터의 바디와 드레인이 연결되고, 소스가 제 2 전압원에 연결되는 MOS 트랜지스터 형태로 구성된 스위칭부를 포함하는 퓨즈 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 스위칭부는 퓨즈 파괴 신호가 그것의 게이트에 입력되어, 상기 퓨즈 파괴 신호의 인에이블시, 상기 저저항 제공부의 바디 전압을 상기 제 2 전압원으로 전달하는 퓨즈 회로.
  4. 제 1 항에 있어서,
    상기 전기적 퓨즈와 상기 저저항 제공부의 연결 노드와 출력 노드 사이에,
    상기 연결 노드의 전압을 래치시키는 래치 회로부; 및
    상기 래치 회로부의 출력 신호를 버퍼링하는 증폭부가 더 연결되는 퓨즈 회로.
  5. 전기적 퓨즈, 및
    상기 전기적 퓨즈를 파괴시키기 위한 전류의 통로로서 제공되는 브랙다운된 접합을 갖는 트랜지스터를 구비한 퓨즈 회로.
  6. 제 5 항에 있어서,
    상기 전기적 퓨즈는 상기 브랙다운된 접합을 갖는 트랜지스터의 드레인과 제 1 전압원 사이에 연결되는 퓨즈 회로.
  7. 제 6 항에 있어서,
    상기 브랙다운된 접합을 갖는 트랜지스터로부터 상기 전류를 제공받아 제 2 전압원으로 배출시키도록 구성되는 스위칭부를 더 포함하는 퓨즈 회로.
  8. 제 7 항에 있어서,
    상기 제 1 전압원은 펌핑 전압 레벨을 포함하는 퓨즈 회로.
  9. 제 7 항에 있어서,
    상기 제 2 전압원은 기판 바이어스 레벨을 포함하는 퓨즈 회로.
  10. 제 1 전압원과 일단이 전기적으로 연결되어, 상기 제 1 전압원으로 부터 전압을 인가받는 전기적 퓨즈, 상기 전기적 퓨즈와 드레인이 연결되고, 소스가 접지단에 연결되는 MOS 트랜지스터로 구성된 저저항 제공부, 및 상기 저저항 제공부를 구성하는 MOS 트랜지스터의 바디와 드레인이 연결되고 소스가 제 2 전압원에 연결되는 MOS 트랜지스터 형태로 구성된 스위칭부를 포함하는 퓨즈 회로의 구동 방법으로서,
    상기 저저항 제공부의 상기 드레인과 상기 바디 사이가 도통되도록 브랙다운시키는 단계;
    상기 전기적 퓨즈를 선택적으로 파괴하여, 상기 저저항 제공부에서 발생되는 브랙다운 전압을 상기 스위칭부의 드레인으로 전달하는 단계; 및
    상기 전기적 퓨즈의 파괴 여부를 검출하는 단계를 포함하는 퓨즈 회로의 구동방법.
  11. 제 10 항에 있어서,
    상기 저저항 제공부를 브랙다운시키는 단계는,
    상기 저저항 제공부를 구성하는 MOS 트랜지스터에 입력되는 퓨즈 파괴 신호를 인에이블 시킨 상태에서, 상기 제 1 전압원과 제 2 전압원간의 전위차를 상기 저저항 제공부를 구성하는 상기 MOS 트랜지스터의 브랙다운 전압 레벨 이상으로 벌려주는 단계를 포함하는 퓨즈 회로의 구동방법.
  12. 제 10 항에 있어서,
    상기 저저항 제공부를 구성하는 MOS 트랜지스터에 입력되는 퓨즈 파괴 신호를 인에이블 시킨 상태에서, 상기 제 1 전압원와 제 2 전압원간의 전위차를 상기 전기적 퓨즈가 파괴 가능한 범위로 벌려주는 단계를 포함하는 퓨즈 회로의 구동방법.
  13. 제 10 항에 있어서,
    상기 전기적 퓨즈 파괴 여부를 검출하는 단계는,
    상기 전기적 퓨즈와 상기 저저항 제공부의 연결 노드의 전압 레벨에 따라 상기 전기적 퓨즈의 파괴 여부를 결정하는 퓨즈 회로의 구동방법.
  14. 삭제
KR1020100027203A 2010-03-26 2010-03-26 전기적 퓨즈 회로 및 구동 방법 KR101124318B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100027203A KR101124318B1 (ko) 2010-03-26 2010-03-26 전기적 퓨즈 회로 및 구동 방법
US12/841,106 US8421520B2 (en) 2010-03-26 2010-07-21 Electric fuse circuit and method of operating the same
CN201010247008.XA CN102201392B (zh) 2010-03-26 2010-08-06 电熔丝电路及其操作方法
TW099140043A TWI508085B (zh) 2010-03-26 2010-11-19 電熔絲電路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027203A KR101124318B1 (ko) 2010-03-26 2010-03-26 전기적 퓨즈 회로 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20110107978A KR20110107978A (ko) 2011-10-05
KR101124318B1 true KR101124318B1 (ko) 2012-03-27

Family

ID=44655706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027203A KR101124318B1 (ko) 2010-03-26 2010-03-26 전기적 퓨즈 회로 및 구동 방법

Country Status (4)

Country Link
US (1) US8421520B2 (ko)
KR (1) KR101124318B1 (ko)
CN (1) CN102201392B (ko)
TW (1) TWI508085B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731900B1 (ko) 2010-10-08 2017-05-08 에스케이하이닉스 주식회사 내부전압 생성회로
US20170213681A1 (en) 2016-01-25 2017-07-27 Faraday&Future Inc. Redundant circuit disconnection for electric vehicles
CN106057244B (zh) * 2016-05-30 2019-11-26 安凯(广州)微电子技术有限公司 一种efuse电路及可编程存储装置
KR102506838B1 (ko) * 2016-09-30 2023-03-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
CN108242251B (zh) * 2016-12-23 2019-08-16 联华电子股份有限公司 动态随机存取存储器
JP6792667B2 (ja) * 2019-05-13 2020-11-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047702A (ja) 2006-08-16 2008-02-28 Nec Electronics Corp 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790925B2 (ja) * 2001-03-30 2011-10-12 富士通セミコンダクター株式会社 アドレス発生回路
US6710640B1 (en) * 2002-09-19 2004-03-23 Infineon Technologies Ag Active well-bias transistor for programming a fuse
US6928011B2 (en) 2003-07-30 2005-08-09 Texas Instruments Incorporated Electrical fuse control of memory slowdown
US6903436B1 (en) * 2004-04-27 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time programmable electrical fuse utilizing MOS oxide breakdown
US7271643B2 (en) * 2005-05-26 2007-09-18 International Business Machines Corporation Circuit for blowing an electrically blowable fuse in SOI technologies
KR100729368B1 (ko) 2006-06-30 2007-06-15 삼성전자주식회사 반도체 집적회로의 전기적 퓨즈 옵션 장치
JP4855851B2 (ja) 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
US7672185B2 (en) 2007-01-03 2010-03-02 International Business Machines Corporation Method and apparatus to monitor circuit variation effects on electrically programmable fuses
KR101471554B1 (ko) 2007-07-23 2014-12-11 삼성전자주식회사 파워 업시 피크 전류를 줄이는 멀티칩 패키지
CN101119108B (zh) * 2007-09-18 2014-03-19 钰创科技股份有限公司 一种熔丝电路
JP2009177044A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 電気ヒューズ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047702A (ja) 2006-08-16 2008-02-28 Nec Electronics Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN102201392B (zh) 2015-09-09
TW201133493A (en) 2011-10-01
CN102201392A (zh) 2011-09-28
US20110234303A1 (en) 2011-09-29
TWI508085B (zh) 2015-11-11
US8421520B2 (en) 2013-04-16
KR20110107978A (ko) 2011-10-05

Similar Documents

Publication Publication Date Title
KR101124318B1 (ko) 전기적 퓨즈 회로 및 구동 방법
US20060231922A1 (en) Gate dielectric antifuse circuit to protect a high-voltage transistor
US20040155315A1 (en) Circuits and methods to protect a gate dielectric antifuse
US7531886B2 (en) MOSFET fuse programmed by electromigration
US8031506B2 (en) One-time programmable memory cell
KR101385251B1 (ko) 멀티 레벨 안티 퓨즈 및 그 동작 방법
US20120199943A1 (en) Semiconductor device including antifuse element
US7511355B2 (en) Semiconductor device having fuse element
JP2007073928A (ja) プログラマブルデバイスのための静電気放電（ｅｓｄ）保護装置
JP2006012211A (ja) 半導体集積回路
JP5466594B2 (ja) 半導体記憶装置及びアンチヒューズのプログラム方法
KR100673002B1 (ko) 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
CN111445943B (zh) 一种片上一次可编程电路
US8669806B2 (en) Low voltage antifuse programming circuit and method
US8755241B2 (en) Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit
US7759226B1 (en) Electrical fuse with sacrificial contact
US20230138308A1 (en) Efuse programming feedback circuits and methods
US9455222B1 (en) IC having failsafe fuse on field dielectric
US10651166B2 (en) E-fuse cells
JP4109161B2 (ja) 半導体装置
JP2011044602A (ja) 不揮発性半導体記憶装置
US6573778B2 (en) Electrostatic discharge protection device for an integrated transistor
US20080122026A1 (en) Structure for creation of a programmable device
KR100226492B1 (ko) 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치
KR101150495B1 (ko) 반도체 소자의 퓨즈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 9