KR100226492B1 - 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 - Google Patents
메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 Download PDFInfo
- Publication number
- KR100226492B1 KR100226492B1 KR1019960075730A KR19960075730A KR100226492B1 KR 100226492 B1 KR100226492 B1 KR 100226492B1 KR 1019960075730 A KR1019960075730 A KR 1019960075730A KR 19960075730 A KR19960075730 A KR 19960075730A KR 100226492 B1 KR100226492 B1 KR 100226492B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- fuse
- input
- polycrystalline silicon
- normal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 데이터를 억세스할 수 있도록하는 정상 메모리셀과 여분 메모리셀을 구비시키고, 정상 메모리셀의 일부가 불량할 경우 입출력 패드로부터 유입되는 해당 영역에 대한 데이터의 흐름을 여유 메모리셀로 연결시키기 위한 메모리 반도체의 리페어용 장치에 관한 것으로 특히, 각 메모리셀의 소정 영역마다 하나씩 구비되어 있는 스위칭 수단과, 상기 스위칭 수단의 데이터 입출력단과 상기 입출력 패드간의 신호 통신경로를 제어신호에 따라 온/오프 시키는 경로개폐부와, 상기 메모리셀의 정상여부를 판단여 발생하는 제어신호를 입력받는 포트에 연결되어 있으며 해당 포트에 제 1 논리상태의 전위를 갖는 경우 다른 일단에 걸리는 소정이 양전압에 의하여 유전체가 파괴되어 전류를 도통하는 퓨즈들과, 상기 퓨즈를 통해 유입되는 전류가 있는 경우 상기 경로개폐부를 차단하는 제어부로 구성되는 것을 특징으로 하는 메모리 반도체의 리페어용 장치.
Description
제1도는 종래 리페어 회로의 동작을 설명하기 위한 예시도
제2도는 레이저 빔에 의한 퓨즈절단방식을 설명하기 위한 예시도
제3도는 전기적인 신호에 의한 퓨즈절단방식을 설명하기 위한 예시도
제4도는 본 발명에 따른 리페어 회로의 동작을 설명하기 위한 예시도
제5도는 본 발명에 따른 퓨즈의 절단동작을 설명하기 위한 예시도
본 발명은 유전체 박막의 내압 특성을 이용한 퓨즈형성으로 기존의 절단 방법에 비하여 면적을 축소하였고 기존의 트렌지스터대신 퓨즈를 사용함으로써 면적을 축소하고 및 회로를 단순화시킨 메모리 반도체의 리페어 방법에 관한 것이다.
일반적으로, 첨부한 제 1 도에는 종래 리페어 회로의 동작을 설명하기 위한 도면으로써, 리페어전인 퓨즈절단전의 동작을 보면 제 1 단자(CO)가 하이이고 제 2, 제 3 단자(C1, C2)가 로우인 경우 제 1 트랜지스터(T1)와 제 6 트랜지스터(T6)이 온되어 진다.
그에 따라, 인버터(I1)는 전단이 로우이므로 하이를 출력하게 되어 제 5 트랜지스터(T5)를 온시켜 입출력(I/O)패드의 신호가 제 1 트랜지스터(T1)을 거쳐 메모리 메트릭스로 입출력이 가능하게 된다.
이후, 리페어하게되어 제 1 퓨즈(S1)이 단선된 경우를 보면 우선 전과 같이 제 1 단자(C0)는 하이상태이고 제 2, 제 3 단자(C1, C2)는 로우라고 가정하면, 제 1 트랜지스터(T1)는 온되고 제 6 트랜지스터(T6)도 온되나 제 1 퓨즈(S1)이 단선되었으므로, 소정의 양전압(VCC)이 제 4 트랜지스터(T4)를 온시키고, 그에 따라 인버터(I1)은 로우상태를 출력시키므로 제 5 트랜지스터(T5)를 오프 동작시켜 입출력(I/O)패드의 신호가 제 1 트랜지스터(T1)쪽으로 가지 못하게 하고, 온동작된 제 4 트랜지스터(T4)를 통하여 여유분의 메모리셀 메트릭스로 들어가 상기 제 1 트랜지스터(T1)의 셀 영역을 사용하지 않게 된다.
이후, 각 단자(C1, C2...)등의 영역에 대한 리페어 회로 구성은 상기 제 1 단자(C0)의 예와 같이 통용된다.
상기와 같은 종래 리페어 회로의 동작에서 구비되어 있는 퓨즈를 절단하는 방식을 첨부한 제 2 도와 제 3 도를 참조하여 살펴보면, 제 2 도에 도시되어 있는 바와 같이 레이저 빔에 의한 퓨즈절단방식과 제 3 도에 도시되어 있는 바와 같이 전기적으로 절단하는 방법이 있다.
우선, 제 2 도를 참조하여 그 방식을 살펴보면, 제 1 다결정실리콘을 형성하고 일정두께의 절연막을 적층하고 퓨즈의 레이저 빔이 조사되는 부분을 개구로 형성한 뒤 레이저를 조사하면 제 1 다결정실리콘을 레이저 빔으로부터 빛에너지를 흡수하게 되고 이 빛에너지는 열에너지로 변환된다. 이때 제 1 다결정실리콘이 보유할 수 있는 에너지의 한계이상으로 빛에너지를 받으면 폭발하게 되어 퓨즈단선이 된다.
또한, 제 3 도에 도시되어 있는 방식을 살펴보면, 제 1 다결정실리콘을 불순물 농도조정으로 고저항을 만든 뒤 전류를 흘러보낸다. 제 1 다결정실리콘은 높은 저항을 가졌으므로 전기적인 법칙에 따라 전기적 에너지는 열에너지로 전환되고 이 열에너지 발생이 제 1 다결정 실리콘의 열함양을 초과하게 되면 폭발하게 되어 퓨가 절단된다.
그러나, 상술한 바와 같은 종래의 퓨즈 절단방식은 다음과 같은 몇 가지의 문제점을 내재하고 있다.
첫째, 회로구성상 각 퓨즈마다 트랜지스터가 필요하므로 집적도가 낮다는 점.
둘째, 퓨즈절단방식으므로 퓨즈 파편으로 이물이 증가하게 되고 파편이나 찌꺼기 문제로 완전히 단선되지 않을 수도 있다는 점.
셋째, 종래의 모든 방식은 퓨즈폭발 방법이므로 퓨즈 폭발시 인접퓨즈가 손상이 없도록 일정 퓨즈간격이 필요하므로 집적도가 낮다는 점.
넷째, 퓨즈의 저항이 높다는 점등이다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 유전체 박막의 내압 특성을 이용한 퓨즈형성으로 기존의 절단 방법에 비하여 면적을 축소하였고 기존의 트랜지스터 대신 퓨즈를 사용함으로써 면적을 축소하고 및 회로를 단순화시킨 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 반도체 디바이스에서의 퓨즈에 있어서, 제 1 다결정실리콘과 제 2 다결정실리콘사이에 박막인 유전체를 적층시켜 제 1 다결정실리콘에 제 1 극성 전압을 인가하고, 상기 제 2 다결정실리콘에 제 2 극성 전압을 인가시켜 박막인 유전체의 내압이상으로 전압차를 걸어주는 경우 박막인 유전체는 파괴되는 데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, 테이터를 억세스할 수 있도록하는 정상 메노리셀과 여분 메모리셀을 구비시키고, 정상메모리셀과 일부가 불량할 경우 입출력 패드로부터 유입되는 해당 영역에 대한 데이터의 흐름을 여유 메모리셀로 연결시키기 위한 메모리 반도체의 리페어용 장치에 있어서, 각 메모리셀의 소정 영역마다 하나씩 구비되어 있는 스위칭 수단과, 상기 스위칭 수단의 데이터 입출력단과 상기 입출력 패드간의 신호 통신 경로를 제어신호에 따라 온/오프 시키는 경로개폐부와, 상기 메모리셀의 정상여부를 판단여 발생되는 제어신호를 입력받는 포트에 연결되어 있으며 해당 포트에 제 1 논리상태의 전위를 갖는 경우 다른 일단에 걸리는 소정이 양전압에 의하여 유전체가 파괴되어 전류를 도통하는 퓨즈들과, 상기 퓨즈를 통해 유입되는 전류가 있는 경우 상기 경로개폐부를 차단하는 제어부로 구성되는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따는 바람직한 실시예를 설명한다.
제 4 도는 본 발명에 따른 리페어 회로의 동작을 설명하기 위한 예시도이며, 제 5 도는 본 발명에 따른 퓨즈의 절단동작을 설명하기 위한 예시도이다.
기본적인 회로동작은 제 1 단자(C0)가 하이상태이고 제 2, 제 3 단자(C1, C2)가 로우상태이며 퓨즈연결이 않되었을 경우에는 제 1 트랜지스터(T1)은 온되고 이때 소정 양전압(VCC)는 인버터(I1)의 전단에 하이가 걸려 인버터(I1)의 출력은 로우가 된다.
이때, 상기 제 1 인버터(I1)에서 출력되는 로우상태의 신호는 제 2 인버터(I2)의 전단과 제 4 트랜지스터(T4)의 게이트 단자에 걸리나 로우 상태이므로, 제 4 트랜지스터(T4)는 동작하지 않고 상기 제 2 인버터(I2)는 하이를 출력하여 제 5 트랜지스터(T5)를 온동작시켜 입출력패트(I/0)의 신호가 제 1 트랜지스터(T1)을 거쳐 메모리 매트릭스로 입출력이 가능하도록 한다.
또한, 리페어되었을 경우를 보면 앞과 같이 제 1 단자(C0)가 하이이고 제 2, 제 3 단자(C1, C2)가 로우이고 제 1 퓨즈(S1)내지 제 4 퓨즈(S4)가 리페어되어 온동작시켜 입출력(I/0)패드에 걸리는 신호가 여유분의 셀로 들어가도록 한다.
그리고, 제 1 인버터(I1)에 걸리는 제 1 단자(C0)의 하이신호와 양전압(VCC)신호는 제 1 인버터(I1)의 출력에서 로우가 되지만 제 4 퓨즈(S4)에서 제 2 인버터(I2)의 입력을 하이로 입력시키므로 항상 하이가 됨으로써, 제 2 인버터(I2)는 항상 로우만 출력하게 되어 제 5 트랜지스터(T5)를 오프시켜 제 1 트랜지스터(T1)로 입력되지 못하게 한다.
본 발명에 따른 퓨즈의 파괴 방식은 첨부한 제 5 도에 도시되어 있는 바와 같이, 제 1 다결정실리콘과 제 2 다결정실리콘사이에 박막인 유전체를 적층시켜 제 1 다결정실리콘에 (+)전압, 제 2 다결정실리콘에 (-)전압 혹은 반대로 전압을 인가시켜 박막인 유전체의 내압이상으로 전압차를 주면 박막인 유전체는 파괴되어 제 1 다결정실리콘과 제 2 다결정실리콘이 전기적으로 도통하게 되어 퓨즈 역할을 하도록 한다.
박막의 형성은 보통 메모리소자에서 사용하는 SIC구조나 F/N구조의 캐패시터 유전체인 ONO구조의 질화막(NITRIDE)을 사용하고 제 1 다결정실리콘이나 제 2 다결정실리콘은 하부노드 부전극이나 상부전극을 이용하여 퓨즈를 형성하면 별도의 공정이 불필요하게 된다.
또한, 보통의 산화막이나 질화막은 1V/10Å의 내압 특성을 가지므로 별도의 전압 발생기가 필요업고 외부에서 패드를 통하여 (+), (-)전압을 인가하여 전압차를 주어 충분히 유전체 박막을 파고할 수 있고 파괴시 발생되는 파편을 기존 절단방식에 비해 매우 적다.
따라서, 상술한 바와 같은 본 발명에 따른 바람직한 실시예에 의하면, 인버터 1 개와 퓨즈 1 개가 더 필요하나 트랜지스터수보다는 적기 때문에 퓨즈당 1 개씩 배열된 트랜지스터를 사용하지 않아도 되어 회로 구성이 단순해지고 면적이 축소되어 집적도를 높일수 있으며, 박막인 유전체를 파괴시키므로 퓨즈의 면적이 작아져 집적도가 높아진다.
또한, 퓨즈의 파편이 거의 없이 이물의 발생이 적고, 별도의 퓨즈형성을 위한 공정이 불필요하다.
마지막으로, 기존 공정의 유전체나 다결정실리콘으로 퓨즈를 형성하며, 퓨즈저항이 낮아 제품의 특성이 좋아진다는 효과가 있다.
Claims (2)
- 반도체 디바이스에서의 퓨즈에 있어서, 제 1 다결정실리콘과 제 2 다결정실리콘사이에 박막인 유전체를 적층시켜 제 1 다결정실리콘에 제 1 극성전압을 인가하고, 상기 제 2 다결정실리콘에 제 2 극성 전압을 인가시켜 박막인 유전체의 내압이상으로 전압차를 걸어주는 경우 박막인 유전체가 파괴되어 전류를 도통시키는 것을 특징으로 하는 반도체 디바이스용 퓨즈.
- 데이터를 억세스할 수 있도록하는 정상 메모리셀과 여분 메모리셀을 구비시키고, 정상 메모리셀의 일부가 불량할 경우 입출력 패드로부터 유입되는 해당 영역에 대한 데이터의 흐름을 여유 메모리셀로 연결시키기 위한 메모리 반도체의 리페어용 장치에 있어서, 각 메모리셀의 소정 영역마다 하나씩 구비되어 있는 스위칭 수단과 ; 상기 스위칭 수단의 데이터 입출력단과 상기 입출력 패드간의 신호통신 경로를 제어신호에 따라 온/오프 시키는 경로개폐부와 ; 상기 메모리셀의 정상여부를 판단하여 발생되는 제어신호를 입력받는 포트에 연결되어 있으며 해당 포트에 제 1 논리상태의 전위를 갖는 경우 다른 일단에 걸리는 소정이 양전압에 의하여 유전체가 파괴되어 전류를 도통하는 퓨즈들과 ; 상기 퓨즈를 통해 유입되는 전류가 있는 경우 상기 경로개폐부를 차단하는 제어부로 구성되는 것을 특징으로 하는 메모리 반도체 리페어용 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075730A KR100226492B1 (ko) | 1996-12-28 | 1996-12-28 | 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075730A KR100226492B1 (ko) | 1996-12-28 | 1996-12-28 | 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056460A KR19980056460A (ko) | 1998-09-25 |
| KR100226492B1 true KR100226492B1 (ko) | 1999-10-15 |
Family
ID=19492007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075730A KR100226492B1 (ko) | 1996-12-28 | 1996-12-28 | 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226492B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526454B1 (ko) * | 1999-03-31 | 2005-11-08 | 주식회사 하이닉스반도체 | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 |
| KR100429493B1 (ko) * | 2001-12-17 | 2004-05-03 | (주)토마토엘에스아이 | 전기적 퓨즈를 이용한 스위칭 제어회로 |
-
1996
- 1996-12-28 KR KR1019960075730A patent/KR100226492B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056460A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233194B1 (en) | Method of anti-fuse repair | |
| US7087975B2 (en) | Area efficient stacking of antifuses in semiconductor device | |
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| US6130576A (en) | Thin film transistor redundancy structure | |
| EP0355768B1 (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
| EP0089891B1 (en) | Identification of repaired integrated circuits | |
| US20030098495A1 (en) | Semiconductor device | |
| JP2006139900A (ja) | 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置 | |
| KR101385251B1 (ko) | 멀티 레벨 안티 퓨즈 및 그 동작 방법 | |
| KR19990077012A (ko) | 게이트 커패시터를 사용한 레이저 안티퓨즈 | |
| US6088256A (en) | Integrated circuit with electrically programmable fuse resistor | |
| JPS61123169A (ja) | 半導体集積回路 | |
| US8421520B2 (en) | Electric fuse circuit and method of operating the same | |
| US6597234B2 (en) | Anti-fuse circuit and method of operation | |
| Liu et al. | Scaled dielectric antifuse structure for field-programmable gate array applications | |
| JP3848022B2 (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
| US8492798B1 (en) | Electrical fuse with sacrificial contact | |
| KR100226492B1 (ko) | 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 | |
| JP2016009840A (ja) | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 | |
| US6888216B2 (en) | Circuit having make-link type fuse and semiconductor device having the same | |
| KR100878496B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| JPS61241943A (ja) | 半導体集積回路装置用ヒユ−ズの溶断方法 | |
| JP3088369B2 (ja) | ダイナミック型半導体記憶装置 | |
| KR100739264B1 (ko) | 반도체 메모리 소자의 퓨즈 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |