KR19990077012A - 게이트 커패시터를 사용한 레이저 안티퓨즈 - Google Patents

게이트 커패시터를 사용한 레이저 안티퓨즈 Download PDF

Info

Publication number
KR19990077012A
KR19990077012A KR1019980705143A KR19980705143A KR19990077012A KR 19990077012 A KR19990077012 A KR 19990077012A KR 1019980705143 A KR1019980705143 A KR 1019980705143A KR 19980705143 A KR19980705143 A KR 19980705143A KR 19990077012 A KR19990077012 A KR 19990077012A
Authority
KR
South Korea
Prior art keywords
conductive plate
laser
antifuse
dielectric material
integrated circuit
Prior art date
Application number
KR1019980705143A
Other languages
English (en)
Other versions
KR100323174B1 (ko
Inventor
머마지드 세이예이디
매니 케이. 에프. 메이
Original Assignee
마이클 엘. 린치
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 엘. 린치, 마이크론 테크놀로지, 인크. filed Critical 마이클 엘. 린치
Publication of KR19990077012A publication Critical patent/KR19990077012A/ko
Application granted granted Critical
Publication of KR100323174B1 publication Critical patent/KR100323174B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

두개의 물리적 상태들을 가지는 집적 회로 레이저 안티퓨즈가 설명된다. 제1 물리적 상태에서, 레이저 안티퓨즈는 유전 물질층에 의해 전기적으로 분리된 두개의 도전판들을 가지고 있다. 제2 물리적 상태에서, 두개의 도전판들은 외부 방사원, 이를테면 레이저에 반응하여 유전체를 통해 전기적으로 연결된다.

Description

게이트 커패시터를 사용한 레이저 안티퓨즈
집적 회로들은 통상 집적 회로들을 제조 공정후 주문 프로그래밍을 가능하게 하기 위해서 가용성(fusible) 링크들과 같은 프로그램 가능 소자들을 사용한다. 가용성 링크들은 다양한 응용들에 사용될 수 있으며 특히, 결함 회로들을 용장성 회로들로 대체하는 데에 유용할 수 있다. 예를 들어, 집적 회로 메모리는 흔히 용장성 메모리 셀로 제조된다. 이러한 메모리 셀은 테스트 동작동안 검출된 결함 메모리 셀을 대체하기 위해서 제조 공정 후에 선택적으로 인에이블된다.
사용될 수 있었던 가용성 링크의 한 종류는 표준 폴리실리콘 퓨즈이다. 이 퓨즈는 정상 상태에서 퓨즈를 통한 완전한 전기 경로가 있도록 집적 회로 상에서 제조된 대략 1μ두께의 폴리실리콘 도체로 구성되어 있다. 퓨즈를 프로그램하기 위해서, 고파워 레이저가 폴리실리콘의 일부분을 증발시킴으로써 전기적 경로를 개방하는 데에 사용된다. 폴리실리콘 퓨즈들의 사용은 효과적이긴 하지만, 물리적인 크기의 필요 조건들로 제한된다. 즉, 퓨즈들은 레이저를 사용하여 개방될 때 인접한 퓨즈들이 손상되지 않도록 일정한 간격이 유지되어야 한다. 집적 회로들이 고밀도 회로 소자로 계속 제조됨에 따라, 더 많은 가용성 링크들에 대한 요구가 또한 증가된다. 그러므로, 레이저 퓨즈들의 물리적 간격 필요 조건은 이러한 고밀도 회로들에 있어서 이들이 효과적으로 사용되지 못하게 한다.
집적 회로에서 사용되고 있는 가용성 링크의 또 다른 종류는 안티퓨즈이다. 안티퓨즈가 정상적으로 개방 회로라는 점에서 안티퓨즈는 전기적으로 퓨즈에 반대이다. 안티퓨즈를 프로그램하기 위해서, 이것의 접속부가 함께 단락되어 안티퓨즈를 통해 전기적 경로를 형성한다. 집적 회로들에서 통상적으로 사용되는 안티퓨즈의 한 종류는 산화물-질화물-산화물(ONO) 안티퓨즈이다. 전형적인 ONO 안티퓨즈는 산화물 2층 사이에 끼워 넣어진 질화물층을 갖고, 산화물의 하부층은 폴리실리콘과 접촉하고 있으며 산화물의 상부층도 또한 폴리실리콘과 접촉하고 있다. ONO 샌드위치는 유전체여서 프로그램되지 않은 안티퓨즈는 커패시터로 작용한다. ONO 안티퓨즈를 프로그램하기 위해서, 큰 전위가 상부 폴리실리콘에 인가되어 유전체가 파괴되고 2개의 N+ 층들은 함께 쇼트된다. ONO 안티퓨즈들이 집적 회로들에서 현재 사용된다고 해도, 고밀도 집적 회로들에서 이들의 지속적인 사용은 의문이다. 이것은 고밀도 집적 회로들을 제조하기 위해 사용된 재료가 주된 원인이다. ONO 샌드위치들에 필요한 질화물은 표준 제조 공정에서 얻을 수 없고 특별한 처리 단계들을 필요로 한다. 집적 회로들의 제조 공정에서 임의의 특별 단계는 시간을 소비하고 비용이 든다.
상술한 이유들로, 그리고 당업자들이 본 명세서를 읽고 이해시에 분명해질 이하 진술된 여러 이유들로써, 이 기술에서는 부가적 단계들을 요구하지 않고 고밀도 집적 회로에서 제조될 수 있는 신뢰할 수 있는, 컴팩트한 안티퓨즈의 필요성이 대두되고 있다.
<발명의 요약>
집적 회로 레이저 안티퓨즈들을 가지는 상술한 문제들과 다른 문제들이 본 발명에 의해 제기되었으며 다음의 명세서를 읽고 공부함으로써 이해될 것이다. 고밀도 집적 회로 상에서 부가적 처리 단계들에 대한 요구 없이 제조될 수 있는 레이저 안티퓨즈가 설명된다.
특히, 본 발명은 집적 회로에서 제조된 레이저 안티퓨즈를 설명한다. 레이저 안티퓨즈는 제1 및 제2 물리적 상태들을 가지며, 제1 도전판(conductive plate), 제2 도전판, 및 제1 도전판과 제2 도전판 사이에 위치한 유전 물질층으로 구성된다. 제1 도전판 및 제2 도전판은 제1 물리적 상태에서 유전 물질층에 의해 전기적으로 절연된다. 제1 도전판 및 제2 도전판은 집속된 외부 방사원에 반응하여 제2 물리적 상태에서 유전 물질층을 통해 전기적으로 연결된다.
한 실시예에서, 제1 도전판은 유전 물질층 상에 제조된 폴리실리콘층으로 구성된다. 또다른 실시예에서, 제2 도전판은 집적 회로의 P-기판 내에 제조된 N-웰(well)로 구성된다. 집속된 외부 방사원은 레이저로 구성될 수 있다.
또다른 실시예에서, 집적 메모리 회로 내에 제조된 레이저 안티퓨즈가 두개의 물리적 상태들로서 설명된다. 레이저 안티퓨즈는 폴리실리콘층인 제1 도전판, 집적 메모리 회로의 기판 내에 제조된 웰인 제2 도전판, 및 제1 도전판과 제2 도전판 사이에 위치한 유전 물질층으로 구성된다. 제1 도전판 및 제2 도전판은 제1 물리적 상태에서 유전 물질층에 의해 전기적으로 절연되고, 제1 도전판 및 제2 도전판은 집속된 외부 방사원에 반응하여 제2 물리적 상태에서 유전 물질층을 통해 전기적으로 연결된다.
본 발명은 일반적으로 집적 회로들에 관한 것이고, 보다 상세히 본 발명은 집적 회로 내에 제조된 레이저 안티퓨즈에 관한 것이다.
도 1은 본 발명의 레이저 안티퓨즈의 단면도.
도 2는 본 발명의 레이저 안티퓨즈의 대체 실시예의 단면도.
도 3은 본 발명을 포함하는 DRAM의 블록도.
도 4는 도 3의 DRAM의 회로 개략도.
도 5는 본 발명을 포함하는 PROM의 일부분의 블록도.
바람직한 실시예들의 다음의 상세한 설명에서, 이것의 일부분을 형성하고, 발명들이 실행될 수 있는 특정 바람직한 실시예들을 설명하기 위해서 보여지는 첨부한 도면들이 참조된다. 이러한 실시예들은 당업자들이 발명을 실행하기에 충분히 자세하게 설명되고, 다른 실시예들이 이용될 수 있다는 것과 논리적, 기계적 및 전기적 변화들이 본 발명의 정신과 범주에서 벗어남 없이 실행될 수 있다는 것이 이해될 것이다. 그러므로, 다음의 상세한 설명은 제한적인 의미로 기재된 것이 아니고, 본 발명의 범주는 첨부된 청구항들에 의해서만 한정된다.
도 1을 참조하면, 레이저 안티퓨즈(10)의 한 실시예가 설명되는데 레이저 안티퓨즈는 표준 트랜지스터 제조 공정 기술들을 사용하는 커패시터로서 제조된다. 바람직한 커패시터는 물리적으로 크고 "패트(fat)" 커패시터라 불린다. 패트 커패시터는 집적 회로의 P-기판(14) 내에 형성된 N-웰(12) 내에 제조된다. 커패시터는 N-웰 내에 형성된 두개의 N+ 접촉 영역들(16 및 18)을 갖는다. 당업자들에게 알려진, 접촉 영역들은 트랜지스터 소스 및 드레인 제조 공정 단계들 동안 만들어진다. 산화물이 바람직한, 유전층(20)은 N-웰 상에서 제조되고 폴리실리콘 게이트(22)는 산화물층 상에서 제조된다. 산화물층은 100Å 두께가 바람직하다. 레이저 안티퓨즈(10)는, 그러므로, 게이트(22)가 제1 커패시터 판이고 N-웰(12)이 제2 커패시터 판인 커패시터로서 전기적으로 연결된다. 회로 연결들은 N+ 영역(16 또는 18) 둘 중 어느 하나를 통해 제2 판으로 통해질 수 있다. 레이저 안티퓨즈는 도 2에서 도시된 바와 같이, P-웰(13)을 사용하여 제조될 수 있다는 것이 인정될 것이다. 더욱이, 유전층(20)에서 바람직하게 사용되는 산화물은 적당한 유전 물질로 대체될 수 있다. 예를 들어, 바륨 스트론튬 티타늄(BaSrTiO3)이 산화물층 대신에 사용될 수 있다. 이런 물질은 저 전압 레벨에서 유전체의 특성을 가지고, 보다 높은 전압 레벨에서는 도전체의 특성을 나타낸다. BaSrTiO3은 보다 높은 전압 레벨을 사용하여서는 쉽게 파괴될 수 없다.
레이저 안티퓨즈(10)를 프로그램하기 위해서, 레이저 빔이 게이트(22)를 통과하여 향함으로써 유전체가 파괴되고 게이트 및 N-웰(12)이 함께 쇼트된다. 따라서, 레이저의 에너지 레벨은 대략 100Å의 산화물을 통과하는 데에만 충분할 필요가 있다. 이러한 에너지 레벨은 상술된 폴리실리콘 퓨즈를 프로그램하기 위해서 요구되는 에너지 레벨보다 실질상 낮다. 집적 회로들 상에 사용되는 임의 종류의 레이저 또는 집속된 방사원은 레이저 안티퓨즈(10)를 프로그램하기 위해서 사용될 수 있다. 게이트(22) 내에 1 내지 2 ㎛2의 면적을 갖는 구멍들(holes)을 만드는 실험 중에 1064 nm 파장과 5 J(joule)의 에너지를 갖는 NDYAG 레이저가 성공적으로 사용되었다. 이러한 구멍들은 게이트(22)와 N-웰(12) 사이에서 신뢰할 수 있는 접촉을 제공했다.
상술된 레이저 안티퓨즈는, 프로그램 가능한 논리 장치들, PROMs, EPROMs, EEPROMs, 및 SRAMs과 DRAMs과 같은 메모리를 포함하지만 제한을 두지 않는 임의의 집적 회로 내에서 제조될 수 있다. 도 3은 본 발명을 포함하는 16M 비트 메모리를 보여준다. 장치는 메모리 배열(array)(26) 내에서 2,097,152 바이트의 정보를 위해 데이터 기억을 제공하는 8 비트 데이터 입/출력 경로(24)를 가지는 2M x 8 버스트 EDO DRAM으로 구성된다. Zager 등에 의해 버스트 EDO 메모리 장치라 표제 붙여지고, 양수인에게 양도된, 미국 특허 제 5,526,320는 버스트 EDO 메모리를 상세하게 설명한다. 액티브-로(low) 로우 어드레스 스트로브(RAS*) 신호(28)는 다중 메모리 어드레스의 제1 부분을, 어드레스 입력들(30)로부터, 래치하기 위해서 래치(32)에서 사용된다. 래치된 로우 어드레스(33)은 로우 디코더(34)에서 디코드된다. 디코드된 로우 어드레스는 메모리 배열(26)의 로우를 선택한다. 컬럼 어드레스 스트로브(CAS*) 신호(36)는 어드레스 입력들(30)로부터 어드레스 생성 회로(38)로 메모리 어드레스의 제2 부분을 래치하기 위해서 사용된다. 래치된 컬럼 어드레스(40)는 컬럼 어드레스 디코더(42)에서 디코드된다. 디코드된 컬럼 어드레스는 메모리 배열(26)의 컬럼을 선택하기 위해서 사용된다.
버스트 읽기(read) 사이클에서, 로우 및 컬럼 디코더들에 의해 선택된 로우 및 컬럼 어드레스에 위치된 메모리 배열 안의 데이터는 메모리 배열로부터 읽혀지고 래치들을 출력하기 위해서 데이터 경로(44)를 따라 전송된다. 일단 메모리 장치가 버스트 읽기 사이클에서 데이터를 출력하기 시작하면, 출력 인에이블 및 쓰기 인에이블(OE*및 WE*)의 상태에 의존하는 CAS*하이 인터발 동안 데이터 출력을 트라이-스테이트하지 않고 출력 드라이버들(46)은 계속해서 데이터 라인들을 구동할 것이며, 따라서, 시스템이 출력 데이터를 래치하도록 부가적인 시간을 허가할 것이다. 데이터 출력들은 데이터 전이의 짧은 기간을 제외하고는 버스트 읽기 사이클동안 줄곧 유효하다.
일단 로우 및 컬럼 어드레스가 선택되면, CAS*신호의 부가적 전이들은 소정의 시퀀스에서 어드레스 생성 회로 내의 컬럼 어드레스를 증가시키기 위해 사용된다. 어드레스는 선형적으로, 또는 전체 시스템 필요 조건과의 최대 호환성을 위해 인터리브 형으로 증가될 수 있다. 출력 데이터 신호 레벨들은 표준 CMOS, TTL, LVTTL, GTL, 또는 HSTL 출력 레벨 스펙에 따라서 구동될 수 있지만 제한되지는 않는다.
도 4는 어드레스 디코더 회로(34 및 42) 내에 레이저 안티퓨즈를 포함하는 도 3의 일부분을 보여준다. 레이저 안티퓨즈들은 용장성 메모리 셀들이 사용될 수 있도록 결함이 있다고 결정된 메모리 셀들의 메모리 셀 어드레스를 나타내기 위해서 사용된다. 외부 메모리 어드레스들(30)과 레이저 안티퓨즈들을 비교하고 적당한 메모리 셀 출력 어드레스(52)를 만드는 비교기(50)가 제공된다. 출력 어드레스는 그리고 나서 적당한 때에 용장성 메모리 셀들을 액세스하는데 사용될 수 있다. 레이저 안티퓨즈는 파워-업 회로(54)및 래치 회로(56) 양쪽에 연결되어 있다. 파워-업 회로는 메모리가 처음으로 턴온되는 경우에 레이저 안티퓨즈를 읽기 위해 사용되고, 래치 회로는 정상 동작 동안 레이저 안티퓨즈의 상태를 래치하기 위해 사용된다. 레이저 안티퓨즈(10)는 임의의 희망했던 목적을 위해 메모리 회로 내에 포함되어질 수 있고 용장성 메모리 셀 회로에 제한되지 않는다는 것이 인정될 것이다.
도 5는 본 발명을 포함하는 또다른 집적 회로의 일부분을 보여준다. 이 집적 회로는 레이저 안티퓨즈들(10)이 메모리 셀들로서 사용되는 프로그램 가능 읽기 전용 메모리(PROM)(60)이다. PROM은 접지와 액세스 트랜지스터(62)의 사이를 연결하는 레이저 안티퓨즈 메모리 셀들(10)을 포함한다. 액세스 트랜지스터의 게이트는 메모리 셀을 디지트 라인(66)에 연결하기 위해서 선택적으로 활성화될 수 있는 워드 라인(64)에 연결된다. 디지트 라인(66)은 버퍼(70)를 통해 메모리의 출력 라인들(68)에 연결될 수 있다. 동작동안에, 레이저 안티퓨즈 메모리 셀들은 상술된 바와 같이 레이저를 사용하여 프로그램된다. 메모리 셀들을 읽기 위해서, 디지트 라인은 프리-차지(pre-charge) 회로(72)를 이용해서 소정의 전압 레벨로 처음으로 프리-차지된다. 워드 라인(64)은 그리고 나서 디지트 라인(66)에 메모리 셀(10)을 연결시키기 위해서 활성화된다. 메모리 셀이 레이저를 이용해서 프로그램되었다면, 디지트 라인은 메모리 셀을 통해 방전된다. 레이저 안티퓨즈가 프로그램되지 않았다면, 디지트 라인 전압은 실질상 변화되지 않을 것이다. 센싱 회로(74)는 디지트 라인 전압을 감지하고 버퍼(70)를 통해 외부 통신 라인들 상에 출력하기 위해서 신호를 증폭하기 위해 사용된다. 레이저 안티퓨즈는 임의의 희망했던 목적을 위해 PROM 내에 포함되어 질 수 있고 프로그램 가능 메모리 셀들에 제한되지 않는다는 것이 인정될 것이다.
<결론>
부가적 제조 공정 단계들이 필요하지 않는 집적 회로 상에 제조될 수 있는 레이저 안티퓨즈를 기술하였다. 레이저 안티퓨즈는, 정상적인 물리적 상태에서, 유전 물질층에 의해 분리된 두개의 도체판을 갖는 커패시터로서 동작한다. 레이저 안티퓨즈의 물리적 상태는 유전층을 파괴하고 도체판들 사이에서 전기적 쇼트를 형성하기 위해서 외부 방사원, 이를테면 레이저를 이용함으로써 변화하게 된다. 레이저 안티퓨즈는 도체판들 중 하나로 N-형 또는 P-형 웰 둘 중 하나를 가지는 패트 커패시터로서 제조된다고 설명되어 진다.
레이저 안티퓨즈의 다양한 응용들 중 둘, 즉: 용장성 회로 인에이블, 및 프로그램 가능 메모리 셀을 기술하였다. 여기에서 특정 실시예들을 도시 및 설명하고 있지만, 동일한 목적을 얻도록 계산된 어떠한 구성도 개시된 특정 실시예에 대신해서 사용될 수 있다는 것은 당업자에 의해 인정될 것이다. 이러한 응용은 본 발명의 어떠한 적용 또는 변화도 포함하도록 의도된다. 그러므로, 본 발명은 청구항 및 그 균등물에 의해서만 제한되는 것임이 분명하다.

Claims (18)

  1. 제1 및 제2 물리적 상태를 가지며 집적 회로에 가공되는 레이저 안티퓨즈에 있어서,
    제1 도전판;
    제2 도전판; 및
    상기 제1 도전판과 제2 도전판 사이에 위치되는 유전체 재료층
    을 포함하고,
    상기 제1 도전판과 상기 제2 도전판은 제1 물리적 상태에서 유전체 재료층으로 전기적으로 분리되고, 상기 제1 도전판과 상기 제2 도전판은 집광용 외부 방사원에 반응하여 제2 물리적 상태에서 유전체 재료층을 통해 전기적으로 접속되는 레이저 안티퓨즈.
  2. 제1항에 있어서, 상기 제1 도전판은 상기 제1 상기 유전체 재료층 상에 제조되는 폴라실리콘층을 포함하는 레이저 안티퓨즈.
  3. 제1항에 있어서, 상기 제2 도전판은 상기 집적 회로의 P-기판 내에 제조된 N-웰을 포함하는 레이저 안티퓨즈.
  4. 제3항에 있어서, 상기 제2 도전판은 N-웰 내에 제조된 N+ 접촉 영역을 더 포함하는 레이저 안티퓨즈.
  5. 제1항에 있어서, 상기 제2 도전판은 집적 회로의 N-기판 내에 제조되는 P-웰을 포함하는 레이저 안티퓨즈.
  6. 제5항에 있어서, 상기 제2 도전판은 P-웰 내에 제조되는 P+ 접촉 영역을 더 포함하는 레이저 안티퓨즈.
  7. 제1항에 있어서, 상기 집광용 외부 방사원은 레이저를 포함하는 레이저 안티퓨즈.
  8. 제1항에 있어서, 상기 유전체 재료는 산화물층인 레이저 안티퓨즈.
  9. 제1항에 있어서, 상기 집적 회로는 다이나믹 랜덤 억세스 메모리(DRAM)인 안티퓨즈.
  10. 제1 및 제2 물리적 상태를 가지며 집적 회로에 가공되는 레이저 안티퓨주에 있어서,
    폴리실리콘층인 제1 도전판;
    상기 집적 회로의 기판 내에 제조되는 웰인 제2 도전판; 및
    상기 제1 도전판과 제2 도전판 사이에 위치되는 유전체 재료층
    을 포함하고,
    상기 제1 도전판과 상기 제2 도전판은 제1 물리적 상태에서 유전체 재료층으로 전기적으로 분리되고, 상기 제1 도전판과 상기 제2 도전판은 제2 물리적 상태에서 집광용 외부 방사원에 반응하여 유전체 재료층을 통해 전기적으로 접속되는 레이저 안티퓨즈.
  11. 제10항에 있어서, 상기 집적 회로는 다이나믹 랜덤 억세스 메모리(DRAM)인 레이저 안티퓨즈.
  12. 제10항에 있어서, 상기 제2 도전판은 상기 집적 회로의 P-기판 내에 제조되는 N-웰을 포함하는 레이저 안티퓨즈.
  13. 제10항에 있어서, 상기 제2 도전판은 상기 집적 회로의 N-기판 내에 제조되는 P-웰을 포함하는 레이저 안티퓨즈.
  14. 제10항에 있어서, 상기 집광용 외부 방사원은 레이저인 레이저 안티퓨즈.
  15. 레이저 안티퓨즈를 프로그램하는 방법에 있어서,
    제1 도전판;
    제2 도전판; 및
    상기 제1 도전판과 제2 도전판 사이에 위치되는 유전체 재료층 -상기 제1 및 제2 도전판은 상기 유전체 재료층에 의해 전기적으로 격리됨-
    을 포함하는 레이저 안티퓨즈를 갖는 집적 회로를 제조하는 단계; 및
    상기 제1 도전판 상에 외부 방사원을 집광시켜 상기 제1 도전판과 상기 제2 도전판을 전기적으로 접속시킴으로써 상기 유전체 재료층을 통하는 도전 경로를 형성하는 단계
    를 포함하는 레이저 안티퓨즈의 프로그램 방법.
  16. 제15항에 있어서, 상기 외부 방사원은 레이저인 레이저 안티퓨즈의 프로그램 방법.
  17. 제15항에 있어서, 상기 제1 도전판은 폴리실리콘이고, 상기 제2 도전판은 상기 집적 회로의 기판 내에 제조되는 웰인 레이저 안티퓨즈의 프로그램 방법.
  18. 제15항에 있어서, 상기 유전체 재료는 상기 제2 도전판 상에 제조되는 산화물층인 레이저 안티퓨즈의 프로그램 방법.
KR1019980705143A 1996-01-04 1997-01-03 게이트커패시터를사용한레이저안티퓨즈 KR100323174B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/582,652 1996-01-04
US08/582,652 1996-01-04
US08/582,652 US5811869A (en) 1996-01-04 1996-01-04 Laser antifuse using gate capacitor
PCT/US1997/000168 WO1997025743A1 (en) 1996-01-04 1997-01-03 Laser antifuse using gate capacitor

Publications (2)

Publication Number Publication Date
KR19990077012A true KR19990077012A (ko) 1999-10-25
KR100323174B1 KR100323174B1 (ko) 2002-03-08

Family

ID=24329951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705143A KR100323174B1 (ko) 1996-01-04 1997-01-03 게이트커패시터를사용한레이저안티퓨즈

Country Status (6)

Country Link
US (2) US5811869A (ko)
EP (1) EP0956591A1 (ko)
JP (1) JP3122470B2 (ko)
KR (1) KR100323174B1 (ko)
AU (1) AU1527497A (ko)
WO (1) WO1997025743A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485031A (en) 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5811869A (en) * 1996-01-04 1998-09-22 Micron Technology, Inc. Laser antifuse using gate capacitor
US5742555A (en) * 1996-08-20 1998-04-21 Micron Technology, Inc. Method of anti-fuse repair
US6432726B2 (en) * 1997-03-31 2002-08-13 Artisan Components, Inc. Method and apparatus for reducing process-induced charge buildup
US6323534B1 (en) 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6233190B1 (en) 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6496053B1 (en) 1999-10-13 2002-12-17 International Business Machines Corporation Corrosion insensitive fusible link using capacitance sensing for semiconductor devices
US6458630B1 (en) 1999-10-14 2002-10-01 International Business Machines Corporation Antifuse for use with low k dielectric foam insulators
US6836000B1 (en) * 2000-03-01 2004-12-28 Micron Technology, Inc. Antifuse structure and method of use
US6396121B1 (en) 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
US6498056B1 (en) 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
US6627970B2 (en) * 2000-12-20 2003-09-30 Infineon Technologies Ag Integrated semiconductor circuit, in particular a semiconductor memory circuit, having at least one integrated electrical antifuse structure, and a method of producing the structure
US6441676B1 (en) 2001-03-30 2002-08-27 Intel Corporation Externally programmable antifuse
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US7034873B2 (en) * 2001-06-29 2006-04-25 Vanguard International Semiconductor Corporation Pixel defect correction in a CMOS active pixel image sensor
US20040176483A1 (en) * 2003-03-05 2004-09-09 Micron Technology, Inc. Cellular materials formed using surface transformation
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
US6936909B2 (en) * 2002-08-29 2005-08-30 Micron Technology, Inc. Gate dielectric antifuse circuit to protect a high-voltage transistor
US6751150B2 (en) * 2002-08-29 2004-06-15 Micron Technology, Inc. Circuits and method to protect a gate dielectric antifuse
US7619298B1 (en) * 2005-03-31 2009-11-17 Xilinx, Inc. Method and apparatus for reducing parasitic capacitance
US7915916B2 (en) * 2006-06-01 2011-03-29 Micron Technology, Inc. Antifuse programming circuit with snapback select transistor
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
KR20110120044A (ko) 2010-04-28 2011-11-03 삼성전자주식회사 안티퓨즈, 이를 포함하는 안티퓨즈 회로, 및 안티퓨즈 제조 방법
US8330189B2 (en) * 2010-06-21 2012-12-11 Kilopass Technology, Inc. One-time programmable memory and method for making the same
US9230813B2 (en) 2010-06-21 2016-01-05 Kilopass Technology, Inc. One-time programmable memory and method for making the same
KR20130095554A (ko) 2012-02-20 2013-08-28 삼성전자주식회사 안티 퓨즈 회로 및 이를 포함하는 반도체 장치
KR101488616B1 (ko) * 2013-09-06 2015-02-06 (주) 아이씨티케이 식별키 생성 장치 및 방법
KR20180085120A (ko) 2017-01-17 2018-07-26 삼성전자주식회사 반도체 메모리 장치
US10529436B1 (en) 2017-01-17 2020-01-07 Synopsys, Inc. One-time programmable bitcell with diode under anti-fuse

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233671A (en) * 1979-01-05 1980-11-11 Stanford University Read only memory and integrated circuit and method of programming by laser means
DE3175263D1 (en) * 1981-06-25 1986-10-09 Ibm Electrically programmable read-only memory
US4387503A (en) * 1981-08-13 1983-06-14 Mostek Corporation Method for programming circuit elements in integrated circuits
JPS59105354A (ja) 1982-12-09 1984-06-18 Toshiba Corp 半導体装置
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
JPS6146045A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置
US4748490A (en) 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5134457A (en) 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US5166901A (en) 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US4843034A (en) * 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
US5281553A (en) * 1987-07-02 1994-01-25 Bull, S.A. Method for controlling the state of conduction of an MOS transistor of an integrated circuit
US5231050A (en) * 1987-07-02 1993-07-27 Bull, S.A. Method of laser connection of a conductor to a doped region of the substrate of an integrated circuit
US5019532A (en) 1989-12-27 1991-05-28 Texas Instruments Incorporated Method for forming a fuse and fuse made thereby
US5109532A (en) 1990-01-30 1992-04-28 General Instrument Corporation Elimination of phase noise and drift incident to up and down conversion in a broadcast communication system
JP2535084B2 (ja) * 1990-02-19 1996-09-18 シャープ株式会社 半導体装置の製造方法
US5057451A (en) 1990-04-12 1991-10-15 Actel Corporation Method of forming an antifuse element with substantially reduced capacitance using the locos technique
JPH0831564B2 (ja) 1990-06-22 1996-03-27 シャープ株式会社 半導体装置
US5276653A (en) 1991-02-13 1994-01-04 Mckenny Vernon G Fuse protection circuit
EP0509631A1 (en) 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5241496A (en) 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5110754A (en) * 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
US5272666A (en) 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
US5233206A (en) 1991-11-13 1993-08-03 Micron Technology, Inc. Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
US5200652A (en) * 1991-11-13 1993-04-06 Micron Technology, Inc. Programmable/reprogrammable structure combining both antifuse and fuse elements
US5257222A (en) * 1992-01-14 1993-10-26 Micron Technology, Inc. Antifuse programming by transistor snap-back
US5208177A (en) * 1992-02-07 1993-05-04 Micron Technology, Inc. Local field enhancement for better programmability of antifuse PROM
US5148391A (en) * 1992-02-14 1992-09-15 Micron Technology, Inc. Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage
US5272097A (en) * 1992-04-07 1993-12-21 Philip Shiota Method for fabricating diodes for electrostatic discharge protection and voltage references
US5250459A (en) * 1992-04-14 1993-10-05 Micron Technology, Inc. Electrically programmable low resistive antifuse element
US5223206A (en) * 1992-06-08 1993-06-29 General Electric Company Method for producing heat treated composite nuclear fuel containers
US5282158A (en) * 1992-08-21 1994-01-25 Micron Technology, Inc. Transistor antifuse for a programmable ROM
US5264725A (en) 1992-12-07 1993-11-23 Micron Semiconductor, Inc. Low-current polysilicon fuse
US5301159A (en) * 1993-02-05 1994-04-05 Micron Technology, Inc. Anti-fuse circuit and method wherein the read operation and programming operation are reversed
US5315177A (en) * 1993-03-12 1994-05-24 Micron Semiconductor, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
KR960015326B1 (ko) 1993-07-26 1996-11-07 재단법인 한국전자통신연구소 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법
US5444290A (en) * 1994-05-26 1995-08-22 Symetrix Corporation Method and apparatus for programming antifuse elements using combined AC and DC electric fields
US5463244A (en) * 1994-05-26 1995-10-31 Symetrix Corporation Antifuse programmable element using ferroelectric material
US5506518A (en) 1994-09-20 1996-04-09 Xilinx, Inc. Antifuse-based programmable logic circuit
US5552743A (en) 1994-09-27 1996-09-03 Micron Technology, Inc. Thin film transistor redundancy structure
US5811869A (en) * 1996-01-04 1998-09-22 Micron Technology, Inc. Laser antifuse using gate capacitor
US5847441A (en) 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US5834813A (en) 1996-05-23 1998-11-10 Micron Technology, Inc. Field-effect transistor for one-time programmable nonvolatile memory element
US5742555A (en) 1996-08-20 1998-04-21 Micron Technology, Inc. Method of anti-fuse repair
US6069064A (en) 1996-08-26 2000-05-30 Micron Technology, Inc. Method for forming a junctionless antifuse
KR100238301B1 (ko) 1997-07-10 2000-01-15 윤종용 동일채널 간섭 검출기와 그 방법

Also Published As

Publication number Publication date
EP0956591A1 (en) 1999-11-17
JP3122470B2 (ja) 2001-01-09
US6252293B1 (en) 2001-06-26
US5811869A (en) 1998-09-22
AU1527497A (en) 1997-08-01
JPH11502068A (ja) 1999-02-16
WO1997025743A1 (en) 1997-07-17
KR100323174B1 (ko) 2002-03-08

Similar Documents

Publication Publication Date Title
KR100323174B1 (ko) 게이트커패시터를사용한레이저안티퓨즈
US6233194B1 (en) Method of anti-fuse repair
US5324681A (en) Method of making a 3-dimensional programmable antifuse for integrated circuits
US6686790B2 (en) Low current redundancy anti-fuse method and apparatus
US5973978A (en) Anti-fuse programming path
US6469923B1 (en) Semiconductor device with programming capacitance element
US7087975B2 (en) Area efficient stacking of antifuses in semiconductor device
US6617914B1 (en) Electrical antifuse with external capacitance
JPH0831564B2 (ja) 半導体装置
US5663679A (en) Thin film transistor redundancy structure
US6016264A (en) Antifuse programming and detecting circuit
JPH0696598A (ja) 半導体メモリ装置及び欠陥メモリセル救済回路
US6570806B2 (en) System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor
JP3848022B2 (ja) 電気フューズ素子を備えた半導体集積回路装置
JP2003309177A (ja) 半導体装置
US7683456B2 (en) Semiconductor devices, capacitor antifuses, dynamic random access memories, and cell plate bias connection methods
US6154410A (en) Method and apparatus for reducing antifuse programming time
US6888748B2 (en) Programmable circuit and its method of operation
US6339559B1 (en) Decode scheme for programming antifuses arranged in banks
US20040027877A1 (en) Method for setting the threshold voltage of a field-effect transistor, field-effect transistor and integrated circuit
JP2003031671A (ja) プログラム用電源回路を有する半導体装置及びその設定方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee