JPH0831564B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0831564B2
JPH0831564B2 JP2164797A JP16479790A JPH0831564B2 JP H0831564 B2 JPH0831564 B2 JP H0831564B2 JP 2164797 A JP2164797 A JP 2164797A JP 16479790 A JP16479790 A JP 16479790A JP H0831564 B2 JPH0831564 B2 JP H0831564B2
Authority
JP
Japan
Prior art keywords
capacitor
switch
electrode
fuse
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2164797A
Other languages
English (en)
Other versions
JPH0461155A (ja
Inventor
博 石原
研一 田中
恵三 崎山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2164797A priority Critical patent/JPH0831564B2/ja
Priority to US07/716,773 priority patent/US5119163A/en
Priority to US07/827,073 priority patent/US5299152A/en
Publication of JPH0461155A publication Critical patent/JPH0461155A/ja
Publication of JPH0831564B2 publication Critical patent/JPH0831564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、半導体装置に関し、より詳しくは、アン
タイフューズを有し、このアンタイフューズを絶縁破壊
して導通させることにより情報の書き込みを行なうよう
にした半導体装置に関する。
【従来の技術】
最近、PROMのメモリセルを構成し、または回路を接続
する素子としてアンタイフューズが用いられることが多
い（例えば“ダイエレクトリック・ベースト・アンタイ
フューズ・フォー・ロジック・アンド・メモリIC"IEDM8
8.pp786−789）。このアンタイフューズは、絶縁膜とこ
の絶縁膜を挾む電極とからなり、上記電極間に所定のプ
ログラム電圧Vpが印加されたとき絶縁破壊して不可逆的
に導通状態となる。これにより、PROMのメモリセルに情
報の書き込み（プログラム）が行なわれる。または回路
の接続が行なわれる。
【発明が解決しようとする課題】
ところで、プログラム時に破壊されなかったアンタイ
フューズが、PROMの読み出し動作中または回路の動作中
に破壊しないように、通常の動作電圧（電源電圧）Vcc
は上記プログラム電圧Vpよりも小さい値に設定される。
このため、従来、プログラムを行なう際は、外部からプ
ログラム電圧Vpを供給しなければならないという問題が
あった。 そこで、この発明の目的は、プログラム電圧を外部か
ら別途に供給しなくても、情報を書き込みできる半導体
装置を提供することにある。
【課題を解決するための手段】
上記目的を達成するために、この発明の半導体装置
は、絶縁破壊されて導通することにより情報の書き込み
が行なわれる複数のアンタイフューズと、上記複数のア
ンタイフューズのうち、特定のアンタイフューズを選択
可能な選択手段と、上記各アンタイフューズにつながる
配線と、上記配線に一方の電極が接続されたキャパシタ
と、電源と上記配線との間に接続された第１のスイッチ
と、電源と上記キャパシタの他方の電極との間に接続さ
れた第２のスイッチと、上記キャパシタの他方の電極と
グランドとの間に接続された第３のスイッチを備えて、
上記複数のアンタイフューズのうち破壊すべきアンタイ
フューズを上記選択手段によって選択した状態で、上記
第１および第３のスイッチをオンする一方、第２のスイ
ッチをオフして上記キャパシタを電源電圧でバイアス
し、続いて上記第１および第３のスイッチをオフする一
方、上記第２のスイッチをオンして、上記キャパシタを
介して容量結合により上記アンタイフューズに対して重
畳した電源電圧を印加して、上記アンタイフューズを絶
縁破壊して書き込みを行なうようにしたことを特徴とし
ている。 また、直列接続されたアンタイフューズとトランジス
タとからなり、上記アンタイフューズが絶縁破壊されて
導通することにより情報の書き込みが行なわれる複数の
メモリセルと、上記各メモリセルにつながるビット線
と、上記ビット線に一方の電極が接続されたキャパシタ
と、電源と上記ビット線との間に接続された第１のスイ
ッチと、電源と上記キャパシタの他方の電極との間に接
続された第２のスイッチと、上記キャパシタの他方の電
極とグランドとの間に接続された第３のスイッチを備え
て、上記複数のメモリセルのうち書き込みを行なうべき
メモリセルのトランジスタを導通させてメモリセルを選
択した状態で、上記第１および第３のスイッチをオンす
る一方、第２のスイッチをオフして、上記キャパシタを
電源電圧にバイアスし、続いて、上記第１および第３の
スイッチをオフする一方、上記第２のスイッチをオンし
て、上記キャパシタを介して容量結合により上記アンタ
イフューズに対して重畳した電源電圧を印加して、上記
アンタイフューズを絶縁破壊して上記メモリセルに書き
込みを行なうようにしたことを特徴としている。
【作用】
キャパシタを介して容量結合により上記アンタイフュ
ーズに対して重畳した電源電圧を印加した場合、通常の
電源（電圧Vcc）のみであっても、上記電源電圧の略２
倍の大きさのプログラム電圧が印加される。したがっ
て、このプログラム電圧を印加することにより、アンタ
イフューズを絶縁破壊することができる。したがって、
従来と異なり、プログラム電圧を外部から別途に供給し
なくても情報の書き込みが可能となる。
【実施例】
以下、この発明の半導体装置を実施例により詳細に説
明する。 第１図はこの発明の一実施例のPROMの要部の等価回路
を示し、第２図はその断面構造を示している。第１図に
示すように、このPROMは、直列接続されたアンタイフュ
ーズ７とトランジスタ８とからなる複数のメモリセルM,
…と、各メモリセルＭにつながるビット線BLを備えてい
る。また、このビット線BLに一方の電極５が接続された
キャパシタ10を備えている。さらに、このPROMは、電源
（電位V1）と上記ビット線BLとの間に接続された第１の
スイッチとしてのトランジスタT1と、電源（電位V2）と
上記キャパシタ10の他方の電極９との間に接続された第
２のスイッチとしてのトランジスタT2と、上記キャパシ
タ10の電極９とグランドとの間に接続された第３のスイ
ッチとしてのトランジスタT3とを備えている。 第２図に示すように、上記メモリセルＭのトランジス
タ８は、ｐ半導体基板１の表面に設けたn+型領域３およ
び６と、このn+型領域3,6間のチャネル領域12を覆うゲ
ート電極４とからなっている。アンタイフューズ７は、
n+型領域３と、電極５と、これらに挾まれた絶縁膜13と
からなっている。キャパシタ10は、基板１の表面に設け
たn+型領域（電極）９と、このn+型領域９の表面を覆う
絶縁膜11と、電極（アンタイフューズ７の電極と共通）
５とからなっている。なお、２は局所酸化膜であって、
トランジスタ８とキャパシタ10とを分離している。 このPROMに情報の書き込みを行なう場合、まずトラン
ジスタ８のゲート電極に信号φ０を印加して、複数のメ
モリセルＭのうち書き込みを行なうべきメモリセルＭの
トランジスタ８をオン状態にする。このようにメモリセ
ルＭを選択した状態で、トランジスタT1,T3のゲートに
それぞれ信号φ1,φ３を印加してトランジスタT1および
T3をオンする一方、トランジスタT2のゲートに信号φ２
を印加してトラジスタT2をオフする。そして、キャパシ
タ10の電極５を電位V1,電極９を接地電位にバイアスす
る。選択されたメモリセルＭのアンタイフューズ７には
電圧V1が印加される。次に、各信号φ1,φ3,φ２のレベ
ルを反転させて、トランジスタT1およびT3をオフする一
方、トランジスタT2をオンする。すると、キャパシタ10
を介して容量結合によりビット線BL側に電圧パルスV2が
伝わる。したがって、アンタイフューズ７に重畳した電
圧（V1＋V2）が印加される。この重畳した電圧（V1＋
V2）により、アンタイフューズ７を絶縁破壊してメモリ
セルＭに書き込みを行なう。 このようにして書き込みを行なう場合、電源の電位が
V1＝V2＝Vcc、すなわち、通常の読み出し動作電圧Vccの
みであっても、２倍の大きさの電圧2Vccをプログラム電
圧としてアンタイフューズ７に印加することができる。
したがって、従来と異なり、プログラム電圧Vpを外部か
ら別途に供給しなくても情報の書き込みを行なうことが
できる。 なお、この実施例はPROMについて述べたが、当然なが
らこれに限るものではなく、この発明は回路の接続など
他の様々な用途に適用することができる。
【発明の効果】
以上より明らかなように、この発明の半導体装置は、
キャパシタを介して容量結合により上記アンタイフュー
ズに対して重畳した電源電圧を印加して、上記アンタイ
フューズを絶縁破壊して書き込みを行なうようにしてい
るので、プログラム電圧を外部から別途に供給しなくて
も情報の書き込みを行なうことができる。
【図面の簡単な説明】
第１図はこの発明の半導体装置の一実施例のPROMの要部
の等価回路を示す図、第２図は上記PROMの要部の断面構
造を示す図である。 １……ｐ型半導体基板、２……局所酸化膜、 3,6,9……n+型領域、４……ゲート電極、 ５……電極、７……アンタイフューズ、 8,T1,T2,T3……トランジスタ、 10……キャパシタ、11,13……絶縁膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】絶縁破壊されて導通することにより情報の
    書き込みが行なわれる複数のアンタイフューズと、 上記複数のアンタイフューズのうち、特定のアンタイフ
    ューズを選択可能な選択手段と、 上記各アンタイフューズにつながる配線と、 上記配線に一方の電極が接続されたキャパシタと、 電源と上記配線との間に接続された第１のスイッチと、 電源と上記キャパシタの他方の電極との間に接続された
    第２のスイッチと、 上記キャパシタの他方の電極とグランドとの間に接続さ
    れた第３のスイッチを備えて、 上記複数のアンタイフューズのうち破壊すべきアンタイ
    フューズを上記選択手段によって選択した状態で、上記
    第１および第３のスイッチをオンする一方、第２のスイ
    ッチをオフして上記キャパシタを電源電圧でバイアス
    し、続いて上記第１および第３のスイッチをオフする一
    方、上記第２のスイッチをオンして、上記キャパシタを
    介して容量結合により上記アンタイフューズに対して重
    畳した電源電圧を印加して、上記アンタイフューズを絶
    縁破壊して書き込みを行なうようにしたことを特徴とす
    る半導体装置。
  2. 【請求項２】直列接続されたアンタイフューズとトラン
    ジスタとからなり、上記アンタイフューズが絶縁破壊さ
    れて導通することにより情報の書き込みが行なわれる複
    数のメモリセルと、 上記各メモリセルにつながるビット線と、 上記ビット線に一方の電極が接続されたキャパシタと、 電源と上記ビット線との間に接続された第１のスイッチ
    と、 電源と上記キャパシタの他方の電極との間に接続された
    第２のスイッチと、 上記キャパシタの他方の電極とグランドとの間に接続さ
    れた第３のスイッチを備えて、 上記複数のメモリセルのうち書き込みを行なうべきメモ
    リセルのトランジスタを導通させてメモリセルを選択し
    た状態で、上記第１および第３のスイッチをオンする一
    方、第２のスイッチをオフして、上記キャパシタを電源
    電圧にバイアスし、続いて、上記第１および第３のスイ
    ッチをオフする一方、上記第２のスイッチをオンして、
    上記キャパシタを介して容量結合により上記アンタイフ
    ューズに対して重畳した電源電圧を印加して、上記アン
    タイフューズを絶縁破壊して上記メモリセルに書き込み
    を行なうようにしたことを特徴とする半導体装置。
JP2164797A 1990-06-22 1990-06-22 半導体装置 Expired - Fee Related JPH0831564B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2164797A JPH0831564B2 (ja) 1990-06-22 1990-06-22 半導体装置
US07/716,773 US5119163A (en) 1990-06-22 1991-06-18 Semiconductor device
US07/827,073 US5299152A (en) 1990-06-22 1992-01-28 Anti-fuse memory device with switched capacitor setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2164797A JPH0831564B2 (ja) 1990-06-22 1990-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH0461155A JPH0461155A (ja) 1992-02-27
JPH0831564B2 true JPH0831564B2 (ja) 1996-03-27

Family

ID=15800120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2164797A Expired - Fee Related JPH0831564B2 (ja) 1990-06-22 1990-06-22 半導体装置

Country Status (2)

Country Link
US (2) US5119163A (ja)
JP (1) JPH0831564B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834292B2 (ja) * 1990-06-22 1996-03-29 シャープ株式会社 半導体記憶装置の書き込み方法
US5282158A (en) * 1992-08-21 1994-01-25 Micron Technology, Inc. Transistor antifuse for a programmable ROM
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
US5301159A (en) * 1993-02-05 1994-04-05 Micron Technology, Inc. Anti-fuse circuit and method wherein the read operation and programming operation are reversed
US5552743A (en) * 1994-09-27 1996-09-03 Micron Technology, Inc. Thin film transistor redundancy structure
US5583819A (en) * 1995-01-27 1996-12-10 Single Chip Holdings, Inc. Apparatus and method of use of radiofrequency identification tags
US5741462A (en) * 1995-04-25 1998-04-21 Irori Remotely programmable matrices with memories
US6416714B1 (en) 1995-04-25 2002-07-09 Discovery Partners International, Inc. Remotely programmable matrices with memories
US5874214A (en) 1995-04-25 1999-02-23 Irori Remotely programmable matrices with memories
US5751629A (en) * 1995-04-25 1998-05-12 Irori Remotely programmable matrices with memories
US6017496A (en) 1995-06-07 2000-01-25 Irori Matrices with memories and uses thereof
US6331273B1 (en) 1995-04-25 2001-12-18 Discovery Partners International Remotely programmable matrices with memories
US6329139B1 (en) 1995-04-25 2001-12-11 Discovery Partners International Automated sorting system for matrices with memory
US5680360A (en) * 1995-06-06 1997-10-21 Integrated Device Technology, Inc. Circuits for improving the reliablity of antifuses in integrated circuits
US5677888A (en) * 1995-06-06 1997-10-14 Integrated Device Technology, Inc. Redundancy circuit for programmable integrated circuits
US5799080A (en) * 1995-07-13 1998-08-25 Lsi Logic Corporation Semiconductor chip having identification/encryption code
KR0166505B1 (ko) * 1995-08-18 1999-02-01 김주용 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
US5672994A (en) * 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
US5811869A (en) 1996-01-04 1998-09-22 Micron Technology, Inc. Laser antifuse using gate capacitor
US5896041A (en) * 1996-05-28 1999-04-20 Micron Technology, Inc. Method and apparatus for programming anti-fuses using internally generated programming voltage
US5841723A (en) * 1996-05-28 1998-11-24 Micron Technology, Inc. Method and apparatus for programming anti-fuses using an isolated well programming circuit
US5742555A (en) * 1996-08-20 1998-04-21 Micron Technology, Inc. Method of anti-fuse repair
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US6258609B1 (en) 1996-09-30 2001-07-10 Micron Technology, Inc. Method and system for making known good semiconductor dice
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US5991220A (en) * 1998-03-09 1999-11-23 Lucent Technologies, Inc. Software programmable write-once fuse memory
US6836000B1 (en) * 2000-03-01 2004-12-28 Micron Technology, Inc. Antifuse structure and method of use
US6570805B2 (en) 2000-12-20 2003-05-27 Actel Corporation Antifuse memory cell and antifuse memory cell array
US6989750B2 (en) * 2001-02-12 2006-01-24 Symbol Technologies, Inc. Radio frequency identification architecture
US7131033B1 (en) * 2002-06-21 2006-10-31 Cypress Semiconductor Corp. Substrate configurable JTAG ID scheme
US6990010B1 (en) * 2003-08-06 2006-01-24 Actel Corporation Deglitching circuits for a radiation-hardened static random access memory based programmable architecture
US6903436B1 (en) * 2004-04-27 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time programmable electrical fuse utilizing MOS oxide breakdown
US7818640B1 (en) 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
JP4753413B2 (ja) * 2005-03-02 2011-08-24 三洋電機株式会社 不揮発性半導体記憶装置及びその製造方法
DE102005019587B4 (de) * 2005-04-27 2007-05-10 Infineon Technologies Ag Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff
JP4764115B2 (ja) * 2005-09-09 2011-08-31 株式会社東芝 半導体集積回路
JP5596467B2 (ja) * 2010-08-19 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びメモリ装置への書込方法
KR101807578B1 (ko) * 2011-08-29 2017-12-11 에스케이하이닉스 주식회사 안티퓨즈 회로 및 이를 포함하는 집적 회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element

Also Published As

Publication number Publication date
JPH0461155A (ja) 1992-02-27
US5299152A (en) 1994-03-29
US5119163A (en) 1992-06-02

Similar Documents

Publication Publication Date Title
JPH0831564B2 (ja) 半導体装置
US5896041A (en) Method and apparatus for programming anti-fuses using internally generated programming voltage
US5495436A (en) Anti-fuse ROM programming circuit
US6208549B1 (en) One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS
US6927997B2 (en) 3-transistor OTP ROM using CMOS gate oxide antifuse
US5973380A (en) Semiconductor junction antifuse circuit
US6909635B2 (en) Programmable memory cell using charge trapping in a gate oxide
US6266269B1 (en) Three terminal non-volatile memory element
US6044012A (en) Non-volatile memory array using gate breakdown structure in standard sub 0.35 micron CMOS process
JP2641151B2 (ja) 集積回路内のヒューズを飛ばす方法及び回路
US5097449A (en) Non-volatile memory structure
US7573118B2 (en) MOS electric fuse, its programming method, and semiconductor device using the same
US6903993B2 (en) Memory cell with fuse element
US5844298A (en) Method and apparatus for programming anti-fuses
US6055205A (en) Decoder for a non-volatile memory array using gate breakdown structure in standard sub 0.35 micron CMOS process
US6177830B1 (en) High voltage charge pump using standard sub 0.35 micron CMOS process
US4794568A (en) Redundancy circuit for use in a semiconductor memory device
US4829481A (en) Defective element disabling circuit having a laser-blown fuse
US5299150A (en) Circuit for preventing false programming of anti-fuse elements
US4656609A (en) Semiconductor memory device
US4782466A (en) Programmable semiconductor read only memory device
JP3848022B2 (ja) 電気フューズ素子を備えた半導体集積回路装置
US6812532B2 (en) Semiconductor device with address programming circuit
JPH08316427A (ja) 半導体集積回路装置
US20070262791A1 (en) Integrated Circuit to Store a Datum

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees