KR960015326B1 - 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 - Google Patents
프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 Download PDFInfo
- Publication number
- KR960015326B1 KR960015326B1 KR1019930014240A KR930014240A KR960015326B1 KR 960015326 B1 KR960015326 B1 KR 960015326B1 KR 1019930014240 A KR1019930014240 A KR 1019930014240A KR 930014240 A KR930014240 A KR 930014240A KR 960015326 B1 KR960015326 B1 KR 960015326B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- film
- insulating film
- field oxide
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- -1 silicon nitride nitride Chemical class 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용없음.
Description
제 1 도는 종래의 FPGA용 안티-퓨즈 스위칭소자의 구조를 보인 단면도.
제 2a 도 내지 제 2c 도는 본 발명의 실시예에 따른 안티-퓨즈소자를 제조하는 공정을 보인 단면도.
제 3 도는 본 발명의 다른 실시예에 따라 제조된 안티-퓨즈소자의 구조를 보인 단면도.
본 발명은 반도체장치의 기술에 관한 것으로서, 구체적으로는 전기적으로 프로그램가능한 안티-퓨즈소자(electrically antifuse elements) 및 이를 제조하는 방법에 관한 것이다.
통상적으로, 집적화된 전자회로는 이 회로의 제조과정에서 모든 내부 배선이 설정된 상태로 제조되고 있다. 그러나, 그러한 집적화된 전자회로의 개발 단가 및 제조장치의 단가가 높기 때문에, 이러한 전자회로가 특정용도로 응용하기 위하여 사용자에 의해 구성되거나 또는 프로그램될 수 있다면 유익하다.
이러한 회로는 소위 프로그램가능한 회로라 불리우고 그리고 프로그램가능한 링크계(a series of programmable link)를 선택적으로 파괴하거나 또는 생성함으로써 프로그램되는 것이다.
프로그램가능한 링크라 함은 상기의 집적화된 회로장치가 제조되어 패키지화된 후에 그 회로에 있는 선택된 전자 노드(selected electronic nodes)에서 사용자에 의해 파괴 및 생성되는 전기적 배선을 의미한다.
이와같이 프로그램을 하는 것은 PROM(programmable ROM)이 소망하는 기능을 수행하기 위하여 프로그램될 수 있듯이 상기의 선택된 전자노드를 각기 활성화 또는 비활성화하기 위하여 하는 것이다. 퓨저블링크(fusible links)는 PROM 장치에서는 널리 사용되어 왔고 그리고 잘 알려져 있다. PROM 장치는 통상 도체 또는 반도체의 X-Y 매트릭스 또는 격자형태로 구성되어 있다.
상기 격자의 각 교차점에서, 도체링크(conducting link)라 하는 것은 트랜지스터 또는 기타의 전자노드를 상기 격자의 네트워크에 접속하는 것이다.
상기의 PROM은 높은 프로그래밍 전류를 선택된 노드에 접속된 선지정의 퓨저블링크로 제공하는 것에 의해 프로그램된다.
이때, 링크는 개방회로(open circuit)를 만들기 위하여 제어하는 것이다. 이러한 제어의 퓨저블링크의 조합이 사용자가 상기 PROM에 저장하기를 소망하는 "1" 그리고 "0"의 디지탈 비트의 패턴을 가리키는 것이다.
다른 형태의 프로그램가능한 링크, 소우 안티-퓨즈링크가 있는데, 이는 상기와 같은 퓨저블링크의 문제점들, 즉 프로그래밍하는 과정에서 상대적으로 높은 프로그래밍 전압과 높은 전류레벨이 필요하는 점과 링크가 도체로서 효과적으로 기능하기 위해서는 상기 퓨저블링크의 형상과 크기가 매우 정밀하게 제어되어야 한다는 점등을 극복하기 위하여 집적화된 전자회로에 사용하기 위해 개발되어온 것이다.
안티-퓨즈링크는 대표적으로 어떤 유형의 유전물질 또는 절연물질을 사이에 두고 있는 두개의 도체 그리고 /또는 반도체소자로 구성되어 있다.
프로그래밍중에, 상기 도전소자들의 사이에서 선택된 점에 있는 유전체는 상기 선택된 링크의 도전소자들에 인가된 소정의 프로그래밍 전압으로부터 제공된 전류에 의해 파괴되어, 상기 도체들 또는 반도체소자들을 전기적으로 접속하는 것이다.
이와같이, 안티퓨즈소자는, 그 구조에 있어서, 반도체소자 및 도전체등의 기능소자가 형성된 반도체기판상에 층간절연막으로서 절연막이나 유전막을 사이에 두고 형성된 상하의 두 전극층이 형성된 구성을 갖고, 사용자의 소망하는 기능을 수행하기 위해 상기 두 전극층 사이의 절연막 그리고 /또는 유전막을 파괴하여 도통되게 함으로써 프로그래밍된다.
제 1 도는 종래의 안티퓨즈소자의 구조를 보인 도면이다. 제 1 도에 의하면, 참조번호 10은 반도체소자 및 도전체등의 기능소자(도면에 미도시되어 있음)들이 형성된 반도체기판이고, 참조번호 11은 상기 기능소자들을 서로 격리하기 위해 상기 반도체기판(10)상에 형성된 필드산화막이다.
상기 필드산화막(11) 상이의 반도체기판(11)상에는 고농도의 N+불순물이온이 도핑되어 형성된 하층전극(12)이 있고, 이 하층전극(12)과 상기 필드산화막(11)상에는 층간막(13)으로서 절연물질 또는 유전물질로 피복되어 있으며, 상기 층간막(13)상에는 고농도의 N+불순물이온이 도핑된 다결정실리콘막인 상층전극(14)이 형성되어 있다.
상기의 구조를 갖는 안티퓨즈소자는 소망하는 기능을 수행하기 위하여 사용자에 의해 상기 층간막(3)을 파괴함으로써 상하층전극(12, 14)이 서로 전기적으로 도통되어 프로그래밍된다.
이와같이 종래의 안티퓨즈소자에 있어서, 소자격리용 필드산화막(11) 사이에 하나의 기능소자가 형성되어 있기 때문에, 층간막(13)을 파괴하여 상층전극(14)과 하층전극(12)이 서로 접속되게 하는 프로그래밍공정에서 어떠한 에러에 의해 바람직한 전기적 도통이 이루어지지 않을 경우에 해당 기능소자를 사용할 수 없게 되고, 뿐만 아니라 상기 해당 기능소자를 사용하고자 하더라도 다른 위치에 있는 필드산화막 사이의 상하전극을 도통되게 하는 추가적인 퓨징공정이 필요하게 되는 것이다.
또한, 종래의 안티퓨즈소자는 상기의 퓨징공정에서 하층전극(12)인 고농도의 불순물이온으로 도핑된 다결정실리콘과 상층전극(14)인 고농도의 불순물이온으로 도핑된 다결정실리콘이 서로 접촉만 되는 것이기 때문에 상층전극의 불순물이온이 하층전극으로 침투되는 구조를 갖는 구조에 비해 상대적으로 접촉저항이 높게 되어 전도성이 저하되는 문제가 발생될 수 있다.
따라서, 본 발명은 상기의 문제를 해결하기 위해 제안된 것으로서, 퓨징과정에서 상층전극의 물질이 하층전극으로 침투되어 상층전극물질의 패스(path)가 이루어지게 하는 프로그램가능한 안티퓨즈소자 및 그 제조방법을 제공하는데 목적이 있다.
본 발명이 다른 목적은 하나의 하층전극에 대하여 적어도 두개 이상의 상층전극이 배열되어 하나의 상층 전극에서의 퓨징에러(fusing error)시 다른 상층전극에서의 퓨징공정을 재시도할 수 있도록 하는 프로그램가능한 안티퓨즈소자 및 그 제조방법을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 기능소자가 형성된 반도체기판상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈소자에 있어서, 상기 반도체기판상에 형성된 필드산화막과, 상기 필드산화막상에 소정패턴으로 형성된 제 1 전극과, 상기 제 1 전극의 양단의 상부를 걸치면서 상기 필드산화막상에 형성된 제 1 절연막과, 상기 제 1 절연막 사이에서 상기 제 1 전극의 노출된 표면상에 형성되어 상기 층간막으로 사용된 제 2 절연막과, 상기 제 2 절연막상에 제 2 전극을 포함한다.
본 발명의 다른 특징에 의하면, 기능소자가 형성된 반도체기판상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈소자의 제조방법에 있어서, 상기 반도체기판상에 필드 산화막을 형성하는 공정과, 상기 필드산화막상에 소정패턴의 제 1 전극을 형성하는 공정과, 상기 제 1 전극을 포함하여 상기 필드산화막상에 제 1 절연막을 피복하는 공정과, 상기 제 1 절연막을 식각하여 상기 제 1 전극의 일부 표면이 노출되게 하는 공정과, 상기 노출된 표면상에 상기 층가막으로서의 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막상에 제 2 전극을 형성하는 공정을 포함한다.
상기의 구성 및 제조방법에서, 상기 제 2 전극은 적어도 2개의 전극으로 이루어지되 각 전극은 상기 제 1 절면막에 의해 전기적으로 서로 격리되어 있고, 알루미늄계의 금속으로 형성되어 있다.
상기 제 1 절연막은 저온산화막이고, 상기 제 1 전극은 고농도의 불순물이 주입된 다결정실리콘막이며, 이 불순물 이온은 P+형의 불순물이온이다.
상기 제 1 절연막은 SiO2, Si3N4, 규소질화질화막등의 절연물질로 이루어지고 또한 비정질실리콘등의 유전물질로 이루어지며, 또한 그들의 혼합물질로 이루어질 수 있다.
이하 첨부도면을 참고하여 본 발명의 실시예를 상세히 설명한다.
제 2a 도 내지 제 2d 도는 본 발명의 프로그램가능한 안티퓨즈소자의 제조공정을 보여주고 있다.
제 2a 도에 의하면, 참조번호 1은 실리콘기판에 기능소자(미도시되어 있음)가 형성되어 있는 반도체기판으로서, 이 반도체기판(1)상에 소자분리용 필드산화막(2)이 형성되어 있다. 제 2a 도에서, 상기 반도체기판(1)이 전체 표면에 상기 필드산화막(2)이 피복되어 있는 것처럼 도시되어 있지만, 실제로는 상기의 반도체기판(1)의 전체 표면상에 형성되는 것은 아니고 상기의 기능소자들을 분리하기 위해 형성된 필드산화막(2)이 위치한 부분만을 보여주고 있다. 제 2b 도는 하층전극을 형성하는 공정을 보여주고 있다.
제 2b 도에서, 상기 필드산화막(2)상에 고농도의 P+형의 불순물이온이 도핑된 소정패턴의 다결정실리콘막(3)이 피복되어 있다. 상기 다결정실리콘막(3)은 본 발명에서 하층전극으로 기능한다. 또한, 상기 P+형의 고농도 불순물이온은 붕소(boron)이온으로 이루어진다. 상기 하층전극을 형성하는 공정은, 실제로 상기 필드산화막(2)상에 다결정실리콘막을 피복하는 공정과, 이 다결정실리콘막으로 P+형의 불순물이온을 도핑하는 공정과, 이어 상기의 하층전극을 형성하도록 사진식각방법을 사용하여 식각하는 공정을 포함한다.
제 2c 도는 접촉홀(contact hole)을 형성하여 층간막을 형성하는 공정을 보여주고 있다. 제 2c 도에 의하면, 상기 하층전극(3)은 물론 상기 노출된 필드산화막(2)의 표면상에 저온산화막(4)이 피복된 다음, 상기 하층전극(3)상에서 두개의 노출된 표면 즉 두개의 접촉홀이 형성되도록 상기와 같은 사진식각방법을 사용하여 상기 저온산화막(4)을 식각한다.
이어, 상기 하층전극(3)의 노출된 표면상에 층간막(5)이 형성된다.
이 실시예에서는, 상기의 층간막(5)은 SiO2, Si3N4, 규소산화질화막등의 절연물질로 이루어질 수 있고 또한 비정질실리콘등의 절연물질로 이루어질 수 있다.
또한, 이 실시예에서는 절연막 또는 유전체막을 층간막으로 형성하는 것을 보여주고 있는데, 이에 한정하는 것은 아니고 절연물질과 유전물질이 혼합된 혼합막을 층간막으로 형성될 수 있다.
제 2d 도는 상층전극이 형성되는 공정을 보여주고 있다.
제 2d 도에서, 상기 층간막(5)상에 알루미늄으로 된 금속 전극인 상층전극(6)이 형성된다.
이러한 상층전극(6)을 형성하는 공정은, 실제로 상기 층간막(5)은 물론 상기 저온산화막(4)의 표면상에 알루미늄금속막을 코팅(coationg)하는 공정과, 상기와 같은 사진식각방법으로 상기 알루미늄금속막을 소정패턴으로 식각하여 상기 층간막(5)상에 상층전극(6)이 형성되는 공정을 포함한다.
이와같이 제조된 안티퓨즈소자의 구조는 제 2d 도에 도시된 바와같이, 하나의 하층전극(3)에 대하여 2개의 상층전극(6)이 형성되어서, 사용자가 소망하는 기능을 수행하기 위하여 퓨징프로세스를 완료한 후에 어느 하나의 상층전극과 하층전극이 전기적으로 잘 도통되지 않은 퓨징에러가 발생되어도 다른 하나의 상층전극과 하층전극과의 퓨징프로세스를 수행할 수 있어 안티퓨즈소자의 복구능력을 향상시킬 수 있다.
특히, 본 발명에 의해 제조된 안티퓨즈소자에서는, 퓨징프로세스에 의해 층간막이 파괴되어 상층전극과 하층전극이 서로 전기적인 도통상태가 될 때, 상기 상층전극의 알루미늄물질이 이와 수직방향으로 놓여진 하층전극인 P+형 다결정실리콘막으로 침투되면서, 즉 물질의 이동현상이 발생되면서 상기의 다결정실리콘막내에서 알루미늄패스(path)가 형성된다.
상기의 알루미늄패스의 생성에 의해, 결국 상하층전극의 전기적 도통이 알루미늄금속선을 통해 이루어지기 때문에 알루미늄의 고유특성에 따라 상층 및 하층전극의 계면에서의 접촉저항이 낮출 수 있다.
이와같이 상하층전극의 접촉저항이 낮아짐에 따라 두 전극의 전기적 도전성을 향상시킬 수 있다.
제 3 도는 본 발명의 다른 실시예의 제조방법에 의해 제조된 안티퓨즈소자의 구조를 예시하고 있다.
제 3 도에 의하면, 제 2d 도에 도시된 구조와는 달리 하나의 하층전극에 대해 하나의 상층전극을 형성한 구조를 보여주고 있다.
즉, 제 2d 도에서는 하나의 하층전극에 대하여 두개의 상층전극이 형성되어 있고, 제 3 도에서는 하나의 하층전극에 대하여 하나의 상층전극에 형성되어 있기 때문에 제 2d 도에서와 같이 하층전극상에서 두 상층전극을 분리하기 위한 저온산화막이 없는 상태이다.
따라서, 제 3 도에 도시된 안티퓨즈소자를 제조하는 공정은 제 2c 에서 저온산화막을 식각하여 제거할 때, 하층전극(3)상에서 저온산화막이 피복되어 있지 않도록 식각하는 것이외에는 상기의 제조공정과 동일하다.
따라서, 제 2d 도에 도시된 구조는 상층전극-층간막(절연막, 유전막, 또는 혼합막)-하층전극-층간막-상층전극의 구조를 보여주고 그리고 제 3 도에서는 상층전극-층간막 상층전극의 구조를 보여 주고 그리고 제 3 도에서는 상층전극-층간막-하층막의 구조를 보여 주고 있다.
또한, 상기의 실시예에서는 하나의 하층전극에 대하여 상층전극이 하나 또는 두개인 것을 예시하고 있으나, 본 발명은 이에 한정되는 것은 아니고 하나의 하층전극에 대하여 3개 이상의 상층전극을 형성하여도 보다 상기의 실시예와 같은 효과를 기대할 수 있음은 이 기술분야에 종사하는 숙련자에게는 극히 자명한 것이다.
본 발명은 상기의 실시예의 설명과 첨부된 도면에서 보여주는 구성에 의해 한정되는 것은 아니고 첨부된 청구범위에 의해서만 한정되는 것이다.
또한, 본 발명의 정신과 범위에서 벗어나지 않는 한 상기 실시예를 기초로 하는 여러 변형례는 이 기술분의 당업자에게는 극히 자명할 것이다.
Claims (19)
- 기능소자가 형성된 반도체기판(1)상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈 소자에 있어서, 상기 반도체기판(1)상에 형성된 필드산화막(2)과, 상기 필드산화막(2)상에 소정패턴으로 형성된 제 1 전극(3)과, 상기 제 1 전극(3)의 양단의 상부를 걸치면서 상기 필드산화막(2)상에 형성된 제 1 절연막(4)과, 상기 제 1 절연막(4) 사이에서 상기 제 1 전극(3)의 노출된 표면상에 형성되어 상기 층간막으로 사용된 제 2 절연막(5)과, 상기 제 2 절연막(5)상에 제 2 전극(6)을 포함하는 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항에 있어서, 상기 제 2 전극(6)은 적어도 2개의 전극으로 이루어지되 각 전극은 상기 제 1 절연막(4)에 의해 전기적으로 서로 격리되어 있는 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 2 전극(6)은 알루미늄계의 금속인 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 절연막(4)은 저온산화막인 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항에 있어서, 상기 제 1 전극(3)은 고농도의 불순물이 주입된 다결정실리콘막인 것을 특징으로 하는 안티퓨즈소자.
- 제 5 항에 있어서, 상기 불순물은 P+형의 불순물이온인 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항에 있어서, 상기 제 2 절연막(5)은 SiO2, Si3N4, 규소질화질화막등의 절연물질로 이루어진 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항에 있어서, 상기 제 2 절연막(5)은 비정질실리콘등의 유전물질로 이루어진 것을 특징으로 하는 안티퓨즈소자.
- 제 1 항에 있어서, 상기 제 2 절연막(5)은 절연물질과 유전물질이 혼합된 층간막인 것을 특징으로 하는 안티퓨즈소자.
- 기능소자가 형성된 반도체기판(1)상에 층간막을 사이에 두고 이층구조의 전극을 형성하는 전기적으로 프로그램가능한 안티-퓨즈 소자의 제조방법에 있어서, 상기 반도체기판(1)상에 필드산화막(2)을 형성하는 공정과, 상기 필드산화막(2)상에 소정패턴의 제 1 전극(3)을 형성하는 공정과, 상기 제 1 전극(3)을 포함하여 상기 필드산화막(2)상에 제 1 절연막(4)을 피복하는 공정과, 상기 제 1 절연막(4)을 식각하여 상기 제 1 전극(3)의 일부표면이 노출되게 하는 공정과, 상기 노출된 표면상에 상기 층간막으로서의 제 2 절연막(5)을 형성하는 공정과, 상기 제 2 절연막(5)상에 제 2 전극(6)을 형성하는 공정을 포함하는 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항에 있어서, 상기 제 1 전극(3)을 형성하는 공정은, 실제로 상기 필드산화막(2)상에 다결정실리콘막을 피복하는 공정과, 이 다결정실리콘막으로 P+형의 불순물이온을 도핑하는 공정과, 이어 상기의 하층 전극을 형성하도록 사진식각방법을 사용하여 식각하는 공정을 포함하는 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항에 있어서, 상기 제 2 전극(6)을 형성하는 공정은, 실제로 상기 제 2 절연막(5)은 물론 상기 제 1 절연막(4)의 표면상에 알루미늄금속막을 코팅하는 공정과, 상기와 같은 사진식각방법으로 상기 알루미늄금속막을 소정패턴으로 식각하여 상기 제 2 절연막(5)상에 제 2 전극(6)이 형성되는 공정을 포함하는 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항에 있어서, 상기 제 2 전극(6)은 적어도 2개의 전극으로 이루어지되 각 전극은 상기 제 1 절연막(4)에 의해 전기적으로 서로 격리되어 있는 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항 또는 제 13 항에 있어서, 상기 제 2 전극(6)은 알루미늄계의 금속인 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항 또는 제 13 항에 있어서, 상기 제 1 절연막(4)은 저온산화막인 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항에 있어서, 상기 제 1 전극(3)은 고농도의 불순물이 주입된 다결정실리콘막인 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 16 항에 있어서, 상기 불순물은 P++형의 불순물이온인 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항에 있어서, 상기 제 2 절연막(5)은 SiO2, Si3N4, 규소질화질화막등의 절연물질로 이루어진 것을 특징으로 하는 안티퓨즈소자의 제조방법.
- 제 10 항에 있어서, 상기 제 2 절연막(5)은 비정질실리콘등의 유전물질로 이루어진 것을 특징으로 하는 안티퓨즈소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014240A KR960015326B1 (ko) | 1993-07-26 | 1993-07-26 | 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 |
| JP6146735A JP2828597B2 (ja) | 1993-07-26 | 1994-06-28 | プログラム可能なアンチヒューズ素子およびその製造方法 |
| US08/917,171 US5789796A (en) | 1993-07-26 | 1997-08-25 | Programmable anti-fuse device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014240A KR960015326B1 (ko) | 1993-07-26 | 1993-07-26 | 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004608A KR950004608A (ko) | 1995-02-18 |
| KR960015326B1 true KR960015326B1 (ko) | 1996-11-07 |
Family
ID=19360081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930014240A KR960015326B1 (ko) | 1993-07-26 | 1993-07-26 | 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5789796A (ko) |
| JP (1) | JP2828597B2 (ko) |
| KR (1) | KR960015326B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| US5485031A (en) | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| US5811869A (en) | 1996-01-04 | 1998-09-22 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
| US5742555A (en) * | 1996-08-20 | 1998-04-21 | Micron Technology, Inc. | Method of anti-fuse repair |
| US6836000B1 (en) * | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
| US6630724B1 (en) * | 2000-08-31 | 2003-10-07 | Micron Technology, Inc. | Gate dielectric antifuse circuits and methods for operating same |
| US6751150B2 (en) * | 2002-08-29 | 2004-06-15 | Micron Technology, Inc. | Circuits and method to protect a gate dielectric antifuse |
| US6936909B2 (en) * | 2002-08-29 | 2005-08-30 | Micron Technology, Inc. | Gate dielectric antifuse circuit to protect a high-voltage transistor |
| US6879519B1 (en) * | 2004-07-30 | 2005-04-12 | Micron Technology, Inc. | Non-volatile programmable fuse apparatus in a memory device |
| US7110278B2 (en) * | 2004-09-29 | 2006-09-19 | Intel Corporation | Crosspoint memory array utilizing one time programmable antifuse cells |
| US7321502B2 (en) * | 2004-09-30 | 2008-01-22 | Intel Corporation | Non volatile data storage through dielectric breakdown |
| US9105637B2 (en) | 2012-05-18 | 2015-08-11 | International Business Machines Corporation | Anti-fuse structure and fabrication |
| US8736020B2 (en) | 2012-09-10 | 2014-05-27 | International Business Machines Corporation | Electronic anti-fuse |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148256A (en) * | 1981-02-23 | 1992-09-15 | Unisys Corporation | Digital computer having an interconnect mechanism stacked above a semiconductor substrate |
| US5210598A (en) * | 1988-08-23 | 1993-05-11 | Seiko Epson Corporation | Semiconductor element having a resistance state transition region of two-layer structure |
| US4914055A (en) * | 1989-08-24 | 1990-04-03 | Advanced Micro Devices, Inc. | Semiconductor antifuse structure and method |
| US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
| JP2990783B2 (ja) * | 1989-11-30 | 1999-12-13 | セイコーエプソン株式会社 | 半導体記憶装置 |
| US5311039A (en) * | 1990-04-24 | 1994-05-10 | Seiko Epson Corporation | PROM and ROM memory cells |
| US5087958A (en) * | 1990-11-05 | 1992-02-11 | Actel Corporation | Misalignment tolerant antifuse |
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| US5242851A (en) * | 1991-07-16 | 1993-09-07 | Samsung Semiconductor, Inc. | Programmable interconnect device and method of manufacturing same |
| JPH05102313A (ja) * | 1991-10-11 | 1993-04-23 | Matsushita Electron Corp | プログラマブル素子 |
| US5233206A (en) * | 1991-11-13 | 1993-08-03 | Micron Technology, Inc. | Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications |
| US5373169A (en) * | 1992-12-17 | 1994-12-13 | Actel Corporation | Low-temperature process metal-to-metal antifuse employing silicon link |
-
1993
- 1993-07-26 KR KR1019930014240A patent/KR960015326B1/ko not_active IP Right Cessation
-
1994
- 1994-06-28 JP JP6146735A patent/JP2828597B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-25 US US08/917,171 patent/US5789796A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828597B2 (ja) | 1998-11-25 |
| KR950004608A (ko) | 1995-02-18 |
| US5789796A (en) | 1998-08-04 |
| JPH0758209A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0162073B1 (ko) | 프로그램 가능한 저 임피던스 상호 접속 회로 소자 | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| KR960015326B1 (ko) | 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 | |
| US4943538A (en) | Programmable low impedance anti-fuse element | |
| US6111302A (en) | Antifuse structure suitable for VLSI application | |
| US6633055B2 (en) | Electronic fuse structure and method of manufacturing | |
| US5469981A (en) | Electrically blowable fuse structure manufacturing for organic insulators | |
| JPH0582641A (ja) | 非溶断型素子構造、非溶断型素子構造中に小抵抗導電フイラメントを形成する方法、及び非溶断型素子構造アレイ | |
| US20020113291A1 (en) | Fuse structure with thermal and crack-stop protection | |
| JPH023278A (ja) | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 | |
| JPH05136273A (ja) | 最小面積を有するアンチヒユーズ | |
| EP0602836A1 (en) | Self-aligned vertical antifuse | |
| US3436611A (en) | Insulation structure for crossover leads in integrated circuitry | |
| US7507607B1 (en) | Method of forming a silicide bridged anti-fuse with a tungsten plug metalization process | |
| CN1547773A (zh) | 光及电可编程硅化多晶硅熔丝器件 | |
| KR940008564B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6159836A (en) | Method for forming programmable contact structure | |
| EP0583119B1 (en) | Programmable contact structure | |
| US6285068B1 (en) | Antifuses and method of fabricating the same | |
| KR100205340B1 (ko) | 안티퓨즈의 구조 및 제조 방법 | |
| KR100223937B1 (ko) | 안티퓨즈의 구조 및 그 제조 방법 | |
| KR100246191B1 (ko) | 반도체 장치의 다층의 안티퓨즈 제조방법 | |
| KR0177405B1 (ko) | 반도체 장치의 안티퓨즈 및 그 제조방법 | |
| KR0179283B1 (ko) | 안티퓨즈의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |