JPH023278A

JPH023278A - 電気的にプログラム可能な低インピーダンス非ヒューズ素子

Info

Publication number: JPH023278A
Application number: JP63332729A
Authority: JP
Inventors: Esmat Z Hamdy; エスマト・サグロウル・ハムディ; Amr M Mohsen; アムル・モハメド・モーセン; John L Mccullum; ジョン・リン・マッコラム
Original assignee: Actel Corp
Current assignee: Microsemi SoC Corp
Priority date: 1987-12-28
Filing date: 1988-12-28
Publication date: 1990-01-08
Anticipated expiration: 2013-03-04
Also published as: US4899205A; EP0323078A3; DE3856409T2; EP0323078B1; JP2721529B2; EP0323078A2; DE3856409D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１・本発明は、集積回路技術の分野に関する。より詳しくは
、本発明は、確実で製造可能なコンデンサのように集積
回路において使用される電気的にプログラム可能な内部
接続素子に関する。

［従来の技術］集積電子回路は、通常、製造過程にて総ての内部接続を
して製造される。しかしなから、前記回路の高額の開発
費や、長い開発時間や、高額の製造装置コストのため、
使用者はしばしばフィールド内にて形成しｊ：リプログ
ラムできる回路を要求する。そのような回路は、プログ
ラム可能回路と呼ばれ、通常プログラム可能リンクを含
んでいる。

プログラム可能リンクは、選択された電子ノードをそれ
ぞれ活性化あるいは非活性化するｔ；めに集積素子が製
造され、パッケージ化された後使用者によって選択され
たノードを切断したり接続したりすることで電気的に内
部接続される。

プログラム可能リンクは、プログラム可能読み出し専用
メモリ素子（ＰＲＯＭｓ）にて広く使用される。プログ
ラム可能リンクの最も一般的な形態はヒユーズ可能なリ
ンクである。使用者が製造者よりＦＲＯＭ素子を取得し
たとき、通常導電体と半導体とがＸ−Ｙマトリックスあ
るいは格子状からなっている。ヒユーズ可能リンクと呼
ばれる格子状導電体リンクのそれぞれの交差点は、この
格子状ネットワークへのトランジスタや他の電子ノード
に接続する。ＦＲＯＭは、選択されたノード及び製造す
る開回路へヒユーズリンクを切ることによってプログラ
ムされる。切断及び非切断リンクの組み合わせは、使用
者がＰＲＯＭ内に格納したいデータを示すゼロ及びその
デジタルビットパターンを表している。

そのようなヒユーズ可能リンクＦＲＯＭシステムは、あ
る特徴を有している。例えば、リンクにおける伝導物質
の性質のため、ヒユーズ可能リンクの完全な切断を保証
するためにプログラム中比較的高い電圧と高い電流レベ
ルが必要である。リンクは通常導電体であるので、切断
するために多量の電力を浪費する。又、ヒユーズ可能リ
ンクの形状と大きさは、リンクが切断されない場合には
導電体として効果的な機能し、切断された場合には完全
に開回路であるように正確でなければならない。それゆ
えに、ヒユーズ可能リンクＦＲＯＭＳの製造過程におい
て大変厳しい写真光学グラフィック処理及び制御された
エツチング処理が要求される。最後に、切断された隙間
の近傍の導電性物質の蓄積を介して隙間が後に閉じられ
ることを防ぐために、リンクにおいて隙間は大きくなけ
ればならない。ヒユーズリンクメモリセルは、リンクを
調節したり選択されたトランジスタを合成したりするた
めに相対的に大きなものとなり、それゆえにヒユーズ可
能リンクＰ　’ＲＯＭシステムは、製造費や材料費が高
額となり、又チップを載置する大きなスペースが必要で
ある。近年、非ヒユーズリンクと呼ばれる第２のプログ
ラム可能なリンクが集積回路応用例に使用するために開
発されている。ヒユーズ可能リンクに関する開回路に起
因するプログラム機構に代わって、非ヒユーズ回路にお
けるプログラム機構は、短絡あるいは比較的低い抵抗の
リンクを作り出す。非ヒユーズリンクは、幾つかの絶縁
体あるいは絶縁物質を有する２つのＡ　Ｎ　Ｄｌｏ　Ｒ
半導体物質からなる。プログラミングの間、導電体物質
問において選択された点が所定の印加電圧により切断さ
れ、それによって導電性のあるいは半導電性の物質が互
いに電気的に接続する。

種々の物質が導電体層と、絶縁層あるいは絶縁体層に関
して提案されている。提案された幾つかの絶縁体物質は
、プログラムの間比較的高い電圧と電流が必要であり、
複雑な製造技術が必要であり、プログラムの確実性が低
い。なぜならば、包含される物質の結晶構造の性質より
導電性状態の再現可能性を制御するのが困難であるから
である。

さらに、プログラム過程では、数百から数千オームのオ
ーダの抵抗を有するリンクとなる。公知の非ヒユーズ素
子のこの性質は、高速演算回路における使用には不向き
である。

提案された幾つかの絶縁体物は、アモルファスシリコン
化合物、ポリスチレンの抵抗、遷移金属のチタン化物、
シリコン酸化物、アルミニウム酸化物、及びカドミウム
硫化物にドープされる。これらの物質を使用する手掛か
りにおける問題は、プログラムするために高い電流と電
圧が必要であること、あるいはオン、オフ両方の状態に
おいて信頼性を制御したり、繰り返し製造することの困
難さにん関係する。カドミウム硫化物、アルミニウム酸
化物及びチタン化物は、複雑な技術問題がある。なぜな
ら標準の半導体工程において集積するのが困難である。

公知の非ヒユーズ素子の例は、種々の絶縁物質を使用す
る従来の技術においてみられる。参考として、アルミニ
ウム酸化物を使用しＩ；もので、米国特許環３，４２３
，６４６、カドミウム硫化物のもので、Ａｌ２Ｏ３＋　
Ｓ　ｉｏ□、及びＳｉ、Ｎ、の−枚のフィルムを使用し
たもの米国特許環３，６３４，９２９．５ｉ０１を使用
したもの米国特許環４，３２２，８２２、遷移金属の酸
化物あるいはチタン化物を使用したものとして米国特許
環４，４８８，２６２、アモルファスシリコン化合物を
ドープして使用したもので米国特許環４，４９９，５７
７、ＳｉＯ□を使用したものとして米国特許環４，５０
２，２０８、ＳｉＯ２を使用したものとして米国特許環
４．５０７．７５７．５ｉｎ２を使用したものとして米
国特許環４．５４３，５９４がある。

［発明が解決すべき課題１上述した特許の殆どは、複雑な技術もしくは高い電圧及
び電流を必要とすることのどちらかの記載があり、そし
であるいは製造するのが困難か、あるいはオン及びオフ
状態において集積回路技術における信頼性の要求が満た
されない。従来技術は、プログラム後低い抵抗にて制御
可能範囲の導電性フィラメントの製造あるいは特別の電
極材の必要性あるいは絶縁体へ流れる構造及び要求され
るフィラメントの製造について示されていない。

存在する非ヒユーズリンクに関係する他の問題は、メモ
リセルが大きいこと及び切断されない非ヒユーズ素子に
関する複雑な製造工程を含んでいる。

本発明の目的は、電気的にプログラム可能な低インピー
ダンス内部接続素子を提供することをである。

本発明の他の目的は、オン状態において結果として低イ
ンピーダンスとなるように、半導体技術の技術状態にて
、十分に低い電圧と電流とを両立してプログラムできる
電気的にプログラム可能な内部接続素子を提供すること
である。

本発明のさらに他の目的は、オン及びオフ状態において
高い信頼性を有し、標準の半導体工程を使用し製造可能
である電気的にプログラム可能な内部接続素子を提供す
ることである。

本発明のさらに他の目的は、選択可能な低インピーダン
ス内部接続を作るために集積回路内に配置される確実で
、電気的にプログラム可能な内部接続素子を提供するこ
とである。

［課題を解決する手段］プログラム後、低インピーダンスを有する電気的にプロ
グラム可能な非ヒユーズについて記載されている。本発
明の装置は第１の電極及び第２の電極と、これらの間に
配置される絶縁体層からなり、プログラム前には高いイ
ンピーダンスと大変低い洩れ電流であり、プログラム後
には低い抵抗を示すことを特徴とする。

そのような多数の非ヒユーズは、半導体集積回路内に配
置することができ、集積回路内の選択された場所にて低
いインピーダンス内部接続を形成するように選択的に切
断される。非ヒユーズは、集積回路のパッケージ後ある
いはパッケージ前のどちらかに切断される。

本発明によれば、選択された非ヒユーズの２つの電極間
にプログラム電圧を印加するために、完成した集積回路
の入力／出力（Ｉｌｏ）パッドにて発生する信号から、
絶縁体層を介して範囲あるいは半径の制御された導電体
のフィラメントを形成するため及び他の回路に非ヒユー
ズを接続するために、そのような非ヒユーズの多数は、
ポリシリコンや金属ライン若しくはこれらの組み合わせ
にて、集積回路内に配置されることが期待できる。

本発明の低インピーダンス非ヒユーズ素子は、ヒ素がド
ープされるシリコンあるいはポリシリコンのようなフィ
ラメントを形成するヒ素含有物質にて形成される２つの
導電性電極間に絶縁体を含んでいる。好ましい実施例に
おいて、第１電極は、高い電気移動阻止物質にてなり、
そして、半導体基板においてフィラメントを形成する物
質を供給する、ヒ素にて多量にドープされるポリシリコ
ン、フィラメントを形成する物質を供給する、ヒ素にて
多量にドープされた拡散領域、あるいはフィラメントを
形成する物質を供給するヒ素にて多量にドープされた単
結晶シリコンのどちらかにより形成することができる。

ポリシリコンは、絶縁体層が接触する面と反対側の面に
金属層を有している。その金属層は、集積回路において
内部接続を形成するために使用されるか、あるいは拡散
障壁として使用されるいずれかの物質であることは当業
者には理解できよう。

さらに、上述した物質の組み合わせは、本発明において
機能する。第２の電極は、アルミニウム層あるいはアル
ミニウム化合物にてなるフィラメントを形成する物質で
あるヒ素を含有する物質を供給するヒ素にて多量にドー
プされたポリシリコン層のような導電性物質にて形成す
ることができる。

他の実施例において、低い電気移動阻止物質は、プログ
ラムが、適宜な立ちあげ時間を確実にするほぼ極限であ
る後、低インピーダンス非ヒユーズを介して電流が流れ
る限り使用することができる。

２つの電極がヒ素にて多量にドープされたシリコンある
いはポリシリコン層である、より好ましい実施例におい
て、ヒ素ドーパントの濃度は電極と絶縁体層のそれぞれ
の中間面にて最大であるべきである二なぜならこのこと
は、ヒ素を含むフィラメントを形成するために流れるヒ
素原子の高い濃度を供給するからである。

２つの電極間の絶縁体層は、単層あるいは複合層のどち
らかであり、高電気フィールドによって分裂したとき、
その分裂の間範囲制御された導電性のフィラメントを形
成する２つの電極の両方あるいはどちらか一つを備えた
ヒ素物質の流れを促進する。制御された半径を有する（
ｃｏｎｔｒ。

１１ｅｄ　　ｒａｄｉｕｓ　　以下制御径あるいは制御
範囲ということもある。）フィラメントは、もし同じプ
ログラム変数が実質上同一の構造においては使用される
ならば、はぼ同じ範囲が場合場合によって繰り返し達成
されるという事実を物語っている。そのような絶縁体は
、集積回路において実際に使用される電圧と電流におい
てより高いプログラム電圧にて切断されるのに低い電荷
束を必要とする。又、絶縁体は、プログラムされていな
い状態にて動作している間信頼できる回路素子となるよ
うに通常の作動電圧において切断するのに十分に大きい
電荷束を有している。

フィラメント形成後、及び形成途中、ヒ素は、電極と、
ヒ素原子にて多量にドープされたフィラメント物質との
両方から流れる。このことは、フィラメント抵抗を減少
させ、その値をより制御可能にする。

プログラム中、印加電圧が絶縁体を絶縁破壊する値に達
したとき、絶縁体内に配置された弱い点は、最大の洩れ
電流を流し始め、そして洩れ電流の増加とともに加熱す
る。放熱状態は、配置されたヒ素を含有する電極に隣接
した物質及び絶縁体の加熱及びヒユーズに軽快すること
に発展する。

ヒ素を含有する導電体物質は、２つの電極の一つから発
生し、両電極をショートする導電性のフィラメントを形
成する。電極の厚さは、フィラメントの構成中、不連続
あるいは穴の原因とならない十分なものである。ヒ素の
表面濃度及び総量は、要求される低インピーダンスフィ
ラメントを得るのに十分であるべきである。最終のフィ
ラメント径は、電極の構造及び厚さ、電極内のヒ素の総
量及びプログラム中のエネルギ消費に依存する。

プログラム後のこの素子のより低い最終抵抗は、電極−
絶縁体の中間面及び両電極の低い拡散抵抗にて電極内に
ヒ素原子の多量の付加によって形成されるフィラメント
のより広い範囲とより低い抵抗を得ることができる。フ
ィラメントを形成するために流れるヒ素を含有する導電
性材料あるいは物質のより大きいフィラメント径及びよ
り高い電気泳動不活性は、電気泳動による遅延開路回路
を形成するポテンシャルなしにプログラムされた素子の
電流伝達容量をより高くする結果となる。フラメントに
印加される電流が増加するにしたがって、より大きいフ
ィラメントが得られ、両電極からフィラメント内へ流れ
る物質がより多くのヒ素を含むことになり、非ヒユーズ
素子の抵抗を低くしてフィラメントの電気移動を抑えて
いる。

好ましい実施例において、導電体の一つである最も上の
電極は、多量にドープされ形成されたポリシリコンであ
るかあるいはその上に前記ポリシリコンと金属のサンド
イッチ形状である。ポリシリコン層は、ヒ素にて多量に
ドープされるべきであり、好ましい濃度は約１×１０１
９から１×１０２２原子／ｃｍ’の間である。より大き
いヒ素ドーパント濃度は、結果としてより低いフィラメ
ント抵抗となる。

低い電極である他の導電体は、基板内あるいはウェル内
に多量にドープされ形成される拡散領域である。この拡
散領域は、好ましくは、最も上の電極の範囲におけるヒ
素濃度にて多量にドープされねばならない。ヒ素のドー
プの性格は、ヒ素の最も高い濃度が電極と絶縁体の間の
中間面にあることである。

ある好ましい実施例における絶縁体は、２０オングスト
ロームから５０オングストロームの下部酸化層、４０オ
ングストロームから１００オングストロームの中間シリ
コン窒化物（Ｓｉ、Ｎ、）層、０オングストロームから
５０オングストロームの上部酸化層の３層サンドイッチ
を形成する。他の好ましい実施例において、絶縁体は、
約６０から１５０オングストロームの間の厚さを有する
二酸化硅素などのシリコン酸化物の単層あるいは約６０
から２００オングストロームの間の厚さを有するシリコ
ン窒化物、Ｓｉ、Ｎ、、の単層である。好ましい実施例
における低インピーダンス非ヒユーズ素子は、２つの電
極に制御電流電圧源を印加することによってプログラム
される。絶縁体複合物の構造は、プログラム後は３００
オーム以下の抵抗で、プログラム前は１００オーム以上
の抵抗を供給するものである。その構造は、３０ポルト
以下で、１０ミリアンペア以下の電流を供給する間１０
０ミリ秒以下の時間で、プログラムパルスを必要とする
。導電性フィラメントの大きさは、プログラムパルスの
電流、電圧及び絶縁体複合物の構造との関数である。導
電性フィラメントの抵抗は、持続期間、プログラムパル
スの電流、電圧及び中間面におけるヒ素の総量の関数で
ある。

低インピーダンス非ヒユーズ素子の第２及び第３の実施
例において、第１及び第２の電極は、ヒ素にてドープさ
れたポリシリコンラインで形成することができる。この
ことは、シリコン基板を通路として使用することなく２
つの導電体間の内部接続を容易にする。これゆえに、基
板は、集積回路において非ヒユーズ素子を独立した能動
素子として使用できる。

本発明の技術は矛盾なく、かつ使用者が選択できる内部
接続を供給するために他の半導体構造あるいは処理工程
に応用することができることは当業者には理解できよう
。

［実施例１第１図を参照して、本発明の好ましい一実施例は半導体
基板ＩＯ上に構成される。当業者は、基板ＩＯが、実際
、ＣＭＯＳプロセスにおいて一般的である基板の導電型
とは反対極性の導電型の半導体基板にて構成される一つ
のウェル（井戸）領域であり得るか若しくは基板１０と
同じ極性を有する激しくドープされた接点であってもよ
いことを容易に理解できるであろう。第１図においてプ
ログラムされない非ヒユーズ１３及びプログラムされる
非ヒユーズ１５の第１の電極１２ａ及び１２ｂは、それ
ぞれ基板１０内に深くドープされる拡散領域を形成する
。第１の電極１２ａと１２ｂとは、例えば３ＱＫｅｖか
らｌ　２０　Ｋｅｖ、好ましくは５０Ｋｅｖのエネルギ
にてヒ素濃度がほぼ１×１０１９から１×１０１９原子
／ｃｍ３にてイオン注入される。

イオン注入は目下のところ好ましいけれども、当業者は
第１の電極１２ａ及び１２ｂは前述したような領域を形
成するための公知の幾つかの方法にて基板１０内に形成
できることを理解するであろう。

他の拡散領域は、活性素子を形成するため、モして／又
は、他の回路素子に接続するようにプログラム電圧を非
ヒユーズに供給することができる方法を備える目的のた
めに半導体基板内に存在することができる。

好ましくは、第１の電極１２ａ及び１２ｂ内のヒ素のド
ーパントのドーピングの形態（プロファイノ喧ｐｒｏｆ
　１ｌｅ））は、第１の電極１２ａ及び１２ｂの最上表
面が最も濃度が高いようであり、前記表面は、第１の電
極１２と近隣の絶縁層とのインターフニスを形成する。

このようなプロファイルは、ときどき「ヒ素積み重ね」
と呼ばれ、ここに参考として編入した　ｒＴｈｓ　Ｄｉ
ｆｆｕｓｉｏｎ　Ｏｆ　　Ｉｏｎ　−１ｍｐｌａｎｔｅ
ｄ　ａｒｓｅｎｉｃ　ｉｎ　Ｓ　ｌ１ｃｏｎＪ　　リチ
ャードＢ、フェアー、ジョセフＣ９Ｃチサイ、　エレク
トロケミカル　ソサイアティー、ソリッド−ステイトシ
リコンアンドテクノロジー、１９７５，１２．Ｖｏｌ。

１２２、Ｎｏ、１２．ｐｐ、１６８９−９６　　に示さ
れるような、公知の方法によって達成することができる
。

次に、絶縁層が第１の電極１２ａ及び１２ｂを覆って形
成される。第１図に示す実施例において、絶縁層１４は
、１番目の酸化物層１６と２番目の窒化硅素層１８とを
備えた複合層である。又、３番目の酸化物層２０も使用
することができる。絶縁層１４は、またほぼ５０ないし
１５０オングストロームの厚さを有する熱的に形成され
るＳｉＯ□層、若しくは、はぼ６０ないし２００オンダ
ストロームの厚さを有するＳｉ、Ｎ、暦のような単絶縁
物質を形成することができる。

第１図の実施例において、一番目の酸化物層１６は、好
ましくは、乾燥状態にある酸素／窒素雰囲気において約
８５０ないし９５０°Ｃ間の温度にて熱的に成長される
。２番目の窒化硅素層１８は、好ましくは、ＬＰＧＶＤ
窒化技術を使用して約６５０ないし７５０’Ｃ！の間の
温度にて形成される。

３番目の酸化物層２０は、好ましくは、乾燥酸素雰囲気
において約８５０ないし９５０°Ｃ間の温度にて熱的に
成長される５１０２である。しかしなから、当業者には
、他の好ましい具体例の単層絶縁層のように、複合絶縁
層１４を形成するために他の一般的な半導体製造技術を
使用することができることは理解できよう。

本実施例において、絶縁物１４の１番目の酸化物層Ｉ６
の厚さは、約２０ないし５０オングストロームにて形成
することができる。２番目の窒化硅素層の厚さは、約４
０ないし１００オングストロームにて形成することがで
きる。３番目の酸化物層１８の厚さは、約０ないし５０
オングストロームにて形成することができる。これらの
層の相対的厚さは、確実な低インピーダンス非ヒユーズ
に寄与し、さらに後述するように要求される半径と導電
度を有する制御されたフィラメントの構成を容易にする
。

第２の電極２２ａ及び２２ｂは、好ましくは、多量にド
ープされたポリシリコン層から形成される。

ポリシリコン層は、シランのＬＰＧＶＤ分解による従来
の方法で形成され、プログラム後の非ヒユーズ抵抗の電
極構成部分の低抵抗を提供するため一シートの抵抗が約
１０ないし１００オーム／平方となるようにＰ　ＯＣｈ
にてドープされる。

ポリシリコン層もまた多量にドープされるか、若しくは
約１×１０′′ないしｌＸＩＯ２２ｉ子／Ｃｍ’の濃度
までヒ素が注入され、そして第２の電極２２ａと２２ｂ
と絶縁層１４の界面における好ましい具体例においては
５ＸＩＯ”原子／ｃｍ’である。

このドープの形態は、約８００°Ｃから約１１００°Ｏ
の間の温度で、約１５分から３時間の間にて、好ましく
は９５０℃、３時間にて達成することができる熱的操作
に調和する第２の電極２２ａ及び２２ｂの厚さに依存し
て３０ないしｌ　００　Ｋｅｖ。

好ましくは７０Ｋｅｖのエネルギにてポリシリコン層内
にヒ素を付加的にイオン注入によって成すことができる
。

ポリシリコンの厚さは、約５００ないし１００００オン
グストロームであり、好ましい実施例においては約４５
．００オングストロームである。第２の電極２２ａ及び
２２ｂは、ポリシリコン層から標準のマスキングやエツ
チング方法によって形成される。ポリシリコン層２２の
他の部分は、必要ならば他の回路素子に接続すると同じ
ように、非ヒユーズにプログラム電圧を加えるための手
段を構成するため形成することができる。

第２の電極２２ａ及び２２ｂは、又従来の処理方法を使
用して形成される、ポリシリコン層の上部に約５０００
ないし１５０００オングストロームの厚さにてアルミニ
ウムの導電性の金属層を含むことができる。

非ヒユーズ１３及び１５に関する第２の電極２２ａ及び
２２ｂが形成された後、絶縁層２４がウェハ表面を覆い
形成される。コンタクトホールが絶縁層２４内にエツチ
ングされ、そして接点２６゜２８．３０及び３２が形成
される。接点２６は、非ヒユーズ１３の低側電極１２ａ
と電気的に接触し、接点２８は非ヒユーズ１３の第２の
電極２２ａと電気的に接触する。接点３０は、非ヒユー
ズ１５の第２の電極２２ｂと電気的に接触し、接点３２
は非ヒユーズ１５の低側電極１２ｂと電気的に接触する
。

接点２６，２８．３０及び３２は、通常、集積回路の金
属相互接続層の一つとして同時に形成されることが当業
者には理解できよう。第１図において、絶縁層２４上に
示される前記接点の一部分は、そのような金属相互接続
層の断面を示している。

パターニングの後、そのような層の一部分は、他の回路
素子に接続するのと同じように、非ヒユーズにプログラ
ム電圧を印加する手段を供給するために使用される。

非ヒユーズ１５は第１図にプログラムされた状態で示さ
れ、絶縁層１４内に形成される制御範囲（コントロール
ドーラディアス（ｃｏｎｔｒｏｌ　１ｅｄ−ｒａｄｉｕ
ｓ）フィラメント３４を有している。フィラメント３４
は、第１の電極１２ｂと第２の電極２２ｂとに電気的に
接触される。制御範囲フィラメント３４は、接点３０及
び３２の間に制御電流プログラミング電圧源を加えるこ
とによって、形成される。

第１図の実施例の低インピーダンス非ヒユーズ素子は、
基板内の拡散領域、ポリシリコン層、金属層やこれらの
組み合わせを含む手段を介して２つの電極を通して制御
電流電圧源を加えることによってプログラムすることが
できる。本実施例の非ヒユーズの構造は、プログラム後
のオン抵抗が３００オーム以下であり、プログラム実行
前のオフ抵抗が１０Ｏメガオーム以上である。

３０ボルト以下のプログラミングパルスは、１０ミリア
ンペア以下の電流にて１００ミリ秒以下の時間必要であ
る。導電性のフィラメントの大きさは、プログラミング
パルスや絶縁層１４の構成の関数であり、そしてその有
効な範囲は０．０２ミクロンから０．２ミクロンの範囲
内である。

例えば、低側電極１×１０１９Ｉ！に子／ｃｍ”のヒ素
、窒素拡散にてなる低インピーダンス非ヒユーズ素子、
ヒ素の５Ｘ１×１０１９原子／ｃｍ’にて多量にドープ
された上部電極の４５００オングストロームのポリシリ
コン、１８オーム／平方、と、厚さが約４０オングスト
ロームの二酸化硅素（Ｓｉｎ２）の１番目の絶縁層、厚
さが約７０オングストロームの窒化硅素（ＳｉｓＮ＜）
の２番目の層と、厚さが約１５オングストロームのＳｉ
Ｏ２の３番目の層が、もし約１８ボルトのパルスで１．
０ミリアンペアの電流で１００ミリ秒の間プログラムさ
れたなら、約０．０５ミクロンの有効半径を有するフィ
ラメントを生成するであろう。最終フィラメント抵抗は
４０オーム以下であることが判っている。プログラム電
圧が１８ボルトで、プログラミング時間が１０Ｏミリ秒
で、電流が０．２ミリアンペア及び１０ミリアンペアで
ある場合は、０．０４ミクロンないし０．２ミクロンの
有効半径のフィラメントを供給する。

前述した例より得られる結果は、試験チップ上の非ヒユ
ーズ構造は、約１０ｐＦの寄生容量を含んでいるという
結果を得ることを考えるとより容易に理解できよう。こ
の寄生容量の放電は、導電性のフィラメントが形成を開
始するように非ヒユーズを通る電流に寄与し、この寄生
容量の大きさはプログラムパラメーターに影響すること
が当業者には理解できよう。

応用例の形態によれば、本発明の非ヒユーズは多少とも
Ｏ，ｌから５ｐＦの寄生容量を典型的に有する。もし非
ヒユーズが約０．１ｐＦの寄生容量を有すると仮定する
と、１．０ミリアンペアから１０ミリアンペアの電流に
て１００ミリ秒により適用される１８ボルトのプログラ
ム電圧は約０゜００４ミクロンから０．０２ミクロンの
半径を生成する。１０ミリアンペアの電流において、約
０゜０２ミクロンの半径が生成され、フィラメント抵抗
が約４０オームに帰着する。電極の拡散抵抗を含み、プ
ログラムされる非ヒユーズの合計抵抗は、約３００オー
ムであろう。

第２図及び第３図を参照して、低インピーダンス非ヒユ
ーズの他のより好ましい実施例は、基板上に２つの電極
があるものが記載されている。これらの実施例は、シリ
コン基板を通路として使用することなく２つの導電体間
の相互接続を容易にする。よって、第２図及び第３図の
実施例において、基板は非ヒユーズより電気的に絶縁さ
れた活性素子を使用することができる。

最初に第２図を参照し、プログラムされるものと、本発
明のより好ましい実施例に関係するプログラムされない
低インピーダンス非ヒユーズ３６及び３８とが描かれ、
絶縁材４２の層を覆う二酸化硅素のような半導体基板４
０上に形成されている。絶縁層４２は、基板から非ヒユ
ーズを絶縁している。

好ましくは当業者に良く知られているように基板材の熱
的酸化により、絶縁層４２が半導体基板４０の表面に形
成された後、非ヒユーズが形成される領域が決定される
。フィールド酸化領域４４は、良く知られた技術を使用
して形成される。フィールド酸化領域４４は、集積回路
上の他の回路素子から各非ヒユーズを絶縁する働きをす
る。

次に約５００から１００００オングストロームの厚さま
で９５０℃にてシランをＬＰＧＶＤ分解する標準の技術
によって、１番目のポリシリコン層４６は、フィールド
酸化領域４４と絶縁層４２とを覆い形成される。ポリシ
リコン層４６は、プログラムされていないそしてプログ
ラムされる非ヒユーズ素子３６及び３８に関する第１の
電極４６ａ及び４６ｂをそれぞれ形成する。

絶縁体層４８は、第１の電極４６ａ及び４６ｂが公知の
適宜なマスキングやエツチングの処理により確定された
後、第１の電極４６ａ及び４６ｂを覆い形成される。絶
縁体層４８は、第１図の実施例について示されているい
くつかの単一層あるいは複合した絶縁体構造である。

約５００から１００００オングストロームの厚さを有す
る２番目のポリシリコン層は、ウェハの表面を覆い堆積
して形成される。第２の電極５０ａ及び５０ｂは、従来
のマスキングやエツチング処理によって、プログラムさ
れない非ヒユーズ３６及びプログラムされる非ヒユーズ
３８をそれぞれ形成する。第１の電極４６ａ及び４６ｂ
そして／または第２の電極５０ａ及び５０ｂは、ポリシ
リコンの単一の分割されない部材より造られ、例えば、
もしそれらが電気的に共通して接続されることが要求さ
れたならば、それらを分離するためのエツチング処理は
排除されることは、当業者には容易に理解できよう。

次に、絶縁層５２は、ウェハの表面を覆って形成され、
コンタクトホールが良く知られた従来の処理を使用しエ
ツチングが施される。電気的接点は、接点５４と５６に
より従来の方法においてプログラムされない非ヒユーズ
に作られ、そして接点５８及び６０によりプログラムさ
れる非ヒユーズに作られる。絶対必要な部分の金属ライ
ンを表すために絶縁層５２の表面上に部位を有している
接点５４．５６，５８．および６０は、非ヒユーズへプ
ログラム電圧を供給する手段を備えている。

当業者は、非ヒユーズ３６及び３８ヘプログラム電圧を
供給するための電極４６ａ、４６ｂ、５０ａ、及び５０
ｂに接続したり、又集積回路において他の回路素子にそ
れらを接続したりする、多くの有効な手段を容易に理解
するであろう。

第１図に関して表される実施例において、多数の方法が
、２つの電極間にプログラム電極を供給することや、非
ヒユーズを他の回路素子に接続するためにしようされる
。それらの手段は、接点、ポリシリコンライン、金属ラ
イン若しくはそれらの合成やそれらの等何物の合成によ
って電極の両方又は一つと接続される基板内に拡散領域
を含んでいる。

第２図においてはプログラム後の状態が示されている、
プログラムされる非ヒユーズ３８は、１番目の電極４６
ｂと２番目の電極５０ｂとを電気的に接続する制御され
た半径の伝導性フィラメント６２を含んでいることを示
している。このフィラメント６２は、絶縁体層４０を断
絶する接点５８と６０間に制御電流電圧源を加えること
によって作られる。第１図の実施例において、第１及び
第２両方の非ヒユーズ電極は、電極と絶縁体層４８の間
の中間面にてヒ素を多量にドープされ、その結果非ヒユ
ーズの全抵抗値は３００オーム以下となる。

第３図を参照して、本発明のより好ましい実施例は、絶
縁層４２が形成された半導体基板４０上に構成される、
プログラムされる、非ヒユーズ７０及びプログラムされ
ない非ヒユーズ７２がそれぞれ示されていることを表し
ている。第３図の実施例において、フィールド酸化領域
４４は、非ヒユーズ７０及び７２を互いにそして集積回
路上の他の回路素子から絶縁する。１番目のポリシリコ
ン層は、半導体ウェハの表面に５００ないし１００００
オングストローム、好ましくは約４５００オングストロ
ームまで形成され、非ヒユーズ７０及び７２にそれぞれ
対応して低側電極７４ａ及び７４ｂを形成するために従
来のマスキングやエツチング処理によって確定される。

絶縁体層は、ポリシリコン層７４ａ及び７４ｂの表面を
覆い形成され、従来のマスキングやエツチング処理が絶
縁体層７６ａ及び７６ｂを確定するのに使用される。障
壁金属層７８は、従来技術を使用して絶縁体層７６ａ及
び７６ｂを覆い形成される。障壁金属層７８は、半導体
構造において障壁金属層として従来使用された幾つかの
金属から形成される。障壁金属が半導体ウェハの表面上
に形成された後、それぞれ非ヒユーズ７０．７２と関連
する７８ａ及び７８ｂを形成するための従来のマスキン
グやエツチング処理を使用して確定される。金属層は、
半導体ウェハの表面を覆うように堆積して形成される。

適宜な従来のマスキングやエツチング処理が、非ヒユー
ズ７０及び７２にそれぞれ対応して上側電極８０ａ及び
８０ｂを確定するのに使用される。絶縁層８２は、半導
体ウェハの表面を覆い形成され、コンタクトホールが、
以下の構造物に接続するために半導体ウェハ内にエツチ
ングされる。接点は、絶縁層８２の表面上に形成される
。接点８４は、非ヒユーズ７０の最も上の電極である金
属層７８ａに電気的に接続される。接点８６は、非ヒユ
ーズ７０の１番目のポリシリコン電極７４ａと電気的に
接続される。接点８８は、非ヒユーズ７２のポリシリコ
ン第１電極７４ｂと電気的に接続され、接点９０は、非
ヒユーズ７２の上部金属電極７８ｂと電気的に接続され
る。第１図及び第２図の実施例において、他の回路素子
に非ヒユーズを接続するのと同様に、２つの電極にプロ
グラム電圧を供給する手段が設けられる。

非ヒユーズがプログラムされたものとして示される第３
図において、制御範囲フィラメント９２は、第１電極７
４ｂと障壁金属層７８ｂとを接続していることを示して
いる。制御範囲フィラメント９２は、接点８８と９０間
に制御電流プログラム電圧を加えることによって形成さ
れる。

本発明の低インピーダンス非ヒユーズの特徴の一つは、
集積回路が組み込まれ封入された後でもプログラム可能
であることである。集積回路が封入されていない状態で
あることが要求されるレーザプログラミングのような、
他のプログラミング技術とは異なり、本発明の非ヒユー
ズのプログラミングは、製造者から回路装置を購入しｔ
；後使用者によってなされ得る。

第４図を参照して、本発明の電気的にプログラム可能な
低インピーダンス非ヒユーズをプログラムするための装
置が示されている。当業者においては、そのような回路
は非ヒユーズが合成される機能的回路とともに集積チッ
プ上に配置されることが容易に理解できよう。

第４図は、８つの非ヒユーズ１００，１０２，１０４．
１０６．１０８，１１０，１１２．及び１１４を示して
いる。各非ヒユーズは、１つの端子をＸデコーダ１１６
に接続されている。各非ヒユーズの他の端子は、Ｙデコ
ーダ１１８に接続されている。本例においてＸデコーダ
１１６及びＹデコーダ１１８の両方は、３ラインー８ラ
インマルチプレクサである。Ｘデコーダ１１６及びＹデ
コーダ１１８の両方は、集積回路のＩ１０ピンである３
つのアドレス入力１２０．１２２及び１２４によって駆
動される。

Ｘデコーダ１１６及びＹデコーダ１１８へのアドレス入
力に追加して、Ｖｌ）ｌ）源がＸデコーダ及びＹデコー
ダのどちらかにＩ１０ピン１２６を介して接続すること
ができる。第６図において、Ｖｐｐ１１０ピンは、Ｙデ
コーダ１１８に接続されるように示されている。プログ
ラム制御ラインは、Ｉ１０ピン１２８に接続されている
。プログラム制御ラインの機能は、プログラム機能の実
行が要求されたききのみＸ及びＹデコーダを活性化する
ものである。

非ヒユーズ１００，１０２，１０４，１０６，１０８．
１１０，１１２及び１１４の選択されたものがプログラ
ムされる間のみＸデコーダ１１６及びＹデコーダ１１８
が機能することは、当業者に容易に理解できよう。その
他の総ての時間においてＸデコーダ１１６及びＹデコー
ダ１１ｇは理想的な無限大のインピーダンスを有し、非
ヒユーズに接続されていないと考えられる。

プログラムの時間以外の間、非ヒユーズは、非ヒユーズ
の予定機能によって命令される方法にて集積チップ上の
機能的回路に接続される。機能的回路１３０は、非ヒユ
ーズ１００と並列に接続される２つの接点を有してブロ
ック図にて示されている。図示していないが、機能的回
路１３０のような他の回路が集積回路上の他の非ヒユー
ズと並列に接続されることは、当業者には容易に理解で
きよう。

本発明の非ヒユーズをプログラムするために、プログラ
ムが要求されたことを指示するようにＩ１０ピン１２８
には適宜な信号が入力される。このことは、選択された
非ヒユーズがプログラムされるように、Ｉ１０ピン１２
０，１２２及び１２４に要求アドレスの組み合わせが入
力され、プログラム電圧パルスＶｌ）ｐがｖｐｐ入力１
２６に供給されたときＸデコーダ及びＹデコーダを活性
化する。

本例におイテ、Ｖｌｌ）Ｉ）入力ｒ１０ビ／１２６は、
Ｙデコーダに接続されるように示されている。この実施
例において、非ヒユーズをプログラムする要求があった
とき、ｖｐｐがＹデコーダの選択された出力ラインに現
れ、又同じ非ヒユーズに相当するＸデコーダの選択され
たラインがグランド状態に駆動され、このようにプログ
ラムを要求される非ヒユーズを直接横切りプログラム電
圧Ｖｌ）ＩＩ）を入力する。このとき高電圧が非ヒユー
ズ回路に印加されるので、機能的回路１３０内の回路は
高電圧素子にて製造されるか、Ｉ１０ピン１２８に現れ
るプログラム信号から駆動するこもできる絶縁素子によ
って絶縁されるかのどちらかにて高電圧から保護されな
ければならない。

本発明の電気的にプログラム可能な低インピーダンス非
ヒユーズは、多くの集積回路の応用例、集積回路内のプ
ログラム可能な内部接続素子としてその応用例に付加さ
れる。本発明の電気的にプログラム可能な低インピーダ
ンス非ヒユーズは、使用者がプログラム可能な読み出し
専用メモリ（ＰＲＯＭ）に関するメモリセルを形成する
ように使用することができる。本発明を使用したメモリ
セルより構成されるＦＲＯＭアレイは、従来の７０一テ
イングゲートＥＦＲＯＭより独特の特徴を有している。

その特徴の１つとしてはプログラム後の読み出し電流が
同じ範囲の素子に対してＥＰＲＯＭより高いことを含ん
でいる。さらに、本発明によるＦＲＯＭセルは、放射線
に敏感でなく、データを格納するのに不変の強固な接続
を形成する。

例えば、格納された情報は、７０−ティングゲート素子
に格納された情報のように洩れ出さない。

本発明のメモリセルは、高速な素子であり、アクセス時
間は３５ナノ秒はどの小さい値である。

第５ａ図を参照して、本発明の１つの４ｘ４メモリセル
アレイが示されている。メモリセルは、ビットライン１
５０．Ｉ５２．Ｉ５４及び１５６の一つとワードライン
１５．８，１６０，１６２及び１６４の一つによるそれ
ぞれの交差点を有している。各メモリセルは、Ｎチャン
ネルのトランジスタ１６６ａ−ｐと、電気的にプログラ
ム可能な低インピーダンス非ヒユーズ１６８ａ−ｐとが
直列に接続され構成される。例えば第５ａ図において、
非ヒユーズ１６８ａの一端子は、ビットライン１５０に
接続される。非ヒユーズ１６８ａの他の端子は、Ｎチャ
ンネルのトランジスタ１６６ａのドレインに接続される
。Ｎチャンネルトランジスタ１６６ａのソースは、接地
される。Ｎチャンネルトランジスタ１６６ａのゲートは
、ワードライン１５８に接続される。Ｎチャンネルトラ
ンジスタ１６６ｂｐと非ヒユーズ１６８ｂ−ｐは、第５
ａ図に示すように、同様の方法にて他のビットライン及
びワードラインに接続される。

第５ａ図のアレイにおけるいずれかのメモリセルの状態
を検知するために、メモリセルが接続されているワード
ラインはワードラインが接続されるＮチャンネルトラン
ジスタのゲートをオンとするのに十分な電圧に高められ
る。メモリセルが接続されるビットラインの電圧がその
とき検出される。もし非ヒユーズがプログラムされてい
るならば、相当するワードラインが活性化されるとき相
当するビットラインがグランド状態に引き下げられる。

例えば、非ヒユーズ１６８がプログラムされていると仮
定すればこのように短絡する。ワードライン１５８がハ
イに引き上げられたときＮチャンネルトランジスタ１６
６ａはオンとなり、ビットライン１５０をグランド状態
とする。

ビットライン及びワードラインは、Ｘアドレスデコーダ
１７０及びＹアドレスデコーダ１７２を介してアクセス
される。Ｘアドレスデコーダは、アレイを含んでいる半
導体パッケージのＩ１０ピンであるＸアドレス入力１７
４及び１７６及び出力１７８を有している。Ｙアドレス
デコーダは、アレイを含んでいる半導体パッケージの■
／○ピンであるＸアドレス入力１８０及び１８２を有し
ている。Ｙアドレス入力１８０及び１８２へ特有の２ビ
ツトのアドレスが適用されることで、ワードライン１５
８，１６０，１６２．もしくは１６４の一つが活性化さ
れ高電圧となる。Ｙアドレスデコーダ１７２は、従来の
マルチプレクサ若しくは公知の他のアドレッシング装置
であることは当業者には認識できるであろう。

ワードライン１５８，１６０，１６２．若しくは１６４
の一つが活性化されたとき、Ｘアドレス入力１７４及び
１７６上のデータの特有の組み合わせは、ビットライン
１５０，１５２，１５４か、出力１７８へのビットライ
ン１５６のどちらかに接続される。Ｘアドレスデコーダ
１７０は、従来のＮ−１ラインデマルチプレクサ若しく
は公知の他の機能的装置であることは当業者には認識で
きるであろう。

第５ａ図のアレイにおけるメモリセルの一つをプログラ
ムするために、メモリセルと協働するワードラインは、
Ｉ１０ピン１８４を介してＹアドレスデコーダ１７２に
加えられるプログラム電圧ｖｐｐまで引き上げられる。

プログラム電圧ｖｐｐはまた、Ｘデコーダ１７０を通り
Ｉ１０ピンｌ　８４を介して、メモリセルと合成される
ビットラインに加えられる。Ｉ１０ピン１８４のｖｐｐ
電圧は、もしＰＧＭ　　Ｉ１０ピン１８６が活性であれ
ばＸ及びＹデコーダを通り印加される。当業者にはＸデ
コーダ１７０及びＹデコーダ１７２はＶｐｐ電圧を取り
扱う装置から形成されるべきであることは理解できよう
。アレイをプログラムする例として、もしプログラム電
圧Ｖｐｐがビットライン１５０及びワードライン１５８
に印加されれば、Ｎチャンネル素子１６６ａはプログラ
ムする非ヒユーズ１６８ａをオン状態とする。

当業者は第５ａ図から他のメモリセルの形態が可能であ
ることを認識するであろう。第５ｂ図は、Ｎチャンネル
トランジスタ１６６ａのドレインがビットライン１５０
に接続され、そのゲートがワードライン１５８に接続さ
れ、そのソースが非ヒユーズ１６８ａの一つの端子に接
続される実施例を示している。非ヒユーズ１６８ａの他
の端子は、接地される。

第５ｃ図を参照して、ＮＰＮトランジスタを使用した本
発明によるメモリセルの実施例を示している。ＮＰＮト
ランジスタ１８８は、ベースがワードライン１５８に接
続され、そのエミッタが接地され、そのコレクタが非ヒ
ユーズ１６８ａの一つの端子に接続されることを示して
いる。非ヒユーズ１６８ａの他の端子は、ビットライン
１５０に接続される。当業者には横トランジスタ（ラテ
ラルトランジスタ）若しくは縦トランジスタ（バーチカ
ルトランジスタ）を使用できることや、さらに第５ｃ図
の回路はＮＰＮ　トランジスタ１８８のエミッタ端子上
に非ヒユーズを容易にエミッタホロワ−として接続でき
ることが理解できよう。又、Ｐチャンネル素子あるいは
ＰＮＰトランジスタは、本発明に使用できることは当業
者には理解できよう。

第６図を参照して、本発明による第５ａ図のメモリセル
の断面図として半導体プロフィルが示されている。第６
ａ図からメモリセルは一つのトランジスタ素子の場所の
みをとる程度に小さくかつコンパクトである。メモリセ
ル２００は、Ｐ型半導体基板２０２にＮ十拡散領域２０
４及び２０６が形成され構成されることを示している。

拡散領域２０４は、第５ａ図のＮチャンネルトランジス
タ１６６のソースとして使用される。拡散領域２０６は
、非ヒユーズ１６８ａの一端子と同様にＮチャンネルト
ランジスタ１６６ａのドレイン領域を形成する。

第ルベルのポリシリコン領域２０８は、Ｎチャンネルト
ランジスタ１６６ａのゲートを形成する。

ポリシリコンストリップ２０８は、従来のメモリアレイ
のように第５ａ図の実施例におけるワードライン１５８
と同様にトランジスタ１６６ａ、１６６ｅ、１６６ｉ及
び１６６ｍを形成できることが当業者には理解できよう
。

絶縁領域２１０は、−殻内なＭＯ５構造と同様に存在す
る。コンタクトホールは、絶縁層２１０内の部位２１２
及び２１４に形成される。部位２１２内に形成される導
電性の接点は、Ｎチャンネルトランジスタのソースに接
続され接地される。

領域２１４の接点において、電気的にプログラム可能な
低インピーダンス非ヒユーズに関する絶縁体層２１６が
形成される。第２レベルのポリシリコン層２１８は、絶
縁体層２１６を覆い形成される。ポリシリコン層２１８
は、非ヒユーズ１６８ａ、１６８ｂ、１６８ｃ、１６８
ｄ及びビットライン１５０の他の端子を形成できること
は、当業者には理解できよう。

本発明のより好ましい実施例を示した。前述したように
、種々の明確な詳述が、現在のより好ましい実施例を通
して理解されるように、厚さや、濃度や、詳細な処理に
ついて述べた。しかしなから、本発明はそれらの特別な
仕様なしに実施することができ、本発明の範囲は、特許
請求の範囲によってのみ限定されるものである。

［発明の効果１本発明の有利な点は、本発明の実施例の幾つかあるいは
全ては、標準の半導体製造技術にて製造することができ
、小さい大きさにて、プログラムの後高い読み出し電流
を有する内部接続が、最小の処理工程における製造工程
を使用して製造することができ、プログラム後結果とし
て繰り返し製造可能な制御された低い抵抗リンクをプロ
グラム後絶縁体を介して制御範囲内部接続フィラメント
を有している。さらに、本発明は、プログラムされる及
びプログラムされない状態の両方において、高い信頼性
を有する。本発明のさらにその他の有利な点は、本明細
書に記載されている。

【図面の簡単な説明】

第１図は第１電極が半導体基板材における拡散領域で第
２電極がポリシリコン層である、本発明のプログラムさ
れた、あるいはプログラムされていない低インピーダン
ス非ヒユーズ素子の第１の実施例を示す断面図、第２図
は各非ヒユーズ電極の両方が基板上より絶縁されたポリ
シリコン層である本発明によるプログラムされたあるい
はプログラムされていない低インピーダンス非ヒユーズ
素子の第２の実施例を示す断面図、第３図は各非ヒユー
ズに関する第１電極が基板上に基板と絶縁されたポリシ
リコン電極であり、各非ヒユーズに関する第２電極が絶
縁層を覆っている金属層領域を覆う金属層である、本発
明によるプログラムされたあるいはプログラムされてい
ない低インピーダンス非ヒユーズ素子の他の実施例を示
す断面図、第４図は本発明の電気的にプログラム可能な
低インピーダンス非ヒユーズが内部に含有する集積回路
の外部入出力端子を使用してどのようにプログラムされ
るかを模式図的に示した図、第５ａ図は読み出し専用メ
モリにおける本発明の電気的にプログラム可能な低イン
ピーダンス非ヒユーズの応用例を示す回路図、第５ｂ図
は本発明の電気的にプログラム可能な低インピーダンス
非ヒユーズを使用して形成される読み出し専用メモリの
セルに関する第１の他の実施例を示す図、第５ｃ図は本
発明の電気的にプログラム可能な低インピーダンス非ヒ
ユーズを使用して形成される読み出し専用メモリのセル
に関する第２の他の実施例を示す図、第６図は第５ａ図
のアレイからメモリセルの断面を示す縦断面図である。１２・・・第一の電極、ＩＯ・・・基板、１３・・・非
ヒユーズ、１５・・・非ヒユーズ、２２・・・第二の電
極。

Claims

【特許請求の範囲】

（１）Ｐ型半導体基板と、前記基板内に拡散領域を備える第１の電極と、前記拡散
領域を覆う絶縁体層と、前記絶縁体層を覆う第２の電極とを備え、前記第１の電極及び第２の電極の少なくとも一つは、前
記絶縁体層と前記電極との間の境界に高濃度にヒ素が存
在するようにヒ素が多量にドープされることを特徴とす
る電気的にプログラム可能な低インピーダンス非ヒュー
ズ素子。
（２）ヒ素のドープするレベルは、１×１０＾１＾９か
ら１×１０＾２＾２原子／ｃｍ＾３である請求項１記載
の電気的にプログラム可能な低インピーダンス非ヒュー
ズ素子。
（３）前記第２の電極は、５００から１００００オング
ストロームの厚さを有するポリシリコン層を含んでいる
、請求項１記載の電気的にプログラム可能な低インピー
ダンス非ヒューズ素子。
（４）前記ポリシリコン層は、高濃度のヒ素が第２の電
極と絶縁体層との間の境界面に存在するようにヒ素が多
量にドープされる、請求項３記載の電気的にプログラム
可能な低インピーダンス非ヒューズ素子。
（５）前記ポリシリコンにおけるヒ素のドープされるレ
ベルは、１×１０＾１＾３から１×１０＾２＾２原子／
ｃｍ＾３である、請求項４記載の電気的にプログラム可
能な低インピーダンス非ヒューズ素子。
（６）前記絶縁体層は、第１の二酸化硅素と第１の二酸
化硅素を覆う第２の二酸化硅素とを含んでいる、請求項
１記載の電気的にプログラム可能な低インピーダンス非
ヒューズ素子。
（７）前記第１の二酸化硅素は２０から５０オングスト
ロームの厚さであり、前記第２の窒化硅素は４０から１
００オングストロームの厚さである、請求項６記載の電
気的にプログラム可能な低インピーダンス非ヒューズ素
子。
（８）前記絶縁体層は、第１の二酸化硅素と第１の二酸
化硅素を覆う第２の窒化硅素とを含んでいる、請求項５
記載の電気的にプログラム可能な低インピーダンス非ヒ
ューズ素子。
（９）前記第１の二酸化硅素は、２．０ないし５０オン
グストロームの厚さを有し、前記第２の窒化硅素は４０
ないし１００オングストロームの厚さを有する、請求項
８記載の電気的にプログラム可能な低インピーダンス非
ヒューズ素子。
（１０）前記絶縁体層はさらに、前記第２の窒化硅素を
覆う第３の二酸化硅素を含んでいる、請求項６記載の電
気的にプログラム可能な低インピーダンス非ヒューズ素
子。
（１１）前記絶縁体層はさらに、０ないし５０オングス
トロームの厚さを有する前記第２の窒化硅素を覆う第３
の二酸化硅素を含んでいる、請求項７記載の電気的にプ
ログラム可能な低インピーダンス非ヒューズ素子。
（１２）前記絶縁体層はさらに、前記第２の窒化硅素を
覆う絶縁体層内に第３の二酸化硅素を含んでいる、請求
項８記載の電気的にプログラム可能な低インピーダンス
非ヒューズ素子。
（１３）前記絶縁体層はさらに、０ないし５０オングス
トロームの厚さを有する第２の窒化硅素を覆う第３の二
酸化硅素を含んでいる、請求項９記載の電気的にプログ
ラム可能な低インピーダンス非ヒューズ素子。
（１４）Ｐ型半導体基板と、前記基板内に拡散領域を備える第１の電極と、高濃度の
ヒ素が前記領域の表面に存在するようにヒ素が多量にド
ープされた領域と、前記拡散領域を覆う絶縁体層と、前記絶縁体層を覆う第２の電極と、を備えたことを特徴
とする電気的にプログラム可能な低インピーダンス非ヒ
ューズ素子。
（１５）前記拡散領域のヒ素のドープレベルは、１×１
０＾１＾５ないし１×１０＾２＾２原子／ｃｍ＾３であ
る、請求項１４記載の電気的にプログラム可能な低イン
ピーダンス非ヒューズ素子。
（１６）前記第２の電極は、５００ないし１００００オ
ングストロームの厚さを有するポリシリコン層を含み、
そして第２の電極と絶縁体層間の境界に高濃度のヒ素が
存在するように１×１０＾１＾３ないし１×１０＾２＾
２原子／ｃｍ＾３のレベルにドープされる、請求項１４
記載の電気的にプログラム可能な低インピーダンス非ヒ
ューズ素子。
（１７）前記絶縁体層は、第１の二酸化硅素と前記第１
の二酸化硅素を覆う第２の窒化硅素とを含んでいる、請
求項１４記載の電気的にプログラム可能な低インピーダ
ンス非ヒューズ素子。
（１８）前記第１の二酸化硅素は、２０ないし５０オン
グストロームの厚さを有し、前記第２の窒化硅素は４０
ないし１００オングストロームの厚さを有する、請求項
１７記載の電気的にプログラム可能な低インピーダンス
非ヒューズ素子。
（１９）上記第２の窒化硅素上の上記誘電体層内に、第
３の二酸化硅素を更に含む請求項１７記載の電気的にプ
ログラム可能な低インピーダンス非ヒューズ素子。
（２０）上記誘電体層は、０ないし５０オングストロー
ムの厚さを有する第３の二酸化硅素を更に含む請求項１
８記載の電気的にプログラム可能な低インピーダンス非
ヒューズ素子。
（２１）上記拡散領域及び上記ポリシリコン層における
ヒ素のドープレベルは、１×１０＾１＾９ないし１×１
０＾２＾２原子／ｃｍ＾３であり、前記ポリシリコン層
の厚さは５００ないし１０，０００オングストロームで
ある請求項２０記載の電気的にプログラム可能な低イン
ピーダンス非ヒューズ素子。
（２２）半導体基板と、前記半導体基板上の絶縁体層と、前記絶縁体層上の、導電材料にてなる第１の電極と、前記第１の電極上の第２の電極と、を備え、前記第１及び第２の電極の少なくとも一方は、
前記誘電体層と前記電極との間の境界に高濃度にヒ素原
子が存在するように、ヒ素が多量にドープされることを
特徴とする電気的にプログラム可能な低インピーダンス
非ヒューズ素子。
（２３）前記第１及び第２の電極の少なくとも一方は、
前記誘電体層と前記電極との間の境界に高濃度のヒ素が
存在するように、ヒ素が多量にドープされたポリシリコ
ンの層を含む請求項２２記載の電気的にプログラム可能
な低インピーダンス非ヒユーズ素子。
（２４）前記ポリシリコンの層は、５００ないし１０，
０００オングストロームの厚さを有し、かつ、１×１０
＾１＾９ないし１×１０＾２＾２原子／ｃｍ＾３のレベ
ルにヒ素がドープされる請求項２３記載の電気的にプロ
グラム可能な低インピーダンス非ヒューズ素子。
（２５）前記第１及び第２の電極の双方は、５００ない
し１０，０００オングストロームの厚さを有し、かつ、
１×１０＾１＾９ないし１×１０＾２＾２原子／ｃｍ＾
３のレベルにヒ素がドープされたポリシリコンの層を含
む請求項２２記載の電気的にプログラム可能な低インピ
ーダンス非ヒューズ素子。
（２６）前記誘電体層は、第１の二酸化硅素と、該第１
の二酸化硅素上の第２の窒化硅素を含む請求項２２記載
の電気的にプログラム可能な低インピーダンス非ヒュー
ズ素子。
（２７）前記第１の二酸化硅素は、２０ないし５０オン
グストロームの厚さを有し、前記第２の窒化硅素は、４
０ないし１００オングストロームの厚さを有する請求項
２６記載の電気的にプログラム可能な低インピーダンス
非ヒューズ素子。
（２８）前記誘電体層は、前記第２の窒化硅素上に第３
の二酸化硅素を更に含む請求項２６記載の電気的にプロ
グラム可能な低インピーダンス非ヒューズ素子。
（２９）前記誘電体層は、前記第２の窒化硅素上に、０
〜５０オングストロームの厚さの第３の二酸化硅素を更
に含む請求項２７記載の電気的にプログラム可能な低イ
ンピーダンス非ヒューズ素子。
（３０）前記誘電体層は、第１の二酸化硅素と、前記第
１の二酸化硅素上の第２の窒化硅素とを含む請求項２５
記載の電気的にプログラム可能な低インピーダンス非ヒ
ューズ素子。
（３１）前記第１の二酸化硅素は、２０ないし５０オン
グストロームの厚さを有し、前記第２の窒化硅素は、４
０ないし１００オングストロームの厚さを有する請求項
３０記載の電気的にプログラム可能な低インピーダンス
非ヒューズ素子。
（３２）前記誘電体層は、前記第２の窒化硅素上に第３
の二酸化硅素を更に含む請求項３０記載の電気的にプロ
グラム可能な低インピーダンスヒューズ素子。
（３３）前記誘電体層は、前記第２の窒化硅素上に０〜
５０オングストロームの厚さの第３の二酸化硅素を更に
含む請求項３１記載の電気的にプログラム可能な低イン
ピーダンス非ヒューズ素子。
（３４）前記集積回路の入出力ピンを介して前記第１及
び第２の電極にプログラミング用の電圧を印加するため
の手段を更に含む請求項１ないし３３のいずれかの項に
記載の電気的にプログラム可能な低インピーダンス非ヒ
ューズ素子。
（３５）集積回路に配される半導体構造であって、複数
個の電気的にプログラム可能な低インピーダンス非ヒュ
ーズ素子を含み、該素子の各々は、導電材料からなる第
１の電極と、前記第１の電極上の誘電体層と、前記誘電
体層上の導電材料にてなる第２の電極とを備え、前記第
１及び第２の電極の少なくとも一方は、前記誘電体層と
前記電極との間の境界に高濃度のヒ素が存在するように
、ヒ素が多量にドープされ、前記電気的にプログラム可
能な低インピーダンス非ヒューズ素子の少なくとも一つ
は、前記第１及び第２の電極に電気的に接続された前記
誘電体層内に、半径が制御された電気的導電フィラメン
トを含む、ことを特徴とする半導体構造。
（３６）前記第１及び第２の電極の少なくとも一方は、
１×１０＾１＾９ないし１×１０＾２＾２原子／ｃｍ＾
３のレベルにヒ素が多量にドープされ、かつ、５００な
いし１０，０００オングストロームの厚さを有するポリ
シリコンの層を含む請求項３５記載の半導体構造。
（３７）前記複数個の電気的にプログラム可能な低イン
ピーダンス非ヒューズ素子は、第１の二酸化硅素と第２
の窒化硅素を含む請求項３５記載の反動体構造。
（３８）前記二酸化硅素は、２０ないし５０オングスト
ロームの厚さを有し、前記第２の窒化硅素は、４０ない
し１００オングストロームの厚さを有する請求項３７記
載の半導体構造。
（３９）前記誘電体層内の第２の窒化硅素上に第３の二
酸化硅素を更に含む請求項３７記載の半導体構造。
（４０）前記誘電体層内の前記誘電体層内の第２の窒化
硅素上に、０ないし５０オングストロームの厚さの第３
の二酸化硅素を更に含む請求項３８記載の半導体構造。
（４１）前記複数個の電気的にプログラム可能な低イン
ピーダンス非ヒューズ素子の各々の前記第１及び第２の
電極の双方は、前記誘電体層と前記第１及び第２の双方
の電極との間の境界に高濃度のヒ素原子が存在するよう
に、ヒ素が多量にドープされたポリシリコンの層を含む
請求項３５記載の半導体構造。
（４２）前記第１及び第２の電極は、５００ないし１０
，０００オングストロームの厚さで、１×１０＾１＾９
ないし１０＾２＾２原子／ｃｍ＾３のレベルにヒ素がド
ープされたポリシリコンの層を含む請求項４１記載の半
導体構造。
（４３）前記複数の電気的にプログラム可能な低インピ
ーダンス非ヒューズ素子における誘電体層は、第１の二
酸化硅素と第２の窒化硅素とを含む請求項４２記載の半
導体構造。
（４４）前記第１の二酸化硅素は、２０ないし５０オン
グストロームの厚さを有し、前記第２の窒化硅素は４０
ないし１００オングストロームの厚さを有する請求項３
７記載の半導体構造。
（４５）前記誘電体層内の前記第２の窒化硅素上に第３
の二酸化硅素を更に含む請求項４３記載の半導体構造。
（４６）前記誘電体層内の前記第２の窒化硅素上に第３
の二酸化硅素を更に含む請求項３８記載の半導体構造。
（４７）前記半径が制御されたフィラメントは、３００
オーム程度の抵抗値を有する請求項３５記載の半道程構
造。
（４８）制御半径フィラメントの抵抗値は３００オーム
以下である請求項４０に記載の半導体構造。
（４９）制御半径フィラメントの抵抗値は３００オーム
以下である請求項４１に記載の半導体構造。
（５０）電気的にプログラム可能な低インピーダンスの
複数の非ヒューズ素子であって、Ｐ型部分にＮ型の拡散
部分の含んでいる第１の電極と、第１の電極上にある絶
縁層と絶縁層上に形成された導電体にてなる第２の電極
とを含む非ヒューズ素子を備え、第１と第２の電極の少
なくとも一方は電極と絶縁層との間の界面に高い濃度で
存在するヒ素の強くドープされた部分を有し、さらに少
なくとも一つの電気的にプログラム可能な低インピーダ
ンスの非ヒューズ素子は制御径を有する導電体フィラメ
ントにより第１と第２の電極を電気的に接続しているよ
うにした集積回路内に配置された半導体構造。
（５１）第２電極は５００から１００００オングストロ
ームの厚さのポリシリコン層を含む請求項５０に記載の
半導体構造。
（５２）Ｎ型拡散領域は１×１０＾１＾９から１×１０
＾２＾２原子／ｃｍ＾３の濃度のヒ素がドープされてい
るものである請求項５０記載の半導体構造。
（５３）第２電極は厚さが５００から１００００オング
ストロームでヒ素濃度が１×１０＾１＾９から１×１０
＾２＾２原子／ｃｍ＾３のポリシリコンである請求項５
２記載の半導体構造。
（５４）複数の電気的にプログラム可能な低インピーダ
ンスの非ヒューズ素子における絶縁層は第１の二酸化珪
素と窒化珪素とを有する請求項５０記載の半導体構造。
（５５）第１の二酸化珪素は２０から５０オングストロ
ームであり、第２の窒化珪素は４０から１００オングス
トロームの厚さである請求項５４記載の半導体構造。
（５６）絶縁層は第２の窒化珪素上に形成された第３の
二酸化珪素層を有する請求項５４記載の半導体構造。
（５７）絶縁層は０から５０オングストロームの厚さの
第３の二酸化珪素層を含む請求項５４記載の半導体構造
。
（５８）絶縁層は第１の二酸化珪素層と第２の窒化硅素
層とを含む請求項５３記載の半導体構造。
（５９）第１の二酸化珪素層は２０から５０オングスト
ロームの厚さを有し、第２の窒化珪素層は４０から１０
０オングストロームの厚さを有する請求項５８記載の半
導体構造。
（６０）絶縁層は窒化珪素層上に形成された第３の二酸
化珪素層を含む請求項５８記載の半導体構造。
（６１）絶縁層はさらに０から５０オングストロームの
厚さの第３の二酸化珪素層を含む請求項５９記載の半導
体構造。
（６２）集積回路の入力／出力ピンから非ヒューズ素子
の選択された第１と第２の電極にプログラム電圧を引加
する手段を備えている請求項３５から６１のいずれかに
記載の半導体構造。
（６３）絶縁層は６０から１５０オングストロームの厚
さの二酸化珪素層を含む請求項５記載の非ヒューズ素子
。
（６４）絶縁層は６０から２００オングストロームの厚
さの窒化珪素層を含む請求項５記載の非ヒューズ素子。
（６５）絶縁層は６０から１５０オングストロームの厚
さの二酸化珪素層を含む請求項２１記載の非ヒューズ素
子。
（６６）絶縁層は６０から２００オングストロームの厚
さの窒化珪素層を含む請求項２１記載の非ヒューズ素子
。
（６７）絶縁層は６０から１５０オングストロームの厚
さの二酸化珪素層を含む請求項２５記載の非ヒューズ素
子。
（６８）絶縁層は６０から２００オングストロームの厚
さの窒化珪素層を含む請求項２５記載の非ヒューズ素子
。
（６９）絶縁層は６０から１５０オングストロームの厚
さの二酸化珪素層を含む請求項４２記載の非ヒューズ素
子。
（７０）絶縁層は６０から２００オングストロームの厚
さの窒化珪素層を含む請求項４２記載の非ヒューズ素子
。
（７１）絶縁層は６０から１５０オングストロームの厚
さの二酸化珪素層を含む請求項５３記載の非ヒューズ素
子。
（７２）絶縁層は６０から２００オングストロームの厚
さの窒化珪素層を含む請求項５３記載の非ヒューズ素子
。
（７３）複数本のビット線と、上記ビット線と交差する複数本のワード線と、複数のメ
モリ素子であってそのうちのひとつは上記交差点に位置
し、各メモリ素子は請求項１から３３のいずれかに記載
の電気的にプログラム可能な低インピーダンスの非ヒュ
ーズ素子を有し、ソース、ドレイン、ゲートを有するト
ランジスタを備え、ビットラインのひとつに接続され、
上記トランジスタのドレインに接続された非ヒューズ素
子とを有し該トランジスタのソースは固定電位に接続さ
れ、ゲートは関連するワードラインに接続されているメ
モリ素子と、複数のアドレス入力端子と出力端子とを有し上記出力端
子はメモリアレイのワードラインのひとつに接続されア
ドレス入力の特有のデータの組み合わせが生じたとき活
性となるＹアドレスデコーダと、複数のアドレス入力端
子と出力端子とを有し上記出力端子はメモリアレイのビ
ットラインのひとつに接続されアドレス入力の特有のデ
ータの組み合わせが生じたとき活性となるＸアドレスデ
コーダ、選択された時点で選択されたビットラインにプログラム
電圧を印加する手段と選択された時点で選択されたワードラインにプログラム
電圧を印加する手段と、を備えたことを特徴とする、使用者にてプログラム可能
なリードオンリーメモリ。