DE19903349C2 - Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement sowie ein zugehöriges Programmierverfahren und ein zugehöriges Herstellverfahren - Google Patents

Description

Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement sowie ein zugehöri­ ges Programmierverfahren und ein zugehöriges Herstellverfah­ ren.

Unter niederohmigen Verbindungen sollen hierbei sogenannte "Antifuse-Elemente" verstanden werden, die in integrierten Schaltungen eingesetzt werden, um nach dem eigentlichen Fer­ tigungsprozeß nachträglich neue Verbindungen in den Schalt­ kreisen herstellen zu können. Derartige Antifuses sind direkt nach der Herstellung hochohmig und entsprechen damit einem offenen Schalter. Aktiviert werden solche Schalter entweder elektrisch oder durch Laserbestrahlung, wodurch sie niede­ rohmig werden und einem geschlossenen Schalter entsprechen. Zwischen dem OFF- und ON-Zustand einer Antifuse wird ein Wi­ derstandsverhältnis von < 10⁶ angestrebt.

Aus der japanischen Patentschrift 60-59751 A bzw. aus den Pa­ tent Abstracts of Japan, E-334, Aug. 8; 1985, Vol. 9, No. 193 ist ein Antifuse-Element mit pn⁺p-Struktur und darüberliegen­ dem p⁺⁺-Gebiet bekannt, das durch Laserbestrahlung in eine leitende pp⁺⁺p-Struktur umgewandelt wird.

Aus der japanischen Patentschrift 5-259291 A bzw. aus den Pa­ tent Abstracts of Japan, E-1490, Jan. 13; 1994, Vol. 18, No. 22 ist ein Antifuse-Element mit zwei in gegensätzlicher Durchlaßrichtung in Reihe geschalteter Dioden bekannt, bei dem eine Adressierung in einer Richtung durch Anlegen der Durchbruchspannung einer Diode und in der anderen Richtung durch Laserbestrahlung erfolgt, wobei eine leitende Verbin­ dung nur erzeugt wird, wenn die Durchbruchspannung und die Laserbestrahlung gemeinsam auftreten.

Aus dem IEEE-Paper zur IEDM 1992, Seiten 612 bis 614, ist ei­ ne Reihe verschiedener Antifuse-Typen bekannt. Alle diese hier angegebenen Antifuses haben jedoch den Nachteil, daß sie nicht durch einen Standard-CMOS-Prozeß herstellbar sind, da eine zusätzliche Maskenebene erforderlich ist, weil die hier offenbarten Antifuses stets zwei leitende Schichten, wie zum Beispiel Metall, Poly-Silizium oder hochdotierte Gebiete, aufweisen, die durch eine Isolationsschicht, beispielsweise aus SiO₂, SiN_x, Al₂O₃ oder auch amorphem Silizium, voneinander getrennt sind.

Aus der US-Patentschrift US 4 899 205 ist ein elektrisch pro­ grammierbares Niedrigimpedanz-Antifuse-Element bekannt, bei dem zwei Polysiliziumelektroden durch ein Dielektrikum von­ einander getrennt sind und mindestens eine der beiden Elek­ troden an der Grenze zum Dielektrikum hoch mit Arsen dotiert ist. Durch Anlegen einer geeigneten Programmierspannung ver­ bindet sich das Arsen mit dem anderen Material und fließt in das Antifuse-Element, wo eine niederohmige Verbindung ent­ steht.

Die bislang bekannten Antifuse-Elemente weisen vor allem die Nachteile auf, daß alle rein elektrisch programmierbaren An­ tifuse-Elemente im Strompfad einen elektrischen Isolator im unprogrammierten Zustand aufweisen und somit ihre Program­ mierspannung vergleichsweise hoch ist und daß sie ohne eine zusätzliche Maskenebene nicht in einem Standard-CMOS-Prozeß herstellbar sind.

In den beiden Literaturstellen Lunnon, M. E. et al.: "The microstructure of programmed n⁺pn⁺ polycrystalline silicon antifuses", Journal of Applied Physics 54(6), Juni 1983, Sei­ te 3278 bis 3281 sowie Greve et al.: "Polysilicon n⁺p-n⁺ Structures for Memory Redundancy", IEEE Transactions on Elec­ tron Devices, Band ED-29, Nr. 8, August 1982, Seiten 1313 bis 1318 sind jeweils Antifuses beschrieben. Zwischen zwei n⁺- Gebieten ist ein Verbindungssteg aus p-Polysilizium gebildet, welcher an die n⁺-Gebiete angrenzt. Die n⁺-Gebiete sind mit Metallleiterbahnen verbunden.

Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, eine Vorrichtung zur elektrischen Erzeugung einer niederohmi­ gen Verbindung in einem Halbleiterbauelement, ein zugehöriges Programmierverfahren und ein zugehöriges Herstellverfahren anzugeben, das die obengenannten Nachteile des Standes der Technik vermeidet. Diese Aufgabe wird hinsichtlich der Vor­ richtung durch die Merkmale des Patentanspruchs 1, hinsicht­ lich des Herstellungsverfahrens durch die Merkmale des Pa­ tentanspruchs 7 und hinsichtlich des Programmierverfahrens durch die Merkmale des Patentanspruchs 8 gelöst. Die weiteren Ansprüche betreffen vorteilhafte Ausgestaltungen der Vorrich­ tung.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dabei zeigt

Fig. 1 ein Antifuse-Element in der Draufsicht,

Fig. 2 eine Schnittdarstellung des in Fig. 1 dargestellten Antifuse-Elements zusammen mit einem gemeinsam her­ stellbaren MOS-Transistor und

Fig. 3 ein Diagramm das den Widerstand des Antifuse-Elements in Abhängigkeit der Programmierpulsspannung zeigt.

Die Erfindung besteht im wesentlichen darin, daß die eigent­ liche Antifuse-Struktur aus einer ursprünglich undotierten Polysiliziumbahn zwischen zwei hochdotierten Gebieten besteht und durch eine Programmierspannung eine lokale Erhitzung und damit eine Dotierstoffumverteilung stattfindet, wobei die Po­ lysiliziumbahn niederohmig wird.

In Fig. 1 ist ein Antifuse-Element mit zwei hochdotierten Gebieten G1 und G2 dargestellt, die nur über einen ursprüng­ lich undotierten Polysiliziumsteg PS miteinander verbunden sind. Das Gebiet G1 ist dabei beispielsweise mit einer metal­ lischen Leiterbahn L1 über Polysiliziumkontakte PK1 und das Gebiet G2 ist entsprechend beispielsweise mit einer Leiter­ bahn L2 über Polysiliziumkontakte PK2 verbunden.

Wegen dem Dotierstoffvorrat in den hochdotierten Gebieten G1 und G2 und der Stromdichte in dem Polysiliziumsteg PS ist es von besonderem Vorteil, wenn die Breite B1 des Polysilizium­ steges PS im Vergleich zur Breite der Leiterbahn B2 und der Breite der Gebiete G1 und G2 relativ klein ist. Die Länge ei­ nes solchen Polysiliziumstegs liegt typischerweise bei 1 µm bis 2 µm. Die Breite des Steges PS kann beispielsweise im selben Bereich liegen, besser ist jedoch eine Breite von 0,3 bis 0,5 µm da hierbei weniger Leistung beim Programmieren verbraucht wird.

Prinzipiell ist auch eine Anordnung mit nur einem hochdotier­ ten Gebiet denkbar aber beispielsweise wegen der Kontaktie­ rung praktisch nicht oder nur schlecht möglich.

In Fig. 2 ist ein Schnitt durch das Antifuse-Element von Fig. 1 dargestellt, wobei das oben erläuterte Antifuse-Element durch eine Dickoxidschicht OX von einem Substratmaterial SUB getrennt und von einem elektrischen Isolator ISO umgeben ist. Darüberhinaus ist zur Verdeutlichung des ähnlichen Aufbaues ein üblicher MOS-Transistor T dargestellt, dessen Gate G in der Ebene der Gebiete G1 und G2 sowie des Steges PS liegt und ebenfalls über einen Polysilizium-Kontakt mit einer Leiter­ bahn L3 verbunden ist. Das Gateoxid OX des Transistors T ist typischerweise dünner als das Dickoxid DOX, kann aber auch gleich dick sein.

Die Gebiete G1 und G2 und der Polysiliziumsteg PS werden in einem Standard-CMOS-Prozeß wie das Gate G des MOS-Transistors T erzeugt, wobei allerdings im Bereich des Polysiliziumsteges PS im Gegensatz zu den beiden Gebieten G1 und G2 eine Gatedo­ tierung ausgespart wird. Bei modernen CMOS-Prozessen, bei de­ nen das Polysiliziumgate entsprechend des Transistortyps mit einer n⁺- bzw. p⁺-Dotierung dotiert wird (dual work func­ tion), ist dies ohne zusätzliche Maskenebene möglich. Da au­ ßer der Polysiliziumbahn nur eine Metallisierungsebene nötig ist, kann das Antifuse-Element vorteilhafterweise platzspa­ rend zum Beispiel unterhalb von Busleitungen vorhanden sein. Die Polysiliziumbahn für die Gebiete G1 und G2 und den Poly­ siliziumsteg PS verläuft über einem sogenannten Dickoxid DOX, das in seiner Dicke so bemessen ist, daß bei der lokalen Er­ wärmung in dem Polysiliziumsteg PS zwar die Dotierstoffe D aus mindestens einem der angrenzenden Gebiete G1 und G2 infolge des Temperaturgradienten in dem Polysiliziumsteg dif­ fundieren aber kein Kurzschluß zum Substrat SUB auftritt.

Zur Programmierung des Antifuse-Elements wird an die beiden Leiterbahnen L1 und L2 zur Programmierung, das heißt zur Er­ zeugung einer niederohmigen Verbindung, ein für eine ausrei­ chende lokale Erwärmung geeigneter Spannungspuls angelegt, der die Diffusion der Dotierstoffe D in dem Polysiliziumsteg bewirkt. In Fig. 3 ist der ON-Widerstand des Antifuse- Elements in Abhängigkeit von verschiedenen Spannungspulsen mit konstanter Pulsdauer mit, hier zum Beispiel 320 ms, dar­ gestellt. Bei einer Programmierspannung von 9 V wird der Wi­ derstand von ursprünglich ca. 10 GΩ lediglich 800 MΩ redu­ ziert. Eine deutliche Schwelle tritt hingegen, in dem gezeig­ ten Beispiel, bei einer Programmierspannung von 10 V auf. Bei dieser Spannung zeigt das Antifuse-Element einen ON- Widerstand von nur ca. 1 KΩ. Erst ab ca. 13 V zeigt der ON- Widerstand R_on des Antifuse-Elements wieder einen Anstieg. Dies ist auf eine Schädigung der Polykontakte PK1 und PK2 durch zu hohe Ströme zurückzuführen und muß, beispielsweise durch eine Strombegrenzung, verhindert werden. Die Schwellen­ spannung, bei der die Programmierung des Antifuse-Elements eintritt, kann durch die Geometrie des hochohmigen Gebietes, also des Polysiliziumsteges PS, beeinflußt werden. Durch eine Verschmälerung kann die Programmierspannung reduziert werden. Die Länge des hochohmigen Gebietes richtet sich nach der Do­ tierstoffdiffusion im Polysilizium, die bereits durch zusätz­ liche Temperaturbelastungen des weiteren Herstellungsprozes­ ses stattfinden.

Da die Antifuse-Elemente durch Standard-CMOS-Prozesse her­ stellbar sind besteht eine vorteilhafte Verwendung dieser An­ tifuse-Elemente darin, daß mit ihrer Hilfe in einem Speicher­ chip fehlerhafte Speicherzellen durch redundante Speicherzel­ len ersetzt werden.

Claims (8)

1. Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement, bei der auf einer Isolationsschicht (DOX) zwischen einem er­ sten Gebiet (G1) und einem zweiten Gebiet (G2) nur ein Ver­ bindungssteg (PS) aus undotiertem polykristallinen Halblei­ termaterial vorhanden ist, der sowohl an das erste als auch an das zweite Gebiet angrenzt, und bei der das erste und zweite Gebiet aus hochdotiertem Halbleitermaterial besteht und bei der das erste und zweite Gebiet mit Anschlußkontakten verbunden ist.

2. Vorrichtung nach Anspruch 1, bei der die Isolationsschicht (OX) derart vorhanden ist, daß durch eine infolge Programmierung auftretende lokale Erwär­ mung ein Kurzschluß zu einem darunterliegenden Substrat (SUB) vermieden wird.

3. Vorrichtung nach Anspruch 1 oder 2, bei der der Verbindungssteg (BS, B1) schmäler als die beiden Gebiete (G1, G2, B3) selbst und schmäler als mit diesen Ge­ bieten verbundene Leiterbahnen (L1, L2, B2) sind.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der der Verbindungssteg (PS) eine Länge zwischen 1 µm und 2 µm aufweist.

5. Vorrichtung nach Anspruch 4, bei der der der Verbindungssteg (PS) eine Breite (B1) zwi­ schen 0,3 µm und 0,5 µm aufweist.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei der ein MOS-Transistor (T) vorgesehen ist, welcher ein Gate (G) auf­ weist, welches in der Ebene des ersten und des zweiten Gebie­ tes (G1, G2) gebildet ist.

7. Verfahren zur Herstellung einer Vorrichtung zur elektri­ schen Erzeugung einer niederohmigen Verbindung in dem Halb­ leiterbauelement, die zwischen einem ersten und zweiten hoch­ dotierten Halbleitergebiet (G1, G2) nur einen Verbindungssteg (PS) aus undotiertem polykristallinem Halbleitermaterial auf­ weist, bei dem das erste und zweite Halbleitergebiet (G1, G2) gleichzeitig mit einem polykristallinen Halbleitergebiet für ein Gate (G) eines MOS-Transistors (T) erzeugt und die hoch­ dotierten ersten und zweiten Halbleitergebiete gemeinsam mit dem Gate des MOS-Transistors dotiert und der Verbindungssteg (PS) von dieser Dotierung ausgespart wird.

8. Verfahren zur Programmierung einer Vorrichtung zur elek­ trischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterelement nach einem der Ansprüche 1 bis 6, bei dem an zwei hochdotierte Halbleitergebiete (G1, G2), die lediglich über einen ursprünglich undotierten Verbindungssteg (PS) aus polykristallinem Halbleitermaterial verbunden sind, ein elektrischer Spannungspuls (V) angelegt wird, bei dem infolge des Spannungspulses ein Strom zu einer lokalen Erwär­ mung des Verbindungssteges führt, wodurch Dotierstoffe (D) von mindestens einer der beiden angrenzenden hochdotierten Gebieten in den Verbindungssteg diffundieren und der Verbin­ dungssteg in folgedessen niederohmig wird.