JPH0659751A

JPH0659751A - バンドギャップ基準電圧調整回路

Info

Publication number: JPH0659751A
Application number: JP4215937A
Authority: JP
Inventors: Yorinobu Murayama; ▲頼▼信村山; Shinji Sakamoto; 慎司坂本
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1992-08-13
Filing date: 1992-08-13
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】演算増幅器のオフセット電圧の変動に応じた
出力電圧変動を調整できること。【構成】演算増幅器ＯＰ₁の入力オフセット電圧Ｖ_O
が生じた場合、出力電圧はＶ_OUT＋Ｖ_O（Ｒ₂／Ｒ₃）
の電圧が生じる。検出回路１で演算増幅器ＯＰ₁の入力
オフセット電圧を検出し、オフセット電圧を変換回路２
により電流に変換する。変換回路２の出力を受けた調整
回路３では、Ｖ_O（Ｒ₂／Ｒ₃）に等しい電圧を発生さ
せる。このＶ_O（Ｒ₂／Ｒ₃）に等しい電圧を出力電圧
から引くと、演算増幅器ＯＰ₁の入力オフセット電圧と
は無関係に安定した出力電圧が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バンドギャップ基準電
圧調整回路に関するものである。

【０００２】

【従来の技術】図３は従来のバンドギャップ基準電圧の
回路図を示し、この回路が安定な動作点を持つと仮定す
れば、演算増幅器ＯＰ₁の正転入力と反転入力と正転入
力の差動入力電圧が０Ｖになるように帰還がかかる。こ
の時、抵抗Ｒ₁，Ｒ₂は同じ電圧降下が生じ、電流
Ｉ₁，Ｉ₂は、抵抗Ｒ₁とＲ₂の抵抗比で決定する。す
なわち、トランジスタＱ₁，Ｑ₂のベース電流を無視す
ると、トランジスタＱ₁，Ｑ₂のベース・エミッタの電
圧差ΔＶ_BEは、 ΔＶ_BE＝Ｖ_Tｌｎ（Ｉ₁×ＡＥ₂／Ｉ₂×ＡＥ₁）＝Ｖ_Tｌｎ（Ｒ₂×ＡＥ₂／Ｒ₁×ＡＥ₁）・・・（１）で表され、ΔＶ_BEが抵抗Ｒ₃の両端にかかる。

【０００３】ここで、Ｖ_BE1をトランジスタＱ₁のベー
ス・エミッタ間順方向電圧、Ｖ_BE2をトランジスタＱ₂
のベース・エミッタ間順方向電圧、ＡＥ₁はトランジス
タＱ ₁のエミッタ面積、ＡＥ₂をトランジスタＱ₂のエ
ミッタ面積、Ｖ_Tは、ｋをボルツマン定数、ｑを電子電
荷、Ｔを絶対温度とすれば、Ｖ_T＝ｋＴ／ｑで表され
る。

【０００４】演算増幅器ＯＰ₁の入力インピーダンスが
大きい（入力電流を無視）とすると、Ｉ₂＝Ｉ₃ ・・・（２）であり、抵抗Ｒ₂の電圧降下Ｖ_R2は次式のようになる。Ｖ_R2＝（Ｒ₂／Ｒ₃）ΔＶ_BE ＝（Ｒ₂／Ｒ₃）・Ｖ_Tｌｎ（Ｒ₂・ＡＥ₂／Ｒ₁・ＡＥ₁）・・・（３）出力電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_BE1＋（Ｒ₂／Ｒ₃）・Ｖ_Tｌｎ（Ｒ₂・ＡＥ₂／Ｒ₁・ＡＥ₁）＝Ｖ_BE1＋ｋＶ_T ・・・（４）すなわち、出力電圧Ｖ_OUTは、バンドギャップ基準電圧
となり、ｋの値は、（Ｒ ₂／Ｒ₁）、（Ｒ₂／Ｒ₃）、
（ＡＥ₂／ＡＥ₁）の比によって決定される。

【０００５】

【発明が解決しようとする課題】上述のようなバンドギ
ャップ基準電圧は、例えば、図４に示すような非反転の
演算増幅器ＯＰ₂と組み合わせて、Ｖ_{OUT 2}＝Ｖ_OUT・（Ｒ₄＋Ｒ₅）／Ｒ₅ ・・・・（５）になる出力電圧として用いられる。

【０００６】従来例のような回路構成では、演算増幅器
ＯＰ₁の正転入力と差動入力の差動入力電圧差は０Ｖで
はなく、オフセット電圧Ｖ_Oを持っている。このオフセ
ット電圧Ｖ_Oが、図４の非反転の演算増幅器ＯＰ₂の電
圧ゲイン倍が出力電圧Ｖ_OUT ₂に現れる。この時、出力
電圧Ｖ_OUTには、（Ｒ₂＋Ｒ₃）／Ｒ₃・Ｖ_Oの電圧が
現れる。この電圧が次段の非反転の演算増幅器ＯＰ₂の
ゲイン倍が現れ、基準電圧のバラツキの大きな要因とな
る。

【０００７】本発明は上述の点に鑑みて提供したもので
あって、演算増幅器のオフセット電圧の変動に応じた出
力電圧変動を調整できることを目的としたバンドギャッ
プ基準電圧調整回路を提供するものである。

【０００８】

【課題を解決するための手段】本発明は、バンドギャッ
プ基準電圧を得るための演算増幅器と、この演算増幅器
のオフセット電圧を検出する検出回路と、この検出回路
出力のオフセット電圧を電流に変換する変換回路と、こ
の変換回路出力にてゲインを設定しオフセット電圧に応
じた出力電圧を調整する調整回路を設けたものである。

【０００９】

【作用】本発明によれば、演算増幅器のオフセット電圧
の変動に応じた出力電圧変動を調整でき、バンドギャッ
プ基準電圧からより精度の良い任意の基準電圧を容易に
実現できる。

【００１０】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１はブロック回路図を示し、オフセット電圧検
出回路１、電圧・電流変換回路２及び調整回路３を設け
たものである。ここで、演算増幅器ＯＰ₁の入力オフセ
ット電圧Ｖ_Oが生じた場合、出力電圧はＶ_OUT＋Ｖ
_O（Ｒ₂／Ｒ₃）の電圧が生じる。検出回路１で演算増
幅器ＯＰ₁の入力オフセット電圧を検出し、オフセット
電圧を変換回路２により電流に変換する。変換回路２の
出力を受けた調整回路３では、Ｖ_O（Ｒ₂／Ｒ₃）に等
しい電圧を発生させ、このＶ_O（Ｒ₂／Ｒ₃）に等しい
電圧を出力電圧から引くと、演算増幅器ＯＰ₁の入力オ
フセット電圧とは無関係に安定した出力電圧が得られ
る。

【００１１】図２は、上記検出回路１、変換回路２及び
調整回路３の具体回路図を示している。演算増幅器ＯＰ
₁の正転入力は、ＮＭＯＳトランジスタＱ₄のゲートに
接続され、反転入力はＮＭＯＳトランジスタＱ₃のゲー
トに接続され、また、演算増幅器ＯＰ₁の出力端は抵抗
Ｒ₇の一端に接続されている。今、演算増幅器ＯＰ₁の
正転入力と反転入力との間に反転入力端子を基準に＋Ｖ
_Oのオフセット電圧が生じた場合、出力電圧Ｖ_OUT’は
以下のように計算できる。

【００１２】Ｖ_BEQ1＋Ｖ_O＝Ｉ₂・Ｒ₃＋Ｖ_BEQ2 ・・・・（６）Ｉ₂＝（Ｖ_BEQ1−Ｖ_BEQ2＋Ｖ_O）／Ｒ₃ ＝（ΔＶ_BE＋Ｖ_O）／Ｒ₃ ・・・・（７）演算増幅器ＯＰ₁の入力電流を無視すると、Ｉ₂＝Ｉ₃
であるので、Ｖ_OUT’＝Ｖ_BEQ2＋（Ｒ₂＋Ｒ₃）／Ｒ₃×（ΔＶ_BE＋Ｖ_O）・・（８）となる。一方、Ｖ_O＝０Ｖの時の出力電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_BEQ2＋（Ｒ₂＋Ｒ₃）／Ｒ₃×ΔＶ_BE ・・・・（９）となり、出力電圧差は、Ｖ_OUT’−Ｖ_OUT＝（Ｒ₂＋Ｒ₃）／Ｒ₃×Ｖ_O ・・・・（１０）となり、出力に（Ｒ₂＋Ｒ₃）／Ｒ₃×Ｖ_Oが現れる。

【００１３】また、演算増幅器ＯＰ₁の正転入力と反転
入力の間に−Ｖ_Oのオフセット電圧が生じた場合、出力
電圧Ｖ_OUT”も同様に計算できる。Ｖ_BEQ1−Ｖ_O＝Ｉ₂×Ｒ₃＋Ｖ_BEQ2 ・・・・（１１）Ｉ₂＝（Ｖ_BEQ1−Ｖ_BEQ2−Ｖ_O）／Ｒ₃ ＝（ΔＶ_BE−Ｖ_O）／Ｒ₃ ・・・・（１２）Ｖ_OUT”＝Ｖ_BEQ2＋（Ｒ₂＋Ｒ₃）／Ｒ₃×（ΔＶ_BE−Ｖ_O）・・（１３）Ｖ_OUT”−Ｖ_OUT＝−（Ｒ₂＋Ｒ₃）／Ｒ₃×Ｖ_O ・・・・（１４）となり、−（Ｒ₂＋Ｒ₃）／Ｒ₃×Ｖ_Oの電圧が現れ
る。

【００１４】ここで、図２において、演算増幅器ＯＰ₁
の正転入力と反転入力との間に反転入力端子を基準に＋
Ｖ_O（Ｖ）のオフセット電圧が生じた場合、ＮＭＯＳト
ランジスタＱ₃，Ｑ₄のゲート・ソース間電圧Ｖ_GSが等
しいとすれば、トランジスタＱ₃，Ｑ₄とのゲート間に
は、オフセット電圧Ｖ_Oが現れる。この時、抵抗Ｒ₆に
流れる電流Ｉ₅は、Ｉ₅＝Ｖ_O／Ｒ₆ ・・・・（１５）となる。また、トランジスタＱ₃，Ｑ₄のドレインは、
それぞれ定電流値Ｉ₄を有する定電流源に接続されてい
る。この時のトランジスタＱ₃，Ｑ₄のドレイン電流Ｉ
₆，Ｉ₇はそれぞれ、Ｉ₆＝Ｉ₄−Ｉ₅ ・・・・（１６）Ｉ₇＝Ｉ₄＋Ｉ₅ ・・・・（１７）となる。

【００１５】トランジスタＱ₃のソースは、ダイオード
接続されたＰＭＯＳトランジスタＱ ₅のドレインとゲー
トに接続されている。また、トランジスタＱ₅とＰＭＯ
ＳトランジスタＱ_{1 0}は、ゲート同士を接続し、カレン
トミラー回路として動作する。トランジスタＱ_{1 0}のド
レインは、定電流値Ｉ₄を有する定電流源とＰＭＯＳト
ランジスタＱ_{1 1}のゲートとドレインに接続されてい
る。トランジスタＱ_{1 1}とＱ_{1 2}はカレントミラーとし
て動作し、トランジスタＱ_{1 1}のドレイン・ゲートとト
ランジスタＱ_{1 2}のゲートと接続されている。

【００１６】トランジスタＱ₅，Ｑ_{1 0}，Ｑ_{1 1}，Ｑ
_{1 2}のソースは、電源Ｖｄｄに接続されている。トラン
ジスタＱ_{1 2}のドレインは、ダイオード接続されている
ＮＭＯＳトランジスタＱ_{1 3}のドレイン・ゲートと接続
されている。また、ＮＭＯＳトランジスタＱ_{1 4}はカレ
ントミラーとして動作し、トランジスタＱ_{1 3}のドレイ
ン・ゲートとトランジスタＱ_{1 4}のゲートが接続されて
いる。

【００１７】トランジスタＱ_{1 3}，Ｑ_{1 4}のソースは、
グランドと接続されている。トランジスタＱ_{1 4}のドレ
インは、ＰＭＯＳトランジスタＱ₉のドレインと、出力
Ｖ_OU _Tと接続されている抵抗Ｒ₇の他端と接続されてい
る。また、トランジスタＱ₄のドレインは、ダイオード
接続されているＰＭＯＳトランジスタＱ₆のドレイン，
ゲートに接続されている。トランジスタＱ₆とＰＭＯＳ
トランジスタＱ₇はカレントミラー回路として動作し、
トランジスタＱ₆のゲート，ドレインとトランジスタＱ
₇のゲートが接続されている。

【００１８】トランジスタＱ₆，Ｑ₇のソースは、電源
に接続され、トランジスタＱ₇のドレインは、定電流値
Ｉ₄を有する定電流源とＰＭＯＳトランジスタＱ₈のゲ
ート，ドレインに接続されている。トランジスタＱ₈と
ＰＭＯＳトランジスタＱ₉は、カレントミラーとして動
作し、トランジスタＱ₈のゲート，ドレインとトランジ
スタＱ₉のゲートが接続されている。トランジスタＱ₉
のドレインは、トランジスタＱ_{1 4}のドレインと出力Ｖ
_OUTと接続されている抵抗Ｒ₇の他端に接続されてい
る。トランジスタＱ₈，Ｑ₉のソースはそれぞれ電源Ｖ
ｄｄに接続されている。

【００１９】故に、トランジスタＱ_{1 1}のドレイン電流
Ｉ_DQ11は、Ｉ₈＝Ｉ₄−Ｉ₆ ＝Ｉ₄−（Ｉ₄−Ｉ₅）＝Ｉ₅ ・・・・（１８）となり、トランジスタＱ_{1 1}，Ｑ_{1 2}及びＱ_{1 3}，Ｑ
_{1 4}はそれぞれカレントミラーとして動作し、トランジ
スタＱ_{1 4}のドレイン電流は、トランジスタＱ_{1 1}のド
レイン電流と等しいＩ₅となる。

【００２０】また、Ｉ₇＞Ｉ₄であるので、Ｉ₉＝０Ａ
となり、トランジスタＱ₈，Ｑ₉はカットオフ状態とな
る。従って、抵抗Ｒ₇には、出力Ｖ_OUTからＩ₈＝Ｉ₅
となる電流が流れ込む。この時の抵抗Ｒ₇の電圧降下
は、Ｉ₅×Ｒ₇＝Ｖ_O／Ｒ₆×Ｒ₇ ・・・・（１９）となり、この時の出力電圧Ｖ_OUT’よりトランジスタＱ
_{1 4}のドレイン電圧が決まる。故に、（８），（１９）
式より、Ｖ_Q14D＝Ｖ_BEQ2＋（Ｒ₂＋Ｒ₃）／Ｒ₃×（ΔＶ_BE＋Ｖ_O）−Ｖ_O／Ｒ₆×Ｒ ₇ ・・・・・（２０）で表される。

【００２１】上記（１８）式がＶ_OUTと等しければ、オ
フセット電圧Ｖ_Oに関係なく出力電圧が一定になる。故
に、（９）式＝（２０）式より、Ｖ_BEQ2＋（Ｒ₂＋Ｒ₃）／Ｒ₃×ΔＶ_BE ＝Ｖ_BEQ2＋（Ｒ₂＋Ｒ₃）／Ｒ₃×（ΔＶ_BE＋Ｖ_O）−Ｖ_O／Ｒ₆×Ｒ₇ 故に、（Ｒ₂＋Ｒ₃）／Ｒ₃＝Ｒ₇／Ｒ₆ ・・・・（２１）を等しくするような抵抗値Ｒ₆，Ｒ₇を決めれば良い。

【００２２】また、正転入力と反転入力との間に反転入
力端子を基準に−Ｖ_O（Ｖ）のオフセット電圧が生じた
場合も同様に計算できる。Ｉ₅＝−Ｖ_O／Ｒ₆ ・・・・（２２）Ｉ₆＝Ｉ₄＋Ｉ₅ ・・・・（２３）Ｉ₇＝Ｉ₄−Ｉ₅ ・・・・（２４）Ｉ₉＝Ｉ₄−Ｉ₇ ＝Ｉ₄−（Ｉ₄−Ｉ₅）＝Ｉ₅ ・・・・（２５）となり、この時、トランジスタＱ_{1 1}，Ｑ_{1 2}、
Ｑ_{1 3}，Ｑ_{1 4}はカットオフとなっており、トランジス
タＱ₉のドレイン電流Ｉ₉＝Ｉ₅が抵抗Ｒ₇を通して出
力Ｖ_OUTへ流出する。

【００２３】この時、抵抗Ｒ₇の電圧降下は、Ｉ₅×Ｒ₇＝−Ｖ_O／Ｒ₆×Ｒ₇ ・・・・（２６）となり、出力電圧差Ｖ_OUT”−Ｖ_OUTより、（１４）式
＝（２５）式であれば良い。（１４）式より、 −（Ｒ₂＋Ｒ₃）／Ｒ₃×Ｖ_O＝−Ｖ_O／Ｒ₆×Ｒ₇ 故に、（Ｒ₂＋Ｒ₃）／Ｒ₃＝Ｒ₇／Ｒ₆ ・・・・（２７）を等しくするような抵抗値Ｒ₆，Ｒ₇を決めれば良い。

【００２４】また、抵抗Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄，Ｒ₅
は同一半導体素子等で作られ、温度特性、バラツキの揃
った素子とすれば、（１０），（１４），（２０），
（２５）式のバラツキもなくなり、より安定なバンドギ
ャップ基準電圧が得られる。このように、演算増幅器Ｏ
Ｐ₁のオフセット電圧の変動に応じた出力電圧変動を調
整でき、バンドギャップ基準電圧からより精度の良い任
意の基準電圧Ｖ_OUT ₂（図４に示す出力電圧）が容易に
実現できるものである。

【００２５】

【発明の効果】本発明は上述のように、バンドギャップ
基準電圧を得るための演算増幅器と、この演算増幅器の
オフセット電圧を検出する検出回路と、この検出回路出
力のオフセット電圧を電流に変換する変換回路と、この
変換回路出力にてゲインを設定しオフセット電圧に応じ
た出力電圧を調整する調整回路を設けたものであるか
ら、演算増幅器のオフセット電圧の変動に応じた出力電
圧変動を調整でき、バンドギャップ基準電圧からより精
度の良い任意の基準電圧を容易に実現できる効果を奏す
るものである。

【図面の簡単な説明】

【図１】本発明の実施例のブロック回路図である。

【図２】同上の要部具体回路図である。

【図３】従来のバンドギャップ基準電圧の回路図であ
る。

【図４】従来のバンドギャップ基準電圧から任意の出力
電圧を得るための回路図である。

【符号の説明】

１検出回路２変換回路３調整回路ＯＰ₁ 演算増幅器

Claims

【特許請求の範囲】

【請求項１】バンドギャップ基準電圧を得るための演
算増幅器と、この演算増幅器のオフセット電圧を検出す
る検出回路と、この検出回路出力のオフセット電圧を電
流に変換する変換回路と、この変換回路出力にてゲイン
を設定しオフセット電圧に応じた出力電圧を調整する調
整回路を設けたことを特徴とするバンドギャップ基準電
圧調整回路。