DE19739500A1 - Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung - Google Patents

Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung

Info

Publication number
DE19739500A1
DE19739500A1 DE1997139500 DE19739500A DE19739500A1 DE 19739500 A1 DE19739500 A1 DE 19739500A1 DE 1997139500 DE1997139500 DE 1997139500 DE 19739500 A DE19739500 A DE 19739500A DE 19739500 A1 DE19739500 A1 DE 19739500A1
Authority
DE
Germany
Prior art keywords
semiconductor
region
semiconductor region
sub
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997139500
Other languages
English (en)
Other versions
DE19739500C2 (de
Inventor
Christl Lauterbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997139500 priority Critical patent/DE19739500C2/de
Publication of DE19739500A1 publication Critical patent/DE19739500A1/de
Application granted granted Critical
Publication of DE19739500C2 publication Critical patent/DE19739500C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation

Description

Unter niederohmigen Verbindungen sollen hierbei sogenannte "Antifuse-Strukturen" verstanden werden, die in integrierten Schaltungen eingesetzt werden, um nach dem eigentlichen Fer­ tigungsprozeß nachträglich neue Verbindungen in den Schalt­ kreisen herstellen zu können. Derartige Antifuses sind direkt nach der Herstellung hochohmig und entsprechen damit einem offenen Schalter. Aktiviert werden solche Schalter entweder elektrisch oder durch Laserbestrahlung, wodurch sie niede­ rohmig werden und einem geschlossenen Schalter entsprechen. Zwischen dem OFF- und ON-Zustand einer Antifuse wird ein Wi­ derstandsverhältnis von < 106 angestrebt. Bei sicherheitsre­ levanten Anwendungen dieser Antifuses, zum Beispiel bei Chip­ karten, müssen diese derart ausgestaltet sein, daß ein nach­ trägliches Öffnen einer geschlossenen Antifuse nicht möglich ist und somit Manipulationen ausgeschlossen werden können.
Aus dem IEEE-Paper zur IEDM 1992, pp. IEDM 92 bis 611 bis IEDM 92 bis 614 ist eine Reihe verschiedener Antifuse-Typen bekannt. Alle diese hier angegebenen Antifuses haben jedoch den Nachteil, daß hierbei die Möglichkeit besteht, durch ent­ sprechend hohe Ströme in einer programmierten Antifuse die leitende Verbindung wieder zu unterbrechen.
Eine Möglichkeit die nachträgliche Manipulation von geschlos­ senen Antifuses zu verhindern, bieten sogenannte Laserlinks, wie sie beispielsweise aus dem IEEE-Paper Transactions on Components, Packaging And Manufacturing Technology, Part B, Vol. 18, No. 3, August 1995, Seiten 431 bis 437, bekannt sind. Hierbei werden zwei beieinander liegende hochdotierte Halbleitergebiete elektrisch dadurch miteinander verbunden, daß mit einem Laser geeigneter Wellenlänge und Energie das Halbleitermaterial lokal so hoch erhitzt wird, daß durch Dif­ fusion des Dotierstoffes eine leitende Verbindung entsteht. Ein solcher Laserlink hat jedoch den Nachteil, daß bei zu ho­ her Energie der Halbleiter aufschmelzen kann und außer der gewünschten Verbindung auch noch ein schädlicher Kurzschluß zum Substrat gebildet werden kann. Eine weitere Schwierigkeit stellt die Dimensionierung solcher Antifuses dar, da bei zu geringem Abstand der beieinanderliegenden hochdotierten Ge­ biete im offenen Zustand bereits bei niedrigen Spannungen ein hoher Strom fließt und bei zu großem Abstand die Antifuse nicht mehr geschlossen werden kann, ohne daß gleichzeitig ein Kurzschluß zum Substrat erzeugt wird.
Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, ein Verfahren anzugeben, das die obengenannten Nachteile des Standes der Technik vermeidet. Diese Aufgabe wird erfindungs­ gemäß durch die Merkmale des Patentanspruchs 1 gelöst. Vor­ teilhafte Ausgestaltungen der Erfindung ergeben sich aus den weiteren Ansprüchen.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Dabei zeigt
Fig. 1A und 1B jeweils eine Schnittdarstellung einer Halb­ leiteranordnung mit zwei hochdotierten Gebieten in­ nerhalb eines Substrats vor und nach der Laserbe­ strahlung und
Fig. 2A und 2B eine Schnittdarstellung einer Halbleiteran­ ordnung mit zwei hochdotierten Gebieten in einer Wan­ ne vor und nach der Laserbestrahlung.
Das erfindungsgemäße Verfahren basiert auf pn-Übergängen, die durch Laserbestrahlung kurzgeschlossen werden, wobei der Halbleiter lokal bis zur Schmelztemperatur erhitzt und damit ein polykristalliner Bereich gebildet wird, der sowohl die p- wie n-dotierten Gebiete niederohmig anschließt. Die Zerstö­ rung des pn-Übergangs ist irreversibel und somit für sicher­ heitsrelevante Anwendungen geeignet. Für die lokale Ver­ schmelzung dieses Halbleiters kann eine wesentlich höhere To­ leranz bei der Laseraktivierung zugelassen werden, als bei einer Dotierstoffdiffusion für die Laserlinks. Nach einer La­ serbestrahlung weist die Ersatzschaltung zwischen den An­ schlußkontakten K1 und K2 lediglich einen Widerstand auf, der relativ niederohmig ist und in erster Näherung als geschlos­ sener Schalter aufgefaßt werden kann.
In Fig. 1A und 1B ist jeweils eine Halbleiteranordnung dar­ gestellt, die ein p-dotiertes Substrat SUB aufweist in das von einer Bestrahlungsoberfläche B her ein n⁺-dotiertes Ge­ biet 1 und ein p⁺-dotiertes Gebiet 3 derart eingebracht ist, daß die beiden Gebiete 1 und 3 durch ein Teilgebiet 4 des Substrats SUB voneinander getrennt sind. Das Teilgebiet 4 verbessert das Leckstromverhalten des pn-Übergangs, ist je­ doch zur Lösung des gestellten Aufgabe nicht unbedingt erfor­ derlich. Das Gebiet 1 ist mit einem Anschluß K1 und das Ge­ biet 3 mit einem Anschluß K2 versehen. Im unbestrahlten Fall, der in Fig. 1A dargestellt ist, ist die Ersatzschaltung die­ ser Anordnung eine Diode, deren Kathode mit dem Anschluß K1 und deren Anode mit dem Anschluß K2 verbunden ist. Ferner kann die Anordnung in erster Näherung auch als offener Schal­ ter aufgefaßt werden, sofern die Bedingung erfüllt ist, daß die Spannung am Kontakt 1 größer gleich der Spannung am Kon­ takt 2 ist.
Durch eine Laserbestrahlung L von der Bestrahlungsoberfläche B her, die auch gleichzeitig die Kontaktierungsoberfläche für die beiden Anschlußkontakte K1 und K2 darstellt, wird im Bereich des Teilgebietes 4 der Halbleiter aufgeschmolzen und es entsteht, wie in Fig. 1b gezeigt, ein Bereich V der den pn-Übergang PN zwischen den Gebieten 1 und SUB kurzschließt.
In Fig. 2A ist eine Halbleiteranordnung mit einem p-datierten Substrat SUB dargestellt in das von der Bestrah­ lungsfläche B eine dotierte Wanne eingebracht ist, in die wiederum von der Bestrahlungsseite her ein p⁺-dotiertes Ge­ biet 1' und ein n⁺-dotiertes Gebiet 3' derart eingebracht sind, daß ein Teilgebiet 4' der Wanne W die beiden Gebiete 1' und 3' voneinander trennt. Das Teilgebiet ist wie das Teilge­ biet 4 nicht unbedingt erforderlich. Das Gebiet 1' und die Wanne weisen einen pn-Übergang PN' auf. Das Gebiet 1' ist mit dem Anschlußkontakt K1, das Gebiet 3' ist mit dem Kontakt K2 und ein weiteres p⁺-dotiertes Gebiet 5, das von der Bestrah­ lungsseite her in das Substrat eingebracht ist, ist mit einem Anschlußkontakt K3 verbunden. Das Ersatzschaltbild der in Fig. 2A dargestellten Anordnung vor der Bestrahlung weist zwi­ schen dem Kontakt K1 und dem Kontakt K2 sowie dem Kontakt K2 und dem Kontakt K3 eine Diode auf, wobei die Kathoden der beiden Dioden mit dem Kontakt K2 verbunden sind. Für die Be­ dingungen, daß die Spannung am Kontakt K1 kleiner gleich der Spannung am Kontakt K2 ist, und daß die Spannung am Kontakt K2 größer gleich der Spannung am Kontakt K3 ist, entspricht die Anordnung in erster Näherung einem geöffneten Schalter zwischen dem Kontakt 1 und dem Kontakt 2 und einem geöffneten Schalter zwischen dem Kontakt K2 und dem Kontakt K3.
In Fig. 2B ist eine von der Bestrahlungsoberfläche B herkom­ mende Laserstrahlung L im Bereich des in Fig. 2a mit 4' be­ zeichneten Teilgebietes dargestellt, deren Energie im Bereich dieses Teilgebietes 4' eine Schmelzzone V' aus Polysilizium bewirkt, die den pn-Übergang PN' zwischen den Gebieten 1' und der Wanne kurzschließt. Das Ersatzschaltbild für diese Anord­ nung entspricht einem niederohmigen Widerstand zwischen den Kontakten K1 und K2 und einer Diode zwischen den Kontakten K2 und K3, wobei die Anode mit K2 verbunden ist. In erster Nähe­ rung entspricht dies einem geschlossenen Schalter zwischen den Kontakten K1 und K2 und einem geöffneten Schalter zwi­ schen den Kontakten K2 und K3, sofern die angegebene Span­ nungsbedingung erfüllt ist.
Für das erfindungsgemäße Verfahren werden lediglich einfache pn-Übergänge benötigt, wie sie für Dioden in integrierten Schaltungen verwendet werden. Durch eine entsprechende Laser­ strahlung wird der Halbleiter am pn-Übergang PN' dann so hoch erhitzt, bis eine lokale Verschmelzung stattfindet, die den pn-Übergang irreversibel zerstört und damit kurzschließt, wo­ bei es vorteilhafterweise unwesentlich ist, ob die Verschmel­ zung an der Halbleiteroberfläche oder tiefer im Inneren stattfindet. Im Gegensatz zu dem beim Stand der Technik ver­ wendeten Laserlinks ist hier die Zerstörung des pn-Übergangs gerade erwünscht und somit die Laseraktivierung von daher un­ kritisch. Der Off-Widerstand der Verbindung entspricht dem Sperrverhalten des pn-Übergangs und ist somit wesentlich grö­ ßer als bei den Laserlinks, die Bipolartransistoren darstel­ len. Der On-Widerstand hängt von dem Grad der Verschmelzung am pn-Übergang ab und liegt deutlich niedriger als bei den Laserlinks, deren On-Widerstand immer höher sein muß, als der Schichtwiderstand der hochdotierten Gebiete, da diese hier über ein niedrig dotiertes Gebiet miteinander verbunden wer­ den.

Claims (5)

1. Verfahren zur nachträglichen Erzeugung niederohmiger Ver­ bindungen in einem Halbleiterbauelement, bei dem die niederohmige Verbindung zwischen einem ersten An­ schluß (K1) und einem zweiten Anschluß (K2) dadurch herge­ stellt wird, daß ein bestehender pn-Übergang (PN) zwischen den beiden Anschlüssen durch Verschmelzen mit einem angren­ zenden ersten Halbleitergebiet (SUB, W) kurzgeschlossen wird.
2. Verfahren nach Anspruch 1,
  • - bei dem das Halbleiterbauelement ein mit dem ersten An­ schluß verbundenes hochdotiertes zweites Halbleitergebiet (1) eines ersten Leitungstyps aufweist, das von einer Bestrah­ lungsoberfläche (B) her in das erste Halbleitergebiet (SUB, W) eines zweiten Leitungstyps eingebracht ist und einen ge­ meinsamen pn-Übergang (PN, PN') aufweist,
  • - bei dem das Halbleiterbauelement ein mit dem zweiten An­ schluß verbundenes hochdotiertes drittes Halbleitergebiet aufweist (3), das von der Bestrahlungsoberfläche her in das erste Halbleitergebiet eingebracht ist, und
  • - bei dem der pn-Übergang dadurch kurzgeschlossen wird, daß durch eine von der Bestrahlungsoberfläche (B) her einge­ strahlte Laserstrahlung (L) eine Verschmelzung des ersten, zweiten und dritten Halbleitergebietes erfolgt.
3. Verfahren nach Anspruch 1 oder 2,
  • - bei dem das Halbleiterbauelement ein mit dem zweiten An­ schluß verbundenes hochdotiertes drittes Halbleitergebiet aufweist (3), das von der Bestrahlungsoberfläche her in das erste Halbleitergebiet derart eingebracht ist, daß das zweite und dritte Halbleitergebiet durch ein Teilgebiet (4, 4') des zweiten Halbleitergebietes voneinander getrennt ist und
  • - bei dem der pn-Übergang dadurch Kurzgeschlossen wird, daß durch eine von der Bestrahlungsoberfläche (B) her einge­ strahlte Laserstrahlung (L) im Bereich des Teilgebietes (4, 4') des ersten Halbleitergebietes eine Verschmelzung des er­ sten, zweiten und dritten Halbleitergebietes erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das erste Halbleitergebiet ein Halbleitersubstrat (SUB) darstellt.
5. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das erste Halbleitergebiet eine Wanne (W) in einem Substrat (SUB) darstellt.
DE1997139500 1997-09-09 1997-09-09 Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung Expired - Fee Related DE19739500C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997139500 DE19739500C2 (de) 1997-09-09 1997-09-09 Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997139500 DE19739500C2 (de) 1997-09-09 1997-09-09 Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung

Publications (2)

Publication Number Publication Date
DE19739500A1 true DE19739500A1 (de) 1999-03-18
DE19739500C2 DE19739500C2 (de) 2001-07-26

Family

ID=7841729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997139500 Expired - Fee Related DE19739500C2 (de) 1997-09-09 1997-09-09 Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung

Country Status (1)

Country Link
DE (1) DE19739500C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030354B3 (de) * 2004-06-23 2006-03-09 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltung und Halbleiterschaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259291A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd ダイオードアレー装置とその製造方法
JPH0659751A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Works Ltd バンドギャップ基準電圧調整回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259291A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd ダイオードアレー装置とその製造方法
JPH0659751A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Works Ltd バンドギャップ基準電圧調整回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing
US10684204B2 (en) 2014-03-17 2020-06-16 Columbia Insurance Company Devices, systems and method for flooring performance testing

Also Published As

Publication number Publication date
DE19739500C2 (de) 2001-07-26

Similar Documents

Publication Publication Date Title
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE3127826C2 (de) Halbleiterspeicher
DE2544438A1 (de) Integrierte ueberspannungs-schutzschaltung
DE60220394T2 (de) Nanoelektronische bauelemente und schaltungen
DE2300847B2 (de) Halbleiterfestwertspeicher
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
WO2009127670A1 (de) Programmierbarer antifuse-transistor und verfahren zum programmieren desselben
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE19536753C1 (de) MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb
DE19712834B4 (de) Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung
DE19739500C2 (de) Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung
EP0520209A1 (de) Verfahren zur Herstellung einer CMOS Halbleiteranordnung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE3121449A1 (de) Halbleiter-festspeicher
DE10136280A1 (de) Integrierte Halbleiterschaltung
EP0879479B1 (de) Auftrennbare verbindungsbrücke (fuse) und verbindbare leitungsunterbrechung (anti-fuse), sowie verfahren zur herstellung und aktivierung einer fuse und einer anti-fuse
DE19903349C2 (de) Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement sowie ein zugehöriges Programmierverfahren und ein zugehöriges Herstellverfahren
DE19936636A1 (de) Schutzstruktur für eine integrierte Halbleiterschaltung zum Schutz vor elektrostatischer Entladung
DE2136509A1 (de) Halbleitervorrichtung
DE2545047B2 (de) Verfahren zur herstellung eines halbleiterfestwertspeichers
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
EP1456890B1 (de) Zenerdiode, zenerdiodenschaltung und verfahren zur herstellung einer zenerdiode
DE2835132A1 (de) Festkoerper-mikrowellen-bauelement und seine herstellung
DE1952221A1 (de) MIS-Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130403