DE2545047B2 - Verfahren zur herstellung eines halbleiterfestwertspeichers - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Festwertspeichers aus einer programmierbaren, monolithisch integrierten Halbleiterschaltung, mit Transistoren (Speichertransistoren) als Speicherzellen, deren jeweiliger einer Steueranschluß durch mindestens eine zellenförmig verlaufende Leiterbahn verbunden ist, bei dem die feste Information in die Halbleiterschaltung als binär codiertes Bitmuster in zusätzlichen Prozeßschritten eingebracht wird, die sich an den üblichen Herstellungsgang von Halbleiterschaltungen anschließen und die die direkte Übernahme einer in Software vorbereiteten Belegung der Speicherzellen unter Verzicht auf Masken bewirken.

Ein Halbleiterfestwertspeicher aus reihen- und spaltenförmig angeordneten integrierten Feldeffekttransistoren, deren Source- und Drainelektrodenpaare auf einem ersten Träger angeordnet sind, bei dem auf einem zweiten Träger ein zusammenhängendes Gateelektrodenleitungsmuster, abgedeckt durch eine dielektrische Schicht, abgelagert ist und bei dem das Gateelektrodenleitungsmuster informationsabhängig an bestimmten Stellen unterbrochen ist, ist aus der DT-AS 20 34 659 bekannt. Dieser Festwertspeicher hat den Nachteil, daß der fest abzuspeichernde Speicherinhalt bereits beim Herstellungsprozeß bekannt sein muß und daß für jeden Speicherinhalt ein diesem angepaßtes spezielles Gateelektrodenleitungsmuster vorgesehen werden muß. Dadurch wird aber eine rationelle Massenfertigung und Lagerhaltung unmöglich gemacht.

Aus der DT-OS 21 28 014 ist ein weiterer Festwertspeicher mit Feldeffekttransistoren bekannt, bei dem in ein Halbleitersubstrat parallele Streifen entgegengesetzten Leitungstyps eingebracht werden und darüber senkrecht dazu verlaufende parallele Leiterstreifen angeordnet sind, die vom Substrat und den darin befindlichen Gebieten entgegengesetzten Leitungstyps durch eine elektrisch nichtleitende Schicht unterschiedlicher Dicke isoliert sind, und bei dem im Halbleitersubstrat Stellen entgegengesetzten Leitungstyps so neben die parallelen Streifen entgegengesetzten Leitungstyps eingebracht sind, daß sie sich jeweils unter den darüber senkrecht verlaufenden parallelen Leiterstreifen befinden. Die nichtleitende Schicht besitzt über den Draingebieten der Feldeffekttransistoren die kleinste Dicke und wird beim Anlegen eines elektrischen Feldes ausreichender Stärke elektrisch durchschlagen, wodurch eine leitende Verbindung zwischen den selektierten Draingebieten und den darüberliegenden Leiterstreifen entsteht. Während die nicht mit dem Leiterstreifen verbundenen Draingebiete der jeweiligen Feldeffekttransistoren eine binäre Information der einen Art

darstellen, repräsentieren die durch den Durchschlag mit den Leiterstreifen verbundenen Feldeffektransistoren eine Information der anderen Art.

Solche elektrisch programmierbaren Speicher haben den prinzipiellen Nachteil, daß für das Einsc hreiben des Bitmusters höhere Spannungen bzw. höhere Ströme benötigt werden als für den Betrieb des Speichers und daß deshalb bei dem Entwurf der Schaltung insbesondere Schwierigkeiten mit der Auslegung von Decodierungs- und Leseschaltungen nicht zu umgehen sind und daß ferner in dem Herstellungsprozeß der Schaltungen, insbesondere an die Isolierschicht, die zur Programmierung verwendet wird, sehr hohe Anforderungen bezüglich Dichte und Gleichmäßigkeit gestellt werden müssen, die die Fertigungsausbeute bei diesen Verfahren stark in Frage stellen. Es bereitet auch große Schwierigkeiten, in den Herstellungsgang der Schaltungen gegenüber den üblichen zwei unterschiedlichen Schichtstärken für die Gate- und die Feldbereiche eine dritte noch wesentliche dünnere Schicht (e.wa 300 A) einzuschließen, weil soiche dünne Schichten besonders anfällig gegenüber »Pinholes« und damit Ungleichmäßigkeiten in der Durchschlagspannung sind. Hinzu kommt, daß eine mit einem Durchschlag durch ein Oxyd erzeugte Verbindung ein sehr unsicherer Kontakt ist, weil insbesondere bei Temperaturbeanspruchungen sich der Kontaktwiderstand über einige Zehnerpotenzen ändern kann.

Ein Halbleiterfestwertspeicher, bei dem die feste Information als binärcodiertes Muster in zusätzlichen Prozeßschritten eingebracht wird, die sich an den üblichen Herstellungsgang von Halbleiterschaltungen anschließen, ist z.B. auch aus der DT-AS 23 00 847 bekannt. Bei diesem Speicher wird die Technik der »Fusible Links« angewendet, in dem die Emitterzuleitungen der matrixförmig angeordneten Transistoren schmelzbare Verbindungselemente aus polykristallinem Silizium sind. Zur Programmierung werden an den hierzu erforderlichen Spalten- und Zeilenleitungen Spannungen angelegt, die in den jeweiligen im leitenden Zustand betriebenen Transistoren kurzzeitig einen so hohen Strom bewirken, daß deren Emitterzuleitungen aufschmelzen.

Diese Aufschmelzverfahren haben jedoch den Nachteil, daß die aufgeschmolzenen Stellen im Laufe der Betriebszeit des Speichers wieder leitend werden können. Außerdem verursacht die örtlich starke Erwärmung der aufzuschmelzenden Stellen mechanische Spannungen und unter Umständen Risse im Halbleiter. Ferner erfordern die aufzuschmelzenden Stellen zusätzlichen Platz auf dem Halbleiterplättchen, wodurch eine aus Gründen der Raumersparnis hohe Speicherzellendichte auf dem Halbleitersubstrat nicht erreichbar ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Festwertspeichers anzugeben, bei dem ein nicht mehr veränderbares, lediglich beliebig wieder auslesbares Bitrr.uster erst nach Vollendung eines zu einem mit voll funktionsfähigen Speicherzellen ausgestatteten Speichers führenden to Herstellungsverfahrens in einen Speicher eingebracht wird, das bereits bei kleinen Stückzahlen wirtschaftlich durchführbar ist.

Diese Aufgabe wird durch ein Verfahren gelöst, welches erfindungsgemäß dadurch gekennzeichnet ist, tn daß auf die Oberfläche der programmierbaren Halbleiterschaltung eine Schicht aus strahlungsempfindlichem Lack (Electron-Resist) aufgebracht wird, daß diese Lackschicht entsprechend einem vorgegebenen einzuspeichernden Bitmuster mit einem durch rechnergesteuerte Ablenk- und Austastmittel abgelenkten Elektronen- oder Ionenstrahl belichtet wird, wobei der Lack an den belichteten Stellen lösüch wird, und daß die unter den belichteten Stellen gelegenen Leiterbereiche in einem Ätzprozeß entfernt werden.

Das erfindungsgemäße Verfahren hat den Vorteil, daß die hierfür bereitzustellenden programmierbaren Halbleiter-Schaltungen mit sehr hoher Speicherzellendichte ohne zusätzlichen Platzbedarf für schmelzbare Verbindungen oder den Ausfall erhöhende, dünne elektrische durchschlagbare Isolierschichten, deren Herstellung einen weiteren Prozeßschritt bedeutet, herstellbar sind. Dadurch sind programmierbare Halbleiterschaltungen mit hoher Speicherzellendichte, hoher Betriebssicherheit und hoher Fertigungsausbeute realisierbar. Die programmierbaren Halbleiterschaltungen können vor Beginn des erfindungsgemäßen Verfahrens oder bereits nach ihrer Herstellung auf ihre Funktionstüchtigkeit überprüft werden, so daß die Möglichkeit einer rationellen Massenfertigung und Lagerhaltung programmierter Halbleiterschaltungen gegeben ist. Für die Programmierung der Halbleiterschaltung nach dem erfindungsgemäßen Verfahren sind keine zusätzlichen Einrichtungen beim Kunden erforderlich, sondern lediglich Einrichtungen beim Hersteller des Speichers, die dieser bereits bei der Herstellung der programmierbaren Halbleiterschaltung verwendet. Für das jeweilige Speicherprogramm sind keine aufwendigen Masken erforderlich, sondern der K'jnde kann bereits bei der Bestellung eines Festwertspeichers sein individuelles Speicherprogramm in einer von der die Ablenkmittel steuernden Rechenanlage lesbaren Form angeben.

Handelt es sich bei der Ausführung des erfindungsgemäßen Verfahrens um programmierbare Halbleiterspeicher in MOS-Technologie, bei denen die mit der Leiterbahn verbundenen Steueranschlüsse über jeweils dünne Gate-Oxidschichten angeordnete Gateanschlüsse der Speichertransistoren sind, so kann die Programmierung in einfacher Weise dadurch eingespeichert werden, daß Speichertransistoren für die einzuspeichernde Information der einen Art an der Leiterbahn angeschlossen bleiben und Speichertransistoren für die einzuspeichernde Information der anderen Art von der Leiterbahn abgetrennt werden.

Werden jedoch jeweils der Randbereich der Gateanschlüsse durch den Elektronen- oder Ionenstrahl belichtet und die darunterliegenden Bereiche abgeätzt, so kann die restliche Leiterbahn auf dem abgetrennten Gatebereich ein Undefiniertes elektrisches Potential annehmen und die Zuverlässigkeit des fertig programmierten Festwertspeichers gefährden. Daher ist es vorteilhaft, daß der Elektronen- oder Ionenstrahl so abgelenkt wird, daß jeweils der gesamte Gatebereich eines abzutrennenden Speichertransistors belichtet wird, so daß beim Ätzprozeß die jeweilige Gate-Oxidschicht freigelegt wird.

Um die Betriebssicherheit weiter zu erhöhen, wird in einer Weiterbildung des erfindungsgemäßen Verfahrens vorgeschlagen, daß die jeweilige freigelegte Gate-Oxidschicht vollständig entfernt wird und daß zumindest in den freigelegten Bereichen die Oberfläche des Halbleiterspeichers mit einer Passivierungsschicht abgedeckt wird, die beispielsweise aus Siliziumnitrid bestehen kann.

Eine andere vorteilhafte Möglichkeit zur Einstellung eines stabilen Informationswertes besieht darin, daß der

unter der jeweils freigelegten Gate-Oxidschicht liegende Speichertransistor mit Ionen in an sich bekannter Weise derart implantiert wird, daß die Schwellenspannung des Speichertransistors erhöht wird. Die Schwellenspannung kann dabei über die Betriebsspannung des Festwertspeichers erhöht werden, so daß mit Sicherheit Fehlauslesungen des Festwertspeichers vermieden werden.

Eine sehr vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß der Elektronenoder Ionenstrahl so abgelenkt wird, daß lediglich jeweils der Randbereich des Gates eines abzutrennenden Speichertransistors belichtet wird, derart, daß die verbleibenden Flächen der Gateanschlüsse nach dem Ätzprozeß eine zusammenhängende Leiterbahn bilden. Auf diese Weise wird die jeweils die Gateanschlüsse verbindende Leiterbahn einer Zeile in zwei Leiterbahnen aufgetrennt, deren eine Leiterbahn sämtliche Speichertransistoren einer Zeile verbindet, die eine Information der einen Art speichern und deren andere Leiterbahn sämtlicher Speichertransistoren einer Zeile verbindet, die eine Information der anderen Art speichern. Die eine Leiterbahn kann als Wortleitung benutzt werden, die andere wird zweckmäßigerweise mit einem Anschluß verbunden, der auf Bezugspotential gelegt wird. Diese Ausgestaltung des Verfahrens hat den Vorteil, daß sie die wenigsten Verfahrensschritte zur Programmierung erfordert und trotz sehr hoher Speicherzellendichte Festwertspeicher sehr hoher Zuverlässigkeit ergibt.

Wird das erfindungsgemäße Verfahren auf programmierbare Halbleiterspeicher in bipolarer Technologie angewendet, bei denen die Speichertransistoren senkrecht zur Halbleiteroberfläche, also vertikal angeordnet sind und deren mit der Leiterbahn verbundene Steueranschlüsse Emitteranschlüsse der Speichertransistoren sind, so ist es besonders einfach und trotzdem wegen der Niederohmigkeit dieser Speichertransistoren betriebssicher, wenn Emitteranschlüsse von Speichertransistoren für die einzuspeichernde Information der einen Art an der Leiterbahn angeschlossen bleiben und Emitteranschlüsse von Speichertransistoren für die einzuspeichernde Information der anderen Art von der Leiterbahn abgetrennt werden.

Die Abtrennung läßt sich mit einem Elektronen- oder Ionenstrahl in einfacher Weise so durchführen, daß der Strahl lediglich jeweils den Randbereich des Emitteranschlusses eines abzutrennenden Speichertransistors belichtet. Beim Ätzprozeß entsteht dann ein schmaler Ätzgraben, der für eine betriebssichere Abtrennung ausreichend ist.

Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezug auf die Zeichnungen näher erläutert. Die Ausführungsbeispiele betreffen Festwertspeicher aus monolithisch integrierten Halbleiterschaltungen mit Transistoren als Speicherzellen, die im folgenden kurz Speichertransistoren genannt werden. Um ihre gespeicherte Information, die am leitenden oder nichtleitenden Zustand eines Speichertransistors erkennbar ist, abfragen zu können, ist jeweils einer der Steueranschlüssc der oftmals mindestens in einer Zeile angeordneten Speichertransistoren mit mindestens einer zellenförmig verlaufenden, aus einer metallischen Schicht bestehenden Leiterbahn verbunden, die auch mit »Worllcitiing« bezeichnet wird.

Bei der MOS-Tcchnologic bestehen die Speicherzellen aus parallel zur Halbleiteroberfläche angeordneten Feldeffekttransistoren (MOS-Transistcrcn), mit Gate und Source als Steueranschlüsse. Bei Halbleiterspei· ehern in bipolarer Technologie bestehen die Speicherzellen aus senkrecht zur Halbleiteroberfläche angeordneten Transistoren, sogenannte vertikale Transistorer mit Basis und Emitter als Steueranschlüsse. Eine Information der einen Art (beispielsweise logisch »L«) ist dadurch eingespeichert, daß der betreffende Speichertransistor über beide Steueranschlüsse leitend betrieben werden kann.

ίο In einem ersten Ausführungsbeispiel wird ausgegangen von einem an sich bekannten Speicherbaustein ir MOS-Technologie mit matrixförmig angeordneten aus Feldeffekttransistoren bestehenden Speicherzellen, mil Ansteuerungsschaltungen in zwei Koordinatenrichtungen und mit Leseleitungen in einer Koordinatenrichtung der Matrix. Speicherbausteine der vorerwähnten An bestehen beispielsweise aus einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, in dem nahe dei Oberfläche in einer ersten Koordinatenrichtung dei Matrix parallel verlaufende, streifenförmig ausgebildete Diffusionsbereiche eines zweiten Leitfähigkeitstyps angeordnet sind. Es kann sich dabei zweckmäßig um eir p-leitendes Substratmaterial handeln, in das n-leitende Bereiche eindiffundiert sind, die Source- bzw. Drainbereiche von MOS-Transistoren bilden. Das Halbleitersubstrat ist mit einer isolierenden Oxidschicht abgedeckt, auf der metallische Leiterbahnen angeordnet sind, die entlang einer weiteren Koordinatenrichtung der Matrix senkrecht zu den Diffusionsbereicher verlaufen. Im Kreuzungsbereich der Diffusionsbereiche und der von diesen durch die Isolierschicht getrennter Leiterbahnen befinden sich die Speicherzellen in Forrr von MOS-Transistoren. Die Gateanschlüsse allei MOS-Transistoren jeder Zeile der Matrix sind beispielsweise mit einer in Zeilenrichtung verlaufenden Leiterbahn verbunden. Es werde angenommen, daß dei Informationsinhalt eines jeden dieser MOS-Transistoren einer logischen »L« entspricht. Vor Anwendung de; erfindungsgemäßen Verfahrens werden die Speicherbausteine auf Fehlerfreiheit der einzelnen Speicherzellen überprüft und fehlerhafte Speicherbausteine ausgesondert. Ein fester Speicherinhalt wird einem fehlerfreien Speicherbaustein in der Weise zugeordnet, daß in dei Matrix funktionsfähiger MOS-Transistoren eine einerr vorgegebenen Bitmuster entsprechende Verteilung vor MOS-Transistoren geschaffen wird, die nicht mit ihrerr Gateanschluß an einer alle übrigen Transistoren einei Matrixzeile kontaktierenden Leiterbahn liegen.

Erfindungsgemäß wird dies dadurch erreicht, daß aul die Oberfläche der programmierbaren Halbleiterschaltung eines funktionsfähigen Speicherbausteins eine Schicht aus strahlungsempfindlichem Lack, beispielsweise Elektron-Resist, aufgebracht wird, die an bestimmten dafür vorgesehenen Stellen belichtet wird Diese Belichtung wird vorzugsweise mit einem gebündelten Elektronen- oder Ionenstrahl vorgenommen, dei durch von einer Datenverarbeitungsanlage gesteuerte Ablenk- und Austastmittel so über die Speichermatri> gelenkt wird, daß einem vorgegebenen Bitmustei

no entsprechende Bereiche der Lackschicht belichte) werden. Für das erfindungsgemäße Verfahren ist eir Lack zu verwenden, der bei Belichtung löslich wird, se daß nach seiner Entfernung die unter den belichteter Stellen gelegenen Leiterbereiche in einem ÄtzprozeC

(.' entfernt werden können.

Bei diesem Ausführungsbeispiel ist die Leiterbahr über die jeweils dünnen Gate-Oxidschichten dei Spcichcrtransistorcn angeordnet. Das Verfahren wird

nun so ausgeführt, daß Speichertransistoren für die einzuspeichernde Information der einen Art an der Leiterbahn angeschlossen bleiben und Speichertransistoren für die einzuspeichernde Information der anderen Art von der Leiterbahn abgetrennt werden.

Bei einer ersten Weiterbildung der Erfindung wird hierzu der Elektronen- oder Ionenstrahl so abgelenkt, daß jeweils der gesamte Gatebereich eines abzutrennenden Speichertransistors belichtet wird, so daß beim Ätzprozeß die jeweilige Gate-Oxidschicht freigelegt wird.

Um mit Sicherheit zu verhindern, daß möglicherweise auf den freigelegten Gate-Oxidbereichen vorhandene Oberflächenzustände zu einem unerwünschten Schaltvorgang eines derartig behandelten Transistors Anlaß geben, was einer Informationsänderung gleichkommt, werden die zunächst freiliegenden Gate-Oxidbereiche zweckmäßig mit einer Siliziumnitrid-Schutzschicht abgedeckt. Verfahren zur Erzeugung solcher Schichten sind an sich nach dem sogenannten MNOS-Prozeß bekannt.

In einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens kann zur Einstellung eines stabilen Informationswertes der nicht mehr mit einer gemeinsamen Gateleitung verbundenen MOS-Transistoren mit- tels eines Ätzverfahrens das auf diesen Transistoren noch vorhandene Gateoxid bis auf die Oberfläche des Substratmaterials abgeätzt werden. Es ist dabei nicht unbedingt erforderlich, ein lediglich selektiv auf dieses Oxid wirkendes Ätzmittel auszuwählen, weil die die übrigen Transistoren abdeckende Metallschicht im Vergleich zu den Abmessungen des Gateoxids eine derartig große Dicke aufweist, das bis zur völligen Abtragung des Gateoxids eine die Funktion der Schaltung beeinträchtigende Abtragung der metallisehen Leiterbahn durch das Ätzmittel nicht zu befürchten ist. In an sich bekannter Weise wird danach zweckmäßig zum Schutz der Substratoberfläche eine beispielsweise aus Siliziumnitrid oder aus armorphem Siliciumdioxid bestehende Passivierungsschicht aufgebracht, die ganzflächig zusätzlich ebenfalls die metallischen Leiterbahnen überdecken kann.

Besonders vorteilhaft ist es jedoch, gemäß einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens nach Programmierung des Festwertspeichers in der zuvor beschriebenen Weise die Oberfläche des Speicherbausteins einer Ionenbestrahlung auszusetzen. Dadurch wird an denjenigen Stellen, bei denen zur Abspeicherung eines festen Binärwertes die Gatemetallisierung entfernt worden ist, ein stabiler Zustand durch so Erhöhen der Schwellenspannung eingestellt Die so behandelten Transistoren bleiben dadurch stets mit Sicherheit gesperrt und speichern dadurch mit großer Zuverlässigkeit die diesen Zustand kennzeichnende Information, beispielsweise die logische »0«. Eine Beeinflussung der übrigen Transistoren ist in Folge der die Ionen abschirmenden Wirkung der noch vorhandenen Metallschicht nicht zu befürchten.

Die bis hierher genannten Ausgestaltungen des erfindungsgemäßen Verfahrens wurden ohne Zeichnun- ω gen erläutert. Für die Weiterbildung der Erfindung, die eine spezielle Ablenkung des Elektronen- oder Ionenstrahls betreffen, dienen die nachfolgenden, anhand von Figuren erläuterten Ausführungen.

In F i g. 1 ist mit zwei Zcilenstücken ein Ausschnitt aus es einer nach dem erfindungsgemäßen Verfahren programmierten Fcstwcrlspeichcrmatrix dargestellt, welcher das Prinzip des Abtrennens zeigt. Mit 1, Γ bezeichnet und gestrichelt angedeutet sind parallel verlaufende Diffusionsbereiche eines zweiten Leitfähigkeitstyps (n) dargestellt, die in einem Substrat eines ersten Leitfähigkeitstyps (p) angeordnet sind, welche eine Bitleitung BL oder eine auf Bezugspotential liegende Leitung (_l_) darstellen.

Auf einer diese Diffusionsbereiche sowie die dazwischenliegenden Oberfläche des Substrat abdeckenden, in F i g. 1 nicht hervortretenden Isolierschicht sind senkrecht zu den Diffusionsbereichen 1, Γ parallel zueinander verlaufende Leiterbahnen 2, 2' angeordnet, die die Gateanschlüsse aller eine logische Information der einen Art, beispielsweise eine logische »L«, enthaltenen MOS-Transistoren einer Zeile kontaktieren. Die Gatebereiche der kontaktierten Transistoren sind mit 3 bezeichnet; von diesen Leiterbahnen 2, 2' nach dem zuvor beschriebenen Verfahren abgetrennt sind die mit 4 bezeichneten Gateanschlüsse der MOS-Transistoren, in denen unveränderbar ein logischer Wert der anderen Art, beispielsweise eine »0«, abgespeichert ist.

Die Weiterbildung der Erfindung wird unter Bezug auf die Fig.2 und 3 erläutert Ausgegangen wird wiederum, wie schon beim Ausführungsbeispiel nach Fig. 1, von einem Speicher, der aus in Matrixform angeordneten MOS-Transistoren gebildet ist Zwischen den einzelnen Speichertransistoren einer Zeile sind bereits bei der Herstellung der nach dem erfindungsgemäBen Verfahren zu programmierenden Halbleiterschaltung isolierende Einschnitte 6 in der Leiterbahn vorgesehen.

Die Oberfläche des Speichers wird zunächst wiederum mit einer Lackschicht abgedeckt, die dann durch einen Elektronenstrahl in der Weise belichtet wird, daß einzelne MOS-Transistoren, denen ein Festspeicherwert zugeordnet ist, von der die übrigen MOS-Transistoren einer Zeile kontaktierenden Gate-Leiterbahn abgetrennt sind In Fig.2 ist mit 2 lediglich eine Leiterbahn bezeichnet, die die Gateanschlüsse aller MOS-Transistoren 3 einer Zeile der Matrix kontaktiert

Wie aus Fig.2 ersichtlich, genügt es, bei dieser Ausgestaltung zur Abtrennung eines Transistors lediglich einen Ätzgraben 5 auf einer Seite des Gateanschlusses des Transistors 4 herzustellen, um den Transistor 4 abzutrennen. Diese Ausgestaltung hat den Vorteil, daß die Elektronen- oder Ionenstrahlbelichtung einfacher durchzuführen ist und weniger Zeit in Anspruch nimmt. Dem abgetrennten Transistor 4, dem in diesem Ausführungsbeispiel noch die seinem Gateanschluß abdeckende Metallschicht belassen ist, ist ein fester Speicherwert (»0«) zugeordnet

Um einen stabilen Zustand solchermaßen abgetrennter Transistoren 4 sicherzustellen, ist es zweckmäßig, die Gateanschlüsse dieser Transistoren mit einem definierten Potential, vorzugsweise Erdpotential (-L, Bezugspotential) zu verbinden. Diese Maßnahme ist in Fig.3 verdeutlicht Die Gateanschlüsse dreier mit 3 bezeichneter MOS-Transistoren sind weiterhin mit einer gemeinsamen, in Zeilenrichtung verlaufenden Leiterbahn 2, im Beispiel einer Wortleitung WL, verbunden. Ein mit 4 bezeichneter MOS-Transistor, dem durch das vorstehend beschriebene Verfahren ein fester Speicherwert zugeordnet worden ist, ist von dieser gemeinsamen Leitung 2 abgetrennt, jedoch andererseits über eine seinen Gateanschluß verbindende Leitung 20 mit Erdpotential (_L) verbunden.

Auch bei dieser Weiterbildung ist es für eine schnellere Programmierung der Halbleiterschaltung

zweckmäßig, bereits bei der Herstellung der Leiterbahn 2 jeweils Trennspalte 6 zwischen den einzelnen Speicherzellen in der Leiterbahn vorzusehen, da dann für die spätere Programmierung nach dem erfindungsgemäßen Verfahren lediglich geradlinige Abtrennungen oberhalb (51) oder unterhalb (5) der Gateanschlüsse durchzuführen sind, um den jeweiligen Transistor an die Wortleitung 2 oder an die Erdleitung 20 anzuschließen.

Nach dem erfindungsgemäßen Verfahren können nicht nur in MOS-Technologie hergestellte Speicher in Festwertspeicher umgewandelt werden. Auch aus bipolaren Speicherzellen bestehende Speicherbausteine lassen sich nach der Erfindung vorteilhaft zu einem Festwertspeicher umgestalten.

In Fig.4 ist eine Speichermatrix mit bipolaren Transistoren 40 dargestellt. Die Kollektoren aller Transistoren 40 sind mit dem Substrat eines Festkörperschaltkreises verbunden (Spannung Uc). Die Abspeicherung eines festen Speicherwertes nach Maßgabe eines vorgegebenen Bitmusters erfolgt bei einer derartigen Anordnung durch Auftrennung der zu den Emittern der Transistoren 40 führenden Anschlußleitungen. Fig.5 zeigt dazu eine schematische Darstellung von punktierten Metalleiterbahnen 50, die parallel zueinander senkrecht über ein Basisgebiet 52 verlaufend angeordnet sind.

Die Transistoren sind also in diesem Fall mit ihren Kollektor-Emitter-Strecken, wie Fig.6 näher zeigt, senkrecht zur Substratoberfläche angeordnet. Gemeinsamer Kollektor aller Transistoren ist das Substrat, gemeinsame Basis einer Wortleitung ist das Baisgebiet

52. Die jeweiligen Emitter der Speichertransistoren sind, wie F i g. 6 zeigt, in das Basisgebiet eindiffundiert und über eine Kontaktöffnung 51 mit der Metalleiterbahn 50 verbunden.

Wird auch hier das erfindungsgemäße Verfahren

ίο angewendet, so bleiben Emitteranschlüsse von Speichertransistoren für die einzuspeichernde Information der einen Art an der Leiterbahn angeschlossen, und Emitteranschlüsse von Speichertransistoren für die einzuspeichernde Information der anderen Art werden von der Leiterbahn abgetrennt. Diese Abtrennung erfolgt allerdings bei dem erfindungsgemäßen Verfahren vorteilhafterweise derart, daß der Elektronenstrahl so abgelenkt wird, daß lediglich jeweils der Randbereich des Emitteranschlusses eines abzutrennenden Speichertransistors belichtet wird. Die nach dem erfindungsgemäßen Verfahren mit einem Elektronenstrahl hergestellten Halbleiterschaltungen zeigen in diesem Ausführungsbeispie! eine grabenförmige Trennungsstelle 53 um den Emitterkontakt 51 (Fig.5 und 6). Fig.6 zeigt die in Fig.5 dargestellte Anordnung im Schnitt an der Stelle A, A'.

Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Verfahren zur Herstellung eines Festwertspeichers aus einer programmierbaren, monolithisch integrierten Halbleiterschaltung, mit Transistoren (Speichertransistoren) als Speicherzellen, deren jeweiliger einer Steueranschluß durch mindestens eine zellenförmig verlaufende Leiterbahn verbunden ist, bei dem die feste Information in die Halbleiterschaltung als binär codiertes Bitmuster in zusätzlichen Prozeßschritten eingebracht wird, die sich an den üblichen Herstellungsgang von Halbleiterschaltungen anschließen und die die direkte Übernahme einer in Software vorbereiteten Belegung der Speicherzellen unter Verzicht auf Masken bewirken, dadurch gekennzeichnet, daß auf die Oberfläche der programmierbaren Halbleiterschaltung eine Schicht aus strahlungsempfindlichem Lack (Electron-Resist) aufgebracht wird, daß diese Lackschicht entsprechend einem vorgegebenen einzuspeichernden Bitmuster mit einem durch rechnergesteuerte Ablenk- und Austastmittel abgelenkten Elektronen- oder Ionenstrahl belichtet wird, wobei der Lack an den belichteten Stellen löslich wird, und daß die unter den belichteten Stellen gelegenen Leiterbereiche in einem Ätzprozeß entfernt werden.

2. Verfahren nach Anspruch 1 für den Fall, daß der programmierbare Halbleiterspeicher in MOS-Technologie hergestellt ist und die mit der Leiterbahn verbundenen Steueranschlüsse über jeweils dünne Gate-Oxidschichten angeordnete Gateanschlüsse der Speichertransistoren sind, dadurch gekennzeichnet, daß Speichertransistoren für die einzuspeichernde Information der einen Art an der Leiterbahn js angeschlossen bleiben und Speichertransistoren für die einzuspeichernde Information der anderen Art von der Leiterbahn abgetrennt werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Elektronen- oder Ionenstrahl so abgelenkt wird, daß jeweils der gesamte Gatebereicli eines abzutrennenden Speichertransistors belichtet wird, so daß beim Ätzprozeß die jeweilige Gate-Oxidschicht freigelegt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die jeweilige freigelegte Gate-Oxidschicht vollständig entfernt wird und daß zumindest in den freigelegten Bereichen die Oberfläche des Halbleiterspeichers mit einer Passivierungsschicht abgedeckt wird.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zur Einstellung eines stabilen Informationswertes der unter der jeweils freigelegten Gate-Oxidschicht liegende Speichertransistor mit Ionen in an sich bekannter Weise derart implantiert wird, daß die Schwellenspannung des Speichertransistors erhöht wird.

6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Elektronen- oder Ionenstrahl so abgelenkt wird, daß lediglich jeweils der Randbe- eo reich des Gates eines abzutrennenden Speichertransistors belichtet wird, derart, daß die verbleibenden Flächen der Gateanschlüsse nach dem Ätzprozeß eine zusammenhängende Leiterbahn bilden (F i g. 3).

7. Verfahren nach Anspruch 1 für den Fall, daß der 1,5 programmierbare Halbleiterspeicher in bipolarer Technologie hergestellt ist mit vertikal angeordneten Speichertransistoren, deren mit der Leiterbahn verbundene Steueranschlüsse Emitteranschlüsse der Speichertransistoren sind, dadurch gekennzeichnet, daß Emitteranschlüsse von Speichertransistoren für die einzuspeichernde Information der einen Art an der Leiterbahn angeschlossen bleiben und Emitteranschlüsse von Speichertransistoren für die einzuspeichernde Information der anderen Art von der Leiterbahn abgetrennt werden.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Elektronen- oder Ionenstrahl so abgelenkt wird, daß lediglich jeweils der Randbereich des Emitteranschlusses eines abzutrennenden Speichertransistors belichtet wird.